JP7218564B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7218564B2
JP7218564B2 JP2018237511A JP2018237511A JP7218564B2 JP 7218564 B2 JP7218564 B2 JP 7218564B2 JP 2018237511 A JP2018237511 A JP 2018237511A JP 2018237511 A JP2018237511 A JP 2018237511A JP 7218564 B2 JP7218564 B2 JP 7218564B2
Authority
JP
Japan
Prior art keywords
semiconductor element
conductor plate
semiconductor
lead frame
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018237511A
Other languages
English (en)
Other versions
JP2020102471A (ja
Inventor
隆行 村松
義人 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018237511A priority Critical patent/JP7218564B2/ja
Publication of JP2020102471A publication Critical patent/JP2020102471A/ja
Application granted granted Critical
Publication of JP7218564B2 publication Critical patent/JP7218564B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献1に、半導体装置が開示されている。この半導体装置は、各々が上面電極及び下面電極を有する第1及び第2半導体素子と、第1及び第2半導体素子の上面電極へ電気的に接続された上側リードフレームと、第1及び第2半導体素子の下面電極へ電気的に接続された下側リードフレームとを備える。この半導体装置は、例えば電力変換装置に採用される。電力変換装置では、二つの半導体装置が直列に接続されることで、一対の上下アームが構成される。
特許文献1にはさらに、短絡保護に係る技術が開示されている。この技術では、例えば上アームに位置する半導体装置において、第1及び第2半導体素子のいずれか一方に短絡が発生した場合に、下アームに位置する半導体装置の第1及び第2半導体素子を強制的にオフさせる。
特開2017-195688号公報
上記した短絡保護の技術では、一方のアームに位置する半導体装置で短絡が生じたときに、他方のアームに位置する半導体装置をオフさせてしまうので、その時点で電力変換装置が動作できなくなってしまう。しかしながら、各々の半導体装置は複数の半導体素子を備えており、一つの半導体素子で短絡が生じたとしても、他の半導体素子は正常な状態で存在する。そのことから、本明細書では、複数の半導体素子のうちの一つで短絡が発生した場合でも、他の正常な半導体素子を利用することによって、半導体装置の機能を部分的に維持し得る技術を提供する。これにより、例えば自動車の電力変換装置において、上記短絡の発生後でも最低限の退避走行を確保するフェールセーフを可能とする。
本明細書が開示する半導体装置は、各々が上面電極及び下面電極を有する第1及び第2半導体素子と、第1及び第2半導体素子の上面電極へ電気的に接続された上側リードフレームと、第1及び第2半導体素子の下面電極へ電気的に接続されており、上側リードフレームとの間で第1及び第2半導体素子を並列に接続する下側リードフレームとを備える。上側リードフレームと下側リードフレームの少なくとも一方は、第1半導体素子に接続された第1導体板と、第2半導体素子に接続された第2導体板と、第1導体板と第2導体板との間を電気的に接続する接続部材を有する。接続部材は、第1及び第2半導体素子の一方と直列に接続されているとともに、その断面積は、当該一方の半導体素子の上面電極及び下面電極のうち、小さい方の面積の20パーセント以下である。
上記した半導体装置では、上側リードフレームと下側リードフレームの少なくとも一方に接続部材が設けられており、その接続部材が第1及び第2半導体素子の一方と直列に接続されている。この接続部材の断面積は比較的に小さく、詳しくは、直列に接続された当該半導体素子の上面電極及び下面電極のうち、小さい方の面積の20パーセント以下である。このような構成によると、接続部材が直列に接続された半導体素子で短絡が生じたときに、接続部材において電流密度が特に高まり、接続部材は自己の発熱によって溶断する。これにより、短絡が発生した半導体素子は回路から電気的に切断され、他方の正常な半導体素子によって、半導体装置の機能(動作)を維持することができる。
実施例の半導体装置10の内部構造を示す断面図。 導体板16、18、28と半導体素子12、22の構成を示す模式図。 半導体装置10の構造を示す回路図。 実施例2の半導体装置100の内部構造を示す断面図。 半導体装置100の構造を示す回路図。 実施例3の半導体装置200の内部構造を示す断面図。 半導体装置200の構造を示す回路図。 ボンディングワイヤ34(接続部材)の変形例を示す断面図。
(実施例1)図1、図2、図3を参照して、半導体装置10について説明する。半導体装置10は、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、例えばインバータ回路といった電力変換装置に採用することができる。半導体装置10は、不図示の他の半導体装置と対になって、電力変換装置の一部を構成することができる。図1、図2に示すように、半導体装置10は、第1半導体素子12、第2半導体素子22及び封止体40を備える。第1半導体素子12及び第2半導体素子22は、封止体40の内部に封止されている。封止体40は、例えばエポキシ樹脂といった熱硬化性の樹脂材料を用いて構成されている。半導体装置10は、封止体40の内部から外部に向かって延びる複数の電力端子31、33及び複数の信号端子(図示省略)を備える。電力端子31、33及び信号端子の各々は、封止体40の内部において、第1半導体素子12及び第2半導体素子22の少なくとも一方に電気的に接続されている。
第1半導体素子12は、上面電極12aと下面電極12bと信号パッド(図示省略)とを有する。上面電極12a及び信号パッドは、第1半導体素子12の上面に位置しており、下面電極12bは、第1半導体素子12の下面に位置する。従って、上面電極12aは、同一面に信号パッドが設けられている分だけ、下面電極12bよりも面積が小さい。第1半導体素子12の上面電極12a及び下面電極12bを構成する材料は、例えばアルミニウム系又は他の金属材料を用いて構成されている。同様に、第2半導体素子22は、上面電極22aと下面電極22bと信号パッド(図示省略)とを有する。上面電極22a及び信号パッドは、第2半導体素子22の上面に位置しており、下面電極22bは、第2半導体素子22の下面に位置する。従って、上面電極22aは、同一面に信号パッドが設けられている分だけ、下面電極22bよりも面積が小さい。第2半導体素子22の上面電極22a及び下面電極22bを構成する材料は、例えばアルミニウム系又は他の金属材料を用いて構成されている。
第1半導体素子12及び第2半導体素子22は、スイッチング素子である。一例ではあるが、第1半導体素子12は、IGBT(Insulated Gate Bipolar Transistor)とダイオードとを内蔵するRC-IGBT(Reverse Conducting-IGBT)が採用されており、第2半導体素子22は、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)が採用されている。上記したような、IGBTとMOSFETを組み合わせたハイブリッド構造は、電流が多く流れる場合ではIGBTを利用し、電流が少なく流れる場合ではMOSFETを利用することで、幅広い電流域において電力損失(燃費)を向上することができる。ここで、一例ではあるが、第1半導体素子12を構成する材料には、ケイ素(Si)を採用し、第2半導体素子22を構成する材料には、炭化ケイ素(SiC)を採用している。
上述した第1半導体素子12及び第2半導体素子22の具体的構成は、一例であって、様々に変更可能である。例えば、第1半導体素子12は、RC-IGBTに限定されず、単体のIGBT、MOSFET又は他のスイッチング素子によって構成されていてもよい。第2半導体素子22は、MOSFETに限定されず、RC-IGBT、単体のIGBT又は他のスイッチング素子によって構成されていてもよい。第1半導体素子12及び第2半導体素子22は、異種のスイッチング素子にも限定されず、同種のスイッチング素子によって構成されていてもよい。また、第1半導体素子12を構成する材料は、ケイ素に限定されず、例えば炭化ケイ素又は窒化ガリウム(GaN)等であってもよい。同様に、第2半導体素子22を構成する材料も、炭化ケイ素に限定されず、例えばケイ素又は窒化ガリウム等であってもよい。
半導体装置10は、上側リードフレーム30及び下側リードフレーム32を備える。上側リードフレーム30は、第1半導体素子12の上面電極12a及び第2半導体素子22の上面電極22aへ電気的に接続されている。下側リードフレーム32は、第1半導体素子12の下面電極12b及び第2半導体素子22の下面電極22bへ電気的に接続されている。従って、上側リードフレーム30と下側リードフレーム32との間において、第1半導体素子12及び第2半導体素子22は並列に接続されている。上側リードフレーム30には、上側導体板16が含まれる。上側導体板16には、一方の電力端子31が接続されている。下側リードフレーム32には、及び第2下側導体板28が含まれる。下側リードフレーム32の第1下側導体板18には、他方の電力端子33が接続されている。ここで、第1下側導体板18及び第2下側導体板28は、本明細書が開示する技術における第1導体板及び第2導体板の一例である。
導体板16、18、28は、概して板形状又は直方体形状を有し、例えば、銅又は他の金属といった導体材料で形成されている。上側導体板16は、第1半導体素子12の上面電極12a及び第2半導体素子22の上面電極22aへ電気的に接続されている。第1下側導体板18は、第1半導体素子12の下面電極12bへ電気的に接続されている。第2下側導体板28は、第2半導体素子22の下面電極22bへ電気的に接続されている。
必ずしも必要ではないが、半導体装置10は、第1導体スペーサ14及び第2導体スペーサ24も備える。第1導体スペーサ14は、第1半導体素子12と上側リードフレーム30(上側導体板16)との間に介挿される。第2導体スペーサ24は、第2半導体素子22と上側リードフレーム30(上側導体板16)との間に介挿される。導体スペーサ14、24は、半導体装置10内部のワイヤボンディング(信号パッドと信号端子の接続等)に必要なスペースを確保する。導体スペーサ14、24は、概してブロック形状又は板形状を有し、銅又は他の金属といった導体材料で形成されている。一例ではあるが、上述のように半導体装置10を構成する(積層された)各導体部材の間は、はんだ付けによって接合されている。
加えて、図1、図2、図3に示すように、下側リードフレーム32には、ボンディングワイヤ34が設けられている。ボンディングワイヤ34は、第1下側導体板18と第2下側導体板28との間を電気的に接続する。これにより、第2下側導体板28は、ボンディングワイヤ34を介して、第1下側導体板18側の電力端子31と電気的に接続されている。また、ボンディングワイヤ34は、一対の電力端子31、33の間において、第2半導体素子22と直列に接続されている。ボンディングワイヤ34は、例えば銅又は他の金属といった導体材料で構成されている。ボンディングワイヤ34の線径や本数は、その総断面積が第2半導体素子22の上面電極22aの面積の20パーセント以下となるように設計されている。この点に関して、本実施例では、ボンディングワイヤ34と直列に接続された第2半導体素子22において、上面電極22aが下面電極22bよりも面積が小さいので、ボンディングワイヤ34の総断面積が、上面電極22aの面積を基準に設計されている。そのことから、仮に下面電極22bが上面電極22aよりも面積が小さい場合は、ボンディングワイヤ34の総断面積が、下面電極22bの面積の20パーセント以下となるように、ボンディングワイヤ34の線径や本数を設計するとよい。なお、ボンディングワイヤ34は、本明細書が開示する技術における接続部材の一例であり、これに限定されない。接続部材には、様々な態様の部材を採用することができる。但し、接続部材の断面積は、第2半導体素子22の上面電極22a及び下面電極22bのうち、小さい方の面積の20パーセント以下とするとよい。
上述した半導体装置10では、下側リードフレーム32にボンディングワイヤ34が設けられており、そのボンディングワイヤ34が第2半導体素子22と直列に接続されている。このボンディングワイヤ34の断面積は比較的に小さく、詳しくは、直列に接続された第2半導体素子22の上面電極22aの面積の20パーセント以下である。このような構成によると、ボンディングワイヤ34が直列に接続された第2半導体素子22で短絡が生じたときに、ボンディングワイヤ34において電流密度が特に高まり、ボンディングワイヤ34は自己の発熱によって溶断する。これにより、短絡が発生した第2半導体素子22は回路から電気的に切断され、正常な第1半導体素子12によって、半導体装置10の機能(動作)を維持することができる。
(実施例2)実施例1の半導体装置10は、第2半導体素子22の短絡が生じたときに、第2半導体素子22を回路から切断するように構成されていたが、本技術を第1半導体素子12に適用するように構成することも可能である。図4、図5を参照して、半導体装置100について説明する。図4に示すように、半導体装置100は、実施例1と同様、第1半導体素子12、第2半導体素子22及び封止体40を備える。また、半導体装置100は、上側リードフレーム130及び下側リードフレーム132を備える。但し、実施例2における、上側リードフレーム130には、第1上側導体板116及び第2上側導体板126が含まれており、下側リードフレーム132には、下側導体板118が含まれている。上側リードフレーム130には、ボンディングワイヤ136が設けられている。ボンディングワイヤ136は、第1上側導体板116と第2上側導体板126との間を電気的に接続するとともに、第1半導体素子12と直列に接続されている。半導体装置100は、これらの点において、実施例1とは異なっている。半導体装置100において、上記した半導体素子12、22及び封止体40を含む他の構成要素については、実施例1と同様である。そのため、これらの詳細な説明は省略する。
上述したが、半導体装置100は、上側リードフレーム130及び下側リードフレーム132を備える。上側リードフレーム130は、第1半導体素子12の上面電極12a及び第2半導体素子22の上面電極22aへ電気的に接続されている。下側リードフレーム132は、第1半導体素子12の下面電極12b及び第2半導体素子22の下面電極22bへ電気的に接続されている。従って、上側リードフレーム130と下側リードフレーム132との間において、第1半導体素子12及び第2半導体素子22は並列に接続されている。上側リードフレーム130には、第1上側導体板116及び第2上側導体板126が含まれる。下側リードフレーム132には、下側導体板118が含まれる。ここで、第1上側導体板116及び第2上側導体板126は、本明細書が開示する技術における第1導体板及び第2導体板の一例である。
導体板116、118、126は、概して板形状又は直方体形状を有し、例えば、銅又は他の金属といった導体材料で形成されている。第1上側導体板116は、第1半導体素子12の上面電極12aへ電気的に接続されている。第2上側導体板126は、第2半導体素子22の上面電極22aへ電気的に接続されている。下側導体板118は、第1半導体素子12の下面電極12b及び第2半導体素子22の下面電極22bへ電気的に接続されている。
加えて、図4、図5に示すように、上側リードフレーム130には、ボンディングワイヤ136が設けられている。ボンディングワイヤ136は、第1上側導体板116と第2上側導体板126との間を電気的に接続する。これにより、第1上側導体板116は、ボンディングワイヤ136を介して、第2上側導体板128側の電力端子131と電気的に接続されている。また、ボンディングワイヤ136は、一対の電力端子131、133の間において、第1半導体素子12と直列に接続されている。ボンディングワイヤ136は、例えば銅又は他の金属といった導体材料で構成されている。ボンディングワイヤ136は、本明細書が開示する技術における接続部材の一例である。実施例1と同様の観点で、ボンディングワイヤ136の線径や本数は、その総断面積が第1半導体素子12の上面電極12aの面積の20パーセント以下となるように設計されている。また、ボンディングワイヤ136に代えて、他の様々な態様の部材を接続部材として採用することができる。
上述した半導体装置100では、上側リードフレーム130にボンディングワイヤ136が設けられており、そのボンディングワイヤ136が第1半導体素子12と直列に接続されている。このボンディングワイヤ136の断面積は比較的に小さく、詳しくは、直列に接続された第1半導体素子12の上面電極12aの面積の20パーセント以下である。このような構成によると、ボンディングワイヤ136が直列に接続された第1半導体素子12で短絡が生じたときに、ボンディングワイヤ136において電流密度が特に高まり、ボンディングワイヤ136は自己の発熱によって溶断する。これにより、短絡が発生した第1半導体素子12は回路から電気的に切断され、正常な第2半導体素子22によって、半導体装置100の機能(動作)を維持することができる。
(実施例3)実施例1及び実施例2では、第1半導体素子12及び第2半導体素子22のうち一つの特定の半導体素子について有効な技術について述べたが、本技術は第1半導体素子12及び第2半導体素子22の両方に適用するように構成することも可能である。図6、図7を参照して、半導体装置200について説明する。図6に示すように、実施例1と同様、第1半導体素子12、第2半導体素子22及び封止体40を備える。また、半導体装置200は、上側リードフレーム230及び下側リードフレーム232を備える。但し、実施例3における、上側リードフレーム230には、第1上側導体板216及び第2上側導体板226が含まれており、下側リードフレーム232には、第1下側導体板218及び第2下側導体板228が含まれている。一方の上側リードフレーム230には、ボンディングワイヤ236が設けられている。ボンディングワイヤ236は、第1上側導体板216と第2上側導体板226との間を電気的に接続するとともに、第1半導体素子12と直列に接続されている。他方の下側リードフレーム232には、ボンディングワイヤ234が設けられている。ボンディングワイヤ234は、第1下側導体板218と第2下側導体板228との間を電気的に接続するとともに、第2半導体素子22と直列に接続されている。半導体装置200は、これらの点において、実施例1とは異なっている。半導体装置200において、上記した半導体素子12、22及び封止体40を含む他の構成要素については、実施例1と同様である。そのため、これらの詳細な説明は省略する。
上述したが、半導体装置200は、上側リードフレーム230及び下側リードフレーム232を備える。上側リードフレーム230は、第1半導体素子12の上面電極12a及び第2半導体素子22の上面電極22aへ電気的に接続されている。下側リードフレーム232は、第1半導体素子12の下面電極12b及び第2半導体素子22の下面電極22bへ電気的に接続されている。従って、上側リードフレーム230と下側リードフレーム232との間において、第1半導体素子12及び第2半導体素子22は並列に接続されている。上側リードフレーム230には、第1上側導体板216及び第2上側導体板226が含まれる。下側リードフレーム232には、第1下側導体板218及び第2下側導体板228が含まれる。ここで、第1上側導体板216及び第1下側導体板218は、本明細書が開示する技術における第1導体板の一例である。第2上側導体板226及び第2下側導体板228は、本明細書が開示する技術における第2導体板の一例である。
導体板216、218、226、228は、概して板形状又は直方体形状を有し、例えば、銅又は他の金属といった導体材料で形成されている。第1上側導体板216は、第1半導体素子12の上面電極12aへ電気的に接続されている。第2上側導体板226は、第2半導体素子22の上面電極22aへ電気的に接続されている。第1下側導体板218は、第1半導体素子12の下面電極12bへ電気的に接続されている。第2下側導体板228は、第2半導体素子22の下面電極22bへ電気的に接続されている。
加えて、図6、図7に示すように、上側リードフレーム230には、ボンディングワイヤ236が設けられている。ボンディングワイヤ236は、第1上側導体板216と第2上側導体板226との間を電気的に接続する。これにより、第1上側導体板216は、ボンディングワイヤ236を介して、第2上側導体板226側の電力端子231と電気的に接続されている。また、ボンディングワイヤ236は、一対の電力端子231、233の間において、第1半導体素子12と直列に接続されている。同様に、下側リードフレーム232には、ボンディングワイヤ234が設けられている。ボンディングワイヤ234は、第1下側導体板218と第2下側導体板228との間を電気的に接続する。これにより、第1下側導体板218は、ボンディングワイヤ236を介して、第2下側導体板228側の電力端子233と電気的に接続されている。また、ボンディングワイヤ234は、一対の電力端子231、233の間において、第2半導体素子22と直列に接続されている。ボンディングワイヤ234、236は、例えば銅又は他の金属といった導体材料で構成されている。ボンディングワイヤ234、236は、本明細書が開示する技術における接続部材の一例である。実施例1と同様の観点で、ボンディングワイヤ236の線径や本数は、その総断面積が第1半導体素子12の上面電極12aの面積の20パーセント以下となるように設計されている。同様に、ボンディングワイヤ234の線形や本数は、第2半導体素子22の上面電極22aの面積に基づいて設計されている。また、ボンディングワイヤ234、236に代えて、他の様々な態様の部材を接続部材として採用することができる。
上述した半導体装置200では、上側リードフレーム230にボンディングワイヤ236が設けられており、そのボンディングワイヤ236が第1半導体素子12と直列に接続されている。また、下側リードフレーム232にボンディングワイヤ234が設けられており、そのボンディングワイヤ234が第2半導体素子22と直列に接続されている。このボンディングワイヤ234、236の断面積は比較的に小さく、詳しくは、ボンディングワイヤ236は、直列に接続された第1半導体素子12の上面電極12aの面積の20パーセント以下であり、ボンディングワイヤ234は、直列に接続された第2半導体素子22の上面電極22aの面積の20パーセント以下である。このような構成によると、ボンディングワイヤ236が直列に接続された第1半導体素子12で短絡が生じたときに、ボンディングワイヤ236において電流密度が特に高まり、ボンディングワイヤ236は自己の発熱によって溶断する。同様に、ボンディングワイヤ234が直列に接続された第2半導体素子22で短絡が生じたときに、ボンディングワイヤ234は溶断する。これにより、短絡が発生した半導体素子12、22のいずれか一方は回路から電気的に切断され、正常な半導体素子12、22のいずれか他方によって、半導体装置200の機能(動作)を維持することができる。
(変形例)これまでの実施例では、接続部材の一例としてボンディングワイヤ34、136、234、236を採用したが、接続部材はこの形態に限定されず、様々に変形可能である。図8に示すように、接続部材がはんだ層35で構成されていてもよい。この場合、第1下側導体板18に継ぎ手19が設けられており、その継ぎ手19と第2下側導体板28とがはんだ付けによって接合される。このとき、はんだ層35の断面積は、ボンディングワイヤ34と同様に比較的に小さく、直列に接続された第2半導体素子22の上面電極22aの面積の20パーセント以下である。はんだ層35と直列に接続された第2半導体素子22で短絡が生じたときに、はんだ層35において電流密度が特に高まり、はんだ層35は自己の発熱によって溶断する。このように、接続部材は、短絡が生じたときの発熱によって接続部材が溶断されるような材料を用いて構成することができる。また、第1下側導体板18の継ぎ手19の構成についても特に限定されず、第1下側導体板18と一体に形成されていてもよいし、別体の部材によって構成されていてもよい。
実施例では、第1半導体素子12、第2半導体素子22といった二つの半導体素子を内蔵する半導体装置10、100、200を例示したが、半導体素子の数はこれに限定されない。半導体装置10、100、200は、三以上の複数の半導体素子を備えていてもよい。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10、100、200:半導体装置
12、22:半導体素子
12a、22a:上面電極
12b、22b:下面電極
14、24:導体スペーサ
16、116、126、216、226:上側導体板
18、28、118、218、228:下側導体板
19:継ぎ手
30、130、230:上側リードフレーム
31、33、131、133、231、233:電力端子
32、132、232:下側リードフレーム
34、136、234、236:ボンディングワイヤ
35:はんだ層
40:封止体

Claims (1)

  1. 各々が上面電極及び下面電極を有する第1及び第2半導体素子と、
    前記第1及び第2半導体素子の前記上面電極へ電気的に接続された上側リードフレームと、
    前記第1及び第2半導体素子の前記下面電極へ電気的に接続されており、前記上側リードフレームとの間で前記第1及び第2半導体素子を並列に接続する下側リードフレームと、を備え、
    前記上側リードフレームと前記下側リードフレームの少なくとも一方は、前記第1半導体素子に接続された第1導体板と、前記第2半導体素子に接続された第2導体板と、前記第1導体板と前記第2導体板との間を電気的に接続する接続部材を有し、
    前記接続部材は、前記第1及び第2半導体素子の一方と直列に接続されているとともに、その断面積は、当該一方の半導体素子の前記上面電極及び前記下面電極のうち、小さい方の面積の20パーセント以下であ
    前記接続部材は、前記一方の半導体素子に短絡が生じた場合に、自己の発熱によって溶断される、
    半導体装置。
JP2018237511A 2018-12-19 2018-12-19 半導体装置 Active JP7218564B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018237511A JP7218564B2 (ja) 2018-12-19 2018-12-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018237511A JP7218564B2 (ja) 2018-12-19 2018-12-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2020102471A JP2020102471A (ja) 2020-07-02
JP7218564B2 true JP7218564B2 (ja) 2023-02-07

Family

ID=71139832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018237511A Active JP7218564B2 (ja) 2018-12-19 2018-12-19 半導体装置

Country Status (1)

Country Link
JP (1) JP7218564B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120970A (ja) 2004-10-25 2006-05-11 Toyota Motor Corp 半導体モジュールとその製造方法
JP2012235081A (ja) 2011-04-19 2012-11-29 Toyota Motor Corp 半導体装置及びその製造方法
JP2018148164A (ja) 2017-03-09 2018-09-20 株式会社東芝 パワー半導体モジュール
JP2018181513A (ja) 2017-04-07 2018-11-15 株式会社東芝 回路分離素子および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120970A (ja) 2004-10-25 2006-05-11 Toyota Motor Corp 半導体モジュールとその製造方法
JP2012235081A (ja) 2011-04-19 2012-11-29 Toyota Motor Corp 半導体装置及びその製造方法
JP2018148164A (ja) 2017-03-09 2018-09-20 株式会社東芝 パワー半導体モジュール
JP2018181513A (ja) 2017-04-07 2018-11-15 株式会社東芝 回路分離素子および半導体装置

Also Published As

Publication number Publication date
JP2020102471A (ja) 2020-07-02

Similar Documents

Publication Publication Date Title
JP6366612B2 (ja) 電力用半導体モジュール
JP4239580B2 (ja) 半導体装置
JP3941728B2 (ja) 電力用半導体装置
WO2015029159A1 (ja) 半導体装置
JP2013004943A (ja) 半導体装置及びその製造方法
JP4164409B2 (ja) 半導体パワーモジュール
CN113557603B (zh) 半导体装置
JP5652346B2 (ja) パワー半導体モジュール
JPWO2019043806A1 (ja) 電力変換装置
JPWO2019043807A1 (ja) 電力変換装置
US11996344B2 (en) Semiconductor device
JP4349364B2 (ja) 半導体装置
JP6331294B2 (ja) 半導体装置
JP6248803B2 (ja) パワー半導体モジュール
JP2013125889A (ja) 半導体装置
JP2019029410A (ja) 半導体モジュール
JP7218564B2 (ja) 半導体装置
JP6763246B2 (ja) 半導体装置
JP2019067976A (ja) 半導体装置
JP7139799B2 (ja) 半導体装置
JP7147186B2 (ja) 半導体装置
JP2021097113A (ja) 半導体装置
JP2019140175A (ja) 半導体モジュール
WO2023276100A1 (ja) パワーモジュール
JP7159609B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230109

R151 Written notification of patent or utility model registration

Ref document number: 7218564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151