JP4975387B2 - 電力半導体装置 - Google Patents

電力半導体装置 Download PDF

Info

Publication number
JP4975387B2
JP4975387B2 JP2006195585A JP2006195585A JP4975387B2 JP 4975387 B2 JP4975387 B2 JP 4975387B2 JP 2006195585 A JP2006195585 A JP 2006195585A JP 2006195585 A JP2006195585 A JP 2006195585A JP 4975387 B2 JP4975387 B2 JP 4975387B2
Authority
JP
Japan
Prior art keywords
frame
power
switching element
switching unit
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006195585A
Other languages
English (en)
Other versions
JP2008029052A (ja
Inventor
真也 白川
正博 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006195585A priority Critical patent/JP4975387B2/ja
Priority to US11/619,807 priority patent/US7599203B2/en
Priority to CNB2007100863025A priority patent/CN100524742C/zh
Publication of JP2008029052A publication Critical patent/JP2008029052A/ja
Application granted granted Critical
Publication of JP4975387B2 publication Critical patent/JP4975387B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本発明は、例えば、汎用インバータ装置、電力コンバータ等に適用可能な電力半導体装置に関する。
図７は、従来のパワー半導体モジュールの内部構成の一例を示す図である。図８は、図７のパワー半導体モジュールのＷ相に関する回路図である。ここでは、交流電力を整流した片極性電力を三相（Ｕ相、Ｖ相、Ｗ相）の交流電力に変換する場合を例示する。
パワー半導体モジュールＭは、電気絶縁性の基板上に、導電性材料からなるフレームＦ１〜Ｆ５が設けられている。フレームＦ１，Ｆ５には外部から片極性電力が供給される。例えば、フレームＦ１の端子Ｐには交流電力の整流回路の正ラインが接続され、フレームＦ５の端子Ｎには、交流電力の整流回路の負ラインが接続される。
フレームＦ２の端子Ｗは、Ｗ相の交流電力を外部へ出力する。フレームＦ３の端子Ｖは、Ｖ相の交流電力を外部へ出力する。フレームＦ４の端子Ｕは、Ｕ相の交流電力を外部へ出力する。
フレームＦ１の上には、例えば、ＩＧＢＴ(Insulated Gate Bipolar Transistor)等のスイッチング素子Ｓ４〜Ｓ６と、フライホイールダイオードＤ４〜Ｄ６とが搭載されている。各スイッチング素子Ｓ４〜Ｓ６のコレクタおよび各ダイオードＤ４〜Ｄ６のカソードがフレームＦ１と電気接続される。
スイッチング素子Ｓ４のエミッタおよびダイオードＤ４のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ４によってフレームＦ４と電気接続されている。同様に、スイッチング素子Ｓ５のエミッタおよびダイオードＤ５のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ５によってフレームＦ３と電気接続されている。スイッチング素子Ｓ６のエミッタおよびダイオードＤ６のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ６によってフレームＦ２と電気接続されている。
一方、フレームＦ２の上には、ＩＧＢＴ等のスイッチング素子Ｓ３と、フライホイールダイオードＤ３とが搭載されている。スイッチング素子Ｓ３のコレクタおよびダイオードＤ３のカソードがフレームＦ２と電気接続される。スイッチング素子Ｓ３のエミッタおよびダイオードＤ３のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ３によってフレームＦ５と電気接続されている。
フレームＦ３の上には、ＩＧＢＴ等のスイッチング素子Ｓ２と、フライホイールダイオードＤ２とが搭載されている。スイッチング素子Ｓ２のコレクタおよびダイオードＤ２のカソードがフレームＦ３と電気接続される。スイッチング素子Ｓ２のエミッタおよびダイオードＤ２のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ２によってフレームＦ５と電気接続されている。
フレームＦ４の上には、ＩＧＢＴ等のスイッチング素子Ｓ１と、フライホイールダイオードＤ１とが搭載されている。スイッチング素子Ｓ１のコレクタおよびダイオードＤ１のカソードがフレームＦ４と電気接続される。スイッチング素子Ｓ１のエミッタおよびダイオードＤ１のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ１によってフレームＦ５と電気接続されている。
なお、図面の複雑さを回避するため、ＩＧＢＴのゲートおよび該ゲートに接続される接続ワイヤの図示を省いている。
こうした構成により、片極性電力が供給されるフレームＦ１，Ｆ５の間には、スイッチング素子Ｓ６とスイッチング素子Ｓ３が直列接続されて交流電力のＷ相を制御し、さらにスイッチング素子Ｓ５とスイッチング素子Ｓ２が直列接続されて交流電力のＶ相を制御し、さらにスイッチング素子Ｓ４とスイッチング素子Ｓ１が直列接続されて交流電力のＵ相を制御する。
こうしたパワー半導体モジュールＭの外部には、出力される交流電力に発生するサージ電圧を抑制するためのスナバ回路が接続される。スナバ回路は、一般に、キャパシタ、ダイオード、抵抗等で構成される。
例えば、交流電力のＷ相に注目すると、図８に示すように、端子Ｐと端子Ｗの間にスナバ回路ＳＮ１が接続され、端子Ｎと端子Ｗの間にスナバ回路ＳＮ２が接続される。あるいは、スナバ回路ＳＮ１，ＳＮ２の代わりに、端子Ｐと端子Ｎの間にスナバ回路ＳＮ３を接続することもある。
交流電力の他のＵ相およびＶ相についても、Ｗ相と同様に、スナバ回路ＳＮ１，ＳＮ２あるいはスナバ回路ＳＮ３が接続される。
特開２０００−８２７７５号公報 特開平３−１３６４１２号公報 特開平８−３２０２１号公報 特開２００４−１１２９９９号公報
上述のようなパワー半導体モジュールＭの内部構成では、接続ワイヤＬ１〜Ｌ６を用いてフレームと半導体素子を接続しているため、主回路電流が流れる配線経路が比較的長くなる傾向がある。そのため、配線経路のインダクタンスに起因して、スイッチング素子Ｓ１〜Ｓ６のスイッチ動作時に比較的高いサージ電圧が発生し易くなる。高いサージ電圧が発生すると、スイッチング素子Ｓ１〜Ｓ６のスイッチング損失を増加させたり、素子破壊を引き起こす可能性がある。
図８に示したように、パワー半導体モジュールＭの外部に、スナバ回路ＳＮ１，ＳＮ２あるいはスナバ回路ＳＮ３を接続することにより、ある程度サージ電圧を抑制することができる。
しかし、従来のパワー半導体モジュールＭでは、接続ワイヤＬ１〜Ｌ６のインダクタンスが著しく大きい場合、モジュール内部に発生するサージ電圧を外部のスナバ回路で充分に抑制することが困難になる。
本発明の目的は、外部のスナバ回路を用いて、モジュール内部に発生するサージ電圧を充分に抑制することができる電力半導体装置を提供することである。
上記目的を達成するために、本発明に係る電力半導体装置は、片極性電力を外部から供給するための第１および第２フレームと、
第１フレームと第２フレームとの間に直列的に接続される第１および第２スイッチングユニットと、
各スイッチングユニットの導通および遮断によって生成される交流電力を外部へ出力するための出力フレームと、
第１フレームと第１スイッチングユニットの間、第１スイッチングユニットと出力フレームの間、出力フレームと第２スイッチングユニットの間、および第２スイッチングユニットと第２フレームの間のうち少なくとも１つを電気接続するための接続ワイヤと、
出力フレームに近接して配置され、外部にてスナバ回路を接続するための第３フレームと、
第１スイッチングユニットまたは第２スイッチングユニットと第３フレームの間を電気接続するための分岐ワイヤと、を備えることを特徴とする。
また本発明に係る電力半導体装置は、片極性電力を外部から供給するための第１および第２フレームと、
第１フレームと第２フレームとの間に直列的に接続される第１および第２スイッチングユニットと、
各スイッチングユニットの導通および遮断によって生成される交流電力を外部へ出力するための出力フレームと、
第１フレームと第１スイッチングユニットの間、第１スイッチングユニットと出力フレームの間、出力フレームと第２スイッチングユニットの間、および第２スイッチングユニットと第２フレームの間のうち少なくとも１つを電気接続するための接続ワイヤと、
第１および第２フレームのうちの一方に近接して配置され、外部にてスナバ回路を接続するための第３フレームと、
出力フレームと第３フレームの間を電気接続するための分岐ワイヤと、を備えることを特徴とする。
また本発明に係る電力半導体装置は、片極性電力を外部から供給するための第１および第２フレームと、
第１フレームと第２フレームとの間に直列的に接続される第１および第２スイッチングユニットと、
各スイッチングユニットの導通および遮断によって生成される交流電力を外部へ出力するための出力フレームと、
第１フレームと第１スイッチングユニットの間、第１スイッチングユニットと出力フレームの間、出力フレームと第２スイッチングユニットの間、および第２スイッチングユニットと第２フレームの間のうち少なくとも１つを電気接続するための接続ワイヤと、
第１および第２フレームのうちの一方に近接して配置され、外部にてスナバ回路を接続するための第３フレームと、
第１および第２フレームのうちの他方と第３フレームの間を電気接続するための分岐ワイヤと、を備えることを特徴とする。
本発明によれば、出力フレーム、第１および第２フレームとは別個に、これらに近接して第３フレームを追加的に配置し、接続ワイヤとは別個の分岐ワイヤを第３フレームと接続している。この第３フレームに外部スナバ回路を接続することによって、スナバ回路を含む閉ループ回路の配線長さおよびループ面積を低減できるため、スナバ回路によるサージ電圧の抑制効果を向上させることができる。
実施の形態１．
図１は、本発明の第１実施形態に係るパワー半導体モジュールの内部構成の一例を示す図である。図２は、図１のパワー半導体モジュールのＷ相に関する回路図である。ここでは、交流電力を整流した片極性電力を三相（Ｕ相、Ｖ相、Ｗ相）の交流電力に変換する場合を例示する。
パワー半導体モジュールＭは、電気絶縁性の基板上に、導電性材料からなるフレームＦ１〜Ｆ５が設けられ、さらに追加のフレームＦ６がフレームＦ２に近接して配置されている。フレームＦ１，Ｆ５には外部から片極性電力が供給される。例えば、フレームＦ１の端子Ｐには交流電力の整流回路の正ラインが接続され、フレームＦ５の端子Ｎには、交流電力の整流回路の負ラインが接続される。
フレームＦ２の端子Ｗは、Ｗ相の交流電力を外部へ出力する。フレームＦ３の端子Ｖは、Ｖ相の交流電力を外部へ出力する。フレームＦ４の端子Ｕは、Ｕ相の交流電力を外部へ出力する。
フレームＦ１の上には、例えば、ＩＧＢＴ(Insulated Gate Bipolar Transistor)等のスイッチング素子Ｓ４〜Ｓ６と、フライホイールダイオードＤ４〜Ｄ６とが搭載されている。各スイッチング素子Ｓ４〜Ｓ６のコレクタおよび各ダイオードＤ４〜Ｄ６のカソードがフレームＦ１と電気接続される。
スイッチング素子Ｓ４のエミッタおよびダイオードＤ４のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ４によってフレームＦ４と電気接続されている。同様に、スイッチング素子Ｓ５のエミッタおよびダイオードＤ５のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ５によってフレームＦ３と電気接続されている。スイッチング素子Ｓ６のエミッタおよびダイオードＤ６のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ６によってフレームＦ２と電気接続されている。
一方、フレームＦ２の上には、ＩＧＢＴ等のスイッチング素子Ｓ３と、フライホイールダイオードＤ３とが搭載されている。スイッチング素子Ｓ３のコレクタおよびダイオードＤ３のカソードがフレームＦ２と電気接続される。スイッチング素子Ｓ３のエミッタおよびダイオードＤ３のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ３によってフレームＦ５と電気接続されている。
フレームＦ３の上には、ＩＧＢＴ等のスイッチング素子Ｓ２と、フライホイールダイオードＤ２とが搭載されている。スイッチング素子Ｓ２のコレクタおよびダイオードＤ２のカソードがフレームＦ３と電気接続される。スイッチング素子Ｓ２のエミッタおよびダイオードＤ２のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ２によってフレームＦ５と電気接続されている。
フレームＦ４の上には、ＩＧＢＴ等のスイッチング素子Ｓ１と、フライホイールダイオードＤ１とが搭載されている。スイッチング素子Ｓ１のコレクタおよびダイオードＤ１のカソードがフレームＦ４と電気接続される。スイッチング素子Ｓ１のエミッタおよびダイオードＤ１のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ１によってフレームＦ５と電気接続されている。
本実施形態では、追加のフレームＦ６は、接続ワイヤＬ３を分岐するように分岐ワイヤＪ１によってダイオードＤ３のアノードと電気接続されている。
なお、図面の複雑さを回避するため、ＩＧＢＴのゲートおよび該ゲートに接続される接続ワイヤの図示を省いている。
こうした構成により、片極性電力が供給されるフレームＦ１，Ｆ５の間には、スイッチング素子Ｓ６とスイッチング素子Ｓ３が直列接続されて交流電力のＷ相を制御し、さらにスイッチング素子Ｓ５とスイッチング素子Ｓ２が直列接続されて交流電力のＶ相を制御し、さらにスイッチング素子Ｓ４とスイッチング素子Ｓ１が直列接続されて交流電力のＵ相を制御する。
本実施形態では、図２に示すように、Ｗ相を出力するフレームＦ２の端子Ｗと、追加のフレームＦ６の端子Ｔ１との間に外部のスナバ回路ＳＮ２が接続される。よって、スナバ回路ＳＮ２は、端子Ｔ１、フレームＦ６、分岐ワイヤＪ１、スイッチング素子Ｓ３（ダイオードＤ３）、フレームＦ２および端子Ｗを含む閉ループ回路内に存在することになる。
一方、従来のパワー半導体モジュールでは、図７および図８に示したように、スナバ回路ＳＮ２は、端子Ｎ、フレームＦ５、接続ワイヤＬ３、スイッチング素子Ｓ３（ダイオードＤ３）、フレームＦ２および端子Ｗを含む閉ループ回路内に存在している。
従って、本実施形態は、スナバ回路ＳＮ２を含む閉ループ回路の配線長さおよびループ面積を低減できるため、スナバ回路ＳＮ２によるサージ電圧の抑制効果をより向上させることができる。
ここでは、交流電力のＷ相に関するサージ抑制について詳細に説明したが、交流電力のＵ相の場合も同様に、追加のフレームをフレームＦ４に近接配置し、該フレームとダイオードＤ１の間に分岐ワイヤを接続し、該フレームの端子とフレームＦ４の端子Ｕの間に外部スナバ回路を接続すれば、Ｗ相と同様な効果が得られる。また、交流電力のＶ相の場合も同様に、追加のフレームをフレームＦ３に近接配置し、該フレームとダイオードＤ２の間に分岐ワイヤを接続し、該フレームの端子とフレームＦ３の端子Ｖの間に外部スナバ回路を接続すれば、Ｗ相と同様な効果を達成できる。
また、以上の説明では、交流電力を出力するフレームＦ２〜Ｆ４と、片極性電力の負ラインであるフレームＦ５との間に接続されるスナバ回路ＳＮ２の閉ループ回路について説明したが、フレームＦ２〜Ｆ４と片極性電力の正ラインであるフレームＦ１との間に接続されるスナバ回路ＳＮ１の閉ループ回路についても同様に改善することができる。
実施の形態２．
図３は、本発明の第２実施形態に係るパワー半導体モジュールの内部構成の一例を示す図である。図４は、図３のパワー半導体モジュールのＷ相に関する回路図である。ここでは、交流電力を整流した片極性電力を三相（Ｕ相、Ｖ相、Ｗ相）の交流電力に変換する場合を例示する。
パワー半導体モジュールＭは、電気絶縁性の基板上に、導電性材料からなるフレームＦ１〜Ｆ５が設けられ、さらに追加のフレームＦ７がフレームＦ５に近接して配置されている。フレームＦ１，Ｆ５には外部から片極性電力が供給される。例えば、フレームＦ１の端子Ｐには交流電力の整流回路の正ラインが接続され、フレームＦ５の端子Ｎには、交流電力の整流回路の負ラインが接続される。
フレームＦ２の端子Ｗは、Ｗ相の交流電力を外部へ出力する。フレームＦ３の端子Ｖは、Ｖ相の交流電力を外部へ出力する。フレームＦ４の端子Ｕは、Ｕ相の交流電力を外部へ出力する。
フレームＦ１の上には、例えば、ＩＧＢＴ等のスイッチング素子Ｓ４〜Ｓ６と、フライホイールダイオードＤ４〜Ｄ６とが搭載されている。各スイッチング素子Ｓ４〜Ｓ６のコレクタおよび各ダイオードＤ４〜Ｄ６のカソードがフレームＦ１と電気接続される。
スイッチング素子Ｓ４のエミッタおよびダイオードＤ４のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ４によってフレームＦ４と電気接続されている。同様に、スイッチング素子Ｓ５のエミッタおよびダイオードＤ５のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ５によってフレームＦ３と電気接続されている。スイッチング素子Ｓ６のエミッタおよびダイオードＤ６のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ６によってフレームＦ２と電気接続されている。
一方、フレームＦ２の上には、ＩＧＢＴ等のスイッチング素子Ｓ３と、フライホイールダイオードＤ３とが搭載されている。スイッチング素子Ｓ３のコレクタおよびダイオードＤ３のカソードがフレームＦ２と電気接続される。スイッチング素子Ｓ３のエミッタおよびダイオードＤ３のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ３によってフレームＦ５と電気接続されている。
フレームＦ３の上には、ＩＧＢＴ等のスイッチング素子Ｓ２と、フライホイールダイオードＤ２とが搭載されている。スイッチング素子Ｓ２のコレクタおよびダイオードＤ２のカソードがフレームＦ３と電気接続される。スイッチング素子Ｓ２のエミッタおよびダイオードＤ２のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ２によってフレームＦ５と電気接続されている。
フレームＦ４の上には、ＩＧＢＴ等のスイッチング素子Ｓ１と、フライホイールダイオードＤ１とが搭載されている。スイッチング素子Ｓ１のコレクタおよびダイオードＤ１のカソードがフレームＦ４と電気接続される。スイッチング素子Ｓ１のエミッタおよびダイオードＤ１のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ１によってフレームＦ５と電気接続されている。
本実施形態では、追加のフレームＦ７は、分岐ワイヤＪ２によってフレームＦ２と電気接続されている。
なお、図面の複雑さを回避するため、ＩＧＢＴのゲートおよび該ゲートに接続される接続ワイヤの図示を省いている。
こうした構成により、片極性電力が供給されるフレームＦ１，Ｆ５の間には、スイッチング素子Ｓ６とスイッチング素子Ｓ３が直列接続されて交流電力のＷ相を制御し、さらにスイッチング素子Ｓ５とスイッチング素子Ｓ２が直列接続されて交流電力のＶ相を制御し、さらにスイッチング素子Ｓ４とスイッチング素子Ｓ１が直列接続されて交流電力のＵ相を制御する。
本実施形態では、図４に示すように、フレームＦ５の端子Ｎと、追加のフレームＦ７の端子Ｔ２との間に外部のスナバ回路ＳＮ２が接続される。よって、スナバ回路ＳＮ２は、端子Ｔ２、フレームＦ７、分岐ワイヤＪ２、フレームＦ２、スイッチング素子Ｓ３（ダイオードＤ３）、接続ワイヤＬ３、フレームＦ５および端子Ｎを含む閉ループ回路内に存在することになる。
従って、本実施形態は、スナバ回路ＳＮ２を含む閉ループ回路の配線長さおよびループ面積を低減できるため、スナバ回路ＳＮ２によるサージ電圧の抑制効果をより向上させることができる。
ここでは、交流電力のＷ相に関するサージ抑制について詳細に説明したが、交流電力のＵ相およびＶ相の場合も同様に、追加のフレームをフレームＦ５にそれぞれ近接配置し、各フレームとフレームＦ３，Ｆ４の間に分岐ワイヤをそれぞれ接続し、各フレームの端子とフレームＦ５の端子Ｎの間に外部スナバ回路をそれぞれ接続すれば、Ｗ相と同様な効果が得られる。
また、以上の説明では、交流電力を出力するフレームＦ２〜Ｆ４と、片極性電力の負ラインであるフレームＦ５との間に接続されるスナバ回路ＳＮ２の閉ループ回路について説明したが、フレームＦ２〜Ｆ４と片極性電力の正ラインであるフレームＦ１との間に接続されるスナバ回路ＳＮ１の閉ループ回路についても同様に改善することができる。
実施の形態３．
図５は、本発明の第３実施形態に係るパワー半導体モジュールの内部構成の一例を示す図である。図６は、図５のパワー半導体モジュールのＷ相に関する回路図である。ここでは、交流電力を整流した片極性電力を三相（Ｕ相、Ｖ相、Ｗ相）の交流電力に変換する場合を例示する。
パワー半導体モジュールＭは、電気絶縁性の基板上に、導電性材料からなるフレームＦ１〜Ｆ５が設けられ、さらに追加のフレームＦ８がフレームＦ１に近接して配置されている。フレームＦ１，Ｆ５には外部から片極性電力が供給される。例えば、フレームＦ１の端子Ｐには交流電力の整流回路の正ラインが接続され、フレームＦ５の端子Ｎには、交流電力の整流回路の負ラインが接続される。
フレームＦ２の端子Ｗは、Ｗ相の交流電力を外部へ出力する。フレームＦ３の端子Ｖは、Ｖ相の交流電力を外部へ出力する。フレームＦ４の端子Ｕは、Ｕ相の交流電力を外部へ出力する。
フレームＦ１の上には、例えば、ＩＧＢＴ等のスイッチング素子Ｓ４〜Ｓ６と、フライホイールダイオードＤ４〜Ｄ６とが搭載されている。各スイッチング素子Ｓ４〜Ｓ６のコレクタおよび各ダイオードＤ４〜Ｄ６のカソードがフレームＦ１と電気接続される。
スイッチング素子Ｓ４のエミッタおよびダイオードＤ４のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ４によってフレームＦ４と電気接続されている。同様に、スイッチング素子Ｓ５のエミッタおよびダイオードＤ５のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ５によってフレームＦ３と電気接続されている。スイッチング素子Ｓ６のエミッタおよびダイオードＤ６のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ６によってフレームＦ２と電気接続されている。
一方、フレームＦ２の上には、ＩＧＢＴ等のスイッチング素子Ｓ３と、フライホイールダイオードＤ３とが搭載されている。スイッチング素子Ｓ３のコレクタおよびダイオードＤ３のカソードがフレームＦ２と電気接続される。スイッチング素子Ｓ３のエミッタおよびダイオードＤ３のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ３によってフレームＦ５と電気接続されている。
フレームＦ３の上には、ＩＧＢＴ等のスイッチング素子Ｓ２と、フライホイールダイオードＤ２とが搭載されている。スイッチング素子Ｓ２のコレクタおよびダイオードＤ２のカソードがフレームＦ３と電気接続される。スイッチング素子Ｓ２のエミッタおよびダイオードＤ２のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ２によってフレームＦ５と電気接続されている。
フレームＦ４の上には、ＩＧＢＴ等のスイッチング素子Ｓ１と、フライホイールダイオードＤ１とが搭載されている。スイッチング素子Ｓ１のコレクタおよびダイオードＤ１のカソードがフレームＦ４と電気接続される。スイッチング素子Ｓ１のエミッタおよびダイオードＤ１のアノードは、短い接続ワイヤによって互いに電気接続され、さらに比較的長い接続ワイヤＬ１によってフレームＦ５と電気接続されている。
本実施形態では、追加のフレームＦ８は、分岐ワイヤＪ３によってフレームＦ５と電気接続されている。
なお、図面の複雑さを回避するため、ＩＧＢＴのゲートおよび該ゲートに接続される接続ワイヤの図示を省いている。
こうした構成により、片極性電力が供給されるフレームＦ１，Ｆ５の間には、スイッチング素子Ｓ６とスイッチング素子Ｓ３が直列接続されて交流電力のＷ相を制御し、さらにスイッチング素子Ｓ５とスイッチング素子Ｓ２が直列接続されて交流電力のＶ相を制御し、さらにスイッチング素子Ｓ４とスイッチング素子Ｓ１が直列接続されて交流電力のＵ相を制御する。
本実施形態では、図６に示すように、フレームＦ１の端子Ｐと、追加のフレームＦ８の端子Ｔ３との間に外部のスナバ回路ＳＮ３が接続される。よって、スナバ回路ＳＮ３は、端子Ｔ３、フレームＦ８、分岐ワイヤＪ３、フレームＦ５、スイッチング素子対、フレームＦ１および端子Ｐを含む閉ループ回路内に存在することになる。
一方、従来のパワー半導体モジュールでは、図７および図８に示したように、スナバ回路ＳＮ３は、端子Ｎ、フレームＦ５、スイッチング素子対、フレームＦ１および端子Ｐを含む閉ループ回路内に存在している。
従って、本実施形態は、スナバ回路ＳＮ３を含む閉ループ回路の配線長さおよびループ面積を低減できるため、スナバ回路ＳＮ３によるサージ電圧の抑制効果をより向上させることができる。
以上の説明では、片極性電力の正ラインであるフレームＦ１に追加のフレームＦ８を近接配置して、両者間をスナバ回路ＳＮ３で接続した例を説明したが、片極性電力の負ラインであるフレームＦ５に追加のフレームを近接配置して、両者間をスナバ回路ＳＮ３で接続した場合も同様に改善することができる。
本発明の第１実施形態に係るパワー半導体モジュールの内部構成の一例を示す図である。 図１のパワー半導体モジュールのＷ相に関する回路図である。 本発明の第２実施形態に係るパワー半導体モジュールの内部構成の一例を示す図である。 図３のパワー半導体モジュールのＷ相に関する回路図である。 本発明の第３実施形態に係るパワー半導体モジュールの内部構成の一例を示す図である。 図５のパワー半導体モジュールのＷ相に関する回路図である。 従来のパワー半導体モジュールの内部構成の一例を示す図である。 図７のパワー半導体モジュールのＷ相に関する回路図である。
符号の説明
Ｍ パワー半導体モジュール、 Ｐ，Ｎ，Ｕ，Ｖ，Ｗ，Ｔ１〜Ｔ３ 端子、
Ｆ１〜Ｆ８ フレーム、 Ｌ１〜Ｌ６ 接続ワイヤ、 Ｊ１〜Ｊ３ 分岐ワイヤ、
Ｓ１〜Ｓ６ スイッチング素子、 Ｄ１〜Ｄ６ フライホイールダイオード、
ＳＮ１〜ＳＮ３ スナバ回路。




Claims (6)

  1. 片極性電力を外部から供給するための第１および第２フレームと、
    第１フレームと第２フレームとの間に直列的に接続される第１および第２スイッチングユニットと、
    各スイッチングユニットの導通および遮断によって生成される交流電力を外部へ出力するための出力フレームと、
    第１フレームと第１スイッチングユニットの間、第１スイッチングユニットと出力フレームの間、出力フレームと第２スイッチングユニットの間、および第２スイッチングユニットと第２フレームの間のうち少なくとも１つを電気接続するための接続ワイヤと、
    出力フレームに近接して配置され、外部にてスナバ回路を接続するための第３フレームと、
    第１スイッチングユニットまたは第２スイッチングユニットと第３フレームの間を電気接続するための分岐ワイヤと、を備えることを特徴とする電力半導体装置。
  2. 片極性電力を外部から供給するための第１および第２フレームと、
    第１フレームと第２フレームとの間に直列的に接続される第１および第２スイッチングユニットと、
    各スイッチングユニットの導通および遮断によって生成される交流電力を外部へ出力するための出力フレームと、
    第１フレームと第１スイッチングユニットの間、第１スイッチングユニットと出力フレームの間、出力フレームと第２スイッチングユニットの間、および第２スイッチングユニットと第２フレームの間のうち少なくとも１つを電気接続するための接続ワイヤと、
    第１および第２フレームのうちの一方に近接して配置され、外部にてスナバ回路を接続するための第３フレームと、
    出力フレームと第３フレームの間を電気接続するための分岐ワイヤと、を備えることを特徴とする電力半導体装置。
  3. 片極性電力を外部から供給するための第１および第２フレームと、
    第１フレームと第２フレームとの間に直列的に接続される第１および第２スイッチングユニットと、
    各スイッチングユニットの導通および遮断によって生成される交流電力を外部へ出力するための出力フレームと、
    第１フレームと第１スイッチングユニットの間、第１スイッチングユニットと出力フレームの間、出力フレームと第２スイッチングユニットの間、および第２スイッチングユニットと第２フレームの間のうち少なくとも１つを電気接続するための接続ワイヤと、
    第１および第２フレームのうちの一方に近接して配置され、外部にてスナバ回路を接続するための第３フレームと、
    第１および第２フレームのうちの他方と第３フレームの間を電気接続するための分岐ワイヤと、を備えることを特徴とする電力半導体装置。
  4. 出力フレームと第３フレームとの間に、スナバ回路が接続されることを特徴とする請求項１記載の電力半導体装置。
  5. 第１および第２フレームのうちの一方と第３フレームとの間に、スナバ回路が接続されることを特徴とする請求項２記載の電力半導体装置。
  6. 第１および第２フレームのうちの一方と第３フレームとの間に、スナバ回路が接続されることを特徴とする請求項３記載の電力半導体装置。
JP2006195585A 2006-07-18 2006-07-18 電力半導体装置 Active JP4975387B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006195585A JP4975387B2 (ja) 2006-07-18 2006-07-18 電力半導体装置
US11/619,807 US7599203B2 (en) 2006-07-18 2007-01-04 Power semiconductor device
CNB2007100863025A CN100524742C (zh) 2006-07-18 2007-03-13 功率半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006195585A JP4975387B2 (ja) 2006-07-18 2006-07-18 電力半導体装置

Publications (2)

Publication Number Publication Date
JP2008029052A JP2008029052A (ja) 2008-02-07
JP4975387B2 true JP4975387B2 (ja) 2012-07-11

Family

ID=39028912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006195585A Active JP4975387B2 (ja) 2006-07-18 2006-07-18 電力半導体装置

Country Status (3)

Country Link
US (1) US7599203B2 (ja)
JP (1) JP4975387B2 (ja)
CN (1) CN100524742C (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129768A (ja) * 2008-11-27 2010-06-10 Toshiba Corp 半導体装置
JP5999677B2 (ja) 2011-09-20 2016-09-28 ローム株式会社 電子回路
JP6362560B2 (ja) 2015-03-24 2018-07-25 三菱電機株式会社 半導体モジュール、電力変換装置および半導体モジュールの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658427B2 (ja) 1989-01-17 1997-09-30 富士電機株式会社 電力変換用半導体素子のスナバ回路とそのモジュール装置
JP2767529B2 (ja) * 1993-04-06 1998-06-18 株式会社三社電機製作所 電力用半導体モジュール
JPH07273276A (ja) * 1994-03-28 1995-10-20 Nissan Motor Co Ltd パワー素子とスナバ素子の接続構造及びその実装構造
JPH0832021A (ja) 1994-07-20 1996-02-02 Fuji Electric Co Ltd パワー半導体モジュールおよびそのスナバ回路
US6232654B1 (en) 1998-07-10 2001-05-15 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Semiconductor module
JP3482913B2 (ja) 1998-07-10 2004-01-06 株式会社豊田自動織機 半導体モジュール
JP3747931B2 (ja) 2003-11-04 2006-02-22 富士電機デバイステクノロジー株式会社 半導体装置

Also Published As

Publication number Publication date
US20080030913A1 (en) 2008-02-07
US7599203B2 (en) 2009-10-06
JP2008029052A (ja) 2008-02-07
CN100524742C (zh) 2009-08-05
CN101110410A (zh) 2008-01-23

Similar Documents

Publication Publication Date Title
JP5642086B2 (ja) ３レベル電力変換装置
JP6047423B2 (ja) 半導体モジュール
JP4765017B2 (ja) Ａｃ−ａｃ電力変換装置
US20100039843A1 (en) Semiconductor module for use in power supply
KR100582789B1 (ko) 3레벨 중성점 클램프식 인버터회로
JP2016181576A (ja) 半導体モジュール、電力変換装置および半導体モジュールの製造方法
JP6196853B2 (ja) ３レベルコンバータハーフブリッジ
JP2014533487A (ja) Ｈブリッジに基づく電力変換器
JP4892032B2 (ja) 電力変換装置
JP6402828B2 (ja) 充電共用インバータ
JP2006166696A (ja) 寄生インダクタンスの低下されたパワー半導体モジュール
JP2014217270A (ja) ３レベル電力変換装置用ハーフブリッジ
JP2008245451A (ja) 電力変換装置
JP6804326B2 (ja) 電力変換装置、太陽光パワーコンディショナーシステム、蓄電システム、無停電電源システム、風力発電システム、及びモータ駆動システム
JP2013162690A (ja) Ｖｖｖｆインバータ及び車両制御装置
JP2012105382A (ja) 半導体装置
JP2007181351A (ja) 電力変換装置のインバータモジュール
JP4975387B2 (ja) 電力半導体装置
JP2010115045A (ja) 電力変換装置におけるインバータ装置
JP2004096974A (ja) スナバモジュールおよび電力変換装置
JP2015033222A (ja) 半導体素子の駆動装置およびそれを用いる電力変換装置
JP2007325387A (ja) 電力変換装置
JP6573025B2 (ja) マルチレベル電力変換装置
JP2008306872A (ja) 半導体装置
JP2011055663A (ja) インバータ装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120411

R150 Certificate of patent or registration of utility model

Ref document number: 4975387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250