JPS607394B2 - 半導体制御素子 - Google Patents

Description

【発明の詳細な説明】 この発明は特にゲート・ターンオフ・サイリス夕（以下
ＧＴＯと称す）のゲート・カソード構造に改良を加えた
半導体制御素子に関する。

周知のように、ＧＴＯのしや断電流耐量を向上させるた
めにはＧＴＯのゲート・カソード形状について従来から
種々の提案がなされている。

その１つはゲート電流を引出す際のベース層の横方向抵
抗を小さくすることである。すなわち、ＧＴＯのゲート
に逆バイアスを与えてターンオフさせるとき、ゲートに
近い部分からオフ動作が始まり、オフ領域は順次カソー
ド中央部へと移行し、最後にターンオフする領域はゲー
ト電極から最も遠いカソード・ェミツタ領域下となる。
このことから、ゲート抵抗を小さくして、ＧＴＯのしや
断電流耐量を向上させることができる。このためには、
カソードは多数の同一幅の細片状に分割されゲート部に
取囲まれるような形状を取る場合が多い。第１図ａ，ｂ
は上記形状の従来例を示すもので、第１図ａはゲート部
のパターン説明図、第１図ｂは断面図である。

両図において、ゲート部１は等間隔のインポリュート状
に配置され、中央部で連結される。なお、詳述しながら
ゲート部１は外周部で連結される場合もある。ゲート部
１の電極２は通常ゲートＧ−カソードＫ間のＮ層ェミッ
タ深さ以下に制限されたＡＺ蒸着によって形成され、中
央部で圧薮あるいはボンディングにより引出しリード３
が接続される。第２図は第１図ａ，ｂとは異なる従来例
の断面図で、この第２図において、ゲート部１は第１図
ａに示した同様な形状に、ｐ層ベース層内に高濃度の不
純物を埋込むことによって形成される。

この方法は面積利用率が良く、Ｇ−Ｋ間の逆耐圧絶縁が
第１図ａ，ｂのＧＴＯに比較して優れている。しかし、
ゲ−ト内部抵抗は高くなる傾向にある。上記第１図ａ，
ｂおよび第２図において、４はカソード電極、５はアノ
ード電極、Ｎ．Ｐ．ＰＨはそれぞれ半導体層である。次
に上記第１図ａ，ｂおよび第２図のＯＴＯのしや断電流
耐量の試験を行ったことについて述べる。

両図のＧＴＯともゲート電極引出し部から最も遠い半径
方向における分割カソ−ドのうちの１つであるＮ層ェミ
ッタ中央部でターンオフロス集中による焼損が発生して
いることが解明された。例えば第１図ａにおけるＡ点部
分である。これはゲートターンオフ時のＮ層ェミッタ下
の横方向抵抗によるカソード幅方向中央部への電流集中
と、同時にゲート電極引出し部から半径方向へのゲート
電極抵抗（ｐ層ベースの同方向への漏れ抵抗も含む）に
よるゲート逆バイアス電位降下によるものである。第３
図ａ，ｂ，ｃはＧＴＯのゲート夕−ンオフ時の導通領域
の時間的変化関係を示す説明図で第３図ａは主電流ＩＡ
のターンオフ波形、第３図ｂはオン領域の進行過程図、
第３図ｃは理想的なオフ過程でのターンオフ進行過程図
である。

いまＧＴＯがオソ状態にあるとき、ゲートに逆バイアス
電圧を印加すると主電流（アノード電流）１＾は第３図
ａに示すように時点ｔｏから時点ｔ３を経て降下しＧＴ
Ｏはオフする。このとき、Ｇ−Ｋ間の逆バイアス電圧は
ゲート電極のインピーダンスにより電位降下を生じる。
このため、ゲート電極引出し部○Ｐから遠い部分のＧＫ
間逆バイアス電圧は引出し部側に比べ低下する。この結
果、オフ動作はゲート電極引出し部○Ｐより離れる程遅
れるようになる。従って、最終的な導通域は第３図ｃに
示すようにはならないで、第３図ｂの例えばＢ点に示す
領域に残ることになる。このため、最終的に残る領域は
小さくなり、かっこの領域をオフさせるためのゲート電
流１ｇはゲート電極引出し都ＧＰから最も遠い経路をへ
て流れ出すようになり、ゲートインピーダンスが最も高
い状態でＧＴＯはオフ動作される。このときのしや断電
流耐量は上記従釆例のＧ−Ｋ形状では半径方向の電流通
路が長い程低く制限されてしまうので、ＧＴＯの大容量
化が従来困難であった。なおｒ′はゲート電極抵抗であ
る。上記のことからＧＴＯのしや断電流耐量はゲートの
内部インピーダンスが小さい程、かつターンオフ動作が
一様に行なわれる程、向上することが判明した。

しかも前記ゲートインピーダンスは単に全体的にみた平
均的なインピーダンスだけでなく、ターンオフ動作過程
で最終的に導適している領域をオフさせるためのゲート
電流通路を考慮したゲートインピーダンスを小さくする
必要があることが解つた。この発明は上記の事情に鑑み
てなされたもので、ゲートーカソード形状に改良を加え
てしや断電流耐量の向上を図るようにした半導体制御素
子を提供することを目的とする。

以下第４図ａ，ｂを参照してこの発明の一実施例を説明
する。

第４図ａは埋込ゲートＰ＋＋部のパターン説明図、第４
図ｂは断面図である。第４図ａにおいて、図示点線の同
○円で図緩された領域が主ＮェミッタＥで、この主Ｎェ
ミッタＥに埋込ゲートＰ＋十部が投影されない部分がＯ
ＴＯ動作時の有効ェミッタ部分となる。この有効ェミッ
タ部分は第４図ａに（図中太線でそのうち一つを示す）
示すように放射状に複数個に分割された細片から形成さ
れる。埋込みゲート部（ｒ＋層）は外周部で連結される
とともにその連結部の一部は第４図ｂに示すようにゲー
ト電極引出しのために穿設された礎部ＣＨ内でＡそ蒸着
により連結されてゲート電極Ｇが形成される。ＧＬはゲ
ート電極Ｇに太いＡそ線で、かつ低インピーダンスで接
続されるゲートリｈドであり、このゲートリードＧＬは
ターンオフ用ゲート電極引出し部ＧＰである。また、前
記主ＮェミッタＥの内側には周知の増中ゲート構造（Ｎ
′層）とその内側にターンオン用のゲート（図示省略）
が形成される。ここで重要なのは第４図ｂに示すカソー
ド（Ｎ層）は第４図ａに示す点線内の１つの領域である
が、埋込低抵抗部である細片（ｒ十層）で動作上はカソ
ード（Ｎ層）は分割された動作を行なう。前記有効ェミ
ツタ部の細片はターンオフ用ゲート電極に近い程その中
ｄ（第４図ａに示す）を広く取り、引出し都ＧＰより遠
ざかる方向（半径方向）に向って順次狭くなるように形
成される。この割合は（ＰＨ層）の半径方向の抵抗と、
有効ＮェミッタＥ下のｐベース横方向抵抗の割合によっ
て決定される。しかし、上記の割合はカソード中、ライ
フタイム、ベース層厚さおよび電流増中率等によって変
化し一定でなく複雑である。けれども、どの場合もゲー
ト電極引出し部○Ｐから遠ざかる程、有効カソードエミ
ツタの中を小さくすることにより、カソード全面がほぼ
同時にターンオフし、あるいは前記引出し部○Ｐに近い
方が最後にオフするように形成でき、しかも内部インピ
ーダンスが小さい状態で最終オフ動作が行なわれるよう
にすることができる。このようにゲート・カソードの形
状を形成することによってしや断電流耐量の向上を図る
ことができる。第５図ａ，ｂ乃至第７図ａ，ｂはこの発
明の他の実施例を示すもので、まず第５図ａ，ｂの実施
例から説明する。

第５図ａ，ｂにおいて、埋込みゲート（ＰＨ層）は第５
図ａに示すように半径ｒ．，ｒ２，ｒ３を基準円とする
インポリュート状に配置され、かつ埋込ゲート（Ｐ＋＋
）は中がで連結されている。ゲート電極Ｇは前記実施例
と同様に形成され、このゲート電極Ｇには前記と同様に
ゲート電極引出し部ＧＰが中央部Ｐ＋＋層上および最外
周のＰ十十層上にゲート電極引出し部が形成される。こ
のときの有効ェミッタ部はＰ＋＋層の投影されないＮェ
ミッタである。この投影分割された１つのカソードェミ
ツタ中を内側からそれぞれｄ，，も，ｄ３とし、中ｄ２
は中ｄ，，ｄ３に比較して狭く形成してある。このため
、ゲート電極引出し部から遠い２段目のインポリューム
状の各有効カソードェミッタ下の横方向抵抗はそれぞれ
引出し部に近い両側の有効カソード下の横方向抵抗に比
較して小さく形成される。上記のように構成されたＧＴ
Ｏがオンになっているとき、中央部ゲート電極Ｇおよび
外周部ゲート電極○，，Ｇ２から同時にＧ−Ｋ間に逆バ
イアス電圧を印加させてターンオフさせると、２段目の
インポリュートカソードからターンオフし、最終的にオ
フする領域からゲート電流を引出す径路が短くなり、し
や断電流耐量を向上させることができる。なお、上記実
施例においては３段のインポリュートゲートパターンに
ついて述べて来たが、それ以上の多段インポリュートの
場合、その有効カソード中がゲート引出し電極に遠い程
狭く形成される。

また、ゲート電極引出し部が２つ以上の複数から形成さ
れる場合も同様である。次に第６図ａ，ｂ，ｃの実施例
について述べるに、ゲート電極引出し部○Ｐは中央部に
設け、ベース層のライフタイムはゲート電極引出し部Ｇ
Ｐから遠ざかる程短くなるように形成される。この形成
手段として部分的な選択金拡散あるいは部分的な放射線
照射量を制御することによって得られる。このようにし
て形成されたＣＴＯを中央部のゲート電極ＧからＧ−Ｋ
間に逆バイアス電圧を印加させてターンオフさせると形
状的には同一中の有効カソードェミッタで形成されてい
ても、ライフタイムの短かい外周部の方向からターンオ
フが始まる。

従って最終的にターンオフする領域からゲート電流を引
出す径路は短かくなり、低インピーダンスでターンオフ
ゲートドラィブが可能になり、前記と同様にしや断電流
耐量を向上させることができる。次に第７図ａ，ｂの他
の実施例について述べる。

第７図ａ，ｂにおいて、ゲート電極引出し都ＧＰは第６
図ｂに示すように形成されるが、アノード側接合Ｊ，は
部分的にェミッタと短絡された構造に形成される。第７
図ｂは前記ァノード・ェミッタ短絡孔日を示す裏面図で
、この短絡孔日の密度は前記ゲート電極引出し部ＧＰか
ら遠ざかる程、大きくなるように構成される。このよう
に構成された実施例のＯＴＯをゲート・ターンオフさせ
るとき、ゲート電極引出し部○Ｐから遠ざかる程、ＰＮ
Ｐ部の電流増中率が低下し、この部分からターンオフが
始まる。従って最終的にターンオフする領域は短絡孔日
の密度の４・さし、ゲート電極引出し部に近い領域とな
るとともに第６図の実施例と同様に低インピーダンスで
ゲートドライブが可能となり、しや断電流耐量は向上す
る。この第７図において、ＰＮＰ部のＮベース層の幅を
オフ用ゲート電極側が実質的に幅広になるようにするこ
と、およびＮＰＮ部のＰベース層の幅をオフ用ゲート電
極側が実質的に狭くなるようにすることによっても電流
増中率をオフ用ゲート電極が遠い側に対して大きくなる
ように構成でき、この実施例による効果を充分に満足さ
せることができる。なお、ゲート電極引出し部内インピ
ーダンスはゲート電極抵抗を含むゲートインピーダンス
である。上記各実施例では埋込み形のゲートについて述
べて来たが、何らこのようなゲ−ト構造に限定されるも
のではなく、例えば第１図に示したカソードェミッタ分
割構造のＧＴＯに上記各実施例を適用しても上記と同様
の効果が得られる。また、ＧＴＯの大容量化を達成する
には必然的にべレットサィズは大きくなり、ゲート電極
取出し部とゲート端部との長くなって、ゲート電極のイ
ンピーダンスは無視し得なくなる。このため、最終的に
オフする領域からゲート電流を引出す径路は従来、構造
形状に応じて長くなり、低インピーダンスドライブが困
難であったが、この発明の各実施例によれば大べレット
のＧＴＯが容易に得られ、しかもしや断電流耐量の向上
も図ることができる。第８図ま従来例（図示−点鎖線の
下側とこの発明の実施例（図示一点鎖線の上側）との実
験比較結果を説明するためのパターン図で、従来例とし
ては第２図に示した埋込形ゲート構造のＧＴＯを用い、
埋込ゲート部Ｇの形状を有効カソ−ドＫの幅が均一にな
るようにした場合と、この発明の実施例として第４図に
示す実施例の構造を用いて試作して両者のゲートしや断
電流耐量の比較を行なった。

まず第８図のパターン図において「有効カソード面積は
略同一になるように形成し、かっこの発明の実施例にお
けるカソード最大幅は０．７５肋、従来例におけるカソ
ード幅は０．３５柳とした。また、ＰＮＰＮ各層および
接合の形成は従来と同様に形成し、Ｎ形Ｓにガリウムを
拡散してＰＮＰとし、その表面に第８図に示すパターン
でボロンを部分拡散させる。この時ボロンのシート抵抗
は０．８０／口であった。この後、ボロン拡散面全体に
Ｎ形Ｓｉ（ｐ〜１５０‐伽）ェピタキシャル成長させ、
さらにこの表面にドーナツ状のカソード領域を形成し、
鱗Ｐを選択拡散させる。試作したサンプルの特性を比較
すると、ゲート点弧特性は０．２〜０．虫、順電圧降下
は２．５〜３．０Ｖ、耐圧は８００〜１４００Ｖと従来
例およびこの発明のＧＴＯ共も差はない。しかし、しや
断性能に関係しては同一条件で両者をオフさせた時のタ
ーンオフ時間が従来例のＧＴＯに比してこの発明のＧＴ
Ｏが約１′２に短絡される。（３０仏Ｓが１．５山Ｓに
なる）またしや断電流の破壊値も１．５〜２．の音この
発明のＧＴＯが高い値られた。第８図中、Ｋ。はカソー
ド外径、Ｋｉはカソード内径を示す。次に従来例のＧＴ
Ｏと、このＧＴＯを第７図に示す構造のアノード側接合
の短絡孔を有するものに適用させ、前記短絡孔の密度を
変えてアノード側接合の注入効率「即ちＰＮＰ部の電流
増中率を変えた時のしや断特性を比較した実験を以下に
示す。

なお、第７図に構成としてアノード側短絡がゲート電流
（オフ用）側（外側）に対して反対側（最内側）が３倍
の短絡密度になるように構成したものと、一様な短絡密
度の構成の場合とを比較した結果、ターンオフ時間は３
０〜５０％短縮し、かつしや断電流耐量も１．５〜２．
の音程度増加した。上記各実施例においてゲートに逆バ
イアス電圧を印加させることによってターンオフさせる
ＧＴＯについて述べて来たが、ゲートの逆バイアス電圧
を補助手段として、ターンオフさせる構造のいわゆるゲ
ート補助形ターンオフにも適用して効果がある。また、
これを応用した逆導通形サィリス夕、ＧＴＯおよび双方
向制御形ＧＴＯに適用しても効果がある。なお、前記各
実施例をそれぞれ組み合せることによってもこの発明の
効果を得ることは勿論である。

以上述べたようにこの発明によれば、ゲートターンオフ
の進行がゲート電極引出し部とこの引出し部から離れて
いる端部において最終ターンオフ領域でのゲート電極引
出し内部インピーダンスを小さくさせるように構成した
ので、大さし、べレツト形状の半導体制御素子でも最終
的に残ったオン領域をオフさせるためのゲート引出し電
流パルスが最短距離を通ることができ、しや断電流耐量
を著しく向上させることができる。

【図面の簡単な説明】

第１図ａ，ｂ，、第２図および第３図ａ，ｂ，ｃは従来
例を示すもので、第１図ａはゲート部のパターン説明図
、第１図ｂおよび第２図は断面図「第３図ａは主電流の
ターンオフ波形図、第３図ｂはオン領域の進行過程図、
第３図ｃは理想的なターンオフ進行過程図、第４図ａ，
ｂはこの発明の一実施例を示すもので、第４図ａはパタ
ーン説明図、第４図ｂは断面図、第５図ａ，ｂ、第６図
ａ，ｂ，ｃおよび第７図ａ，ｂはこの発明の他の実施例
を示すもので、第５図ａおよび第６図ａはパターン説明
図、第５図ｂ、第６図ｂおよび第７図ａは断面図、第６
図ｃはライフタイムを示す説明図、第７図ｂは裏面図、
第８図はパターン図である。 Ｅ・・・主Ｎェミッタ、ｒ＋層、・・・細片、ＣＨ・・
・溝部、Ｇ・・・ゲート電極、ＧＬ・・・Ａそ線、Ｎ′
・・・増幅ゲート構造Ｎ層、Ｎ層・・・カソード、Ｇ，
，Ｇ２・・・外周電極、Ｊ．・・・アノード側接合、日
・・・短絡孔。 第１図第２図 第３図 第８図 第４図 第５図 第６図 第７図

Claims (1)

1. 【特許請求の範囲】 １ 少なくともＰＮＰＮの４層構造のサイリスタ部を有
   し、ゲート・カソード間を逆バイアスする事によつてサ
   イリスタ部に流れる電流をターンオフさせるか、または
   ターンオフを助勢させる構造の半導体素子において、ゲ
   ート・ターンオフの進行がゲート電極引出し部から離れ
   ている端部において最終ターンオフ領域でのゲート電極
   引出し部内インピーダンスを小さくさせるようにしたこ
   とを特徴とする半導体制御素子。 ２ ゲート電極引出し部から遠ざかる程ベース層ライフ
   タイムを短かくするように形成して最終ターンオフ領域
   でのゲート電極引出し部内インピーダンスを小さくさせ
   るようにしたことを特徴とする特許請求の範囲第１項に
   記載の半導体制御素子。 ３ アノード側接合とエミツタとを短絡させる孔の密度
   をゲート電極引出し部から遠ざかる程大きくなるように
   形成して最終ターンオフ領域でのゲート電極引出し部内
   インピーダンスを小さくさせるようにしたことを特徴と
   する特許請求の範囲第１項に記載の半導体制御素子。