DE102006043990B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102006043990B4
DE102006043990B4 DE102006043990A DE102006043990A DE102006043990B4 DE 102006043990 B4 DE102006043990 B4 DE 102006043990B4 DE 102006043990 A DE102006043990 A DE 102006043990A DE 102006043990 A DE102006043990 A DE 102006043990A DE 102006043990 B4 DE102006043990 B4 DE 102006043990B4
Authority
DE
Germany
Prior art keywords
layer
emitter
semiconductor
conductivity type
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006043990A
Other languages
English (en)
Other versions
DE102006043990A1 (de
Inventor
Kazunari Hatade
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102006043990A1 publication Critical patent/DE102006043990A1/de
Application granted granted Critical
Publication of DE102006043990B4 publication Critical patent/DE102006043990B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

Halbleitervorrichtung (900), die mindestens zwei benachbarte Halbleiterelemente enthält, wobei jedes der Halbleiterelemente ein horizontales Einheitshalbleiterelement aufweist, wobei das Einheitshalbleiterelement enthält: ein Halbleitersubstrat (1) eines ersten Leitungstyps einen Halbleiterbereich (2) eines zweiten Leitungstyps, der auf dem Halbleitersubstrat (1) gebildet ist, eine Kollektorschicht (4) des ersten Leitungstyps, die in dem Halbleiterbereich (2) gebildet ist, eine Basisschicht (5) des ersten Leitungstyps, die eine Endlosform aufweist und in dem Halbleiterbereich (2) so gebildet ist, dass die Basisschicht (5) von der Kollektorschicht (4) entfernt ist und die Kollektorschicht (4) umgibt, eine erste Emitterschicht (6) des zweiten Leitungstyps, die in der Basisschicht (5) gebildet ist, und eine Emitterelektrode (13); wobei das horizontale Einheitshalbleiterelement innerhalb eines in der Basisschicht (5) gebildeten Kanalbereichs (15) die Bewegung von Trägern zwischen der ersten Emitterschicht (6) und der Kollektorschicht (4) steuert und die erste Emitterschicht aus mehreren Einheitsemitterschichten gebildet ist, die entlang der Basisschicht (5) gebildet sind, wobei Bereiche (17) des ersten Leitungstyps in Bereichen zwischen den Außenrändern von zwei benachbarten Halbleiterelementen und einer gemeinsamen Kontaktlinie dieser Halbleiterelemente gebildet sind.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Leistungshalbleitervorrichtung für eine hohe Spannung.
  • 30 ist eine Draufsicht auf einen bekannten horizontalen n-Kanal-IGBT (insulated gate bipolar transistor = Bipolartransistor mit isoliertem Gate), der allgemein mit 1000 bezeichnet ist. 31 ist eine Schnittansicht in der Richtung X-X in 30.
  • Wie in 31 dargestellt enthält der IGBT 1000 ein p-Substrat 1. Das p-Substrat 1 trägt eine n-Schicht 2, in der eine n-Pufferschicht ausgebildet ist. In der n-Pufferschicht 3 befindet sich eine p-Kollektorschicht 4.
  • Eine p-Basisschicht 5 ist in der n-Schicht 2 mit einem vorbestimmten Abstand von der p-Kollektorschicht 4 ausgebildet. In der p-Basisschicht 5 ist eine n-Emitterschicht (n+) 6 so gebildet, dass sie bezüglich eines Randabschnitts der p-Basisschicht 5 auf der inneren Seite liegt und flacher als die p-Basisschicht 5 ist. In der p-Basisschicht 5 ist auch eine p-Emitterschicht (p+) 7 gebildet.
  • Eine Feldoxidschicht 8 ist auf der Oberfläche der n-Schicht 2 ausgebildet, die zwischen der n-Pufferschicht 3 und der p-Basisschicht 5 liegt. Auf einem Kanalbereich 15, der in der p-Basisschicht 5 ausgebildet ist und zwischen der Emitterschicht 6 und der n-Schicht 2 liegt, ist eine Gateverdrahtung 10 über einer Gateoxidschicht 9 angeordnet. Weiter existiert eine Schutzschicht 11, die so angeordnet ist, dass sie die Feldoxidschicht 8 bedeckt usw.
  • Eine Gateelektrode 12 ist so angeordnet, dass sie elektrisch mit der Gateverdrahtung 10 verbunden ist. Eine Emitterelektrode 13 ist weiter so angeordnet, dass sie elektrisch sowohl mit der n-Emitterschicht 6 als auch mit der p-Emitterschicht 7 verbunden ist. Außerdem ist eine Kollektorelektrode 14 so angeordnet, dass sie elektrisch mit der p-Kollektorschicht 4 verbunden ist. Die Emitterelektrode 13, die Kollektorelektrode 14 und die Gateelektrode 12 sind elektrisch voneinander getrennt.
  • Wie in 30 gezeigt, ist die p-Kollektorschicht 4 in der Mitte des IGBT 1000 angeordnet, wobei die Strukturen der n-Pufferschicht 3, der n-Schicht 2, der p-Basisschicht 5, der n-Emitterschicht 6 und der p-Emitterschicht 7 die p-Kollektorschicht 4 in dieser Reihenfolge umgeben, und dieser Aufbau hat eine Endlosform, die durch das Verbinden von zwei halbkreisförmigen Abschnitten durch gerade Abschnitte gebildet wird. Zum leichteren Verständnis sind in 30 die Feldoxidschicht 8, die Gateoxidschicht 9, die Gateverdrahtung 10, die Gateelektrode 12, die Schutzschicht 11, die Emitterelektrode 13 und die Kollektorelektrode 14 weggelassen ( JP-Patent Nr. 3647802 ).
  • 32 zeigt eine Kollektor-Emitter-Stromkennlinie (ICE), die der IGBT 1000 bei Anlegen einer Kollektor-Emitter-Spannung (VCE) unter der Bedingung zeigt, dass eine konstante Gate-Emitter-Spannung VGE an den IGBT 1000 angelegt ist. Die Kollektor-Emitter-Spannung (VCE) wird entlang der horizontalen Achse aufgetragen, während die vertikale Achse den Kollektor-Emitter-Strom (ICE) bezeichnet. Die Temperatur für die Messung ist die Raumtemperatur.
  • Aus 32 ist ersichtlich, dass beim allmählichen Ansteigen von VCE der Wert von ICE etwa 0,2 A wird, wenn VCE den Wert 6 V erreicht oder nahe an 6 V herankommt, und darüber hinaus neigt ICE dazu, gesättigt zu sein. Das bewirkt ein Problem, dass ICE nicht hinreichend groß wird, wie hoch auch immer VCE wird.
  • Es gibt ein anderes Problem, dass der ICE ausdrückende Gradient gering bleibt, während VCE von 0 V auf 6 V ansteigt, und der EIN-Widerstand (VCE/ICE) ist daher hoch.
  • 33 zeigt den Ausschaltsignalverlauf des IGBT 1000. Die Ausschaltzeit ist entlang der Horizontalachse aufgetragen, und die Kollektor-Emitter-Spannung (VCE) oder der Kollektor-Emitter-Strom (ICE) ist entlang der Vertikalachse aufgetragen. In 33 bezeichnet das Symbol (AV) Änderungen des VCE-Werts, und das Symbol (AI) bezeichnet Änderungen des ICE-Werts.
  • Wie aus 33 ersichtlich, hat die Abfallzeit, d. h. die Zeit, die ICE benötigt, um von 90% des Maximalwerts auf 10% abzufallen, einen großen Wert, der 1 μs überschreitet. Der übergangsisolierte (JI = junction isolated) horizontale IGBT 1000, bei dem der IGBT in der n-Schicht 2 auf dem P-Substrat 1 gebildet ist, hat somit das Problem, dass seine Schaltgeschwindigkeit gering ist und er einen hohen Schaltverlust aufweist.
  • Der horizontale IGBT 1000 hat ein weiteres Problem, dass bei einem Kurzschluss in einer Inverterschaltung oder dergleichen ein parasitärer Thyristor, der durch die p-Kollektorschicht 4, die n-Pufferschicht 3, die n-Schicht 2, die p-Basisschicht 5 und die n-Emitterschicht 6 gebildet ist, einklinkt und die Stromdichte des IGBT 1000 so erhöht, dass der IGBT leicht zerstört werden kann.
  • DE 198 28 669 A1 beschreibt einen lateralen IGBT in SOI-Bauweise mit einer Oberseite und einer Unterseite, wobei eine an die Oberseite reichende Drainzone vom ersten Leitfähigkeitstyp ist. Die Unterseite des LIGBT bildet ein Substrat des zweiten Leitfähigkeitstyps. Zwischen dem Substrat und der Drainzone befindet sich eine laterale Isolationsschicht. In der Drainzone befinden sich in der Nähe der lateralen Isolationsschicht zumindest ein lateral ausgebildeter Bereich des zweiten Leitfähigkeitstyps, wobei diese lateral ausgebildeten Bereiche in einer Ebene liegend zueinander beabstandet sind.
  • DE 690 34 157 T2 beschreibt einen vertikalen IGBT, bei dem Emitterbereiche selektiv als Vielzahl von Inseln in der Oberfläche von Basisbereichen ausgebildet ist. Eine Emitterelektrode ist im elektrischen Kontakt mit der Basisschicht und den Emitterbereichen so angeordnet, dass die Emitterbereiche auf beiden Seiten der Emitterelektrode liegen.
  • JP 09-148 574 A beschreibt einen horizontalen IGBT auf einem SOI-Substrat. Bei diesem IGBT ist im Kollektorbereich eine hochdotierte Region mit einem Leitungstyp entgegengesetzt zu jenem der Kollektorregion vorhanden.
  • DE 35 19 389 A1 beschreibt einen Metalloxidhalbleiter-Feldeffekttransistor bzw. MOSFET mit veränderlicher Leitfähigkeit, umfassend ein Halbleitersubstrat, das einen ersten Leitfähigkeitstyp besitzt und eine erste sowie eine zweite Fläche aufweist, eine hochohmige Halbleiterschicht eines zweiten Leitfähigkeitstyps, die auf der ersten Fläche des Halbleitersubstrats ausgebildet ist, einen hohen Widerstand besitzt und mit einer dritten Fläche versehen ist, welche die erste Fläche und eine vierte, der dritten Fläche gegenüberliegende Fläche kontaktiert, eine in der vierten Fläche der hochohmigen Halbleiterschicht ausgebildete Basisschicht des ersten Leitfähigkeitstyps, eine in der Basisschicht geformte Sourceschicht des zweiten Leitfähigkeitstyps, eine Gate-Elektrode, die auf einer Gate-Isolierschicht ausgebildet ist, die ihrerseits auf einer Kanalzone geformt ist, welche wiederum in einer Fläche der Basisschicht zwischen der vierten Fläche der hochohmigen Halbleiterschicht und der Sourceschicht ausgebildet ist, eine mit der Sourceschicht und der Basisschicht in ohmschem Kontakt stehende Source-Elektrode und eine auf der zweiten Fläche des Halbleiter-Substrats erzeugte Drain-Elektrode, dadurch gekennzeichnet, dass der MOSFET mit veränderlicher Leitfähigkeit einen Sättigungsstrom aufweist, der kleiner ist als Latch-up-Strom, wenn an der Gate-Elektrode eine vorbestimmte Gate-Spannung anliegt.
  • JP 2000-286416 A beschreibt einen ringförmigen horizontalen Mehrkanal-IGBT. Dabei wird versucht, durch eine Variation des Basiswiderstands das Latch Up-Verhalten zu beeinflussen.
  • US 6 198 130 B1 offenbart ebenfalls einen horizontalen IGBT auf einem SOI-Substrat, bei dem durch Einführen eines horizontalen Widerstands in der Basisregion das Latch-Up-Verhalten günstig beeinflusst wird.
  • EP 1 239 522 A2 offenbart einen horizontalen IGBT auf einem SOI-Substrat, bei dem zur Verbesserung des Latch UP-Verhaltens die Dotierung der Basisschicht partiell erhöht wird. Hierbei wird auf das Problem hingewiesen, dass die erhöhte Basisdotierung nicht im Kanalausbildungsbereich vorhanden sein darf.
  • Der Artikel ”A small sized lateral trench electrode IGBT for improving latch-up and breakdown characteristics von E. G. Kang und M. Y. Sung in Solid-State Electronics 46 (2002) 295–300 stellt einen horizontalen IGBT mit Grabenelektrode vor. Das Vorsehen des Grabens für die Kathodenelektrode zwischen Anode und Gate führt zu einer Verbesserung des Latch Up-Verhaltens.
  • Die vorliegende Erfindung wurde zum Lösen der oben geschilderten Probleme durchgeführt, und dementsprechend besteht die Aufgabe der Erfindung darin, eine Halbleitervorrichtung bereitzustellen, die eine verbesserte Kollektor-Emitter-Stromkennlinie aufweist, die Abfallzeit verkürzt und die Einklinktoleranz eines parasitären Thyristors erhöht.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
  • Gemäß der vorliegenden Erfindung ist es möglich, eine Halbleitervorrichtung zu gewinnen, die eine ausgezeichnete Kollektor-Emitter-Stromkennlinie hat, eine kurze Abfallzeit aufweist und bei der die Einklinktoleranz eines parasitären Thyristors hoch ist.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • 1 ist eine Draufsicht auf einen IGBT gemäß einer ersten nicht zur Erfindung gehörenden Ausführungsform.
  • 2 ist eine Schnittansicht des IGBT gemäß der ersten Ausführungsform.
  • 3 ist eine Schnittansicht des IGBT gemäß der ersten Ausführungsform.
  • 4 ist eine schematische Darstellung, die eine Bewegung von Löchern in der Nähe einer Emitterelektrode in dem IGBT gemäß der ersten Ausführungsform zeigt.
  • 5 ist eine Draufsicht auf einen weiteren IGBT gemäß der ersten Ausführungsform.
  • 6 ist eine Schnittansicht des weiteren IGBT gemäß der ersten Ausführungsform.
  • 7 ist eine Schnittansicht des weiteren IGBT gemäß der ersten Ausführungsform.
  • 8 ist eine teilweise Draufsicht auf den IGBT gemäß der ersten Ausführungsform.
  • 9 ist eine teilweise Draufsicht auf den weiteren IGBT gemäß der ersten Ausführungsform.
  • 10 ist eine Draufsicht auf einen weiteren IGBT gemäß der ersten Ausführungsform.
  • 11 ist eine Draufsicht auf einen weiteren IGBT gemäß der ersten Ausführungsform.
  • 12 ist eine Draufsicht auf einen weiteren IGBT gemäß der ersten Ausführungsform.
  • 13 ist eine Draufsicht auf einen weiteren IGBT gemäß der ersten Ausführungsform.
  • 14 ist eine Schnittansicht eines IGBT gemäß einer nicht zur Erfindung gehörenden zweiten Ausführungsform.
  • 15 ist eine Schnittansicht eines weiteren IGBT gemäß der zweiten Ausführungsform.
  • 16 ist eine Schnittansicht eines weiteren IGBT gemäß der zweiten Ausführungsform.
  • 17 ist eine Schnittansicht des weiteren IGBT gemäß der zweiten Ausführungsform.
  • 18 ist eine Schnittansicht eines IGBT gemäß einer nicht zur Erfindung gehörenden dritten Ausführungsform.
  • 19 ist eine Schnittansicht eines weiteren IGBT gemäß der dritten Ausführungsform.
  • 20 ist eine Schnittansicht eines IGBT gemäß einer erfindungsgemäßen vierten Ausführungsform.
  • 21 ist eine Schnittansicht eines weiteren IGBT gemäß der vierten Ausführungsform.
  • 22 ist eine Schnittansicht eines weiteren IGBT gemäß der vierten Ausführungsform.
  • 23 ist eine Schnittansicht eines weiteren IGBT gemäß der vierten Ausführungsform.
  • 24 ist eine Schnittansicht eines weiteren IGBT gemäß der vierten Ausführungsform.
  • 25 ist eine Schnittansicht eines weiteren IGBT gemäß der vierten Ausführungsform.
  • 26 ist eine Schnittansicht eines weiteren IGBT gemäß der vierten Ausführungsform.
  • 27 ist eine Schnittansicht eines weiteren IGBT gemäß der vierten Ausführungsform.
  • 28 ist eine Schnittansicht eines weiteren IGBT gemäß der vierten Ausführungsform.
  • 29 ist eine Schnittansicht eines weiteren IGBT gemäß der vierten Ausführungsform.
  • 30 ist eine Draufsicht auf einen bekannten IGBT.
  • 31 ist eine Schnittansicht des bekannten IGBT.
  • 32 zeigt eine Beziehung zwischen einer Kollektor-Emitter-Spannung (VCE) und einem Kollektor-Emitter-Strom (ICE) bei dem bekannten IGBT.
  • 33 zeigt den Ausschaltsignalverlauf des bekannten IGBT.
  • 1 ist eine Draufsicht auf einen horizontalen n-Kanal-IGBT (insulated gate bipolar transistor = Bipolartransistor mit isoliertem Gate) gemäß einer nicht zur Erfindung gehörenden ersten Ausführungsform, der allgemein mit 100 bezeichnet ist. 2 ist eine Schnittansicht in der Richtung A-A von 1, während 3 eine Schnittansicht in der Richtung B-B von 1 ist.
  • Wie in 1 dargestellt, sind mehrere kreisförmige Einheits-IGBT nebeneinander in dem IGBT 100 angeordnet (in 1 sind es drei Einheits-IGBT). In jedem Einheits-IGBT ist eine p-Kollektorschicht 4 in der Mitte angeordnet, und eine n-Pufferschicht 3, eine n-Schicht 2 und eine p-Basisschicht 5 sind in annähernd konzentrischer Anordnung um die p-Kollektorschicht 4 herum angeordnet. Um die p-Basisschicht 5 herum sind mehrere n-Emitterschichten (Einheitsemitterschichten) 6, die wie Streifen geformt sind, so angeordnet, dass die n-Emitterschichten in einer annähernd konzentrischen Anordnung voneinander entfernt liegen, und die p-Basischicht 5, die zwischen der n-Schicht 2 und den Emitterschichten 6 liegt, dient als Kanalbereich 15. Die Emitterschichten 6 sind vorzugsweise in gleichem Abstand voneinander angeordnet. Weiter gibt es um die Emitterschichten 6 herum eine p-Emitterschicht 7.
  • Die Emitterschichten 6 können so gebildet sein, dass sie den Kanalbereich 15 diskontinuierlich umgeben, und sie können beispielsweise wie Trapeze, Fächer usw. geformt sein.
  • In dem Schnittaufbau des IGBT 100 in der Richtung A-A enthält der IGBT 100 wie in 2 gezeigt ein p-Substrat 1 aus Silizium oder dergleichen. Die n-Schicht 2 ist auf dem p-Subtrat 1 ausgebildet. Die n-Pufferschicht 3 ist selektiv in der n-Schicht 2 ausgebildet. Zusätzlich ist die p-Kollektorschicht 4 selektiv in der n-Pufferschicht 3 ausgebildet.
  • Die n-Pufferschicht 3 kann weggelassen sein (das trifft ähnlich auch auf die unten beschriebenen Ausführungsformen zu).
  • In der n-Schicht 2 ist die p-Basisschicht 5 selektiv in einem vorbestimmten Abstand von der p-Kollektorschicht 4 gebildet. In der p-Basisschicht 5 sind die n-Emitterschichten (n+) 6 selektiv so gebildet, dass sie bezüglich einem Randabschnitt der p-Basisschicht 5 auf einer Innenseite angeordnet und flacher als die p-Basisschicht 5 sind. Eine p-Emitterschicht (p+) 7 ist ebenfalls in der p-Basisschicht ausgebildet.
  • Eine Feldoxidschicht 8, die beispielsweise eine Siliziumoxidschicht sein kann, ist auf der Oberfläche der n-Schicht 2 ausgebildet, die zwischen der n-Pufferschicht 3 und der p-Basisschicht 5 liegt. Auf einem Kanalbereich 15, der in der p-Basisschicht 5 gebildet ist und zwischen der Emitterschicht 6 und der n-Schicht 2 liegt, ist eine Gateverdrahtung 10 über einer Gateoxidschicht 9 angeordnet, die beispielsweise eine Siliziumoxidschicht sein kann. Weiter ist eine Schutzschicht 11, die beispielsweise eine Silizumnitritschicht sein kann, so angeordnet, dass sie die Feldoxidschicht 8 usw. bedeckt.
  • Eine Gateelektrode 12 ist so angeordnet, dass sie elektrisch mit der Gateverdrahtung 10 verbunden ist. Die Gateelektrode 12 besteht beispielsweise aus Aluminium.
  • Eine Emitterelektrode 13 ist weiter so angeordnet, dass sie elektrisch sowohl mit den n-Emitterschichten 6 als auch mit der p-Emitterschicht 7 verbunden ist. Zusätzlich ist eine Kollektorelektrode 14 so angeordnet, dass sie elektrisch mit der p-Kollektorschicht 4 verbunden ist. Die Emitterelektrode 13 und die Kollektorelektrode 14 bestehen beispielsweise aus Aluminium. Die Emitterelektrode 13, die Kollektorelektrode 14 und die Gateelektrode 12 sind elektrisch voneinander getrennt Bei dem Querschnittsaufbau des IGBT 100 in der Richtung B-B gibt es in der p-Basisschicht 5 keine n-Emitterschicht 6, und die p-Emitterschicht 7 erstreckt sich wie in 3 gezeigt so, dass sie die ganze Grundfläche der Emitterelektrode 13 kontaktiert. Im übrigen ist der Aufbau ähnlich dem in der Schnittansicht von 2 gezeigten.
  • 4 ist eine schematische Darstellung, die eine Bewegung von Löchern in der Nähe der Emitterelektrode in dem IGBT 100 zeigt. In 4 bezeichnen dieselben Bezugszeichen wie die in 1 vorkommenden gleiche oder entsprechende Abschnitte. Bei dem IGBT 100 sind die streifenartigen n-Emitterschichten (Einheitsemitterschichten) 6 in vorbestimmten Intervallen angeordnet, so dass sie den Kanalbereich 15 diskontinuierlich umgeben. In diesem Aufbau ist es beim Ausschalten oder während des ständigen Eingeschaltetseins für Löcher leichter, über die p-Emitterschicht 7, die zwischen den diskontinuierlich angeordneten n-Emitterschichten 6 liegt, oder über die p-Basisschicht 5, die unter der p-Emitterschicht 7 liegt, in die Emitterelektrode zu fließen, anstatt unmittelbar unter den n-Emitterschichten 6 zu fließen. Kurz gesagt fließen extrem wenige Löcher unmittelbar unterhalb der n-Emitterschichten 6.
  • Das unterdrückt den Betrieb eines parasitären npn-Bipolartransistors, der durch die n-Schicht 2, die p-Basisschicht und die n-Emitterschichten 6 gebildet wird und verhindert letztendlich das Einklinken eines parasitären Thyristors, der durch die p-Kollektorschicht 4, die n-Pufferschicht 3, die n-Schicht 2, die p-Basisschicht 5 und die n-Emitterschichten 6 gebildet wird.
  • Der IGBT 100 gemäß der ersten Ausführungsform verbessert somit die Einklinktoleranz eines parasitären Thyristors beim Ausschalten des IGBT 100 oder beim ständigen Eingeschaltetsein des IGBT 100.
  • Da in so einem Aufbau wie dem des IGBT 100, der die p-Emitterschicht (p+) 7 enthält, die Emitterelektrode, die p-Emitterschicht 7 kontaktiert, ist der Kontaktwiderstand in dem Emitterkontaktbereich niedriger als bei einem Aufbau wie bei dem eines IGBT 150, der später beschrieben wird, bei dem es keine p-Emitterschicht 7 gibt und die Emitterelektrode die p-Basisschicht 5 direkt kontaktiert.
  • Somit fließen beim Ausschalten oder während des ständigen Eingeschaltetseins Löcher leichter über die p-Emitterschicht 7, die zwischen den n-Emitterschichten 6 liegt, oder über die p-Basisschicht 5, die unter der p-Emitterschicht 7 liegt, zu der Emitterelektrode, als dass sie unmittelbar unterhalb der n-Emitterschichten 6 fließen. Es ist daher möglich, ein Einklinken eines parasitären Thyristors, der durch die p-Kollektorschicht 4, die n-Pufferschicht 3, die n-Schicht 2, die p-Basisschicht 5 und die n-Emitterschichten 6 gebildet wird, wirkungsvoll zu verhindern.
  • 5 ist eine Draufsicht auf einen weiteren horizontalen n-Kanal-IGBT gemäß der ersten Ausführungsform, der allgemein mit 150 bezeichnet ist. 6 ist eine Schnittansicht von 5 in der Richtung A-A, während 7 eine Schnittansicht von 5 in der Richtung B-B ist.
  • In 5 bis 7 bezeichnen dieselben Bezugszeichen wie die in 1 bis 3 auftretenden dieselben oder entsprechende Abschnitte.
  • Wie aus 5 bis 7 ersichtlich hat der IGBT 150 anders als der IGBT 100 einen Aufbau, der die p-Emitterschicht 7 nicht aufweist. Ansonsten ist der Aufbau derselbe wie der des IGBT 100.
  • Wie bei dem oben beschriebenen IGBT 100 fließen auch bei diesem Aufbau beim Ausschalten oder während des ständigen Eingeschaltetseins Löcher leichter über die p-Basischicht 5, die zwischen den n-Emitterschichten 6 angeordnet ist, zu der Emitterelektrode, als das sie unmittelbar unterhalb den n-Emitterschichten 6 fließen. Es ist daher möglich, das Einklinken eines parasitären Thyristors, der durch die p-Kollektorschicht 4, die n-Pufferschicht 3, die n-Schicht 2, die p-Basisschicht 5 und die n-Emitterschichten 6 gebildet wird, wirkungsvoll zu verhindern.
  • Da der IGBT 150 keine p-Emitterschicht 7 enthält, wird er durch einfachere Schritte hergestellt als die Schritte zum Herstellen des IGBT 100, der die p-Emitterschicht 7 enthält.
  • 8 ist eine teilweise Draufsicht auf den IGBT 100, während 9 eine teilweise Draufsicht auf den IGBT 150 ist. Dieselben Bezugszeichen wie die in 1 und 5 erscheinenden bezeichnen dieselben oder entsprechende Abschnitte.
  • In 8 und 9 sind die streifenartigen n-Emitterschichten 6 in gleichem Abstand voneinander entlang einem Randabschnitt der n-Schicht 2 angeordnet. Die Breite der n-Emitterschichten 6 in der Richtung des Randabschnitts der n-Schicht 2 (in 8 und 9 die Richtung oben – unten) wird mit a bezeichnet, während die Lücken zwischen den benachbarten n-Emitterschichten 6 mit b bezeichnet werden.
  • In 8 und 9 ist a > b wahr. Bei einem Aufbau, der a > b erfüllt, haben die IGBT 100 und 150 eine längere Kanalbreite (die die Länge des Bereichs, der zwischen der n-Schicht 2 und den Emitterschichten 6 angeordnet ist, in der Richtung des Randabschnitts der n-Schicht 2 ist) als bei einem Aufbau, bei dem a < b erfüllt ist. Das verbessert die Emitter-Kollektor-Stromkennlinien (ICE), die die IGBT 100 und 150 aufweisen, und unterdrückt den Betrieb eines parasitären npn-Bipolartransistors, der durch die n- Schicht 2, die p-Basisschicht 5 und die n-Emitterschichten 6 gebildet wird. Zusätzlich verhindert dies das Einklinken eines parasitären Thyristors, der durch die p-Kollektorschicht 4, die n-Pufferschicht 3, die n-Schicht 2, die p-Basisschicht 5 und die n-Emitterschichten 6 gebildet wird.
  • Wenn die p-Basisschicht 5 wie bei den IGBT 100 und 150 wie ein Ring geformt ist, ist die Kanalbreite größer, und die Emitter-Kollektor-Stromkennlinie (ICE) ist demzufolge besser als wenn die p-Basisschicht 5 wie bei dem IGBT 100, der einen bekannten Aufbau ausweist, wie ein Oval gebildet ist. Auch wenn beschrieben wurde, dass die Einheits-IGBT eine Kreisform aufweisen, können die Einheits-IGBT ovale Formen aufweisen, die nahe an Kreisen liegen oder polygonale Formen, die nahe an Kreisen liegen. Das trifft in ähnlicher Weise auch auf die unten beschriebenen Ausführungsformen zu.
  • 10 ist eine Draufsicht auf einen weiteren IGBT gemäß der ersten Ausführungsform, der allgemein mit 200 bezeichnet ist. Er hat denselben Aufbau wie der IGBT 100, außer dass die p-Emitterschichten 7 der kreisförmigen benachbarten Einheits-IGBT sich teilweise überlappen. Eine Schnittansicht in der Richtung A-A und diejenige entlang der Richtung B-B sind jeweils dieselben wie die Schnittansichten in 2 und 3.
  • 11 ist eine Draufsicht auf einen weiteren IGBT gemäß der ersten Ausführungsform, der allgemein mit 250 bezeichnet ist. Der IGBT 250 hat denselben Aufbau wie der IGBT 200, außer, dass der IGBT 250 nicht die p-Emitterschicht 7 aufweist und dass die p-Basisschichten 5 der kreisförmigen benachbarten Einheits-IGBT sich teilweise überlappen.
  • Eine Schnittansicht in der Richtung A-A, sowie diejenige in der Richtung B-B sind jeweils dieselben wie die Schnittansichten in 6 und 7.
  • Wie oben beschrieben verbessern auch die IGBT 200 und 250 wie die IGBT 100 und 150 ihre Emitter-Kollektor-Stromkennlinien (ICE), unterdrücken den Betrieb eines parasitären npn-Bipolartransistors und verhindern ein Einklinken eines parasitären Thyristors, der durch die p-Kollektorschicht 4, die n-Pufferschicht 3, die n-Schicht 2, die p-Basisschicht 5 und die n-Emitterschichten 6 gebildet ist.
  • 12 ist eine Draufsicht auf einen weiteren IGBT gemäß der ersten Ausführungsform, der allgemein mit 300 bezeichnet ist. Bei dem IGBT 300 sind die n-Emitterschichten 6 (Einheitsemitterschichten) anders als bei dem IGBT 1000, der den bekannten Aufbau hat, der in 30 gezeigt ist, wie Streifen geformt und umgeben den Kanalbereich 15 diskontinuierlich. Die Emitterschichten 16 können beispielsweise wie Trapeze, Fächer usw. geformt sein.
  • Eine Schnittansicht des IGBT 300 in der Richtung A-A sowie diejenige in der Richtung B-B sind jeweils dieselben wie die Schnittansichten in 2 und 3.
  • 13 ist eine Draufsicht auf einen weiteren IGBT gemäß der ersten Ausführungsform, der allgemein mit 350 bezeichnet ist. Der IGBT 350 hat denselben Aufbau wie der IGBT 300, außer, dass der IGBT 350 nicht die p-Emitterschicht 7 enthält. Eine Schnittansicht des IGBT 350 in der Richtung A-A sowie diejenige in der Richtung B-B sind jeweils dieselben wie die Schnittansichten in 6 und 7.
  • Auch wenn der oben beschriebene Aufbau, der sich auf die n-Emitterschichten 6 gemäß der ersten Ausführungsform bezieht, auf den IGBT 1000 mit dem bekannten Aufbau angewendet wird, ist es möglich, die Emitter-Kollektor-Stromkennlinie (ICE) zu verbessern, den Betrieb eines parasitären npn-Bipolartransistors zu verhindern und das Einklinken eines parasitären Thyristors zu verhindern, der durch die p-Kollektorschicht 4, die n-Pufferschicht 3, die n-Schicht 2, die p-Basisschicht 5 und die n-Emitterschichten 6 gebildet ist.
  • 14 und 15 sind Schnittansichten eines IGBT gemäß einer nicht zur Erfindung gehörenden zweiten Ausführungsform, der allgemein mit 400 bezeichnet ist, und entsprechen jeweils einer Schnittansicht in der in 1 gezeigten Richtung A-A und einer Schnittansicht in der in 1 gezeigten Richtung B-B.
  • Der IGBT 400 hat einen SOI-Aufbau des dieelektrisch getrennten Horizontaltyps, bei dem eine vergrabene Oxidschicht 20, die beispielsweise eine Siliziumoxidschicht sein kann, zwischen dem p-Substrat 1 und der n-Schicht 2 gebildet ist. Ansonsten ist der Aufbau derselbe wie derjenige des IGBT 100, der vom übergangsisolierten Horizontaltyp ist (s. 2 und 3).
  • 16 und 17 sind Schnittansichten eines weiteren IGBT gemäß der zweiten Ausführungsform, der allgemein mit 500 bezeichnet ist und entsprechen jeweils einer Schnittansicht in einer in 5 gezeigten Richtung A-A und einer Schnittansicht einer in 5 gezeigten Richtung B-B.
  • Der IGBT 500 hat einen SOI-Aufbau, bei dem die vergrabene Oxidschicht 20, die beispielsweise eine Siliziumoxidschicht sein kann, zwischen dem p-Substrat 1 und der n-Schicht 2 gebildet ist. Ansonsten ist der Aufbau derselbe wie derjenige des IGBT 150 (s. 6 und 7). Anders ausgedrückt hat der IGBT 500 mit Ausnahme des Weglassens der p-Emitterschicht 7 denselben Aufbau wie der IGBT 400.
  • Dieser Aufbau verspricht ähnliche Wirkungen wie diejenigen, die die oben beschriebenen IGBT 100 und 150 erzielen, und er ermöglicht auch das Wählen des Leitungstyps des Substrats 1 unabhängig von dem Leitungstyp der n-Schicht 2.
  • Ein solcher SOI-Aufbau, der die vergrabene Oxidschicht 20 enthält, ist auch auf die IGBT 200 und 250 (10 und 11) und die IGBT 300 und 350 (12 und 13) anwendbar.
  • 18 ist eine Schnittansicht eines IGBT gemäß einer nicht zur Erfindung gehörenden dritten Ausführungsform, der allgemein mit 600 bezeichnet ist, in der in 1 gezeigten Richtung A-A. In 18 bezeichnen dieselben Bezugszeichen wie die in 2 erscheinenden dieselben oder entsprechende Abschnitte.
  • Der in 18 gezeigte IGBT enthält auf der Emitterseite eine p-Schicht 30, die so ausgebildet ist, dass sie die Grundfläche der p-Basisschicht 5 kontaktiert. Die p-Schicht 30 ist enger und tiefer als die p-Basisschicht 5 gebildet, aber nicht tief genug, um das p-Substrat 1 zu erreichen. Ansonsten ist der Aufbau derselbe wie derjenige des IGBT 100, der in 2 gezeigt ist.
  • 19 ist eine Schnittansicht eines weiteren IGBT gemäß der dritten Ausführungsform, der allgemein mit 600 bezeichnet ist, ebenfalls in der in 1 gezeigten Richtung A-A. Der IGBT 700 hat einen SOI-Aufbau (des dielektrisch isolierten Horizontaltyps), der derselbe ist, wie der Aufbau des IGBT 600, wenn er so abgewandelt ist, dass er die vergrabene Oxidschicht 20 wie z. B. eine Siliziumoxidschicht enthält, die zwischen dem p-Substrat 1 und der n-Schicht 2 gebildet ist.
  • Der in Kontakt mit der Grundfläche der p-Basisschicht 5 gebildete p-Bereich kann p–, p oder p+ sein, und der Grundabschnitt des p-Bereichs, der die Grundfläche der p-Basisschicht 5 kontaktiert, entwickelt ein zunehmend stärkeres elektrisches Feld, wenn er als p+ (hohes elektrisches Feld), p und p– (niedriges elektrisches Feld) in dieser Reihenfolge ausgebildet ist. Ein Löcherstrom fließt daher leichter, wenn dieser Bereich p+ ist (hohes elektrisches Feld): In dem Fall, dass der Grundabschnitt des in Kontakt mit der Grundfläche der p-Basisschicht gebildeten p-Bereichs p+ ist (hohes elektrisches Feld), ist es möglich, ein Einklinken eines parasitären Thyristors besser zu verhindern und die Abfallzeit (tf), die die Zeit ist, die dafür benötigt wird, dass der ICE des IGBT von 90% des Maximalwerts auf 10% absinkt, zu verkürzen.
  • Wie oben beschrieben, verhindern die IGBT 600 und 700 gemäß der dritten Ausführungsform das Einklinken eines parasitären Thyristors, verkürzen die Abfallzeit (tf), und erhöhen weiter die Schaltgeschwindigkeit.
  • 20 ist eine Draufsicht auf einen IGBT, der allgemein mit 800 bezeichnet ist und der eine Kombination von zwei IGBT 300 gemäß der ersten Ausführungsform darstellt. In dem IGBT 800 sind p-Emitterschichten 17 in Bereichen zwischen einer gemeinsamen Kontaktlinie, d. h. der Kontaktlinie an den Außenrändern der p-Emitterschichten 7, und den zwei benachbarten IGBT gebildet, was die Flächengrößen des Kontakts zwischen den p-Emitterschichten 7 und 17 und der Emitterelektrode vergrößert.
  • In diesem Aufbau sind die p-Emitterschichten 7 und 17 breiter als die n-Emitterschichten 6. Das verringert den Kontaktwiderstand zwischen den p-Emitterschichten 7 und 17 und der Emitterelektrode und stellt einen sanften Fluss von Löchern zu dem Emitterkontaktbereich sicher, ohne dass er unmittelbar unter den n-Emitterschichten 6 stagniert. Das ist so aufgrund eines verringerten Basiswiderstands der p-Basisschicht, die gerade unter den n-Emitterschichten 6 liegt.
  • Das unterdrückt den Betrieb eines parasitären npn-Bipolartransistors, der durch die n-Schicht 2, die p-Basisschicht 5 und die n-Emitterschichten 6 gebildet ist und verhindert das Einklinken eines parasitären Thyristors, der durch die p-Kollektorschicht 4, die n-Pufferschicht 3, die n-Schicht 2, die p-Basisschicht 5 und die n-Emitterschichten 6 gebildet ist. Demzufolge ist beim Ausschalten oder während des ständigen Eingeschaltetseins die Einklinktoleranz eines parasitären Thyristors in dem IGBT 800 verbessert.
  • 21 ist eine Draufsicht auf einen weiteren IGBT gemäß der vierten Ausführungsform, der allgemein mit 810 bezeichnet ist. In dem IGBT 810 sind fächerartige p-Emitterschichten 27 entfernt von der p-Emitterschicht 7 innerhalb Flächen zwischen der gemeinsamen Kontaktlinie der beiden benachbarten IGBT 300 und den zwei IGBT gebildet.
  • 22 ist eine Draufsicht auf einen weiteren IGBT gemäß der vierten Ausführungsform, der allgemein mit 820 bezeichnet ist. Bei dem IGBT 820 sind rechteckige p-Emitterschichten 37 entfernt von der p-Emitterschicht 7 in Bereichen zwischen der gemeinsamen Kontaktlinie der zwei benachbarten IGBT 300 und den zwei IGBT gebildet.
  • Wie der IGBT 800 verbessern auch die IGBT 810 und 820 die Einklinktoleranz eines parasitären Thyristors beim Ausschalten oder während des ständigen Eingeschaltetseins.
  • 23, 24 und 25 sind Draufsichten auf verschiedene IGBT 850, 860 und 870 gemäß der vierten Ausführungsform. Sie werden gewonnen durch Anwenden der Aufbauten der IGBT 800, 810 und 820 auf den IGBT 350, der nicht die p-Emitterschicht 7 enthält.
  • 26 und 27 sind Draufsichten auf weitere IGBT 900 und 910 gemäß der vierten Ausführungsform. Bei den IGBT 900 und 910 sind die p-Emitterschichten 17 und 37 in Flächen zwischen der gemeinsamen Kontaktlinie der zwei benachbarten Einheits-IGBT und den zwei IGBT gebildet und auch innerhalb von Bereichen zwischen drei benachbarten Einheits-IGBT, die einander entweder berühren oder durch bestimmte Abstände voneinander getrennt bleiben können, was die Flächengrößen des Kontakts zwischen den p-Emitterschichten und der Emitterelektrode (d. h. die Größen der Emitterkontaktbereiche) erhöht.
  • Die p-Emitterschichten 7 der drei Einheits-IGBT, die entlang der Vertikalrichtung ausgerichtet sind, überlappen sich in dem IGBT 900 teilweise, während die Einheits-IGBT in dem IGBT 910 voneinander getrennt sind.
  • 28 und 29 sind Draufsichten auf weitere IGBT 950 und 960 gemäß der vierten Ausführungsform. Die IGBT 950 und 960 werden gewonnen durch Anwenden der Strukturen der IGBT 900 und 910 auf einen Aufbau, bei dem ein Einheits-IGBT nicht die p-Emitterschicht 7 enthält und die p-Basisschicht 5 den Außenrand definiert.
  • Auch bei solchen IGBT 900, 910, 950 und 960 sind die Flächen, in denen die p-Emitterschichten 7, 17 und 37 (oder die p-Basisschichten 5) die Emitterelektrodendrähte kontaktieren groß, was die Einklinktoleranz des parasitären Thyristors beim Einschalten oder während des ständigen Eingeschaltetseins verbessert.
  • Die p-Emitterschichten 17, 27 und 37, die in Verbindung mit der vierten Ausführungsform beschrieben wurden, sind mit der p-Basisschicht 5, der p-Emitterschicht 7 und der gleichen, die in dem IGBT enthalten sind, verbunden; diese p-Emitterschichten können aber auch nicht mit ihnen verbunden sein.
  • Während oben horizontale n-Kanal-IGBT beschrieben wurde, ist die vorliegende Erfindung auch auf andere horizontale Vorrichtungen mit MOS-Gateaufbauten anwendbar wie z. B. einen horizontalen MOSFET.

Claims (7)

  1. Halbleitervorrichtung (900), die mindestens zwei benachbarte Halbleiterelemente enthält, wobei jedes der Halbleiterelemente ein horizontales Einheitshalbleiterelement aufweist, wobei das Einheitshalbleiterelement enthält: ein Halbleitersubstrat (1) eines ersten Leitungstyps einen Halbleiterbereich (2) eines zweiten Leitungstyps, der auf dem Halbleitersubstrat (1) gebildet ist, eine Kollektorschicht (4) des ersten Leitungstyps, die in dem Halbleiterbereich (2) gebildet ist, eine Basisschicht (5) des ersten Leitungstyps, die eine Endlosform aufweist und in dem Halbleiterbereich (2) so gebildet ist, dass die Basisschicht (5) von der Kollektorschicht (4) entfernt ist und die Kollektorschicht (4) umgibt, eine erste Emitterschicht (6) des zweiten Leitungstyps, die in der Basisschicht (5) gebildet ist, und eine Emitterelektrode (13); wobei das horizontale Einheitshalbleiterelement innerhalb eines in der Basisschicht (5) gebildeten Kanalbereichs (15) die Bewegung von Trägern zwischen der ersten Emitterschicht (6) und der Kollektorschicht (4) steuert und die erste Emitterschicht aus mehreren Einheitsemitterschichten gebildet ist, die entlang der Basisschicht (5) gebildet sind, wobei Bereiche (17) des ersten Leitungstyps in Bereichen zwischen den Außenrändern von zwei benachbarten Halbleiterelementen und einer gemeinsamen Kontaktlinie dieser Halbleiterelemente gebildet sind.
  2. Halbleitervorrichtung (900), die mindestens drei Halbleiterelemente enthält, wobei jedes der Halbleiterelemente ein horizontales Einheitshalbleiterelement aufweist, wobei das Einheitshalbleiterelement enthält: ein Halbleitersubstrat (1) eines ersten Leitungstyps einen Halbleiterbereich (2) eines zweiten Leitungstyps, der auf dem Halbleitersubstrat (1) gebildet ist, eine Kollektorschicht (4) des ersten Leitungstyps, die in dem Halbleiterbereich (2) gebildet ist, eine Basisschicht (5) des ersten Leitungstyps, die eine Endlosform aufweist und in dem Halbleiterbereich (2) so gebildet ist, dass die Basisschicht (5) von der Kollektorschicht (4) entfernt ist und die Kollektorschicht (4) umgibt, eine erste Emitterschicht (6) des zweiten Leitungstyps, die in der Basisschicht (5) gebildet ist, und eine Emitterelektrode (13); wobei das horizontale Einheitshalbleiterelement innerhalb eines in der Basisschicht (5) gebildeten Kanalbereichs (15) die Bewegung von Trägern zwischen der ersten Emitterschicht (6) und der Kollektorschicht (4) steuert und die erste Emitterschicht aus mehreren Einheitsemitterschichten gebildet ist, die entlang der Basisschicht (5) gebildet sind, wobei Bereiche (17) des ersten Leitungstyps in Bereichen gebildet sind, die von den Außenrändern von drei benachbarten Halbleiterelementen umgeben sind.
  3. Halbleitervorrichtung (900), die mindestens zwei benachbarte Halbleiterelemente enthält, wobei jedes der Halbleiterelemente ein horizontales Einheitshalbleiterelement aufweist, wobei das Einheitshalbleiterelement enthält: ein Halbleitersubstrat (1) einen Halbleiterbereich (2) eines zweiten Leitungstyps, der auf dem Halbleitersubstrat (1) gebildet ist, eine Isolierschicht (20), die zwischen dem Halbleitersubstrat (1) und dem Halbleiterbereich (2) gebildet ist, eine Kollektorschicht (4) eines ersten Leitungstyps, die in dem Halbleiterbereich (2) gebildet ist, eine Basisschicht (5) des ersten Leitungstyps, die eine Endlosform aufweist und in dem Halbleiterbereich (2) so gebildet ist, dass die Basisschicht (5) von der Kollektorschicht (4) entfernt ist und die Kollektorschicht (4) umgibt, eine erste Emitterschicht (6) des zweiten Leitungstyps, die in der Basisschicht (5) gebildet ist, und eine Emitterelektrode (13); wobei das horizontale Einheitshalbleiterelement innerhalb eines in der Basisschicht (5) gebildeten Kanalbereichs (15) die Bewegung von Trägern zwischen der ersten Emitterschicht (6) und der Kollektorschicht (4) steuert und die erste Emitterschicht aus mehreren Einheitsemitterschichten gebildet ist, die entlang der Basisschicht (5) gebildet sind, wobei Bereiche (17) des ersten Leitungstyps in Bereichen zwischen den Außenrändern von zwei benachbarten Halbleiterelementen und einer gemeinsamen Kontaktlinie dieser Halbleiterelemente gebildet sind.
  4. Halbleitervorrichtung (900), die mindestens drei Halbleiterelemente enthält, wobei jedes der Halbleiterelemente ein horizontales Einheitshalbleiterelement aufweist, wobei das Einheitshalbleiterelement enthält: ein Halbleitersubstrat (1) eines ersten Leitungstyps einen Halbleiterbereich (2) eines zweiten Leitungstyps, der auf dem Halbleitersubstrat (1) gebildet ist, eine Isolierschicht (20), die zwischen dem Halbleitersubstrat (1) und dem Halbleiterbereich (2) gebildet ist, eine Kollektorschicht (4) des ersten Leitungstyps, die in dem Halbleiterbereich (2) gebildet ist, eine Basisschicht (5) des ersten Leitungstyps, die eine Endlosform aufweist und in dem Halbleiterbereich (2) so gebildet ist, dass die Basisschicht (5) von der Kollektorschicht (4) entfernt ist und die Kollektorschicht (4) umgibt, eine erste Emitterschicht (6) des zweiten Leitungstyps, die in der Basisschicht (5) gebildet ist, und eine Emitterelektrode (13); wobei das horizontale Einheitshalbleiterelement innerhalb eines in der Basisschicht (5) gebildeten Kanalbereichs (15) die Bewegung von Trägern zwischen der ersten Emitterschicht (6) und der Kollektorschicht (4) steuert und die erste Emitterschicht aus mehreren Einheitsemitterschichten gebildet ist, die entlang der Basisschicht (5) gebildet sind, wobei Bereiche (17) des ersten Leitungstyps in Bereichen gebildet sind, die von den Außenrändern von drei benachbarten Halbleiterelementen umgeben sind.
  5. Halbleitervorrichtung (100, 400) nach Anspruch 1 bis 4, bei der die erste Emitterschicht (6) aus mehreren rechteckigen Einheitsemitterschichten gebildet ist, die in gleichem Abstand voneinander angeordnet sind, und die Breite (a) der Einheitsemitterschichten größer ist als die Lücken (b) zwischen den Einheitsemitterschichten.
  6. Halbleitervorrichtung (100, 400) nach einem der Ansprüche 1 bis 5, bei der die Basisschicht (5) weiter eine zweite Emitterschicht (7) des ersten Leitungstyps enthält, die so ausgebildet ist, dass sie die erste Emitterschicht (6) umgibt.
  7. Halbleitervorrichtung (100, 400) nach einem der Ansprüche 1 bis 6, bei der ein Bereich (30) des ersten Leitungstyps in Kontakt mit der Grundfläche der Basisschicht (5) gebildet ist.
DE102006043990A 2006-01-31 2006-09-19 Halbleitervorrichtung Expired - Fee Related DE102006043990B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006022721A JP2007207862A (ja) 2006-01-31 2006-01-31 半導体装置
JP2006-022721 2006-01-31

Publications (2)

Publication Number Publication Date
DE102006043990A1 DE102006043990A1 (de) 2007-08-09
DE102006043990B4 true DE102006043990B4 (de) 2013-07-04

Family

ID=38282328

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006043990A Expired - Fee Related DE102006043990B4 (de) 2006-01-31 2006-09-19 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US7652350B2 (de)
JP (1) JP2007207862A (de)
KR (1) KR100759284B1 (de)
CN (1) CN100481492C (de)
DE (1) DE102006043990B4 (de)
TW (1) TWI307167B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194575A (ja) * 2005-12-21 2007-08-02 Mitsubishi Electric Corp 半導体装置
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2011134947A (ja) * 2009-12-25 2011-07-07 Toyota Central R&D Labs Inc 横型半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3519389A1 (de) * 1984-05-30 1985-12-19 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Mosfet mit veraenderlicher leitfaehigkeit
JPH09148574A (ja) * 1995-11-24 1997-06-06 Fuji Electric Co Ltd 高耐圧横型絶縁ゲートバイポーラトランジスタ
JP2000286416A (ja) * 1999-03-30 2000-10-13 Mitsubishi Electric Corp マルチチャネル絶縁ゲート型バイポーラトランジスタ
US6198130B1 (en) * 1997-08-04 2001-03-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
EP1239522A2 (de) * 2001-03-07 2002-09-11 Kabushiki Kaisha Toshiba Halbleiteranordnung mit Bipolartransistor mit isoliertem Gate mit dielektrischer Isolationsstruktur und Verfahren zur Herstellung
DE19828669C2 (de) * 1998-06-26 2003-08-21 Infineon Technologies Ag Lateraler IGBT in SOI-Bauweise und Verfahren zur Herstellung
JP3647802B2 (ja) * 2001-01-25 2005-05-18 株式会社東芝 横型半導体装置
DE69034157T2 (de) * 1989-05-26 2005-09-08 Mitsubishi Denki K.K. Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2877408B2 (ja) * 1990-01-12 1999-03-31 株式会社東芝 導電変調型mosfet
DE69209678T2 (de) * 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
JPH08227999A (ja) * 1994-12-21 1996-09-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法並びに半導体集積回路及びその製造方法
JPH09120995A (ja) * 1995-08-22 1997-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100194668B1 (ko) 1995-12-05 1999-07-01 윤종용 전력용 절연 게이트 바이폴라 트랜지스터
US5869850A (en) * 1996-12-13 1999-02-09 Kabushiki Kaishia Toshiba Lateral insulated gate bipolar transistor
JP4085073B2 (ja) 2001-01-25 2008-04-30 株式会社東芝 縦型半導体装置
JP2005093696A (ja) * 2003-09-17 2005-04-07 Matsushita Electric Ind Co Ltd 横型mosトランジスタ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3519389A1 (de) * 1984-05-30 1985-12-19 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Mosfet mit veraenderlicher leitfaehigkeit
DE69034157T2 (de) * 1989-05-26 2005-09-08 Mitsubishi Denki K.K. Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung
JPH09148574A (ja) * 1995-11-24 1997-06-06 Fuji Electric Co Ltd 高耐圧横型絶縁ゲートバイポーラトランジスタ
US6198130B1 (en) * 1997-08-04 2001-03-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
DE19828669C2 (de) * 1998-06-26 2003-08-21 Infineon Technologies Ag Lateraler IGBT in SOI-Bauweise und Verfahren zur Herstellung
JP2000286416A (ja) * 1999-03-30 2000-10-13 Mitsubishi Electric Corp マルチチャネル絶縁ゲート型バイポーラトランジスタ
JP3647802B2 (ja) * 2001-01-25 2005-05-18 株式会社東芝 横型半導体装置
EP1239522A2 (de) * 2001-03-07 2002-09-11 Kabushiki Kaisha Toshiba Halbleiteranordnung mit Bipolartransistor mit isoliertem Gate mit dielektrischer Isolationsstruktur und Verfahren zur Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kang , Ey Goo; Sung, Man Young: A small sized lateral trench electrode IGBT for improving latch-up and breakdown characteristics. In: Solid-State Electronics, 46, 2002, 295. *

Also Published As

Publication number Publication date
CN101013721A (zh) 2007-08-08
KR20070079291A (ko) 2007-08-06
DE102006043990A1 (de) 2007-08-09
TWI307167B (en) 2009-03-01
CN100481492C (zh) 2009-04-22
US20070176205A1 (en) 2007-08-02
JP2007207862A (ja) 2007-08-16
TW200729495A (en) 2007-08-01
KR100759284B1 (ko) 2007-09-17
US7652350B2 (en) 2010-01-26

Similar Documents

Publication Publication Date Title
DE112014006606B4 (de) Leistungshalbleitereinheit
DE102009049051B4 (de) Halbleitervorrichtung mit IGBT und FWD auf demselben Substrat
DE69629251T2 (de) Vertikale MOS-Halbleiteranordnung mit versenktem Gate und Herstellungsverfahren
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE102007008568B4 (de) Halbleitervorrichtung mit IGBT und Diode
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE112013000677B4 (de) Halbleitervorrichtung
DE69034157T2 (de) Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE102005023668B3 (de) Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102004055879B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode
DE4319071C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102015221061A1 (de) Halbleitervorrichtung
DE102017104716B4 (de) Schaltvorrichtung
DE102008011252A1 (de) Halbleitervorrichtung
DE19908477B4 (de) Halbleitervorrichtung
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102009055322A1 (de) Halbleitervorrichtung mit einem Transistor mit isoliertem Gate und Diode
DE102008051259B4 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
EP1320133A2 (de) IGBT mit Trench-Gate-Struktur
DE112013002767T5 (de) Halbleitervorrichtung
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE102011082290A1 (de) Lateraler bipolartransistor mit isolierter gate-elektrode
DE102006062077B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20131005

R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee