DE102009055322A1 - Halbleitervorrichtung mit einem Transistor mit isoliertem Gate und Diode - Google Patents

Halbleitervorrichtung mit einem Transistor mit isoliertem Gate und Diode Download PDF

Info

Publication number
DE102009055322A1
DE102009055322A1 DE102009055322A DE102009055322A DE102009055322A1 DE 102009055322 A1 DE102009055322 A1 DE 102009055322A1 DE 102009055322 A DE102009055322 A DE 102009055322A DE 102009055322 A DE102009055322 A DE 102009055322A DE 102009055322 A1 DE102009055322 A1 DE 102009055322A1
Authority
DE
Germany
Prior art keywords
areas
semiconductor substrate
area
base
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009055322A
Other languages
English (en)
Other versions
DE102009055322B4 (de
Inventor
Yukio Kariya-shi Tsuzuki
Hiromitsu Kariya-shi Tanabe
Kenji Kariya-shi Kouno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102009055322A1 publication Critical patent/DE102009055322A1/de
Application granted granted Critical
Publication of DE102009055322B4 publication Critical patent/DE102009055322B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung (100) weist einen vertikalen IGBT und eine vertikale Freilaufdiode in einem Halbleitersubstrat (10) auf. Eine Mehrzahl von Basisbereichen (11) ist an einem Abschnitt des Halbleitersubstrats (10) auf der Seite der ersten Oberfläche angeordnet, und eine Mehrzahl von Kollektorbereichen (20) und eine Mehrzahl von Kathodenbereichen (21) sind abwechselnd in einem Abschnitt des Halbleitersubstrats (10) auf der Seite der zweiten Oberfläche angeordnet. Die Basisbereiche (11) weisen eine Mehrzahl von Bereichen (13) auf, in denen Kanäle (22) vorgesehen sind, wenn sich der vertikale IGBT in einem Betriebszustand befindet. Der Abschnitt des Halbleitersubstrats (10) auf der ersten Seite weist eine Mehrzahl von IGBT-Bereichen (19) auf, die sich jeweils zwischen zwei benachbarten der Kanäle (22) befinden und einen der Basisbereiche (11) aufweisen, der mit einer Emitterelektrode elektrisch gekoppelt ist und zu einem der Kathodenbereiche (21) entgegengesetzt ist. Die IGBT-Bereiche (19) weisen eine Mehrzahl von schmalen Bereichen (19a) und eine Mehrzahl von breiten Bereichen (19b) auf.

Description

  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einem vertikalen Bipolartransistor mit isoliertem Gate (Insulated Gate Bipolar Transistor; IGBT) und mit einer vertikalen Freilaufdiode (Free-Wheeling Diode; FWD), die in einem Halbleitersubstrat ausgebildet sind.
  • 2. Beschreibung des einschlägigen Standes der Technik
  • Bei einer herkömmlichen rückwärts leitenden IGBT(Reverse-Conducting IGBT; RC-IGBT)-Vorrichtung sind eine vertikale FWD und ein vertikaler IGBT in einem Halbleitersubstrat ausgebildet, wie beispielsweise in der US 2005/0017290 A (entspr. JP-A-2005-57235 ) und in der US 2008/0048295 A (entspr. JP-A-2008-53648 ) beschrieben ist.
  • In der RC-IGBT-Vorrichtung sind eine Anodenelektrode der FWD und eine Emitterelektrode des IGBT durch eine gemeinsame Elektrode provided, und eine Kathodenelektrode der FWD und eine Kollektorelektrode des IGBT sind durch eine gemeinsame Elektrode vorgesehen. Die RC-IGBT-Vorrichtung ist beispielsweise in einer Inverterschaltung für eine Pulsbreitenmodulation(Pulse Width Modulation; PWM)-Steuerung einer Last enthalten.
  • Wenn die RC-IGBT-Vorrichtung in der Inverterschaltung enthalten ist, ist ein Ansteuersignal, das an eine Gate-Elektrode des IGBT eingegeben werden soll, ein Signal, das im Allgemeinen mit Phasenumkehrung an einen oberen und einen unteren Arm gegeben wird. Somit wird im Fall einer induktiven Last, d. h. in einem Fall, in dem eine Last eine Induktivitätskomponente aufweist, das Ansteuersignal auch dann an die Gate-Elektrode des IGBT eingegeben, wenn sich die FWD im Freilauf befindet. D. h., die FWD und der IGBT, die in dem einen Halbleitersubstrat ausgebildet sind, werden nebeneinander betrieben. Um den IGBT vollständig zu aktivieren, wird an die Gate-Elektrode des IGBT eine Spannung angelegt, die zwei- bis drei mal höher als eine Schwellenspannung und niedriger als oder gleich einer nominellen Gate-Emitter-Spannung ist. Beispielsweise wird eine Spannung von 15 V an die Gate-Elektrode angelegt. Somit muss die FWD der in der Inverterschaltung enthaltenen RC-IGBT-Vorrichtung in einem Zustand betrieben werden, in dem eine Gate-Spannung von 15 V angelegt ist, d. h. in einem Zustand, in dem die IGBT in Betrieb ist.
  • Außerdem sind in der RC-IGBT-Vorrichtung gemäß der Beschreibung in der US 2005/0017290 A (z. B. 28) und in der US 2008/0048295 A (z. B. 16) Bereiche des IGBT (IGBT-Bereiche) und Bereiche der FWD (FWD-Bereich) abwechselnd in einer zu einer Dickenrichtung des Halbleitersubstrats senkrechten Richtung angeordnet, so dass der IGBT und die FWD gleichmäßig betrieben werden und eine Konzentration von elektrischem Strom eingeschränkt werden kann. Wenn eine Breite der FWD-Bereiche in der einen Richtung verringert wird, ist die Verteilung eines elektrischen Stroms während eines Vorwärtsbetriebs gleichmässiger, und die Leistungsmerkmale der FWD können verbessert werden.
  • Die Erfinder der vorliegenden Anmeldung haben den vorstehend beschriebenen Aufbau mit einer abwechselnden Anordnung der IGBT-Bereiche und der FWD-Bereiche unter Verwendung einer Device-Simulation untersucht. Als Ergebnis der Untersuchung stellten die Erfinder fest, dass sich bei einer Gate-Spannung von 15 V ein Betrieb der FWD in Durchlassrichtung in Abhängigkeit von der Breite der FWD-Bereiche schwierig gestalten kann, und dass in einem kleinen Strombereich eines Durchlassstroms ”If” eine Durchlassspannung Vf örtlich ansteigen kann, d. h. es kann ein Snapback entstehen. Der Snapback ist auf einer Niedertemperaturseite beträchtlich. Wenn ein zackenförmiger Snapback in der Durchlassspannung Vf entsteht, kann die Inverterschaltung versagen. Außerdem kann sich die Durchlassspannung Vf um den Snapback erhöhen, und ein Gleichstromverlust kann sich erhöhen.
  • Angesichts der vorstehend genannten Probleme ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, in der ein IGBT und eine FWD in einem Halbleitersubstrat ausgebildet sind, die FWD gleichmäßig arbeiten kann, und ein Snapback der FWD verringert werden kann.
  • Gemäß einer Ausgestaltung der vorliegenden Erfindung weist eine Halbleitervorrichtung einen vertikalen IGBT und eine vertikale FWD in einem Halbleitersubstrat eines ersten Leitfähigkeitstyps auf. Das Halbleitersubstrat besitzt eine erste Oberfläche und eine zweite Oberfläche, die zueinander entgegengesetzt sind. Der vertikale IGBT und die vertikale FWD sind antiparallel miteinander gekoppelt. Der vertikale IGBT weist eine Gate-Elektrode auf, die zur ersten Oberfläche des Halbleitersubstrats benachbart ist. Das Halbleitersubstrat besitzt einen Abschnitt auf der Seite der ersten Oberfläche, der zur ersten Oberfläche benachbart ist, und einen Abschnitt auf der Seite der zweiten Oberfläche, der zur zweiten Oberfläche benachbart ist. Die Halbleitervorrichtung weist eine Mehrzahl von Basisbereichen eines zweiten Leitfähigkeitstyps, eine Mehrzahl von ersten Bereichen eines ersten Leitfähigkeitstyps, eine Elektrode, eine Mehrzahl von zweiten Bereichen des zweiten Leitfähigkeitstyps, und eine Mehrzahl von dritten Bereichen des ersten Leitfähigkeitstyps auf.
  • Die Basisbereiche sind an dem Abschnitt des Halbleitersubstrats auf der Seite der ersten Oberfläche vorgesehen und entlang einer zu einer Dickenrichtung des Halbleitersubstrats senkrechten Richtung angeordnet. Jeder der Basisbereiche weist einen Abschnitt auf der Seite der ersten Oberfläche auf, der zur ersten Oberfläche des Halbleitersubstrats benachbart ist. Die ersten Bereiche sind an dem Abschnitt eines Teils der Basisbereiche auf der Seite der ersten Oberfläche vorgesehen. Die ersten Bereiche besitzen eine Störstellendichte, die höher als eine Störstellendichte des Halbleitersubstrats ist. Die ersten Bereiche stellen einen Teil des vertikalen IGBT dar. Die Elektrode ist mit einem Teil der Basisbereiche und der ersten Bereiche elektrisch gekoppelt. Die zweiten Bereiche und die dritten Bereiche sind an den Abschnitten des Halbleitersubstrats auf der Seite der zweiten Oberfläche vorgesehen. Einige der zweiten Bereiche und einige der dritten Bereiche sind abwechselnd in der einen Richtung angeordnet, so dass sie zueinander benachbart sind. Die zweiten Bereiche stellen einen Teil des vertikalen IGBT dar. Die dritten Bereiche stellen einen Teil der vertikalen FWD dar. Die dritten Bereiche besitzen eine Störstellendichte, die höher als die Störstellendichte des Halbleitersubstrats ist.
  • Wenn sich der vertikale IGBT in einem Betriebszustand befindet, ist eine Mehrzahl von Kanälen des ersten Leitfähigkeitstyps derart in dem die ersten Bereiche aufweisenden Teil der Basisbereiche vorgesehen, dass einige der Kanäle jeweils zu einigen der ersten Bereiche benachbart sind. Der Abschnitt des Halbleitersubstrats auf der Seite der ersten Oberfläche weist eine Mehrzahl von vierten Bereichen auf, die in der einen Richtung angeordnet sind. Einige der vierten Bereiche sind jeweils zu einigen der dritten Bereiche entgegengesetzt. Jeder der vierten Bereiche befindet sich zwischen zwei benachbarten der Kanäle und weist einen Bereich der Basisbereiche auf, der mit der Elektrode elektrisch gekoppelt ist. Die vierten Bereiche weisen eine Mehrzahl von schmalen Bereichen und eine Mehrzahl von breiten Bereichen auf. Jeder der schmalen Bereiche besitzt eine erste Breite in der einen Richtung. Jeder der breiten Bereiche besitzt eine zweite Breite in der einen Richtung. Die zweite Breite ist größer als die erste Breite. Die Anzahl der schmalen Bereiche ist größer als die Anzahl der breiten Bereiche.
  • Bei der Halbleitervorrichtung gemäß der ersten Ausgestaltung der vorliegenden Erfindung kann die FWD gleichmäßig arbeiten, und ein Snapback der FWD kann verringert werden.
  • Gemäß einer zweiten Ausgestaltung der vorliegenden Erfindung 10 weist eine Halbleitervorrichtung einen vertikalen IGBT und eine vertikale FWD in einem Halbleitersubstrat eines ersten Leitfähigkeitstyps auf. Das Halbleitersubstrat besitzt eine erste Oberfläche und eine zweite Oberfläche, die zueinander entgegengesetzt sind. Der vertikale IGBT und die vertikale FWD sind antiparallel miteinander gekoppelt. Der vertikale IGBT weist eine zur ersten Oberfläche des Halbleitersubstrats benachbarte Gate-Elektrode auf. Das Halbleitersubstrat weist einen Abschnitt auf der Seite der ersten Oberfläche auf, der zur ersten Oberfläche benachbart ist, sowie einen Abschnitt auf der Seite der zweiten Oberfläche, der zur zweiten Oberfläche benachbart ist. Das Halbleitersubstrat besitzt einen Hauptabschnitt, in dem der vertikale IGBT vorgesehen ist, und einen ringförmigen Außenumfangsabschnitt, der den Hauptabschnitt in einer zu einer Dickenrichtung des Halbleitersubstrats senkrechten Richtung umgibt. Die Halbleitervorrichtung weist eine Mehrzahl von Basisbereichen eines zweiten Leitfähigkeitstyps, eine Mehrzahl von ersten Bereichen eines ersten Leitfähigkeitstyps, eine Elektrode, eine Mehrzahl von zweiten Bereichen des zweiten Leitfähigkeitstyps, und eine Mehrzahl von dritten Bereichen des ersten Leitfähigkeitstyps auf.
  • Die Basisbereiche sind an dem Abschnitt des Halbleitersubstrats auf der Seite der ersten Oberfläche vorgesehen und entlang der einen Richtung angeordnet. Die Basisbereiche sind erstrecken sich über den Hauptabschnitt, und ein außenumfangsseitiges Ende der Basisbereiche befindet sich am Außenumfangsabschnitt. Jeder der Basisbereiche weist einen Abschnitt auf der Seite der ersten Oberfläche auf, der zur ersten Oberfläche des Halbleitersubstrats benachbart ist. Die ersten Bereiche sind an dem Abschnitt eines Teils der Mehrzahl von Basisbereichen auf der Seite der ersten Oberfläche vorgesehen. Die ersten Bereiche besitzen eine Störstellendichte, die höher als eine Störstellendichte des Halbleitersubstrats ist. Die ersten Bereiche stellen einen Teil des vertikalen IGBT dar. Die Elektrode ist mit einem Teil der Basisbereiche der ersten Bereiche elektrisch gekoppelt. Die zweiten Bereiche und die dritten Bereiche sind an dem Abschnitt des Halbleitersubstrats auf der Seite der zweiten Oberfläche vorgesehen. Einige der zweiten Bereiche und einige der dritten Bereiche sind abwechselnd in der einen Richtung angeordnet, so dass sie zueinander benachbart sind. Die zweiten Bereiche stellen einen Teil des vertikalen IGBT dar. Die dritten Bereiche stellen einen Teil der vertikalen FWD dar. Die dritten Bereiche besitzen eine Störstellendichte, die höher als die Störstellendichte des Halbleitersubstrats ist.
  • Wenn sich der vertikale IGBT in einem Betriebszustand befindet, ist eine Mehrzahl von Kanälen des ersten Leitfähigkeitstyps derart in dem die Mehrzahl von ersten Bereichen aufweisenden Teil der Basisbereiche vorgesehen, dass einige der Kanäle jeweils zu einigen der ersten Bereiche benachbart sind. Die Basisbereiche weisen einen achten Bereich am Außenumfangsabschnitt auf. Der achte Bereich ist ein Bereich vom außenumfangsseitigen Ende der Basisbereiche bis zu einem vorgegebenen Abstand vom außenumfangsseitigen Ende und befindet sich innerhalb eines Bereichs zwischen dem außenumfangsseitigen Ende und einem der Kanäle, der dem außenumfangsseitigen Ende in der einen Richtung oder einer zu der einen Richtung und der Dickenrichtung des Halbleitersubstrats senkrechten Richtung am Nächsten ist. Einer der dritten Bereiche befindet sich am Außenumfangsabschnitt und ist dem achten Bereich entgegengesetzt. Der Abschnitt des Halbleitersubstrats auf der Seite der ersten Oberfläche weist ferner eine Mehrzahl von vierten Bereichen und einen neunten Bereich auf. Einige der vierten Bereiche sind jeweils einigen der dritten Bereiche entgegengesetzt. Jeder der vierten Bereiche befindet sich zwischen zwei benachbarten der Kanäle und weist einen Bereich der Basisbereiche auf, der mit der Elektrode elektrisch gekoppelt ist. Der neunte Bereich ist der Bereich zwischen dem außenumfangsseitigen Ende des Basisbereichs und dem einen der Kanäle, der dem außenumfangsseitigen Ende am Nächsten ist. Jeder der vierten Bereiche besitzt eine erste Breite in der einen Richtung. Der neunte Bereich besitzt eine zweite Breite zwischen dem außenumfangsseitigen Ende und dem einen der Kanäle, der dem außenumfangsseitigen Ende am Nächsten ist. Die zweite Breite ist größer als die halbe erste Breite.
  • Bei der Halbleitervorrichtung gemäß der zweiten Ausgestaltung der vorliegenden Erfindung kann die FWD gleichmäßig arbeiten, und ein Snapback der FWD kann verringert werden.
  • Weitere Aufgaben und Vorteile der vorliegenden Erfindung ergeben sich noch deutlicher aus der nachfolgenden detaillierten Beschreibung beispielhafter Ausführungsformen in Verbindung mit der beigefügten Zeichnung. Es zeigen:
  • 1 eine Querschnittansicht einer für eine Device-Simulation verwendeten Halbleitervorrichtung;
  • 2 ein Diagramm einer Beziehung zwischen einer Durchlassspannung Vf und einem Durchlassstrom ”If”;
  • 3 eine vergrößerte Ansicht der Halbleitervorrichtung zur Erläuterung eines Kanalabstands L1;
  • 4 ein Diagramm zur Veranschaulichung einer Beziehung zwischen dem Kanalabstand L1 und einer Snapback-Spannung ΔV;
  • 5 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 6 eine Querschnittansicht der Halbleitervorrichtung entlang der Linie VI-VI in 5;
  • 7 eine Draufsicht auf eine Anordnung von IGBT-Bereichen und FWD-Bereichen;
  • 8 eine Querschnittansicht einer Halbleitervorrichtung gemäß einer ersten Modifikation der ersten Ausführungsform;
  • 9 eine Querschnittansicht einer Halbleitervorrichtung gemäß einer zweiten Modifikation der ersten Ausführungsform;
  • 10 eine Querschnittansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 11 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
  • 12 ein Blockdiagramm einer Rückführungsschaltung, welche die in 11 dargestellte Halbleitervorrichtung aufweist;
  • 13 ein Diagramm einer Beziehung zwischen einer Potenzialdifferenz Vs zwischen zwei Enden eines Erfassungswiderstands, einem Diodenstromerfassungs-Schwellwert Vth1, einem Überstromerfassungs-Schwellwert Vth2, und einem Ausgang eines Rückführungsabschnitts;
  • 14 eine Querschnittansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
  • 15 eine Querschnittansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
  • 16 eine Querschnittansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
  • 17 eine Querschnittansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
  • 18 eine Querschnittansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
  • 19 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
  • 20 eine Querschnittansicht der Halbleitervorrichtung entlang der Linie XX-XX in 19; und
  • 21 eine Querschnittansicht der Halbleitervorrichtung entlang der Linie XXI-XXI in 19.
  • Vor einer Beschreibung von beispielhaften Ausführungsformen der vorliegenden Erfindung soll ein Prozess beschrieben werden, mit dem die vorliegende Erfindung von den Erfindern der vorliegenden Anmeldung geschaffen wurde.
  • Der Aufbau einer für eine Device-Simulation verwendeten Halbleitervorrichtung 100 wird unter Bezugnahme auf 1 beschrieben. Die Halbleitervorrichtung 100 weist ein Halbleitersubstrat 10 auf. Das Halbleitersubstrat 10 besitzt beispielsweise eine Dicke von 135 μm. Das Halbleitersubstrat 10 ist ein monokristallines Massensiliziumsubstrat vom n-Typ mit einer Störstellendichte von beispielsweise 1 × 1014 cm–3. Das Halbleitersubstrat 10 besitzt eine erste und eine zweite Oberfläche, die zueinander entgegengesetzt sind. An einem Abschnitt des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche sind p-Basisbereiche 11 vorgesehen. Die Basisbereiche 11 besitzen beispielsweise eine Tiefe von 4 μm und eine Störstellendichte von 2 × 1017 cm–3. Eine Mehrzahl von Gräben durchsetzt die Basisbereiche 11 bis in das Halbleitersubstrat 10 hinein. An einer inneren Wand der Gräben ist eine Isolierschicht (nicht gezeigt) vorgesehen. Die Gräben sind durch die Isolierschicht mit einem leitfähigen Material gefüllt. Das leitfähige Material umfasst z. B. Polysilizium mit einer Störstellendichte von beispielsweise 2 × 1020 cm–3. Die mit dem leitfähigen Material gefüllten Gräben bilden Gate-Elektroden 12. Die Gate-Elektroden 12 sind in vorgegebenen Abständen in einer ersten, zu einer Dickenrichtung des Halbleitersubstrats 10 (im Nachfolgenden: Dickenrichtung) senkrechten Richtung angeordnet. Jede der Gate-Elektroden 12 erstreckt sich in einer zweiten, zu der Dickenrichtung und der ersten Richtung senkrechten Richtung. D. h., die Basisbereiche 11 sind durch die streifenförmig vorgesehenen Gate-Elektroden 12 voneinander getrennt. Die Basisbereiche 11 weisen Basisbereiche 13–15 auf. Die Basisbereiche 13–15 sind in der ersten Richtung angeordnet und voneinander isoliert.
  • An einem Abschnitt jedes der Basisbereiche 13 auf der Seite der ersten Oberfläche sind Emitterbereiche 16 vom n-Typ und ein Basiskontaktbereich 17 vom p-Typ vorgesehen. Jeder der Emitterbereiche 16 kann als ein erster Bereich arbeiten und besitzt eine höhere Störstellendichte als das Halbleitersubstrat 10. Jeder der Emitterbereiche 16 ist zu einer Seitenwand einer der Gate-Elektroden 12, d. h. zur Isolierschicht in einem der Gräben, benachbart. Die Emitterbereiche 16 besitzen beispielsweise eine Tiefe von 0,5 μm und eine Störstellendichte von 2 × 1020 cm–3. Der Basiskontaktbereich 17 besitzt beispielsweise eine Tiefe von 1,0 μm und eine Störstellendichte von 2 × 1019 cm–3.
  • An einem Abschnitt jedes der Basisbereiche 14 auf der Seite der ersten Oberfläche sind keine Emitterbereiche 16 vorgesehen, während der Basiskontaktbereich 17 vorgesehen ist. An einem Abschnitt jedes der Basisbereiche 15 auf der Seite der ersten Oberfläche ist kein Bereich mit einer hohen Störstellendichte wie etwa die Emitterbereiche 16 und der Basiskontaktbereich 17 vorgesehen. Jeder der Basisbereiche 15 liegt in einem schwebenden Bereich und ist mit den Gate-Elektroden 12 und einer Emitterelektrode (nicht gezeigt) nicht elektrisch gekoppelt.
  • Die Emitterbereiche 16 und die Basiskontaktbereiche 17 sind mit der Emitterelektrode, die auch als Anodenelektrode arbeiten kann, elektrisch gekoppelt. Die Basisbereiche 13 stellen Kanäle zur Verfügung und stellen einen Teil des IGBT dar. Die Basisbereiche 14 stellen eine Anode zur Verfügung und stellen einen Teil einer FWD dar.
  • Gemäß der Darstellung in 1 sind an einem Abschnitt des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche IGBT-Bereiche 18 und FWD-Bereiche 19 in der ersten Richtung abwechselnd angeordnet. In jedem der IGBT-Bereiche 18 sind die Basisbereiche 13 und die Basisbereiche 15 in der ersten Richtung abwechselnd angeordnet, und die Basisbereiche 13 sind an beiden Enden des IGBT-Bereichs 18 vorgesehen. Die IGBT-Bereiche 18 stellen einen Teil des IGBT dar. Jeder der IGBT-Bereiche 18 kann als ein Zellenbereich des IGBT arbeiten. Jeder der FWD-Bereiche 19 weist die Basisbereiche 14 auf. Die FWD-Bereiche 19 stellen einen Teil der FWD dar. Jeder der FWD-Bereiche 19 kann als ein vierter Bereich arbeiten. Bei dem vorstehend beschriebenen Aufbau kann jeder der Basisbereiche 13 als ein fünfter Bereich arbeiten, jeder der Basisbereiche 14 kann als ein sechster Bereich arbeiten, und jeder der Basisbereiche 15 kann als ein siebter Bereich arbeiten.
  • An einem Abschnitt des Halbleitersubstrats 10 auf der Seite der zweiten Oberfläche sind Kollektorbereiche 20 vom p-Typ und Kathodenbereiche 21 vom n-Typ abwechselnd in der ersten Richtung angeordnet. Jeder der Kollektorbereiche 20 kann als ein zweiter Bereich arbeiten, und jeder der Kathodenbereiche 21 kann als ein dritter Bereich arbeiten. Jeder der Kollektorbereiche 20 ist zu einem entsprechenden der IGBT-Bereiche 18, welche die Basisbereiche 13 und die Basisbereiche 15 aufweisen, entgegengesetzt. Jeder der Kathodenbereiche 21 ist zu einem entsprechenden der FWD-Bereiche 19, welche die Basisbereiche 14 aufweisen, entgegengesetzt. Die Kollektorbereiche 20 und die Kathodenbereiche 21 sind mit einer Kollektorelektrode (nicht gezeigt), die auch als Kathodenelektrode arbeiten kann, elektrisch gekoppelt. Beispielhaft besitzen die Kollektorbereiche 20 und die Kathodenbereiche 21 jeweils eine Tiefe von 0,5 μm und eine Störstellendichte von 7 × 1017 cm–3.
  • Die Erfinder der vorliegenden Erfindung führten die Device-Simulation unter Verwendung der vorstehend beschriebenen Halbleitervorrichtung 100 durch. Als Ergebnis der Device-Simulation stellten die Erfinder fest, dass sich ein Betrieb der FWD in Durchlassrichtung in Abhängigkeit von einer Breite der FWD-Bereiche 19 in der ersten Richtung schwierig gestalten kann, wenn die Gate-Spannung auf 15 V eingestellt wird, um den IGBT aktivieren. Insbesondere fanden die Erfinder heraus, dass in einem kleinen Strombereich eines Durchlassstroms ”If” eine Durchlassspannung Vf örtlich ansteigen kann, d. h. dass ein Snapback auftreten kann, was in 2 durch eine durchgezogene Linie veranschaulicht ist. Das vorstehend beschriebene Problem ist spezifisch für eine RC-IGBT-Vorrichtung, die in einer Inverterschaltung verwendet wird und die einen IGBT und eine FWD aufweist, die nebeneinander betrieben werden. Wenn ein zackenförmiger Snapback in der Durchlassspannung Vf entsteht, kann die Inverterschaltung versagen. Außerdem kann die Durchlassspannung Vf aufgrund des Snapback ansteigen, und ein Gleichstromverlust kann sich erhöhen. Eine gestrichelte Linie in 2 zeigt einen Fall, in dem die Gate-Spannung 0 V beträgt.
  • Außerdem bestätigten die Erfinder durch die Device-Simulation, dass eine primäre Ursache für den Snapback eine Kanalbeeinflussung ist. Wenn die Gate-Spannung auf 15 V eingestellt wird, um den IGBT aktivieren, wird der Leitfähigkeitstyp eines Abschnitts der Basisbereiche 11 zum n-Typ invertiert, und Kanäle befinden sich benachbart zu den Emitterbereichen 16. In der RC-IGBT-Vorrichtung verringert sich in einem Bereich der Basisbereiche 11, der dazu ausgelegt ist, als eine Anode der FWD zu arbeiten, d. h. in den Basisbereichen 14 in der Halbleitervorrichtung 100 von 1, die Breite eines als Anode arbeitenden Abschnitts aufgrund der Kanäle, d. h. aufgrund des elektrischen Feldes der Gate-Elektroden 12. Somit wird die Injizierung von Löchern aus den Basisbereichen 14 in die Basisbereiche 11 erschwert, und ein Betrieb der FWD in Durchlassrichtung wird erschwert. Im Ergebnis entsteht in einem kleinen Strombereich von einigen wenigen bis einigen -zig Ampere ein Snapback in der Durchlassspannung Vf.
  • Daraufhin untersuchten die Erfinder eine Beziehung zwischen dem Snapback und einer Breite der FWD-Bereiche 19 – genau genommen einem Abstand L1 zwischen benachbarten Kanälen 22 in der ersten Richtung gemäß der Darstellung in 3 – mittels einer Device-Simulation. Bei dem in 3 veranschaulichten Aufbau ist ein Abstand zwischen Außenkanten von zweien der Gate-Elektroden 12, die sich beidseitig von zwei den FWD-Bereich 19 bildenden Basisbereichen 14 befinden, gleich dem Abstand L1 eingestellt. Wie in 4 dargestellt ist, wird gemäß der Device-Simulation eine Snapback-Spannung ΔV hoch, wenn eine Temperatur des Halbleitersubstrats 10 niedrig ist. Außerdem stellten die Erfinder fest, dass die Snapback-Spannung ΔV auf weniger als oder gleich 0,1 V beschränkt werden kann, wenn der Abstand L1 größer als oder gleich 170 μm ist. Die vorliegende Erfindung basiert auf dem vorstehend dargestellten Wissen. In 2 ist ein Simulationsresultat für einen Fall dargestellt, in dem der Kanalabstand L1 20 μm beträgt. In 4 geben eine durchgezogene Linie, eine gestrichelte Linie und eine gestrichpunktete Linie Simulationsresultate bei Temperaturen von –40°C, 25°C bzw. 150°C an. Wenn die Temperatur 150°C beträgt, wird an Messpunkten, bei denen der Kanalabstand L1 größer als oder gleich 40 μm ist, kein Snapback erfasst. Daher ist in 4 nur an zwei Messpunkten von weniger als 40 μm ein Simulationsresultat angegeben.
  • Erste Ausführungsform
  • Eine Halbleitervorrichtung 100 gemäß einer ersten Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf 5 bis 7 beschrieben.
  • Die Halbleitervorrichtung 100 weist ein Halbleitersubstrat 10 mit einer ersten und einer zweiten Oberfläche auf, die zueinander entgegengesetzt sind. Die Halbleitervorrichtung 100 weist einen vertikalen IGBT und eine vertikale FWD auf, die antiparallel miteinander gekoppelt sind. Der IGBT besitzt eine Mehrzahl von Gate- Elektroden 12, die zur ersten Oberfläche des Halbleitersubstrats 10 benachbart sind. Die Halbleitervorrichtung 100 kann beispielsweise als Leistungsschaltvorrichtung für ein EHV(Extra-High Voltage)-Invertermodul verwendet werden. In der nachfolgenden Beschreibung sind gleiche Bauelemente wie in 1 und 2 dargestellte Bauelemente mit den gleichen Bezugszeichen versehen. Außerdem ist die Dickenrichtung des Halbleitersubstrats als die Dickenrichtung bezeichnet, eine zur Dickenrichtung senkrechte Richtung ist als senkrechte Richtung bezeichnet, und eine Richtung in der senkrechten Richtung, entlang der die zweiten Bereiche und die dritten Bereiche abwechselnd angeordnet sind, ist als eine erste Richtung bezeichnet. In dem folgenden Beispiel besitzt der IGBT einen Leitfähigkeitstyp vom n-Typ, d. h. ein erster Leitfähigkeitstyp ist ein n-Typ, und ein zweiter Leitfähigkeitstyp ist ein p-Typ.
  • Gemäß der Darstellung in 5 weist das Halbleitersubstrat 10 einen Hauptabschnitt 30 und einen Außenumfangsabschnitt 50 auf. In der senkrechten Richtung besitzt der Außenumfangsabschnitt eine Ringform, welche den Hauptabschnitt 30 umgibt. Im Hauptabschnitt 30 sind der IGBT und zumindest ein Teil der FWD ausgebildet. Der Außenumfangsabschnitt 50 weist einen Abschnitt 51 auf, in dem einige Komponenten einschließlich einer Gate-Anschlussfläche (nicht gezeigt) ausgebildet sind, sowie einen Hochspannungsabschnitt 52, der den Hauptabschnitt 30 und den Abschnitt 51 umgibt. Der Hochspannungsabschnitt 52 ist dazu ausgelegt, eine hohe Durchbruchspannung sicher zu stellen. Bei der in 5 veranschaulichten Halbleitervorrichtung 100 sind die FWD wie auch der IGBT ausschließlich im Hauptabschnitt 30 ausgebildet.
  • Ein in 6 veranschaulichter Aufbau des Halbleitersubstrats 10 ist dem Aufbau des in 1 und 3 veranschaulichten Halbleitersubstrats 10 grundlegend ähnlich. Das in 6 veranschaulichte Halbleitersubstrat 10 unterscheidet sich jedoch von dem in den 1 und 3 veranschaulichten Halbleitersubstrat 10 darin, dass FWD-Bereiche 19a und FWD-Bereiche 19b, die in der ersten Richtung unterschiedliche Breiten besitzen, als die FWD-Bereiche 19 vorgesehen sind, und dass eine Feld-Stopp-Schicht 23 zwischen dem Halbleitersubstrat 10 und sowohl den Kollektorbereichen 20 als auch den Kathodenbereichen 21 vorgesehen ist.
  • Das Halbleitersubstrat 10 besteht aus einem monokristallinen Massensiliziumsubstrat vom n-Leitfähigkeitstyp. An einem Abschnitt des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche sind p-Basisbereiche 11 (p-Wanne) vorgesehen. Die Gate-Elektroden 12 erstrecken sich in einer zweiten, zur Dickenrichtung und zur ersten Richtung senkrechten Richtung, und sind in der ersten Richtung angeordnet. Die Basisbereiche 11 sind durch die Gate-Elektroden 12 voneinander getrennt. Die Basisbereiche 11 weisen Basisbereiche 13–15 auf. Die Basisbereiche 13–15 sind in der ersten Richtung angeordnet und elektrisch voneinander isoliert. Jede der Gate-Elektroden 12 ist mit einer gemeinsamen Signalleitung (nicht gezeigt) gekoppelt. Jede der Gate-Elektroden 12 empfängt ein Ansteuersignal mit einer vorgegebenen Spannung über die Signalleitung. Somit haben die Gate-Elektroden 12 ein gleiches elektrisches Potenzial. Die Gate-Elektroden 12 sind in gleichen Abständen in der ersten Richtung angeordnet, und die Breiten der Basisbereiche 13–15 in der ersten Richtung sind festgelegt.
  • Jeder der Basisbereiche 13 kann als ein fünfter Bereich arbeiten. An jedem der Basisbereiche 13 sind auf der Seite der ersten Oberfläche Emitterbereiche 16 vom n-Typ und ein Basiskontaktbereich 17 vom p-Typ vorgesehen. Jeder der Emitterbereiche 16 vom n-Typ besitzt eine höhere Störstellendichte als das Halbleitersubstrat 10. Jeder der Emitterbereiche 16 ist benachbart zu einer Seitenwand einer der Gate-Elektroden 12, d. h. einer Isolierschicht in einem der Gräben. Jeder der Basisbereiche 14 kann als ein sechster Bereich arbeiten. An jedem der Basisbereiche 14 ist auf der Seite der ersten Oberfläche der Basiskontaktbereich 17 vorgesehen, und die Emitterbereiche 16 sind nicht vorgesehen. Jeder der Basisbereiche 15 kann als ein siebter Bereich arbeiten. An keinem der Basisbereiche 15 sind auf der Seite der ersten Oberfläche Bereiche mit einer hohen Störstellendichte wie etwa die Emitterbereiche 16 und der Basiskontaktbereich 17 vorgesehen. Jeder der Basisbereiche 15 ist ein schwebender Bereich, der mit den Gate-Elektroden 12 und mit einer Emitterelektrode (nicht gezeigt) nicht elektrisch gekoppelt ist.
  • Die Emitterbereiche 16 und der Basiskontaktbereich 17 sind mit der Emitterelektrode, die auch als Anodenelektrode arbeiten kann, elektrisch gekoppelt. Die Basisbereiche 13 stellen Kanäle bereit und stellen einen Teil des IGBT dar. Die Basisbereiche 14 stellen eine Anode bereit und stellen einen Teil der FWD dar.
  • An einem Abschnitt des Halbleitersubstrats 10 auf der Seite der zweiten Oberfläche sind Kollektorbereiche r vom p-Typ und Kathodenbereiche 21 vom n-Typ vorgesehen. Jeder der Kollektorbereiche 20 kann als ein zweiter Bereich arbeiten, der einen Teil des IGBT darstellt. Jeder der Kathodenbereiche 21 kann als ein dritter Bereich arbeiten, der einen Teil der FWD darstellt. Jeder der Kathodenbereiche 21 besitzt eine höhere Störstellendichte als das Halbleitersubstrat 10. Die Kollektorbereiche 20 sind zu den Basisbereichen 13 und 15 entgegengesetzt, und die Kathodenbereiche 21 sind zu den Basisbereichen 14 entgegengesetzt. Die Kollektorbereiche 20 und die Kathodenbereiche 21 sind in der ersten Richtung abwechselnd so angeordnet, dass sie zumindest im Hauptabschnitt 30 zueinander benachbart sind.
  • An dem Abschnitt des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche ist jeder zwischen zwei benachbarten Kanälen 22 (s. 3) befindliche Bereich als der dritte Bereich zu dem Kathodenbereich 21 entgegengesetzt und weist mindestens einen Basisbereich auf, der mit der Emitterelektrode (nicht gezeigt) elektrisch gekoppelt ist und bei dem es sich um eine Einheit handelt, die als die FWD arbeiten kann, d. h. den vorstehend beschriebenen FWD-Bereich 19. Jeder der FWD-Bereiche 19 kann als der vierte Bereich arbeiten. Bei der vorliegenden Ausführungsform weist jeder der FWD-Bereiche 19 die Basisbereiche 14 auf, welche den Basiskontaktbereich 17 als deren Abschnitt auf der Seite der ersten Oberfläche als den mit der Emitterelektrode elektrisch gekoppelten Basisbereich aufweisen, und weist keine Basisbereiche 13 auf, die die Emitterbereiche 16 an ihrem Oberflächenabschnitt aufweisen. Genauer gesagt weist jeder der FWD-Bereiche 19 nur die Basisbereiche 14 als die Basisbereiche 11 auf.
  • Außerdem weist an dem Abschnitt des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche jeder zwischen zwei Kanälen 22 befindliche Bereich (s. 3) keine Basisbereiche 14 auf und weist die Basisbereiche 13 als eine Grenze mit dem FWD-Bereich 19 als eine Einheit auf, die als IGBT, d. h. als der vorstehend beschriebene IGBT-Bereich 18, arbeiten kann. Jeder der IGBT-Bereiche 18 kann als ein Zellenbereich des IGBT arbeiten. Bei der vorliegenden Ausführungsform sind die Basisbereiche 13 und die Basisbereiche 15 abwechselnd in der ersten Richtung vorgesehen, und die Basisbereiche 13 liegen an beiden Enden des IGBT-Bereichs 18 in der ersten Richtung.
  • Tatsächlich weist der IGBT die Gate-Elektroden 12 auf, die an beiden Enden der FWD-Bereiche 19 in der ersten Richtung oder an beiden Enden der IGBT-Bereiche 18 in der ersten Richtung liegen. Bei der vorliegenden Ausführungsform ist jedoch die Breite des zwischen den Kanälen 22 befindlichen Bereichs zum Kathodenbereich 21 entgegengesetzt und weist den Basisbereich auf, wie z. B. den Basisbereich 14 in 6, der typischerweise mit der Emitterelektrode elektrisch gekoppelt ist. Daher wird ein Bereich zwischen den Kanälen 22 als ein Einheitsbereich bezeichnet. Die Einheitsbereiche, welche die Basisbereiche 13 aufweisen, sind als die IGBT-Bereiche 18 definiert. Die Einheitsbereiche, welche die Basisbereiche 14 aufweisen, sind als die FWD-Bereiche 19 definiert.
  • Die IGBT-Bereiche 18 und die FWD-Bereiche 19 sind abwechselnd in der ersten Richtung vorgesehen. Bei der vorliegenden Ausführungsform ist eine Breite jedes der IGBT-Bereiche in der ersten Richtung gleichmäßig. Jeder der IGBT-Bereiche 18 weist zwei Basisbereiche 13 auf, die an beiden Enden jedes der IGBT-Bereiche 18 vorgesehen sind, sowie einen Basisbereich 15, der zwischen den beiden Basisbereichen 13 vorgesehen ist.
  • Die FWD-Bereiche 19 weisen nur die Basisbereiche 14 als die Basisbereiche 11 auf. Die FWD-Bereiche 19 weisen die FWD-Bereiche 19a und die FWD-Bereiche 19b auf. Die Breite jedes der FWD-Bereiche 19b in der ersten Richtung ist größer als die Breite jedes der FWD-Bereiche 19a in der ersten Richtung. Die Anzahl der FWD-Bereiche 19a ist größer als die Anzahl der FWD-Bereiche 19b. Jeder der FWD-Bereiche 19b kann als breiter Bereich arbeiten, und jeder der FWD-Bereiche 19a kann als schmaler Bereich arbeiten.
  • Die FWD-Bereiche 19a als die schmalen Bereiche nehmen den größten Teil der FWD-Bereiche 19 ein. Bei der vorliegenden Ausführungsform weisen alle FWD- Bereiche 19a jeweils einen Basisbereich 14 als die Basisbereiche 11 auf. Genauer gesagt sind in jedem der FWD-Bereiche 19a die Gate-Elektrode 12, der Basisbereich 14 und die Gate-Elektrode 12 in der ersten Richtung angeordnet.
  • Von einer Fläche der FWD-Bereiche 19 auf der Seite der ersten Oberfläche machen die FWD-Bereiche 19b einige wenige Prozent aus (z. B. 3% bis 5%). Beispielhaft weist jeder der FWD-Bereiche 19b zwei Basisbereiche 14 auf. Genauer gesagt sind in jedem der FWD-Bereiche 19b die Gate-Elektrode 12, der Basisbereich 14, die Gate-Elektrode 12, der Basisbereich 14 und die Gate-Elektrode 12 in der ersten Richtung vorgesehen.
  • Die Kathodenbereiche 21 weisen ferner Kathodenbereiche 21a und Kathodenbereiche 21b auf. Jeder der Kathodenbereiche 21b besitzt eine größere Breite als eine Breite jedes der Kathodenbereiche 21a in der ersten Richtung. Jeder der Kathodenbereiche 21b ist zu einem entsprechenden der FWD-Bereiche 19b entgegengesetzt. Jeder der Kathodenbereiche 21a ist zu einem entsprechenden der FWD-Bereiche 19a entgegengesetzt.
  • Wie in 6 gezeigt ist, ist bei der vorliegenden Ausführungsform die Breite jedes der FWD-Bereiche 19b als die breiten Bereiche, d. h. ein Abstand 12 zwischen inneren Enden von zwei Kanälen 22, die sich an beiden Enden jedes der FWD-Bereiche 19b befinden, basierend auf dem Ergebnis des Kanalabstands L1 eingestellt. Die Kanäle 22. sind in 6 nicht dargestellt; s. daher 3. Ferner ist bei der vorliegenden Ausführungsform ein Abstand zwischen äußeren Enden von zwei Gate-Elektroden 12, die eine Grabenstruktur besitzen und sich an beiden Enden jedes der FWD-Bereiche 19b in der ersten Richtung befinden, gleich dem Abstand 12.
  • Der Abstand 12 ist größer als ein Abstand zwischen zwei Kanälen 22, die sich an beiden Enden jedes der FWD-Bereiche 19a befinden. Der Abstand 12 ist größer als oder gleich 170 μm. Bei der vorliegenden Ausführungsform sind die Breiten der Basisbereiche 13–15 in der ersten Richtung gleich. Somit ist die Breite jedes der FWD-Bereiche 19a in etwa die halbe Breite jedes der FWD-Bereiche 19b. Insbesondere ist die Breite jedes der FWD-Bereiche 19b um die Breite eines Basisbereichs 14 und einer Gate-Elektrode 12 größer als die Breite jedes der FWD-Bereiche 19a.
  • Gemäß der Darstellung in 7 sind die IGBT-Bereiche 18 und die FWD-Bereiche 19, welche die FWD-Bereiche 19a und die FWD-Bereiche 19b aufweisen, abwechselnd in der ersten Richtung vorgesehen. Jeder der FWD-Bereiche 19b ist schmäler als jeder der IGBT-Bereiche 18 und ist breiter als jeder der FWD-Bereiche 19a. Die Anzahl der FWD-Bereiche 19a, welche die schmalen Bereiche darstellen, ist größer als die Anzahl der FWD-Bereiche 19b, welche die breiten Bereiche darstellen, und die FWD-Bereiche 19b nehmen den größten Teil der FWD-Bereiche 19 ein.
  • In der Dickenrichtung ist die Feld-Stopp-Schicht 23 vom n-Typ zwischen dem Halbleitersubstrat 10 und sowohl den Kollektorbereichen 20 als auch den Kathodenbereichen 21 vorgesehen, wie in 6 dargestellt ist. Die Feld-Stopp-Schicht 23 besitzt eine höhere Störstellendichte als das Halbleitersubstrat 10 und eine geringere Störstellendichte als die Emitterbereiche 16. Wenn bei der Halbleitervorrichtung 100, welche den IGBT mit den eine Grabenstruktur besitzenden Gate-Elektroden 12 aufweist, die Feld-Stopp-Schicht 23 zum Stoppen einer Verarmungsschicht vorgesehen ist, kann die Dicke des Halbleitersubstrats 10 (Halbleitervorrichtung 100) im Vergleich mit einer anderen Grabenstruktur wie z. B. einem Punch Through-Typ oder einem Non Punch Through-Typ verringert werden. In diesem Fall ist die Anzahl von überschüssigen Ladungsträgern gering, und die Breite eines neutralen Bereichs, in dem sich die Verarmungsschicht ausbreitet, ist gering. Somit kann ein Schaltverlust (Wechselstromverlust) des IGBT verringert werden.
  • Die Halbleitervorrichtung 100 kann mit einem bekannten Halbleiterprozess hergestellt werden. Auf eine Beschreibung eines Verfahrens zum Herstellen der Halbleitervorrichtung 100 wird daher verzichtet.
  • Ein beispielhafter Betrieb des in dem Halbleitersubstrat 10 ausgebildeten IGBT wird im Nachfolgenden beschrieben. Wenn eine vorgegebene Kollektorspannung zwischen die Emitterelektrode und die Kollektorelektrode angelegt wird und eine vorgegebene Gate-Spannung zwischen die Emitterelektrode und die Gate-Elektroden 12 angelegt wird, d. h. wenn ein Gate angeschaltet wird, werden in den Basisbereichen 13 Kanäle vom n-Typ bereit gestellt, welche die Emitterbereiche 16 auf der Seite der ersten Oberfläche aufweisen. Elektronen werden durch die Kanäle von der Emitterelektrode in das Halbleitersubstrat 10 eingeführt. Die eingeführten Elektronen spannen die Kollektorbereiche 20 und das Halbleitersubstrat 10 in Durchlassrichtung vor, wodurch Löcher aus den Kollektorbereichen 20 in das Halbleitersubstrat 10 eingeführt werden, ein Widerstand des Halbleitersubstrats 10 beträchtlich verringert wird, und eine Strombelastbarkeit des IGBT erhöht wird. In den Basisbereichen 11 arbeiten nur die Basisbereiche 13 mit den Emitterbereichen 16 auf der Seite der ersten Oberfläche als ein Teil des IGBT, während die Basisbereiche 14 und 15 nicht als ein Teil des IGBT arbeiten. Wenn die zwischen die Emitterelektrode und die Gate-Elektroden 12 angelegte Gate-Spannung auf 0 V oder eine Sperrspanung eingestellt wird, d. h. wenn das Gate abgeschaltet wird, kehren die zum n-Leitfähigkeitstyp invertierten Kanäle zum p-Leitfähigkeitstyp zurück, und die Einführung von Elektronen aus der Emitterelektrode endet. Mit beendeter Einführung von Elektronen endet auch die Einführung von Löchern aus den Kollektorbereichen 20. Im Halbleitersubstrat 10 gespeicherte Elektronen und Löcher können von der Emitterelektrode bzw. der Kollektorelektrode abgegeben werden oder können sich wieder vereinigen und verschwinden.
  • Ein beispielhafter Betrieb der im Halbleitersubstrat 10 ausgebildeten FWD wird im Nachfolgenden beschrieben. Gemäß der vorstehenden Beschreibung kann die Emitterelektrode auch als die Anodenelektrode arbeiten. Ein Teil des Basisbereichs, der mit der Emitterelektrode elektrisch gekoppelt ist, hauptsächlich die Basisbereiche 14 (die FWD-Bereiche 19), kann als ein Anodenbereich der FWD arbeiten. Wenn eine Anodenspannung (Vorspannung in Durchlassrichtung) zwischen die Emitterelektrode und das Halbleitersubstrat 10 angelegt wird und die Anodenspannung größer als ein Schwellwert wird, werden der Anodenbereich und das Halbleitersubstrat 10 in Durchlassrichtung vorgespannt, und die FWD wird leitend. Insbesondere wenn die Kollektorspannung an den IGBT angelegt wird, wird aufgrund einer in der Last L gespeicherten Energie die zwischen dem Anodenbereich und den Kathodenbereichen 21 vorgesehene FWD leitend, und ein elektrischer Strom fließt. Wenn eine Sperrspannung an die Emitterelektrode und das Halbleitersubstrat 10 angelegt wird, erweitert sich eine Verarmungsschicht vom Anodenbereich zum Halbleitersubstrat 10 hin. Hierdurch kann eine hohe Durchbruchspannung in Rückwärtsrichtung sicher gestellt werden.
  • Bei der vorliegenden Ausführungsform wird ein Teil der FWD-Bereiche 19 als die vierten Bereiche durch die FWD-Bereiche 19b als die breiten Bereiche vorgesehen, und der Großteil der FWD-Bereiche 19 wird durch die FWD-Bereiche 19a als die schmalen Bereiche vorgesehen. Mit anderen Worten, bei Paaren der an beiden Enden jedes der FWD-Bereiche 19 befindlichen Kanäle liegt zwischen einem Teil der Kanalpaare ein größerer Abstand in der ersten Richtung vor als bei dem weiteren Teil der Kanalpaare, und die Anzahl von Kanalpaaren mit einem kleineren gegenseitigen Abstand ist größer als die Anzahl von Kanalpaaren mit einem größeren gegenseitigen Abstand.
  • Ein Abstand zwischen dem Basisbereich 14 in jedem der FWD-Bereiche 19b und einem der zwei an beiden Enden jedes der FWD-Bereiche 19b befindlichen Kanäle ist größer als ein Abstand zwischen dem Basisbereich 14 in jedem der FWD-Bereiche 19a und einem der zwei an beiden Enden jedes der FWD-Bereiche 19a befindlichen Kanäle. Ein Snapback der Durchlassspannung Vf kann nur in einem kleinen Strombereich des Durchlassstrom ”If” entstehen. Somit kann der Snapback der Durchlassspannung Vf eingeschränkt werden, indem nur ein Teil der FWD-Bereiche 19 als FWD-Bereiche 19b mit einer großen Breite eingestellt wird.
  • Bei der vorliegenden Ausführungsform ist die Breite jedes der FWD-Bereiche 19b, d. h. der Abstand 12 zwischen den zwei an beiden Enden jedes der FWD-Bereiche 19 befindlichen Kanälen, auf größer als oder gleich 170 μm eingestellt. Somit kann ein Snapback in der Durchlassspannung Vf effektiv auf beispielsweise weniger als oder gleich 0,1 V beschränkt werden.
  • Die FWD-Bereiche 19a, deren Anzahl größer als die Anzahl der FWD-Bereiche 19b ist, sind als der schmale Bereich eingestellt. In einem weiten Strombereich arbeitet jeder der FWD-Bereiche 19a. Somit wird in dem Halbleitersubstrat 10 eine Stromverteilung während des Vorwärtsbetrieb der FWD vergleichmäßigt, und die Leistungsmerkmale der FWD können verbessert werden.
  • Daher kann bei der Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform in einem die RC-IGBT-Vorrichtung aufweisenden Aufbau die FWD gleichmäßig arbeiten, und ein Snapback der FWD kann beschränkt werden.
  • In der Halbleitervorrichtung 100 sind die Basisbereiche 11 durch die grabenförmigen Gate-Elektroden 12 in die Basisbereiche 13–15 unterteilt. Somit kann ein Verhältnis des IGBT und der FWD durch selektives Anordnen der Basisbereiche 13–15 frei eingestellt werden.
  • Jeder der IGBT-Bereiche 18 kann nur den Basisbereich 13 aufweisen, oder jeder der IGBT-Bereiche 18 kann einen Basisbereich 13 und einen Basisbereich 15 aufweisen, die sich in einem schwebenden Zustand befinden. Falls jeder der IGBT-Bereiche 18 den Basisbereich 15 aufweist, werden keine Ladungsträger durch den Basisbereich 15 gezogen, wenn die IGBT aktiviert ist. Somit können die Ladungsträger im Halbleitersubstrat 10 gespeichert werden. Daher kann eine Einschaltspannung des IGBT im Vergleich mit einem Fall, in dem jeder der IGBT-Bereiche 18 nur den Basisbereich 13 aufweist, verringert werden.
  • Bei der in 6 veranschaulichten Halbleitervorrichtung weist jeder der FWD-Bereiche 19b die zwei Basisbereiche 14 auf, die eine gleiche Breite besitzen. Die Anzahl der Basisbereiche 14 in jedem der FWD-Bereiche 19b ist jedoch nicht auf das vorstehend beschriebene Beispiel beschränkt. Beispielhaft kann die Anzahl der Basisbereiche 14 in jedem FWD-Bereich 19b drei oder mehr betragen.
  • Der FWD-Bereich 19b kann auch nur einen der Basisbereiche 14 mit einer großen Breite wie die Basisbereiche 11 aufweisen. In einem in 8 veranschaulichten Beispiel weist jeder der FWD-Bereiche 19a einen Basisbereich 14a auf, und jeder der FWD-Bereich 19b weist einen Basisbereich 14b auf. Der Basisbereich 14b ist in der ersten Richtung breiter als der Basisbereich 14a. In diesem Fall kann ein Abschnitt des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche, der als ein Teil der FWD (Anode) arbeitet, eine größere Fläche besitzen als in einem Fall, in dem der breite Bereich durch die Gate-Elektrode 12 durch eine Breite der Gate-Elektrode 12 unterteilt ist. Hierdurch kann die Durchlassspannung Vf der FWD verringert werden.
  • Bei der in 6 veranschaulichten Halbleitervorrichtung weist jeder der FWD-Bereiche 19 (19a, 19b) nur den Basisbereich 14 als die Basisbereiche 11 auf. Jeder der FWD-Bereiche 19 kann mit Ausnahme des Basisbereichs 13 einen weiteren Bereich zusätzlich zum Basisbereich 14 aufweisen. Beispielsweise kann jeder der FWD-Bereiche 19 auch den Basisbereich 14 und den Basisbereich 15 aufweisen.
  • Bei einem in 9 veranschaulichten Beispiel weist jeder der FWD-Bereiche 19b zwei Basisbereiche 15 und einen zwischen den zwei Basisbereichen 15 vorgesehenen Basisbereich 14 auf. D. h., in den Basisbereichen 11, die in jedem der FWD-Bereiche 19b enthalten sind, befindet sich jeder der Basisbereiche 15 an einer Grenze mit dem IGBT-Bereich 18. Insbesondere sind in jedem der FWD-Bereiche 19b die Gate-Elektrode 12, der Basisbereich 15, die Gate-Elektrode 12, der Basisbereich 14, die Gate-Elektrode 12, der Basisbereich 15 und die Gate-Elektrode 12 in der ersten Richtung angeordnet.
  • Gemäß der Darstellung in 6 und 8 kann sich der Betrag von Löchern, die während des Vorwärtsbetriebs der FWD in das Halbleitersubstrat 10 eingeführt werden, erhöhen, wenn jeder der FWD-Bereiche 19b nur die Basisbereiche 14 als die Basisbereiche 11 aufweist. Bei dem in 9 veranschaulichten Beispiel, bei dem jeder der FWD-Bereiche 19 ferner die Basisbereiche 15 als die Basisbereiche 11 aufweist, kann der Betrag von Löchern, die von jedem der FWD-Bereiche 19 in das Halbleitersubstrat 10 eingeführt werden, verringert werden. Somit kann der Betrag des Erholstroms Irr, der in der Gegenrichtung fließt, wenn die FWD von einem EIN-Zustand in einen AUS-Zustand geschaltet wird, verringert werden, und ein Schaltverlust und ein Wechselstromverlust können verringert werden.
  • Außerdem weist bei dem in 9 veranschaulichten Beispiel jeder der FWD-Bereiche 19b die Basisbereiche 15 in einem schwebenden Zustand als Grenzabschnitte in den Basisbereichen 11 zu den IGBT-Bereichen 18 auf. Somit kann ein Abstand zwischen dem Basisbereich 14, der als die Anode der FWD arbeiten kann, und den zwei an beiden Enden jedes der FWD-Bereiche 19b befindlichen Kanälen vergrößert werden. Daher kann ein Snapback der Durchlassspannung Vf effektiv beschränkt werden.
  • Bei dem in 9 veranschaulichten Beispiel sind die zu den IGBT-Bereichen 18 benachbart vorgesehenen Basisbereiche 11 die Basisbereiche 15. Der Basisbereich 14 kann ebenfalls benachbart zu dem IGBT-Bereich 18 vorgesehen sein. Jedoch in einem Bereich der Basisbereiche 11, der mit der Emitterelektrode gekoppelt ist, d. h. in einem Bereich, der den Basiskontaktbereich 17 auf der Seite der ersten Oberfläche aufweist, ist ein nahe bei den Kanälen liegender Teil anfällig für eine Beeinflussung durch die Kanäle. Somit sind bei dem in 9 veranschaulichten Beispiel die zum IGBT-Bereich 18 benachbarten Basisbereiche 11 die Basisbereiche 15 in einem schwebenden Zustand, und die als Anode der FWD arbeitenden Basisbereiche 14 sind vom IGBT-Bereich 18 beabstandet vorgesehen, um den Einfluss der Kanäle zu verringern. Um die Fläche der Anode der FWD zu vergrößern, kann auch keiner der FWD-Bereiche 19b den Basisbereich 15 aufweisen.
  • Zweite Ausführungsform
  • Eine Halbleitervorrichtung 100 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf 10 beschrieben. Eine in 10 dargestellte Querschnittansicht der Halbleitervorrichtung 100 entspricht einem Querschnitt entlang der Linie X-X in 5.
  • Da die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform mit der Halbleitervorrichtung gemäß der ersten Ausführungsform viele Abschnitte gemeinsam hat, wird auf eine Beschreibung der gemeinsamen Abschnitte verzichtet, und es werden hauptsächlich die unterschiedlichen Abschnitte beschrieben. In der nachfolgenden Beschreibung sind gleiche Bauelemente wie die für die erste Ausführungsform beschriebenen Bauelemente mit gleichen Bezugszeichen versehen.
  • Bei der vorliegenden Ausführungsform erstreckt sich eine Mehrzahl von Abschnitten in den in der ersten Richtung angeordneten Basisbereichen 11 vom Hauptabschnitt 30 des Halbleitersubstrats 10 bis zu einem Teil des Außenumfangsabschnitts 50, wie in 10 veranschaulicht ist. Ein Snapback der FWD kann unter Verwendung eines am Außenumfangsabschnitt 50 befindlichen Abschnitts des Basisbereichs 11 beschränkt werden.
  • Bei der in 10 veranschaulichten Halbleitervorrichtung 100 kann ein Aufbau des Hauptabschnitts 30 dem Aufbau des Hauptabschnitts 30 in der ersten Ausführungsform ähnlich sein. D. h., an dem Abschnitt des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche ist jeder der in der ersten Richtung zwischen zwei Kanälen 22 befindlichen FWD-Bereiche 19 entgegengesetzt zu einem der Kathodenbereiche 21 als den dritten Bereichen, und weist mindestens einen der Basisbereiche der Basisbereiche 11 (z. B. den Basisbereich 14) auf, die mit der Emitterelektrode elektrisch gekoppelt sind. Im Hauptabschnitt 30 sind nur die FWD-Bereiche 19a mit der geringen Breite als die FWD-Bereiche 19 vorgesehen. Im Hauptabschnitt 30 sind die IGBT-Bereiche 18 und die FWD-Bereiche 19a abwechselnd in der ersten Richtung an dem Abschnitt des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche vorgesehen.
  • In der ersten Richtung ist einer der IGBT-Bereiche 18 an einem Endabschnitt des Hauptabschnitts 30 vorgesehen, und ein außerhalb des einen der IGBT-Bereiche 18 befindlicher Abschnitt ist der Außenumfangsabschnitt 50. Eine Mehrzahl von Abschnitten in den Basisbereichen 11, die in der ersten Richtung angeordnet sind, erstreckt sich vom Hauptabschnitt 30 bis in den Außenumfangsabschnitt 50. Die Basisbereiche 11 weisen einen Endbereich 24 auf, und ein außenumfangsseitiges Ende 24a des Endbereichs 24 befindet sich im Außenumfangsabschnitt 50.
  • Der Endbereich 24 befindet sich zwischen dem außenumfangsseitigen Ende 24a und einem Kanal 22 (in 10 nicht gezeigt; s. 3), der dem außenumfangsseitigen Ende 24a am Nächsten liegt (im Nachfolgenden als ein äußerster Kanal 22 beschrieben), und ist mit der Emitterelektrode elektrisch gekoppelt. Der Endbereich 24 kann als ein achter Bereich arbeiten. An dem Abschnitt des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche stellt ein Bereich zwischen dem außenumfangsseitigen Ende 24a und dem äußersten Kanal 22 einen FWD-Bereich 19c bereit. Der FWD-Bereich 19c kann als ein neunter Bereich arbeiten.
  • Bei dem in 10 veranschaulichten Beispiel ist an dem im Außenumfangsabschnitt 50 befindlichen Abschnitt der Basisbereiche 11 der in einem schwebenden Zustand vorliegende Basisbereich 15 benachbart zu dem Basisbereich 13 im IGBT-Bereich 18 vorgesehen. Der Basisbereich 15 ist zwischen zwei Gate-Elektroden 12 vorgesehen. Die außerhalb des Basisbereichs 15 befindliche Gate-Elektrode 12, d. h. die Gate-Elektrode 12, die sich an einer Seite des Basisbereichs 15 befindet, der entgegengesetzt zu der zwischen dem Basisbereich 13 und dem Basisbereich 15 befindlichen Gate-Elektrode 12 liegt, ist die äußerste Gate-Elektrode 12 von den Gate-Elektroden 12. Zwischen der äußersten Gate-Elektrode 12 und dem außenumfangsseitigen Ende 24a der Basisbereiche 11 ist der Endbereich 24 vorgesehen. Der Endbereich 24 weist den Basiskontaktbereich 17 auf seiner Seite auf der ersten Oberfläche auf und ist mit der Emitterelektrode (nicht gezeigt) elektrisch gekoppelt.
  • Im Außenumfangsabschnitt 50 ist ein Kathodenbereich 21c, der als der dritte Bereich arbeiten kann, am Abschnitt des Halbleitersubstrats 10 auf der Seite der zweiten Oberfläche so vorgesehen, dass er dem Endbereich 24 als der achte Bereich entspricht. Bei dem in 10 veranschaulichten Beispiel ist der Kathodenbereich 21c unmittelbar unter dem Endbereich 24 vorgesehen. Auf diese Weise weist der FWD-Bereich 19c den Endbereich 24 auf, der dem Kathodenbereichen 21c entspricht und als die Anode arbeiten kann.
  • Eine Breite des FWD-Bereichs 19c in der ersten Richtung, d. h. ein Abstand 13 zwischen dem außenumfangsseitigen Ende 24a der Basisbereiche 11 und dem äußersten Kanal 22, ist größer als die halbe Breite jedes der FWD-Bereiche 19a als die vierten Bereiche. Insbesondere ist der Abstand 13 größer als oder gleich 85 μm.
  • An einem Abschnitt des Außenumfangsabschnitts 50, an dem die Basisbereiche 11 nicht vorgesehen sind, sind Schutzringe 52a vom p-Typ an dem Abschnitt des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche so vorgesehen, dass sie den Hauptabschnitt 30 und den Abschnitt 51 umgeben (s. 5). Die Schutzringe 52a sind im Hochspannungsabschnitt 52 enthalten.
  • Gemäß der vorstehenden Beschreibung ist bei der in 10 veranschaulichten Halbleitervorrichtung 100 der FWD-Bereich 19c zwischen dem außenumfangsseitigen Ende 24a der Basisbereiche 11 und dem äußersten Kanal 22 vorgesehen. Der FWD-Bereich 19c weist den Endbereich 24 auf. Die Breite des FWD-Bereichs 19c ist größer als die halbe Breite jedes der FWD-Bereiche 19a, welche den Basisbereich 14 aufweisen, der als die Anode arbeiten kann.
  • Wenn der vorstehend beschriebene Aufbau in der ersten Richtung um das außenumfangsseitige Ende 24a der Basisbereiche 11 spiegelbildlich vorliegt, ist der Basisbereich 13 nicht zwischen dem äußersten Kanal 22 und einer spiegelbildlichen Entsprechung des äußersten Kanals 22 vorgesehen. Zwischen dem äußersten Kanal 22 und der spiegelbildlichen Entsprechung des äußersten Kanals 22 sind der mit dem Basiskontaktbereich 17 gekoppelte Endbereich 24, eine spiegelbildliche Entsprechung des Endbereichs 24, der Basisbereich 15 in einem schwebenden Zustand, die Gate-Elektroden 12 und spiegelbildliche Entsprechungen des Basisbereichs 15 und der Gate-Elektroden 12 vorhanden. Die Summe aus dem Abstand L3 und einem Abstand L3 in einem spiegelbildlichen Aufbau, d. h. 2 × L3, ist gleich dem für die erste Ausführungsform beschriebenen Abstand L2. Somit kann ein Snapback der Durchlassspannung Vf beschränkt werden.
  • Insbesondere ist der Abstand L3 bei der vorliegenden Ausführungsform auf größer als oder gleich 85 μm eingestellt. Gemäß der vorstehenden Beschreibung ist die Summe aus dem Abstand L3 und dem Abstand L3 bei dem spiegelbildlichen Aufbau gleich dem Abstand L2. Somit kann ein Snapback der Durchlassspannung Vf ähnlich wie bei der ersten Ausführungsform effektiv beschränkt werden, z. B. auf weniger als oder gleich 0,1 V.
  • In dem Hauptabschnitt 30 sind die IGBT-Bereiche 18 und die FWD-Bereiche 19a abwechselnd vorgesehen, und die Kollektorbereiche 20 und die Kathodenbereiche 21 sind abwechselnd vorgesehen. Somit können der IGBT und die FWD gleichmäßig arbeiten. Insbesondere arbeitet in einem großen Bereich des elektrischen Stroms jeder der FWD-Bereiche 19a, die den Großteil der FWD-Bereiche 19 ausmachen. Somit wird in dem Halbleitersubstrat 10 eine Stromverteilung während des Vorwärtsbetriebs der FWD vergleichmäßigt, und die Leistungsmerkmale der FWD können verbessert werden.
  • Daher kann auch bei der Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform in einem Aufbau, welcher die RC-IGBT-Vorrichtung aufweist, die FWD gleichmäßig arbeiten, und ein Snapback der FWD kann beschränkt werden.
  • Bei dem in 10 veranschaulichten Beispiel weist der FWD-Bereich 19c den Endbereich 24 und den Basisbereich 15 als die Basisbereiche 11 auf. In den Basisbereichen 11 zum Erstellen des FWD-Bereichs 19c befindet sich der Basisbereich 15 am Grenzbereich mit dem IGBT-Bereich 18. Somit kann der Betrag von Löchern, die vom FWD-Bereich 19c in das Halbleitersubstrat 10 eingeführt werden, auf ähnliche Weise wie bei der in 9 veranschaulichten Halbleitervorrichtung 100 verringert werden. Daher kann der Betrag des Erholstroms Irr, der in der Gegenrichtung fließt, wenn die FWD von einem EIN-Zustand in einen AUS-Zustand geschaltet wird, verringert werden, und ein Schaltverlust und ein Wechselstromverlust können verringert werden.
  • Da der FWD-Bereich 19c den Basisbereich 15 in einem schwebenden Zustand als den Grenzbereich in den Basisbereichen 11 zum IGBT-Bereich 18 aufweist, ist der Endbereich 24, der als die Anode der FWD arbeiten kann, vom Kanal 22 beabstandet. Hierdurch kann ein Snapback der Durchlassspannung Vf effektiv beschränkt werden.
  • Bei einigen Beispielen kann der Endbereich 24 auch ein Grenzbereich in den Basisbereichen 11 zum IGBT-Bereich 18 sein. Jedoch in einem Abschnitt der mit der Emitterelektrode gekoppelten Basisbereiche 11, d. h. in einem Abschnitt, der den Basiskontaktbereich 17 auf der Seite der ersten Oberfläche aufweist, ist ein nahe bei dem Kanal 22 liegender Teil anfällig für eine Beeinflussung durch den Kanal 22. Somit ist bei dem in 10 veranschaulichten Beispiel der Basisbereich 15 in einem schwebenden Zustand benachbart zum IGBT-Bereich 18 vorgesehen, und der Endbereich 24, der als die Anode arbeiten kann, ist vom IGBT-Bereich 18 beabstandet, um die Beeinflussung durch den Kanal 22 zu reduzieren. Die FWD-Bereiche 19c können den Basisbereich 15 nicht aufweisen, um die Fläche der Anode der FWD zu vergrößern.
  • An dem Abschnitt des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche als die FWD-Bereiche 19, die abwechselnd mit den IGBT-Bereichen 18 vorgesehen sind, können zusätzlich zu den FWD-Bereichen 19a mit einer geringen Breite, welche den Großteil der FWD-Bereiche 19 ausmachen, auch die FWD-Bereiche 19b und die FWD-Bereiche 19c vorgesehen sein. D. h., der in 6 veranschaulichte Aufbau kann als der Aufbau des Hauptabschnitts 30 angewendet werden. Auch in diesem Fall kann die Breite des FWD-Bereichs 19c größer als oder gleich der halben Breite jedes der FWD-Bereiche 19a sein.
  • Dritte Ausführungsform
  • Eine Halbleitervorrichtung 100 gemäß einer dritten Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die 11 bis 13 beschrieben.
  • Da die Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform mit der Halbleitervorrichtung 100 gemäß der ersten Ausführungsform bzw. der Halbleitervorrichtung 100 gemäß der zweiten Ausführungsform viele Abschnitte gemeinsam hat, wird auf eine Beschreibung der gemeinsamen Abschnitte verzichtet, und es werden hauptsächlich die unterschiedlichen Abschnitte beschrieben. In der nachfolgenden Beschreibung sind gleiche Bauelemente wie die für die erste Ausführungsform und die zweite Ausführungsform beschriebenen Bauelemente mit gleichen Bezugszeichen versehen.
  • Bei der in 11 veranschaulichten Halbleitervorrichtung 100 weist der Abschnitt 51 im Außenumfangsabschnitt 50 einen Erfassungsabschnitt 51a auf. Ein Abschnitt, in dem der IGBT und die FWD vorgesehen sind, wird als aktiver Vorrichtungsabschnitt bezeichnet. Der aktive Vorrichtungsabschnitt besitzt eine erste Fläche entlang der ersten Oberfläche des Halbleitersubstrats 10. Der Erfassungsabschnitt 51a besitzt eine zweite Fläche entlang der ersten Oberfläche des Halbleitersubstrats 10. Die erste Fläche ist größer als die zweite Fläche. Ein Aufbau der Halbleitervorrichtung 100 mit Ausnahme des Abschnitts 51 kann dem Aufbau der Halbleitervorrichtung 100 gemäß der ersten Ausführungsform oder dem Aufbau der Halbleitervorrichtung 100 gemäß der zweiten Ausführungsform ähnlich sein. Die Halbleitervorrichtung 100 weist einen IGBT 25 und eine FWD 26 auf. Im Erfassungsabschnitt 51a ist ein Erfassungselement vorgesehen. In dem Erfassungselement fließt elektrischer Strom proportional zu dem in der FWD 26 fließenden elektrischen Strom. Die Halbleitervorrichtung 100 ist basierend auf einem Erfassungsresultat des Erfassungselements rückkopplungsgesteuert, so dass die Eingabe des Ansteuersignals an die Gate-Elektrode 12 des IGBT-Elements unterbrochen wird, wenn die FWD 26 arbeitet, und das Ansteuersignal an die Gate-Elektrode 12 eingegeben wird, wenn die FWD 26 nicht arbeitet.
  • Bei der in 11 veranschaulichten Halbleitervorrichtung 100 sind ein FWD-Erfassungselement 53 und ein IGBT-Erfassungselement 54 separat voneinander im Erfassungsabschnitt 51a vorgesehen. Das FWD-Erfassungselement 53 besitzt einen ähnlichen Aufbau wie die FWD 26, und ein elektrischer Strom fließt im FWD-Erfassungselement 53 proportional zu dem in der FWD 26 fließenden elektrischen Strom. Das IGBT-Erfassungselement 54 besitzt einen ähnlichen Aufbau wie der IGBT 25, und ein elektrischer Strom fließt im IGBT-Erfassungselement proportional zu dem im IGBT 25 fließenden elektrischen Strom. Beispielsweise besitzt das FWD-Erfassungselement 53 ca. 1/1000 der Fläche der FWD 26, und das IGBT-Erfassungselement 54 besitzt ca. 1/1000 der Fläche des IGBT 25. Der Aufbau des FWD-Erfassungselements 53 und des IGBT-Erfassungselements 54 ist in der US 2009/057832 A (entspr. JP-A-2009-099690 ) durch einen der Erfinder beschrieben. Daher wird auf eine detaillierte Beschreibung des Aufbau des FWD-Erfassungselements 53 und des IGBT-Erfassungselements 54 verzichtet.
  • Im Abschnitt 51 weist die Halbleitervorrichtung 100 ferner eine Gate-Anschlussfläche 55 zum Eingeben eines Ansteuersignals an die Gate-Elektrode 12, eine Emitter-Erfassungsanschlussfläche 56, eine mit einem Emitterbereich des IGBT-Erfassungselements 54 gekoppelte IGBT-Erfassungsanschlussfläche 57, und eine mit einem Anodenbereich des FWD-Erfassungselements 53 gekoppelte FWD-Erfassungsanschlussfläche 58 auf.
  • Als Nächstes wird eine Rückführungsschaltung eines Gate-Ansteuersignals beschrieben, welche die Halbleitervorrichtung 100 aufweist. Die Rückführungsschaltung ist als Teil einer Inverterschaltung, d. h. ein oberer Arm oder ein unterer Arm, ausgeführt. Der Aufbau der Rückführungsschaltung kann demjenigen einer Rückführungsschaltung, die in der JP-Patentanmeldung No. 2007-229959 und JP-A-2009-099690 durch einen der Erfinder beschrieben wurde, ähnlich sein. In einer in 12 veranschaulichten Rückführungsschaltung teilen sich das FWD-Erfassungselement 53 und die IGBT-Erfassungselement 54 einen Erfassungswiderstand 102.
  • Gemäß der Darstellung in 12 weist die Rückführungsschaltung die in 11 veranschaulichte Halbleitervorrichtung 100, eine UND-Schaltung 101, den Erfassungswiderstand 102, einen Rückführungsabschnitt 103 und einen Gate-Widerstand 104 auf.
  • Die UND-Schaltung 101 ist eine logische Schaltung, die ein Signal auf einem hohen Pegel ausgibt, wenn alle an die UND-Schaltung 101 eingegebenen Signale auf einem hohen Pegel liegen. Die UND-Schaltung 101 empfängt ein PWM-Gate-Signal, das einem Ansteuersignal entspricht, zum Ansteuern des IGBT 25 und des IGBT-Erfassungselements 54 in der Halbleitervorrichtung 100, und einen Signalausgang vom Rückführungsabschnitt 103. Beispielsweise erzeugt eine PWM-Signalerzeugungsschaltung das PWM-Gate-Signal, und das PWM-Gate-Signal wird an einen Eingangsanschluss der UND-Schaltung 101 eingegeben.
  • Die UND-Schaltung 101 ist mit der Gate-Anschlussfläche 55 in der Halbleitervorrichtung 100 über den Gate-Widerstand 104 elektrisch gekoppelt. Die Gate-Spannung am IGBT 25 und das IGBT-Erfassungselement 54 werden basierend auf dem von der UND-Schaltung 101 über den Gate-Widerstand 104 gelieferten PWM- Gate-Signal gesteuert. Wenn beispielsweise das PWM-Gate-Signal, das die UND-Schaltung 101 durchläuft, auf dem hohen Pegel liegt, wird der IGBT 25 angeschaltet. Wenn das PWM-Gate-Signal, das die UND-Schaltung 101 durchläuft, auf dem niedrigen Pegel liegt, wird der IGBT 25 abgeschaltet. Wenn das PWM-Gate-Signal die UND-Schaltung 101 nicht durchläuft, werden der IGBT 25 und das IGBT-Erfassungselement 54 nicht angesteuert.
  • Ein Kollektor des IGBT 25 ist beispielsweise mit einer Last und einer Leistungsquelle gekoppelt, und ein Versorgungsstrom fließt zwischen dem Kollektor und dem Emitter des IGBT 25. Eine Kollektorelektrode des IGBT-Erfassungselements 54 und eine Kollektorelektrode des IGBT 25 werden durch eine gemeinsame Elektrode bereit gestellt. Ein Emitterbereich des IGBT-Erfassungselements 54 ist mit einem Ende des Erfassungswiderstands 102 über die IGBT-Erfassungsanschlussfläche 57 gekoppelt. Ein weiteres Ende des Erfassungswiderstands 102 ist mit dem Emitterbereich 16 des IGBT 25 über die Emitter-Erfassungsanschlussfläche 56 gekoppelt. Somit fließt ein Erfassungsstrom vom Emitterbereich des IGBT-Erfassungselements 54 in den Erfassungswiderstand 102. Der Erfassungsstrom ist proportional zu dem Versorgungsstrom, der in den IGBT 25 fließt. Eine Potenzialdifferenz Vs zwischen den zwei Enden des Erfassungswiderstands 102 wird an den Rückführungsabschnitt 103 rückgeführt.
  • Der Rückführungsabschnitt 103 weist beispielsweise einen Betriebsverstärker auf. Der Rückführungsabschnitt 103 bestimmt, ob elektrischer Strom in die FWD 26 fließt und ob elektrischer Strom in den IGBT 25 fließt. Daraufhin gestattet oder unterbricht der Rückführungsabschnitt 103 den Durchgang des PWM-Gate-Signaleingangs in die UND-Schaltung 101 basierend auf den bestimmten Ergebnissen. Der Rückführungsabschnitt 103 besitzt einen ersten Schwellwert Vth1 und einen zweiten Schwellwert Vth2. Der erste Schwellwert Vth1 wird für eine Bestimmung verwendet, ob elektrischer Strom in die FWD 26 fließt. Der zweite Schwellwert Vth2 wird für eine Bestimmung verwendet, ob ein Überstrom in den IGBT 25 fließt. Bei dem vorliegenden Beispiel sind der erste Schwellwert Vth1 und der zweite Schwellwert Vth2 Spannungswerte.
  • Wenn der IGBT 25 auf normale Weise angesteuert wird und kein elektrischer Strom in die FWD 26 fließt, fließt ein elektrischer Strom vom IGBT-Erfassungselement 54 zum Erfassungswiderstand 102. Wenn somit ein elektrisches Potenzial am Emitterbereich 16 des IGBT 25 als Grundlage eingestellt ist, wird die Potenzialdifferenz Vs zwischen den zwei Enden des Erfassungswiderstands 102 zu einem positiven Wert. Wenn ein elektrischer Strom in die FWD 26 fließt, fließt ein elektrischer Strom vom Erfassungswiderstand 102 zum FWD-Erfassungselement 53. Wenn somit ein elektrisches Potenzial am Emitterbereich 16 des IGBT 25 als Grundlage eingestellt ist, wird die Potenzialdifferenz Vs zwischen den zwei Enden des Erfassungswiderstands 102 zu einem negativen Wert. Daher wird der erste Schwellwert Vth1 für eine Erfassung, ob elektrischer Strom in die FWD 26 fließt, als ein vorgegebener negativer Wert eingestellt. Wenn ein Überstrom in den IGBT 25 fließt, nimmt der Betrag des Erfassungsstroms, der vom IGBT-Erfassungselement 54 zum Erfassungswiderstand 102 fließt, zu. D. h., die Potenzialdifferenz Vs zwischen den zwei Enden des Erfassungswiderstands 102 nimmt im positiven Bereich zu. Somit wird der zweite Schwellwert Vth2 als ein vorgegebener positiver Wert eingestellt.
  • Wenn der Rückführungsabschnitt 103 den IGBT 25 ansteuert, gibt der Rückführungsabschnitt 103 ein Steuersignal aus, um den Durchgang des PWM-Gate-Signaleingangs in die UND-Schaltung 101 zuzulassen. Außerdem empfängt der Rückführungsabschnitt 103 die Potenzialdifferenz Vs zwischen den zwei Enden des Erfassungswiderstands 102. Wenn die Potenzialdifferenz Vs kleiner als der erste Schwellwert Vth1 ist, oder wenn die Potenzialdifferenz Vs größer als der zweite Schwellwert Vth2 ist, gibt der Rückführungsabschnitt 103 ein Signal aus, um den Durchgang des PWM-Gate-Signaleingangs in die UND-Schaltung 101 zu unterbinden.
  • Im normalen Betrieb erzeugt eine externe Schaltung wie etwa eine PWM-Signalerzeugungsschaltung das PWM-Gate-Signal zum Ansteuern des IGBT 25 und des IGBT-Erfassungselements 54, und das PWM-Gate-Signal wird an die UND-Schaltung 101 eingegeben. In diesem Fall ist die FWD 26 abgeschaltet, und es fließt kein elektrischer Strom in das FWD-Erfassungselement 53. Somit ist das elektrische Potenzial am Ende des Erfassungswiderstands 102, der mit dem Emitterbereich des IGBT-Erfassungselements 54 über die IGBT-Erfassungsanschlussfläche 57 gekoppelt ist, höher als am Ende des Erfassungswiderstands 102, das mit dem Emitterbereich 16 des IGBT 25 über die Emitter-Erfassungsanschlussfläche 56 gekoppelt ist. Die Potenzialdifferenz Vs zwischen den zwei Enden des Erfassungswiderstands 102 wird zu einem Potenzialwert.
  • Da die Potenzialdifferenz Vs gemäß der Darstellung in 13 größer als der erste Schwellwert Vth1 ist, der auf den vorgegebenen negativen Wert eingestellt ist, bestimmt der Rückführungsabschnitt 103, dass kein elektrischer Strom in die FWD 26 fließt. Somit liegt das Ausgangssignal des Rückführungsabschnitts 103 auf einem hohen Pegel. Wenn das PWM-Gate-Signal auf einem hohen Pegel und das Ausgangssignal des Rückführungsabschnitts 103 auf einem hohen Pegel an die UND-Schaltung 101 eingegeben werden, wird der Durchgang des PWM-Gate-Signals durch die UND-Schaltung 101 zugelassen. Das PWM-Gate-Signal wird an die Gate-Elektroden des IGBT 25 und das IGBT-Erfassungselement 54 über den Gate-Widerstand 104 eingegeben, wodurch der IGBT 25 und das IGBT-Erfassungselement 54 angeschaltet werden. Wenn der IGBT 25 und das IGBT-Erfassungselement 54 angesteuert werden, fließt elektrischer Strom zu einer Last, die mit der Kollektorelektrode oder Emitterelektrode des IGBT 25 gekoppelt ist.
  • Wenn elektrischer Strom in die FWD 26 fließt, ist das elektrische Potenzial des über die Emitter-Erfassungsanschlussfläche 56 mit dem Anodenbereich der FWD 26 gekoppelten Endes des Erfassungswiderstands 102 höher als das elektrische Potenzial des über die FWD-Erfassungsanschlussfläche 58 mit dem Anodenbereich der FWD-Erfassungselementes 53 gekoppelten Endes des Erfassungswiderstands 102. D. h., die Potenzialdifferenz Vs zwischen den zwei Enden des Erfassungswiderstands 102 wird zu einem negativen Wert.
  • Falls die Potenzialdifferenz Vs kleiner als der erste Schwellwert ist, bestimmt der Rückführungsabschnitt 103 daher, dass ein elektrischer Strom an die FWD 26 fließt. Der Rückführungsabschnitt 103 gibt ein Signal an die UND-Schaltung 101 aus, um den Durchgang des PWM-Gate-Signaleingangs in die UND-Schaltung 101 zu unterbinden.
  • Da das Signal zum Ansteuern des IGBT 25 von der UND-Schaltung 101 nicht eingegeben wird, wird der IGBT 25 abgeschaltet, d. h. ein Gate-Signal wird zu Null. Daher arbeitet der IGBT 25 nicht während des Vorwärtsbetriebs der FWD 26.
  • Wenn ein Überstrom in den IGBT 25 fließt, erhöht sich der Betrag des Erfassungsstroms, der vom IGBT-Erfassungselement 54 zum Erfassungswiderstand 102 fließt, proportional zum Überstrom. Die Potenzialdifferenz Vs zwischen den zwei Enden des Erfassungswiderstands Vs wird höher als die Potenzialdifferenz Vs in einem Fall, in dem der IGBT 25 normal arbeitet.
  • Wenn somit die Potenzialdifferenz Vs gemäß der Darstellung in 13 über dem zweiten Schwellwert Vth2 liegt, bestimmt der Rückführungsabschnitt 103, dass ein Überstrom in den IGBT 25 fließt, und gibt ein Signal an die UND-Schaltung 101 aus, um den Durchgang des PWM-Gate-Signaleingangs in die UND-Schaltung 101 zu unterbinden.
  • Da das Signal zum Ansteuern des IGBT 25 von der UND-Schaltung 101 nicht eingegeben wird, endet der Betrieb des IGBT 25. Somit kann eine Beschädigung des IGBT 25 durch einen Überstrom unterbunden werden.
  • Die in 11 veranschaulichte Halbleitervorrichtung 100 weist das FWD-Erfassungselement 53 auf, und ein elektrischer Strom fließt in die FWD-Erfassungselement 53 proportional zu dem elektrischen Strom, der in die FWD 26 fließt. Basierend auf einem Erfassungsresultat der FWD-Erfassungselement 53 wird das Ansteuersignal nicht an die Gate-Elektrode 12 des IGBT 25 eingegeben, wenn die FWD 26 arbeitet. Wenn die FWD 26 hingegen nicht arbeitet, wird das Ansteuersignal an die Gate-Elektrode 12 des IGBT 25 eingegeben. Der IGBT 25 und die FWD 26 können jeweils einen Aufbau besitzen, der dem für die erste Ausführungsform oder die zweite Ausführungsform beschriebenen ähnlich ist. Hierdurch kann ein Snapback der Durchlassspannung Vf der FWD 26 beschränkt werden, und die Linearität der FWD 26 kann verbessert werden.
  • Gemäß der vorstehenden Beschreibung fließt ein elektrischer Strom in das FWD-Erfassungselement 53 proportional zu dem elektrischen Strom, der in die FWD 26 fließt. Hierdurch kann auch die Linearität des FWD-Erfassungselements 53 verbessert werden. Daher kann der Eingang des PWM-Gate-Signals (Ansteuersignals) an die Gate-Elektrode 12 mit einem hohen Maß an Genauigkeit auf der Grundlage des Erfassungsresultats der FWD-Erfassungselement 53 gesteuert werden. Jede der Halbleitervorrichtungen 100 gemäß den vorstehend beschriebenen Ausführungsformen kann auf geeignete Weise für eine Rückführungsschaltung verwendet werden, in der eine Rückführungssteuerung unter Verwendung eines Erfassungselements durchgeführt wird, welches das FWD-Erfassungselement 53 aufweist.
  • Bei der in 11 veranschaulichten Halbleitervorrichtung sind das FWD-Erfassungselement 53 und das IGBT-Erfassungselement 54 separat im Erfassungsabschnitt 51a im Halbleitersubstrat 10 vorgesehen: Bei einigen Beispielen kann ein Erfassungselement zum Erfassen sowohl des in den IGBT 25 fließenden elektrischen Stroms als auch des in die FWD 26 fließenden elektrischen Stroms vorgesehen werden.
  • Bei der in 11 veranschaulichten Halbleitervorrichtung 100 weist die Halbleitervorrichtung 100 das IGBT-Erfassungselement 54 und das FWD-Erfassungselement 53 als Erfassungselemente auf. Bei einigen Beispielen weist die Halbleitervorrichtung 100 zumindest das FWD-Erfassungselement 53 als ein Erfassungselement auf.
  • Bei der in 11 veranschaulichten Rückführungsschaltung teilen sich das IGBT-Erfassungselement 54 und das FWD-Erfassungselement 53 den Erfassungswiderstand 102. Bei einigen Beispielen können das IGBT-Erfassungselement 54 und das FWD-Erfassungselement 53 separate Erfassungswiderstände besitzen.
  • Bei der in 11 veranschaulichten Rückführungsschaltung ist der Erfassungswiderstand 102 mit der Emitterseite des IGBT-Erfassungselements 54 und der Anodenseite des FWD-Erfassungselements 53 gekoppelt. Bei einigen Beispielen kann ein Erfassungswiderstand mit der Kollektorseite des IGBT-Erfassungselements 54 gekoppelt sein, und ein Erfassungswiderstand kann mit der Kathodenseite des FWD-Erfassungselements 53 gekoppelt sein.
  • Bei der in 11 veranschaulichten Halbleitervorrichtung 100 sind die mit dem Emitterbereich des IGBT-Erfassungselements 54 gekoppelte IGBT-Erfassungsanschlussfläche 57 und die FWD-Erfassungsanschlussfläche 58 separat vorgesehen. Bei einigen Beispielen können die IGBT-Erfassungsanschlussfläche 57 und die FWD-Erfassungsanschlussfläche 58 durch eine Erfassungsanschlussfläche vorgesehen sein.
  • Weitere Ausführungsformen
  • Obgleich die vorliegende Erfindung in Verbindung mit ihren beispielhaften Ausführungsformen unter Bezugnahme auf die beigefügte Zeichnung vollständig beschrieben wurde, ist anzumerken, dass verschiedene Änderungen und Modifikationen für den Fachmann ersichtlich sein dürften.
  • Bei den vorstehend beschriebenen Ausführungsformen sind die Basisbereiche 14 und der Endbereich 24 über die Basiskontaktbereiche 17 mit der Emitterelektrode elektrisch gekoppelt. Bei den in 14 und 15 veranschaulichten Halbleitervorrichtungen sind eine Mehrzahl von Grabenkontaktbereichen 27 als Kontaktbereiche mit der Emitterelektrode vorgesehen. Jeder der Grabenkontaktbereiche 27 ist ausgebildet durch Vorsehen eines Grabens in den Basisbereichen 11 von der ersten Oberfläche des Halbleitersubstrats 10 bis zu einer Tiefe, die über einem Boden der Basisbereiche 11 liegt, und Füllen des Grabens mit einem leitfähigen Material wie etwa Wolfram. Die Grabenkontaktbereiche 27 durchsetzen den vorstehend beschriebenen Bereich vom p-Leitfähigkeitstyp. Der andere Aufbau der Halbleitervorrichtung, der in 14 und 15 veranschaulicht ist, kann dem in 6 veranschaulichten der Halbleitervorrichtung 100 bzw. dem in 10 veranschaulichten der Halbleitervorrichtung 100 ähnlich sein. Die Grabenkontaktbereiche 27 können durch einen bekannten Prozess ausgebildet werden.
  • Falls die Gräben zum Ausbilden der Grabenkontaktbereiche 27 vorgesehen sind, werden ein Teil der Basiskontaktbereiche 17 in den Basisbereichen 14 und der Endbereich 24, d. h. ein Teil der Basisbereiche 11 mit einer hohen Störstellendichte, entfernt. Somit ist im Vergleich mit einem Fall, in dem die Grabenkontaktbereiche 27 nicht vorgesehen sind, der Betrag von Löchern, die von den Basiskontaktbereichen 17 in den Basisbereichen 14 und dem Endbereich 24 auf das Halbleitersubstrat 10 hin eingeleitet werden, verringert. Hierdurch kann der Betrag eines Erholstroms Irr, der in der Gegenrichtung fließt, wenn die FWD von einem EIN-Zustand in einen AUS-Zustand geschaltet wird, verringert werden, und ein Schaltverlust und ein Wechselstromverlust können verringert werden. Bei den in 14 und 15 veranschaulichten Beispielen sind die Grabenkontaktbereiche 27 in den Basisbereichen 14 als die breiten Bereiche und der Endbereich 24 zum Beschränken eines Snapback vorgesehen. In den breiten Bereichen erhöht sich der Betrag an Löchern, die während des Vorwärtsbetriebs der FWD in das Halbleitersubstrat 10 eingeleitet werden, im Vergleich mit einem Fall, in dem die breiten Bereiche nicht vorgesehen sind. Wenn also die Grabenkontaktbereiche 27 in den breiten Bereichen vorgesehen sind, kann der Betrag an Löchern, die in das Halbleitersubstrat 10 eingeleitet werden, beschränkt werden. Bei den in 14 und 15 veranschaulichten Beispielen sind die Grabenkontaktbereiche 27 auch in den Basisbereichen 14 ausgebildet, welche die schmalen Bereiche bereit stellen. Die Grabenkontaktbereiche 27 können auch nur in den Basisbereichen 14 ausgebildet sein, welche die breiten Bereiche und den Endbereich 24 bereit stellen.
  • Eine ”Short Lifetime”-Schicht kann an einem zu einer Grenze des Halbleitersubstrats 10 und der Basisbereiche 11 benachbarten Abschnitt ausgebildet werden, z. B. mittels Bestrahlung mit Elektronenstrahl oder Heliumlinie. In diesem Fall kann eine Ladungsträgerdichte unter den Basisbereichen 11 verringert werden. Somit kann während des Vorwärtsbetriebs der FWD eine Ladungsträgerdichte in einem Abschnitt, der zu den als der Anodenbereich arbeitende Bereichen benachbart ist, verringert werden, wodurch der Betrag des Erholstroms Irr und ein Schaltverlust verringert werden können.
  • Bei jeder der vorstehend beschriebenen Ausführungsformen weist die Halbleitervorrichtung 100 eine Feld-Stopp-Schicht 23 auf. Bei einigen Beispielen kann die Halbleitervorrichtung 100 ohne die Feld-Stopp-Schicht 23 vorliegen.
  • Bei jeder der vorstehend beschriebenen Ausführungsformen ist der erste Leitfähigkeitstyp der n-Leitfähigkeitstyp, und der zweite Leitfähigkeitstyp ist der p-Leitfähigkeitstyp. Als Alternative kann der erste Leitfähigkeitstyp der p-Leitfähigkeitstyp und der zweite Leitfähigkeitstyp der n-Leitfähigkeitstyp sein. D. h., die Halbleitervorrichtung 100 gemäß jeder der vorstehend beschriebenen Ausführungsformen kann auch einen p-Kanal-IGBT aufweisen.
  • Bei den vorstehend beschriebenen Ausführungsformen wird jeder der Basisbereiche 14 mit dem Basiskontaktbereich 17 und ohne den Emitterbereich 16 als der vierte Bereich verwendet. D. h., die Basisbereiche 14 stellen die FWD-Bereiche 19 in den Basisbereichen 11 bereit. Bei einem in 16 veranschaulichten Beispiel sind die Basisbereiche 13 kontinuierlich entlang der ersten Richtung im Hauptabschnitt 30 vorgesehen, und die Basisbereiche 13 können als eine Anode der FWD arbeiten. Die Basisbereiche 13 weisen schmale Basisbereiche 13a und breite Basisbereiche 13b auf. Die Mehrzahl der Basisbereiche 13 sind schmale Basisbereiche 13a, und die Anzahl der breiten Basisbereiche 13b ist geringer als die Anzahl der schmalen Basisbereiche 13a. In jedem der Basisbereiche 13 kann ein Abschnitt zwischen den Kanälen 22 als der FWD-Bereich 19 als der vierte Bereich arbeiten. Jeder der schmalen Basisbereiche 13a stellt den FWD-Bereich 19a bereit, und jeder der breiten Basisbereiche 13b stellt die FWD-Bereiche 19b bereit. Ein Abstand 14 zwischen inneren Enden von zwei Kanälen 22, die an beiden Enden des breiten Basisbereichs 13b in der ersten Richtung liegen, ist größer als oder gleich 170 μm. Daher kann auch bei dem in 16 veranschaulichten Beispiel mit einem Aufbau, der die RC-IGBT-Vorrichtung aufweist, die FWD gleichmäßig arbeiten, und ein Snapback der FWD kann beschränkt werden.
  • Bei den vorstehend beschriebenen Ausführungsformen weist die IGBT die Gate-Elektroden 12 mit einer Grabenstruktur auf. Bei einigen Beispielen kann eine IGBT Gate-Elektroden 12 mit einer planaren Struktur aufweisen. Beispielhaft sind bei einem in 17 veranschaulichten Beispiel p-Wannen als Basisbereiche 11 an einem Abschnitt eines Halbleitersubstrats 10 auf der Seite der ersten Oberfläche vorgesehen. Jeder der Basisbereiche 11 erstreckt sich entlang der zweiten Richtung, die zur Dickenrichtung und zur ersten Richtung senkrecht ist. Die Basisbereiche 11 sind in der ersten Richtung so vorgesehen, dass sie voneinander beabstandet sind. Ein Oberflächenabschnitt jedes der Basisbereiche 11, zwei Emitterbereiche 16 und ein Basiskontaktbereich 17 sind vorgesehen. Der Basiskontaktbereich 17 liegt zwischen den zwei Emitterbereichen 16 in der ersten Richtung. An dem Abschnitt des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche sind Gate-Elektroden 12 mit einer planaren Struktur durch eine Isolierschicht (nicht gezeigt) vorgesehen. Jede der Gate-Elektroden 12 überbrückt zwei Emitterbereiche 16 in den benachbarten Basisbereichen 11. Die Basisbereiche 11 weisen Basisbereiche 11a und Basisbereiche 11b auf. Eine Breite jedes der Basisbereiche 11b ist größer als eine Breite jedes der Basisbereiche 11a. Jeder der Basisbereiche 11b kann als ein breiter Bereich arbeiten, und jeder der Basisbereiche 11a kann als ein schmaler Bereich arbeiten. Die Mehrzahl der Basisbereiche 11 sind die Basisbereiche 11a, und die Anzahl der Basisbereiche 11b ist geringer als die Anzahl der Basisbereiche 11a.
  • In den Basisbereichen 11a und 11b können Abschnitte zwischen den Kanälen 22 als vierte Bereiche arbeiten. Jeder der Basisbereiche 11b mit der großen Breite stellt den FWD-Bereich 19b bereit, und jeder der Basisbereiche 11a mit der geringen Breite stellt den FWD-Bereich 19a bereit. In jedem der Basisbereiche 11b sind die Kanäle 22 benachbart zu den Emitterbereichen 16 vorgesehen, und ein Abstand 15 zwischen inneren Enden der Kanäle 22 ist größer als oder gleich 170 μm. Auch bei dem in 17 veranschaulichten Beispiel kann bei einem Aufbau, der die RC-IGBT-Vorrichtung aufweist, die FWD gleichmäßig arbeiten, und ein Snapback der FWD kann beschränkt werden.
  • Bei dem in 17 veranschaulichten Beispiel kann ein Teil der Basisbereiche 11, der die Emitterbereiche 16 aufweist, als eine Anode arbeiten. D. h., bei dem in 16 veranschaulichten Aufbau ist die Struktur der Gate-Elektroden 12 zu der planaren Struktur verändert. Bei einem in 18 veranschaulichten Beispiel weist eine Halbleitervorrichtung bestimmte Bereiche auf, die als eine Anode arbeiten. Mit anderen Worten ist die Struktur der Gate-Elektroden 12 bei dem veranschaulichten Aufbau in 6 zur planaren Struktur verändert. Ferner sind bei dem in 18 veranschaulichten Beispiel p-Wannen als Basisbereiche 11 an einem Abschnitt eines Halbleitersubstrats 10 auf der Seite der ersten Oberfläche vorgesehen. Jeder der Basisbereiche 11 erstreckt sich entlang der zweiten, zur Dickenrichtung und zur ersten Richtung senkrechten Richtung. Die Basisbereiche 11 sind in der ersten Richtung so vorgesehen, dass sie voneinander separat sind. Die Basisbereiche 11 weisen Basisbereiche 11a, 11c, und 11d auf. Jeder der Basisbereiche 11a weist zwei Emitterbereiche 16 und einen Basiskontaktbereich 17 an einem Abschnitt auf seiner Seite auf der ersten Oberfläche auf. Der Basiskontaktbereich 17 befindet sich zwischen den zwei Emitterbereichen 16. In jedem der Basisbereiche 11c und 11d ist nur der Basiskontaktbereich 17 vorgesehen. Die Basisbereiche 11a stellen IGBT-Bereiche 18 bereit, und die Basisbereiche 11c und 11d stellen FWD-Bereiche 19 bereit. Die IGBT-Bereiche 18 und die FWD-Bereiche 19 sind abwechselnd in der ersten Richtung angeordnet. Die Gate-Elektroden 12 sind so ausgebildet, dass sie die benachbarten Basisbereiche 11 überbrücken. Eine Breite jedes der Basisbereiche 11c ist geringer als eine Breite der Basisbereiche 11d. Die Mehrzahl der Basisbereiche 11b und 11c, die nur die Basiskontaktbereiche 17 aufweisen, sind die Basisbereiche 11c, und die Anzahl der Basisbereiche 11d ist geringer als die Anzahl von Basisbereichen 11c. Jeder der Basisbereiche 11c kann als ein schmaler Bereich arbeiten, und jeder der Basisbereiche 11d kann als ein breiter Bereich arbeiten. Eine Breite 16 zwischen beidseitig von jedem der Basisbereiche 11d befindlichen Kanälen ist größer als oder gleich 170 μm. Auch bei dem in 18 veranschaulichten Beispiel kann bei einem Aufbau, der die RC-IGBT-Vorrichtung aufweist, die FWD gleichmäßig arbeiten, und ein Snapback der FWD kann beschränkt werden. Bei den in 17 und 18 veranschaulichten Beispielen weist keine der Halbleitervorrichtungen eine Feld-Stopp-Schicht 23 auf. Jede der Halbleitervorrichtungen kann auch eine Feld-Stopp-Schicht 23 aufweisen.
  • Bei der in 18 veranschaulichten Halbleitervorrichtung 100 ist die Breite jedes der Basisbereiche 11d, die in den FWD-Bereichen 19b als die breiten Bereiche enthalten sind, so eingestellt, dass sie größer als die Breite jedes der Basisbereiche 11c, die in den FWD-Bereichen 19a als die schmalen Bereiche enthalten sind, und die Breite jedes der in den IGBT-Bereichen 18 enthaltenen Basisbereiche 11a ist. Es ist erforderlich, dass der Bereich der Basisbereiche 11, der als die Anode arbeiten kann, von dem am Nächsten zu dem Bereich liegenden Kanal 22 beabstandet ist. Selbst wenn die Breite jedes der Basisbereiche 11d gleich der Breite jedes der Basisbereiche 11a oder der Breite jedes der Basisbereiche 11c ist, können die FWD-Bereiche 19 daher durch Steuern der Abstände zwischen den Basisbereichen 11a und den Basisbereichen 11d breite Bereiche sein.
  • Bei der in 10 veranschaulichten Halbleitervorrichtung 100 sind eine Mehrzahl von Basisbereichen 11 entlang der ersten Richtung bis in den Außenumfangsabschnitt 50 angeordnet. Der Endbereich 24, der als der achte Bereich arbeiten kann, ist zwischen dem außenumfangsseitigen Ende 24a der Basisbereiche 11 und dem äußersten Kanal 22 vorgesehen. An dem Abschnitt des Halbleitersubstrats 10 auf der Seite der zweiten Oberfläche ist der Kathodenbereich 21c so vorgesehen, dass er zum Endbereich 24 entgegengesetzt ist. Der FWD-Bereich 19c weist den Endbereich 24 auf und ist zwischen dem außenumfangsseitigen Ende 24a der Basisbereiche 11 und dem äußersten Kanal 22 vorgesehen. Der FWD-Bereich 19c kann als der neunte Bereich arbeiten. Die Breite des FWD-Bereichs 19c in der ersten Richtung ist so eingestellt, dass sie größer als oder gleich der halben Breite jedes FWD-Bereichs 19a in der ersten Richtung im Hauptabschnitt 30 ist. Ein Aufbau eines im Außenumfangsabschnitt 50 ausgebildeten FWD zum Einschränken eines Snapback ist nicht auf das vorstehend beschriebene Beispiel beschränkt.
  • Eine Halbleitervorrichtung 100 gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf 19 bis 21 beschrieben. Ein Bereich der in 19 veranschaulichten Halbleitervorrichtung 100 entspricht einem Bereich XIX in der in 5 veranschaulichten Halbleitervorrichtung 100. Bei der in den 19 bis 21 veranschaulichten Halbleitervorrichtung 100 sind die Gate-Elektroden 12, die jeweils eine rechteckige Schleifenform besitzen, in der ersten Richtung vorgesehen, und die Basisbereiche 11 (p-Wanne) sind durch die Gate-Elektroden 12 in der ersten Richtung unterteilt.
  • In den zu den Kollektorbereichen 20 (nicht gezeigt) entgegengesetzten Basisbereichen 11 sind von den Gate-Elektroden 12 umgebene Abschnitte die Basisbereiche 15 in einem schwebenden Zustand, und Abschnitte zwischen benachbarten Gate-Elektroden 12 sind die Basisbereiche 13, die jeweils die Emitterbereiche 16 und den Basiskontaktbereich 17 aufweisen. In den IGBT-Bereichen 18 sind die Basisbereiche 13 und die Basisbereiche 15 abwechselnd in der ersten Richtung angeordnet, und die Basisbereiche 13 sind an beiden Enden jedes der IGBT-Bereiche 18 in der ersten Richtung vorgesehen.
  • Alle Basisbereiche 11 (die von den Gate-Elektroden 12 umgebenen Basisbereiche 11 und die zwischen benachbarten Gate-Elektroden 12 liegenden Basisbereiche 11), die zu den Kathodenbereichen 21a entgegengesetzt sind, sind die Basisbereiche 14, die jeweils den Basiskontaktbereich 17 an ihrem Abschnitt auf der Seite der ersten Oberfläche aufweisen. An dem Abschnitt des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche sind die Bereiche zwischen benachbarten Kanälen (nicht gezeigt), welche die Basisbereiche 14 aufweisen, die FWD-Bereiche 19a.
  • An dem Abschnitt des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche erstrecken sich die Basisbereiche 11 in den Außenumfangsabschnitt 50, und ein Endbereich 24 vom p-Leitfähigkeitstyp ist vorgesehen. Der Endbereich 24 ist mit den zwischen den benachbarten Kanälen 12 liegenden Basisbereichen 11, d. h. den Basisbereichen 13 und einem Teil der Basisbereiche 14, elektrisch gekoppelt und integriert. Jeder der Basiskontaktbereiche 17 erstreckt sich in der zweiten, zur ersten Richtung senkrechten Richtung bis in den Außenumfangsabschnitt 50. Die Basiskontaktbereiche 17, die an dem Abschnitt auf der Seite der ersten Oberfläche der Basisbereiche 11 vorgesehen sind, welche zwischen den benachbarten Gate-Elektroden 12 liegen, arbeiten auch als die Basiskontaktbereiche 17 des Endbereichs 24. Bei dem in 19 bis 21 veranschaulichten Beispiel weist der FWD-Bereich 19c als der neunte Bereich nur den Endbereich 24 als den achten Bereich auf.
  • Die Breite des FWD-Bereichs 19c in der ersten Richtung, d. h. der Abstand 13 zwischen dem außenumfangsseitigen Ende 24a der Basisbereiche 11 und einem am Nächsten zum außenumfangsseitigen Ende 24a gelegenen Kanal, ist größer als eine halbe Breite 17 jedes der FWD-Bereiche 19a in der ersten Richtung. Außerdem ist der Abstand 13 größer als oder gleich 85 μm.
  • Ferner kann bei dem vorliegenden Aufbau der Endbereich 24, der mit der Emitterelektrode elektrisch gekoppelt ist und im Außenumfangsabschnitt 50 liegt, als eine FWD arbeiten, wobei der Kathodenbereich 21c – ähnlich wie bei dem Endbereich 24 und dem Kathodenbereich 21c gemäß der Darstellung in 10 – zum Endbereich 24 entgegengesetzt ist. Hierdurch kann ein Snapback der FWD verringert werden. Jeder der FWD-Bereiche 19a kann als ein schmaler Bereich arbeiten. Durch das Vorsehen der FWD-Bereiche 19a kann eine Stromverteilung im Halbleitersubstrat 10 während des Vorwärtsbetriebs der FWD vergleichmäßigt werden, und die Leistungsmerkmale der FWD können verbessert werden. D. h., bei einem Aufbau, der den IGBT und die FWD im Halbleitersubstrat 10 aufweist, kann die FWD gleichmäßig arbeiten, und ein Snapback der FWD kann beschränkt werden.
  • Bei der in 19 bis 21 veranschaulichten Halbleitervorrichtung 100 weisen die FWD-Bereiche 19a nur die Basisbereiche 14 als die Basisbereiche 11 auf. Aufbauten der IGBT-Bereiche 18 und der FWD-Bereiche 19a sind jedoch nicht auf das vorstehend beschriebene Beispiel beschränkt. Beispielsweise können die FWD-Bereiche 19a die Basisbereiche 14 und die Basisbereiche 15 aufweisen. Die Anzahlen von Basisbereichen 11, welche jeweils die IGBT-Bereiche 18 und die FWD-Bereiche 19a verwirklichen, sind nicht auf das vorstehend beschriebene Beispiel beschränkt. Der Basiskontaktbereich 17 für den Endbereich 24 kann auch separat von den im Hauptabschnitt 30 vorgesehenen Basiskontaktbereichen 17 vorgesehen sein.
  • Bei jeder der Halbleitervorrichtungen 100 gemäß den vorstehend beschriebenen Ausführungsformen sind die Gate-Elektroden 12 in der ersten Richtung in vorgegebenen Abständen in einem Streifenmuster vorgesehen, so dass sie die Basisbereiche 11 unterteilen. Eine Anordnung der Gate-Elektroden 12 ist nicht auf die vorstehend beschriebenen Beispiele beschränkt. Die Gate-Elektroden 12 können eine jegliche Form besitzen, solange die Gate-Elektroden 12 in der ersten Richtung in vorgegebenen Abständen vorgesehen sind. Beispielsweise kann eine planare Form jeder der Gate-Elektroden 12 eine polygonale Form wie etwa ein Quadrat oder Sechseck oder eine Kreisform sein.
  • Bei jeder der vorstehend beschriebenen Ausführungsformen befinden sich die Grenzen der Kollektorbereiche 20 und der Kathodenbereiche 21a und 21b unmittelbar unter den an den Enden der FWD-Bereiche 19a und 19b befindlichen Gate-Elektroden 12. Die Positionen der Grenzen der Kollektorbereiche 20 und der Kathodenbereiche 21a und 21b sind jedoch nicht auf das vorstehend beschriebene Beispiel beschränkt. Im Hauptabschnitt 30 des Halbleitersubstrats 10 auf der Seite der ersten Oberfläche sind die FWD-Bereiche 19a und 19b als die vierten Bereiche solche Bereiche, die zwischen den benachbarten Kanälen 22 liegen, zu den Kathodenbereichen 21a und 21b entgegengesetzt sind, und zumindest den mit der Emitterelektrode elektrisch gekoppelten Basisbereich 14 aufweisen. Somit können sich die Kathodenbereiche 21a und 21b auch unmittelbar unter den Basisbereichen 11 befinden, die an den Enden der IGBT-Bereiche 18 liegen. In einem Fall, in dem fünf Basisbereiche 11 zwischen den benachbarten Kanälen 22 vorgesehen sind, können sich die Kollektorbereiche 20 unter den Basisbereichen 11 befinden, die an beiden Enden liegen, und die Kathodenbereiche 21a und 21b können sich unter den Basisbereichen 11 (Basisbereichen 14) befinden, die zwischen den Basisbereichen 11 an beiden Enden vorgesehen sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 2005/0017290 A [0002, 0005]
    • - JP 2005-57235 A [0002]
    • - US 2008/0048295 A [0002, 0005]
    • - JP 2008-53648 A [0002]
    • - US 2009/057832 A [0107]
    • - JP 2009-099690 A [0107, 0109]
    • - JP 2007-229959 [0109]

Claims (16)

  1. Halbleitervorrichtung (100) mit einem vertikalen Bipolartransistor mit isoliertem Gate (IGBT) und einer vertikalen Freilaufdiode in einem Halbleitersubstrat (10) eines ersten Leitfähigkeitstyps, wobei das Halbleitersubstrat (10) eine erste Oberfläche und eine zweite Oberfläche besitzt, die zueinander entgegengesetzt sind, der vertikale IGBT und die vertikale Freilaufdiode antiparallel miteinander gekoppelt sind, der vertikale IGBT eine zur ersten Oberfläche des Halbleitersubstrats (10) benachbarte Gate-Elektrode aufweist, das Halbleitersubstrat (10) einen Abschnitt auf der Seite der ersten Oberfläche besitzt, der zur ersten Oberfläche benachbart ist, sowie einen Abschnitt auf der Seite der zweiten Oberfläche, der zur zweiten Oberfläche benachbart ist, wobei die Halbleitervorrichtung (100) folgendes aufweist: eine Mehrzahl von Basisbereichen (11) eines zweiten Leitfähigkeitstyps, die an dem Abschnitt des Halbleitersubstrats (10) auf der Seite der ersten Oberfläche vorgesehen sind, wobei die Mehrzahl von Basisbereichen (11) entlang einer zu einer Dickenrichtung des Halbleitersubstrats (10) senkrechten Richtung angeordnet ist, und jeder der Mehrzahl von Basisbereichen (11) einen Abschnitt auf der Seite der ersten Oberfläche aufweist, der zur ersten Oberfläche des Halbleitersubstrats (10) benachbart ist; eine Mehrzahl von ersten Bereichen (16) des ersten Leitfähigkeitstyps, die an dem Abschnitt eines Teils der Mehrzahl von Basisbereichen (11) auf der Seite der ersten Oberfläche vorgesehen sind, wobei die Mehrzahl von ersten Bereichen (16) eine Störstellendichte besitzt, die höher als eine Störstellendichte des Halbleitersubstrats (10) ist, und die Mehrzahl von ersten Bereichen (16) einen Teil des vertikalen IGBT darstellt; eine Elektrode, die mit einem Teil der Mehrzahl von Basisbereichen (11) und der Mehrzahl von ersten Bereichen (16) elektrisch gekoppelt ist; und eine Mehrzahl von zweiten Bereichen (20) des zweiten Leitfähigkeitstyps und eine Mehrzahl von dritten Bereichen (21) des ersten Leitfähigkeitstyps, die an dem Abschnitt des Halbleitersubstrats (10) auf der Seite der zweiten Oberfläche vorgesehen sind, wobei einige der Mehrzahl von zweiten Bereichen (20) und einige der Mehrzahl von dritten Bereichen (21) abwechselnd in der einen Richtung angeordnet sind, so dass sie zueinander benachbart sind, die Mehrzahl von zweiten Bereichen (20) einen Teil des vertikalen IGBT darstellt, die Mehrzahl von dritten Bereichen (21) einen Teil der vertikalen Freilaufdiode darstellt, und die Mehrzahl von dritten Bereichen (21) eine Störstellendichte besitzt, die höher als die Störstellendichte des Halbleitersubstrats (10) ist, wobei: wenn sich der vertikale IGBT in einem Betriebszustand befindet, eine Mehrzahl von Kanälen (22) des ersten Leitfähigkeitstyps derart in dem die Mehrzahl von ersten Bereichen (16) aufweisenden Teil der Mehrzahl von Basisbereichen (11) vorgesehen ist, dass einige der Mehrzahl von Kanälen (22) jeweils zu einigen der Mehrzahl von ersten Bereichen (16) benachbart sind; der Abschnitt des Halbleitersubstrats (10) auf der Seite der ersten Oberfläche eine Mehrzahl von vierten Bereichen (19) aufweist, die in der einen Richtung vorgesehen sind; einige der Mehrzahl von vierten Bereichen (19) jeweils zu einigen der Mehrzahl von dritten Bereichen (21) entgegengesetzt sind; jeder der Mehrzahl von vierten Bereichen (19) sich zwischen zwei benachbarten der Mehrzahl von Kanälen (22) befindet und einen Bereich (14) der Mehrzahl von Basisbereichen (11) aufweist, der mit der Elektrode elektrisch gekoppelt ist; die Mehrzahl von vierten Bereichen (19) eine Mehrzahl von schmalen Bereichen (19a) und eine Mehrzahl von breiten Bereichen (19b) aufweist; jeder der Mehrzahl von schmalen Bereichen (19a) eine erste Breite in der einen Richtung besitzt; jeder der Mehrzahl von breiten Bereichen (19b) eine zweite Breite in der einen Richtung besitzt; die zweite Breite größer als die erste Breite ist; und die Anzahl der Mehrzahl von schmalen Bereichen (19a) größer als die Anzahl der Mehrzahl von breiten Bereichen (19b) ist.
  2. Halbleitervorrichtung (100) gemäß Anspruch 1, dadurch gekennzeichnet, dass die zweite Breite größer als oder gleich 170 μm ist.
  3. Halbleitervorrichtung (100) gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass: die Mehrzahl von Basisbereichen (11) eine Mehrzahl von fünften Bereichen (13) und eine Mehrzahl von sechsten Bereichen (14) aufweist; die Mehrzahl von fünften Bereichen (13) der Teil der Mehrzahl von Basisbereichen (11) ist, der die Mehrzahl von ersten Bereichen (16) an dem Abschnitt auf seiner Seite der ersten Oberfläche aufweist und mit der Elektrode elektrisch gekoppelt ist; die Mehrzahl von sechsten Bereichen (14) der Teil der Mehrzahl von Basisbereichen (11) ohne die Mehrzahl von ersten Bereichen (16) ist, der mit der Elektrode elektrisch gekoppelt ist; jeder der Mehrzahl von vierten Bereichen (19) die Mehrzahl von fünften Bereichen (13) nicht aufweist und einen der Mehrzahl von sechsten Bereichen (14) aufweist; der Abschnitt des Halbleitersubstrats (10) auf der Seite der ersten Oberfläche ferner eine Mehrzahl von Zellenbereichen (18) des vertikalen IGBT aufweist; einige der Mehrzahl von vierten Bereichen (19) und einige der Mehrzahl von Zellenbereichen (18) abwechselnd in der einen Richtung vorgesehen sind; und jeder der Mehrzahl von Zellenbereichen (18) die Mehrzahl von sechsten Bereichen (14) nicht aufweist und einen der Mehrzahl von fünften Bereichen (13) als einen Grenzbereich mit einem benachbarten der Mehrzahl von vierten Bereichen (19) aufweist.
  4. Halbleitervorrichtung (100) gemäß Anspruch 3, dadurch gekennzeichnet, dass: die Mehrzahl von Basisbereichen (11) ferner eine Mehrzahl von siebten Bereichen (15) ohne die Mehrzahl von ersten Bereichen (16) aufweist, die von der Elektrode elektrisch getrennt sind und sich in einem schwebenden Zustand befinden; und jeder der Mehrzahl von Zellenbereichen (18) ferner einen der Mehrzahl von siebten Bereichen (15) aufweist.
  5. Halbleitervorrichtung (100) gemäß Anspruch 3 oder 4, dadurch gekennzeichnet, dass jeder der Mehrzahl von breiten Bereichen (19b) nur einen der Mehrzahl von sechsten Bereichen (14) in der Mehrzahl von Basisbereichen (11) aufweist.
  6. Halbleitervorrichtung (100) gemäß Anspruch 3 oder 4, dadurch gekennzeichnet, dass: die Mehrzahl von Basisbereichen (11) ferner eine Mehrzahl von siebten Bereichen (15) ohne die Mehrzahl von ersten Bereichen (16) aufweist, die von der Elektrode elektrisch getrennt sind und sich in einem schwebenden Zustand befinden; und jeder der Mehrzahl von breiten Bereichen (19b) einen der Mehrzahl von siebten Bereichen (15) als einen Grenzbereich mit einem benachbarten der Mehrzahl von Zellenbereichen (18) aufweist.
  7. Halbleitervorrichtung (100) gemäß einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass: die Gate-Elektroden eine Mehrzahl von Gate-Elektrodenbereichen (12) aufweisen; die Mehrzahl von Gate-Elektrodenbereichen (12) an dem Abschnitt des Halbleitersubstrats (10) auf der Seite der ersten Oberfläche vorgesehen und in der ersten Richtung angeordnet ist, so dass die Mehrzahl von Basisbereichen (11) durch die Mehrzahl von Gate-Elektrodenbereichen (12) voneinander getrennt ist; jeder der Mehrzahl von Gate-Elektrodenbereichen (12) durch Vorsehen eines Grabens von der ersten Oberfläche des Halbleitersubstrats (10), Anordnen einer Isolierschicht auf einer Oberfläche des Grabens, und Füllen des Grabens mit einem leitfähigen Element durch die Isolierschicht ausgebildet ist; und einige der ersten Bereiche (16) jeweils benachbart zu einer Seitenfläche von einigen der Mehrzahl von Gate-Elektrodenbereichen (12) sind.
  8. Halbleitervorrichtung (100) gemäß einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass: jeder der Mehrzahl von Basisbereichen (11), der in der Mehrzahl von breiten Bereichen (19b) enthalten ist, zu einem entsprechenden der Mehrzahl von dritten Bereichen (21) entgegengesetzt ist, und mit der Elektrode durch einen Grabenkontaktbereich (27) als einen Kontaktbereich mit der Elektrode elektrisch gekoppelt ist; und der Grabenkontaktbereich (27) durch Vorsehen eines Grabens von der ersten Oberfläche des Halbleitersubstrats (10) und Füllen des Grabens mit einem leitfähigen Element ausgebildet ist.
  9. Halbleitervorrichtung (100) gemäß einem der Ansprüche 1 bis 8, welche ferner einen Rückführungsabschnitt (103) aufweist, dadurch gekennzeichnet, dass: das Halbleitersubstrat (10) einen aktiven Vorrichtungsabschnitt (30) und einen Erfassungsabschnitt (51a) aufweist; der aktive Abschnitt (30) den vertikalen IGBT und die vertikale Freilaufdiode aufweist; der Erfassungsabschnitt (51a) ein Erfassungselement (53) aufweist, welches dazu ausgelegt ist, einen elektrischen Strom proportional zu einem in der vertikalen Freilaufdiode fließenden elektrischen Strom zu erfassen; der aktive Abschnitt (30) eine erste Fläche entlang der ersten Oberfläche des Halbleitersubstrats (10) besitzt; der Erfassungsabschnitt (51a) eine zweite Fläche entlang der ersten Oberfläche des Halbleitersubstrats (10) besitzt; die erste Fläche größer als die zweite Fläche ist; der Rückführungsabschnitt (103) basierend auf einem Erfassungsresultat des Erfassungselements (53) bestimmt, ob die vertikale Freilaufdiode sich in einem Betriebszustand oder in einem Nicht-Betriebszustand befindet; der Rückführungsabschnitt (103) eine Eingabe eines Ansteuersignals an die Gate-Elektrode unterbricht, wenn der Rückführungsabschnitt (103) bestimmt, das sich die vertikale Freilaufdiode in dem Betriebszustand befindet; und der Rückführungsabschnitt (13) die Eingabe des Ansteuersignals an die Gate-Elektrode zulässt, wenn der Rückführungsabschnitt (103) bestimmt, dass sich die vertikale Freilaufdiode in dem Nicht-Betriebszustand befindet.
  10. Halbleitervorrichtung (100) mit einem vertikalen Bipolartransistor mit isoliertem Gate (IGBT) und einer vertikalen Freilaufdiode in einem Halbleitersubstrat (10) eines ersten Leitfähigkeitstyps, wobei das Halbleitersubstrat (10) eine erste Oberfläche und eine zweite Oberfläche besitzt, die zueinander entgegengesetzt sind, der vertikale IGBT und die vertikale Freilaufdiode antiparallel miteinander gekoppelt sind, der vertikale IGBT eine zur ersten Oberfläche des Halbleitersubstrats (10) benachbarte Gate-Elektrode aufweist, das Halbleitersubstrat (10) einen Abschnitt auf der Seite der ersten Oberfläche aufweist, der zur ersten Oberfläche benachbart ist, sowie einen Abschnitt auf der Seite der zweiten Oberfläche, der zur zweiten Oberfläche benachbart ist, das Halbleitersubstrat (10) einen Hauptabschnitt (30) besitzt, in dem der vertikale IGBT vorgesehen ist, sowie einen ringförmigen Außenumfangsabschnitt (50), der den Hauptabschnitt (30) in einer zu einer Dickenrichtung des Halbleitersubstrats (10) senkrechten Richtung umgibt, wobei die Halbleitervorrichtung (100) folgendes aufweist: eine Mehrzahl von Basisbereichen (11) eines zweiten Leitfähigkeitstyps, die an dem Abschnitt des Halbleitersubstrats (10) auf der Seite der ersten Oberfläche vorgesehen sind, wobei die Mehrzahl von Basisbereichen (11) entlang der einen Richtung angeordnet ist, die Mehrzahl von Basisbereichen (11) sich über den Hauptabschnitt (30) erstreckt und ein außenumfangsseitiges Ende (24a) der Mehrzahl von Basisbereichen (11) sich an dem Außenumfangsabschnitt (50) befindet, und jeder der Mehrzahl von Basisbereichen einen Abschnitt auf der Seite der ersten Oberfläche aufweist, der zur ersten Oberfläche des Halbleitersubstrats (10) benachbart ist; eine Mehrzahl von ersten Bereichen (16) des ersten Leitfähigkeitstyps, die an dem Abschnitt eines Teils der Mehrzahl von Basisbereichen (11) auf der Seite der ersten Oberfläche vorgesehen sind, die Mehrzahl von ersten Bereichen (16) eine Störstellendichte besitzt, die höher als eine Störstellendichte des Halbleitersubstrats (10) ist, und die Mehrzahl von ersten Bereichen (16) einen Teil des vertikalen IGBT darstellt; eine Elektrode, die mit einem Teil der Mehrzahl von Basisbereichen (11) und der Mehrzahl von ersten Bereichen (16) elektrisch gekoppelt ist; und eine Mehrzahl von zweiten Bereichen (20) des zweiten Leitfähigkeitstyps und eine Mehrzahl von dritten Bereichen (21) des ersten Leitfähigkeitstyps, die an dem Abschnitt des Halbleitersubstrats (10) auf der Seite der zweiten Oberfläche vorgesehen sind, wobei einige der Mehrzahl von zweiten Bereichen (20) und einige der Mehrzahl von dritten Bereichen (21) abwechselnd in der einen Richtung vorgesehen sind, so dass sie zueinander benachbart sind, die Mehrzahl von zweiten Bereichen (20) einen Teil des vertikalen IGBT darstellt, die Mehrzahl von dritten Bereichen (21) einen Teil der vertikalen Freilaufdiode darstellt, und die Mehrzahl von dritten Bereichen (21) eine Störstellendichte besitzt, die höher als die Störstellendichte des Halbleitersubstrats (10) ist, wobei: wenn sich der vertikale IGBT in einem Betriebszustand befindet, eine Mehrzahl von Kanälen (22) des ersten Leitfähigkeitstyps in dem Teil der Mehrzahl von Basisbereichen (11), der die Mehrzahl von ersten Bereichen (16) aufweist, derart vorgesehen ist, dass einige der Mehrzahl von Kanälen (22) jeweils zu einigen der Mehrzahl von ersten Bereichen (16) benachbart sind; die Mehrzahl von Basisbereichen (11) einen achten Bereich (24) am Außenumfangsabschnitt (50) aufweist; der achte Bereich (24) ein Bereich von dem außenumfangsseitigen Ende (24a) der Mehrzahl von Basisbereichen (11) bis zu einem vorgegebenen Abstand von dem außenumfangsseitigen Ende (24a) ist und sich innerhalb eines Bereichs zwischen dem außenumfangsseitigen Ende (24a) und einem der Mehrzahl von Kanälen (22) befindet, der dem außenumfangsseitigen Ende (24a) in der einen Richtung oder einer zu der einen Richtung und der Dickenrichtung des Halbleitersubstrats (10) senkrechten Richtung am Nächsten ist; einer der Mehrzahl von dritten Bereichen (21) sich an dem Außenumfangsabschnitt (50) befindet und zu dem achten Bereich (24) entgegengesetzt ist; der Abschnitt des Halbleitersubstrats (10) auf der Seite der ersten Oberfläche ferner eine Mehrzahl von vierten Bereichen (19a) und einen neunten Bereich (19c) aufweist; einige der Mehrzahl von vierten Bereichen (19) jeweils zu einigen der Mehrzahl von dritten Bereichen (21) entgegengesetzt sind; jeder der Mehrzahl von vierten Bereichen (19) sich zwischen zwei benachbarten der Mehrzahl von Kanälen (22) befindet und einen Bereich (14) der Mehrzahl von Basisbereichen (11) aufweist, der mit der Elektrode elektrisch gekoppelt ist; der neunte Bereich (19c) der Bereich zwischen dem außenumfangsseitigen Ende (24a) der Mehrzahl von Basisbereichen (11) und dem einen der Mehrzahl von Kanälen (22) ist, der dem außenumfangsseitigen Ende (24a) am Nächsten ist; jeder der Mehrzahl von vierten Bereichen (19a) eine erste Breite in der einen Richtung besitzt; der neunte Bereich (19c) eine zweite Breite zwischen dem außenumfangsseitigen Ende (24a) und dem einen der Mehrzahl von Kanälen (22) besitzt, der dem außenumfangsseitigen Ende (24a) am Nächsten ist; und die zweite Breite größer als die halbe erste Breite ist.
  11. Halbleitervorrichtung (100) gemäß Anspruch 10, dadurch gekennzeichnet, dass: das außenumfangsseitige Ende (24a) sich an dem Außenumfangsabschnitt (50) in der einen Richtung befindet; der achte Bereich (24) sich innerhalb des Bereichs zwischen dem außenumfangsseitigen Ende (24a) und dem einen der Mehrzahl von Kanälen (22) befindet, der dem außenumfangsseitigen Ende (24a) in der einen Richtung am Nächsten ist; der neunte Bereich (19c) der Bereich zwischen dem außenumfangsseitigen Ende (24a) der Mehrzahl von Basisbereichen (11) und dem einen der Mehrzahl von Kanälen (22) ist, der dem außenumfangsseitigen Ende (24a) in der einen Richtung am Nächsten ist; und der zweite Breite eine Breite des neunten Bereichs (19c) in der einen Richtung ist.
  12. Halbleitervorrichtung (100) gemäß Anspruch 11, dadurch gekennzeichnet, dass: die Mehrzahl von Basisbereichen (11) ferner einen siebten Bereich (15) ohne die Mehrzahl von ersten Bereichen (16) aufweist, der von der Elektrode elektrisch getrennt ist und sich in einem schwebenden Zustand befindet; der neunte Bereich (19c) den siebten Bereich (15) als einen Grenzbereich mit dem Hauptabschnitt (30) aufweist; und der siebte Bereich (15) sich zwischen dem Hauptabschnitt (30) und dem achten Bereich (24) in der einen Richtung befindet.
  13. Halbleitervorrichtung (100) gemäß einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die zweite Breite größer als oder gleich 85 μm ist.
  14. Halbleitervorrichtung (100) gemäß einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass: die Gate-Elektroden eine Mehrzahl von Gate-Elektrodenbereichen (12) aufweisen; die Mehrzahl von Gate-Elektrodenbereichen (12) an dem Abschnitt des Halbleitersubstrats (10) auf der Seite der ersten Oberfläche vorgesehen und in der ersten Richtung angeordnet ist, so dass die Mehrzahl von Basisbereichen (11) durch die Mehrzahl von Gate-Elektrodenbereichen (12) voneinander getrennt ist; jeder der Mehrzahl von Gate-Elektrodenbereichen (12) durch Vorsehen eines Grabens von der ersten Oberfläche des Halbleitersubstrats (10), Anordnen einer Isolierschicht auf einer Oberfläche des Grabens, und Füllen des Grabens mit einem leitfähigen Element durch die Isolierschicht ausgebildet ist; und einige der ersten Bereiche (16) jeweils benachbart zu einer Seitenfläche von einigen der Mehrzahl von Gate-Elektrodenbereichen (12) sind.
  15. Halbleitervorrichtung (100) gemäß einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass: der achte Bereich (24) einen Grabenkontaktbereich (27) als einen Kontaktbereich mit der Elektrode aufweist; und der Grabenkontaktbereich (27) durch Vorsehen eines Grabens von der ersten Oberfläche des Halbleitersubstrats (10) und Füllen des Grabens mit einem leitfähigen Element ausgebildet ist.
  16. Halbleitervorrichtung (100) gemäß einem der Ansprüche 1 bis 15, welche ferner einen Rückführungsabschnitt (103) aufweist, dadurch gekennzeichnet, dass: das Halbleitersubstrat (10) ferner einen aktiven Vorrichtungsabschnitt und einen Erfassungsabschnitt (51a) aufweist; der aktive Vorrichtungsabschnitt den vertikalen IGBT und die vertikale Freilaufdiode aufweist; der Erfassungsabschnitt (51a) ein Erfassungselement (53) aufweist, welches dazu ausgelegt ist, einen elektrischen Strom proportional zu einem in der vertikalen Freilaufdiode fließenden elektrischen Strom zu erfassen; der aktive Vorrichtungsabschnitt eine erste Fläche entlang der ersten Oberfläche des Halbleitersubstrats (10) besitzt; der Erfassungsabschnitt (51a) eine zweite Fläche entlang der ersten Oberfläche des Halbleitersubstrats (10) besitzt; die erste Fläche größer als die zweite Fläche ist; der Rückführungsabschnitt (103) basierend auf einem Erfassungsresultat des Erfassungselements (53) bestimmt, ob die vertikale Freilaufdiode sich in einem Betriebszustand oder in einem Nicht-Betriebszustand befindet; der Rückführungsabschnitt (103) eine Eingabe eines Ansteuersignals an die Gate-Elektrode unterbricht, wenn der Rückführungsabschnitt (103) bestimmt, das sich die vertikale Freilaufdiode in dem Betriebszustand befindet; und der Rückführungsabschnitt (13) die Eingabe des Ansteuersignals an die Gate-Elektrode zulässt, wenn der Rückführungsabschnitt (103) bestimmt, dass sich die vertikale Freilaufdiode in dem Nicht-Betriebszustand befindet.
DE102009055322.3A 2008-12-24 2009-12-24 Halbleitervorrichtung mit einem Transistor mit isoliertem Gate und Diode Active DE102009055322B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008-328426 2008-12-24
JP2008328426 2008-12-24
JP2009-259135 2009-11-12
JP2009259135A JP5045733B2 (ja) 2008-12-24 2009-11-12 半導体装置

Publications (2)

Publication Number Publication Date
DE102009055322A1 true DE102009055322A1 (de) 2010-08-26
DE102009055322B4 DE102009055322B4 (de) 2020-11-26

Family

ID=42265104

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009055322.3A Active DE102009055322B4 (de) 2008-12-24 2009-12-24 Halbleitervorrichtung mit einem Transistor mit isoliertem Gate und Diode

Country Status (4)

Country Link
US (2) US8080853B2 (de)
JP (1) JP5045733B2 (de)
CN (1) CN101764139B (de)
DE (1) DE102009055322B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231581B2 (en) 2012-06-21 2016-01-05 Infineon Technologies Ag Method of operating a reverse conducting IGBT
US11133380B2 (en) 2016-09-20 2021-09-28 Infineon Technologies Ag Diode structure of a power semiconductor device
US11830872B2 (en) 2020-09-30 2023-11-28 Mitsubishi Electric Corporation Semiconductor device

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153960B2 (en) 2004-01-15 2015-10-06 Comarco Wireless Technologies, Inc. Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices
DE102008045410B4 (de) * 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
GB2496067B (en) * 2010-06-17 2014-12-24 Abb Technology Ag Power semiconductor device
JP5582102B2 (ja) 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
JP5900546B2 (ja) * 2010-07-01 2016-04-06 株式会社デンソー 半導体装置
JP2012064849A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
JP5321669B2 (ja) * 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
GB2505292B (en) * 2011-01-28 2015-06-10 Novalia Ltd Printed article
WO2012169053A1 (ja) * 2011-06-09 2012-12-13 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
US8767482B2 (en) 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
CN103765582B (zh) * 2011-08-30 2016-08-24 丰田自动车株式会社 半导体装置
EP2787534B1 (de) * 2011-11-28 2020-09-23 Fuji Electric Co., Ltd. Halbleiterbauelement mit isoliertem gate und verfahren zu seiner herstellung
JP5973730B2 (ja) 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
JP5979993B2 (ja) * 2012-06-11 2016-08-31 ルネサスエレクトロニクス株式会社 狭アクティブセルｉｅ型トレンチゲートｉｇｂｔの製造方法
CN103022089A (zh) * 2012-06-19 2013-04-03 电子科技大学 一种无snapback效应的逆导型绝缘栅双极晶体管
US9214521B2 (en) * 2012-06-21 2015-12-15 Infineon Technologies Ag Reverse conducting IGBT
US9362349B2 (en) 2012-06-21 2016-06-07 Infineon Technologies Ag Semiconductor device with charge carrier lifetime reduction means
CN102931223B (zh) * 2012-11-28 2015-11-04 江苏物联网研究发展中心 Igbt集电极结构
KR101927410B1 (ko) 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP5924420B2 (ja) * 2012-12-20 2016-05-25 トヨタ自動車株式会社 半導体装置
US9379225B2 (en) * 2013-02-13 2016-06-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5812027B2 (ja) * 2013-03-05 2015-11-11 株式会社デンソー 駆動制御装置
US9111989B2 (en) * 2013-03-26 2015-08-18 Infineon Technologies Austria Ag Insulated gate bipolar transistor including emitter short regions
JP5949646B2 (ja) 2013-04-10 2016-07-13 株式会社デンソー 半導体装置
US9041096B2 (en) 2013-04-16 2015-05-26 Rohm Co., Ltd. Superjunction semiconductor device and manufacturing method therefor
CN104253154A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 一种具有内置二极管的igbt及其制造方法
US9590616B2 (en) 2013-07-10 2017-03-07 Denso Corporation Drive control device
JP5979570B2 (ja) 2013-07-10 2016-08-24 パナソニックＩｐマネジメント株式会社 半導体装置、及びそれを用いたインバータ
CN105210187B (zh) 2013-10-04 2017-10-10 富士电机株式会社 半导体装置
JP6284336B2 (ja) * 2013-10-17 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置
JP5949727B2 (ja) * 2013-10-31 2016-07-13 トヨタ自動車株式会社 電力変換装置
JP6056984B2 (ja) * 2013-11-05 2017-01-11 トヨタ自動車株式会社 半導体装置
JP6119577B2 (ja) 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
CN105830221B (zh) 2013-12-23 2017-11-03 Abb 技术有限公司 反向传导半导体装置
JP6184352B2 (ja) * 2014-03-14 2017-08-23 株式会社東芝 半導体装置
CN103996704B (zh) * 2014-05-13 2017-01-11 无锡新洁能股份有限公司 一种具有精确检测功能的igbt及其制造方法
JP5979184B2 (ja) * 2014-07-14 2016-08-24 トヨタ自動車株式会社 半導体装置及び電力変換装置
JP6459791B2 (ja) 2014-07-14 2019-01-30 株式会社デンソー 半導体装置およびその製造方法
JP6221974B2 (ja) * 2014-07-14 2017-11-01 トヨタ自動車株式会社 半導体装置
JP6086101B2 (ja) * 2014-07-16 2017-03-01 トヨタ自動車株式会社 半導体装置
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
JP6413965B2 (ja) * 2015-07-20 2018-10-31 株式会社デンソー 半導体装置
JP6443267B2 (ja) * 2015-08-28 2018-12-26 株式会社デンソー 半導体装置
JP6582762B2 (ja) 2015-09-03 2019-10-02 株式会社デンソー 半導体装置
US10186573B2 (en) * 2015-09-14 2019-01-22 Maxpower Semiconductor, Inc. Lateral power MOSFET with non-horizontal RESURF structure
DE102015118550B4 (de) * 2015-10-29 2018-10-11 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
CN108022972B (zh) * 2016-11-02 2021-07-23 全球能源互联网研究院 一种低通态压降igbt及其控制方法、制造方法
EP3324443B1 (de) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Halbleiterbauelement
CN108269858B (zh) * 2017-01-04 2021-07-16 深圳尚阳通科技有限公司 一种超级结器件、芯片及其制造方法
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6666292B2 (ja) * 2017-03-22 2020-03-13 トヨタ自動車株式会社 半導体装置
JP7013668B2 (ja) * 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
JP6717432B2 (ja) * 2017-07-18 2020-07-01 富士電機株式会社 半導体装置
JP6736531B2 (ja) * 2017-09-14 2020-08-05 株式会社東芝 半導体装置
WO2019098271A1 (ja) 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
JP6935731B2 (ja) * 2017-11-16 2021-09-15 株式会社デンソー 半導体装置
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7114901B2 (ja) * 2018-01-11 2022-08-09 株式会社デンソー 半導体装置
JP7151084B2 (ja) * 2018-01-11 2022-10-12 株式会社デンソー 半導体装置
JP6947281B2 (ja) * 2018-02-14 2021-10-13 富士電機株式会社 半導体装置
DE112019000096T5 (de) * 2018-03-15 2020-08-27 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN109256423B (zh) * 2018-08-30 2022-02-18 西安理工大学 一种氧化槽交替隔离型绝缘栅双极晶体管及其制备方法
US10692988B2 (en) * 2018-11-26 2020-06-23 Infineon Technologies Austria Ag Semiconductor device having integrated MOS-gated or Schottky diodes
CN109728085B (zh) * 2018-12-29 2021-10-22 安建科技(深圳)有限公司 一种逆导型绝缘栅双极性晶体管
CN113632237B (zh) * 2019-03-22 2022-09-13 日立能源瑞士股份公司 具有低传导损耗的反向传导绝缘栅功率半导体器件
JP7061983B2 (ja) * 2019-04-26 2022-05-02 三菱電機株式会社 半導体装置
EP3748851B1 (de) * 2019-06-07 2023-03-15 Infineon Technologies AG Halbleiterbauelement und halbleiteranordnung mit halbleiterbauelementen
JP2022047844A (ja) * 2020-09-14 2022-03-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2022079281A (ja) * 2020-11-16 2022-05-26 三菱電機株式会社 半導体装置
JP7486407B2 (ja) * 2020-11-27 2024-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017290A1 (en) 2003-07-24 2005-01-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor with built-in freewheeling diode
JP2007229959A (ja) 2006-02-27 2007-09-13 Fujifilm Corp 液体吐出方法及び装置並びに画像形成装置
US20080048295A1 (en) 2006-08-28 2008-02-28 Mitsubishi Electric Corporation Insulated gate semiconductor device and method for manufacturing the same
US20090057832A1 (en) 2007-09-05 2009-03-05 Denso Corporation Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS
JP2009099690A (ja) 2007-10-15 2009-05-07 Denso Corp 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5178370A (en) * 1991-08-05 1993-01-12 Motorola Inc. Conductivity modulated insulated gate semiconductor device
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
US5903034A (en) * 1995-09-11 1999-05-11 Hitachi, Ltd. Semiconductor circuit device having an insulated gate type transistor
KR970054363A (ko) 1995-12-30 1997-07-31 김광호 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
EP0913872A1 (de) * 1997-10-29 1999-05-06 Motorola Semiconducteurs S.A. Bipolartransistor mit isolierter Steuerelektrode
DE69930715T2 (de) * 1999-01-25 2007-03-29 Stmicroelectronics S.R.L., Agrate Brianza Elektronische Halbleiterleistung mit integrierter Diode
JP4387119B2 (ja) * 2003-03-27 2009-12-16 三菱電機株式会社 半導体装置
JP5034151B2 (ja) * 2003-12-17 2012-09-26 富士電機株式会社 半導体装置およびその製造方法
DE102004046697B4 (de) * 2004-09-24 2020-06-10 Infineon Technologies Ag Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
JP4620437B2 (ja) * 2004-12-02 2011-01-26 三菱電機株式会社 半導体装置
JP2006271098A (ja) * 2005-03-24 2006-10-05 Hitachi Ltd 電力変換装置
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
JP5050329B2 (ja) * 2005-08-26 2012-10-17 サンケン電気株式会社 トレンチ構造半導体装置及びその製造方法
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007184486A (ja) * 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP5044950B2 (ja) * 2006-03-14 2012-10-10 株式会社デンソー 半導体装置
JP2008066694A (ja) * 2006-03-16 2008-03-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5157201B2 (ja) 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP5048273B2 (ja) * 2006-05-10 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置
JP2008072848A (ja) * 2006-09-14 2008-03-27 Mitsubishi Electric Corp 半導体装置
JP5223235B2 (ja) 2007-05-14 2013-06-26 株式会社デンソー 半導体装置
JP5070941B2 (ja) * 2007-05-30 2012-11-14 株式会社デンソー 半導体装置
EP2003694B1 (de) 2007-06-14 2011-11-23 Denso Corporation Halbleiterbauelement
US8058670B2 (en) * 2009-06-04 2011-11-15 Force—MOS Technology Corporation Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017290A1 (en) 2003-07-24 2005-01-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor with built-in freewheeling diode
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2007229959A (ja) 2006-02-27 2007-09-13 Fujifilm Corp 液体吐出方法及び装置並びに画像形成装置
US20080048295A1 (en) 2006-08-28 2008-02-28 Mitsubishi Electric Corporation Insulated gate semiconductor device and method for manufacturing the same
JP2008053648A (ja) 2006-08-28 2008-03-06 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
US20090057832A1 (en) 2007-09-05 2009-03-05 Denso Corporation Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS
JP2009099690A (ja) 2007-10-15 2009-05-07 Denso Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231581B2 (en) 2012-06-21 2016-01-05 Infineon Technologies Ag Method of operating a reverse conducting IGBT
US9571087B2 (en) 2012-06-21 2017-02-14 Infineon Technologies Ag Method of operating a reverse conducting IGBT
US11133380B2 (en) 2016-09-20 2021-09-28 Infineon Technologies Ag Diode structure of a power semiconductor device
US11848354B2 (en) 2016-09-20 2023-12-19 Infineon Technologies Ag Diode structure of a power semiconductor device
US11830872B2 (en) 2020-09-30 2023-11-28 Mitsubishi Electric Corporation Semiconductor device
DE102021117663B4 (de) 2020-09-30 2023-12-21 Mitsubishi Electric Corporation Halbleitervorrichtung

Also Published As

Publication number Publication date
DE102009055322B4 (de) 2020-11-26
US20100156506A1 (en) 2010-06-24
US8288824B2 (en) 2012-10-16
US8080853B2 (en) 2011-12-20
US20120056242A1 (en) 2012-03-08
JP5045733B2 (ja) 2012-10-10
CN101764139A (zh) 2010-06-30
JP2010171385A (ja) 2010-08-05
CN101764139B (zh) 2011-08-03

Similar Documents

Publication Publication Date Title
DE102009055322B4 (de) Halbleitervorrichtung mit einem Transistor mit isoliertem Gate und Diode
DE102009049051B4 (de) Halbleitervorrichtung mit IGBT und FWD auf demselben Substrat
DE112014006606B4 (de) Leistungshalbleitereinheit
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102010001215B4 (de) Halbleitervorrichtung
DE112015005000B4 (de) Halbleitervorrichtung
DE102005023668B3 (de) Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE3047738C2 (de) Halbleiteranordnung
DE102016118499B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE19914697B4 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006049212A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102008023519A1 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE112011102263T5 (de) Halbleitervorrichtung
DE102007043341A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19908477B4 (de) Halbleitervorrichtung
DE19836979A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102012216909A1 (de) Halbleitereinrichtung mit lateralem Element
DE112011102014T5 (de) Leistungshalbleitervorrichtung
DE102018107568A1 (de) IGBT mit Steuerbarkeit von dU/dt und niedriger Gate-Ladung
DE10127391B4 (de) Halbleiter-Vorrichtung
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102018107417B4 (de) Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben
DE102015102136B4 (de) Halbleiterbauelemente und ein verfahren zum bilden eines halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R130 Divisional application to

Ref document number: 102009061853

Country of ref document: DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final