CN101764139B - 包括绝缘栅极双极晶体管和二极管的半导体器件 - Google Patents

包括绝缘栅极双极晶体管和二极管的半导体器件 Download PDF

Info

Publication number
CN101764139B
CN101764139B CN2009102663713A CN200910266371A CN101764139B CN 101764139 B CN101764139 B CN 101764139B CN 2009102663713 A CN2009102663713 A CN 2009102663713A CN 200910266371 A CN200910266371 A CN 200910266371A CN 101764139 B CN101764139 B CN 101764139B
Authority
CN
China
Prior art keywords
zone
semiconductor substrate
base region
zones
fwd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102663713A
Other languages
English (en)
Other versions
CN101764139A (zh
Inventor
都筑幸夫
田边广光
河野宪司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN101764139A publication Critical patent/CN101764139A/zh
Application granted granted Critical
Publication of CN101764139B publication Critical patent/CN101764139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件(100)在半导体衬底(10)中包括垂直IGBT和垂直续流二极管。在半导体衬底(10)的第一表面侧部分设置多个基极区(11)，在半导体衬底(10)的第二表面侧部分交替设置多个集电极区(20)和多个阴极区(21)。基极区(11)包括多个在垂直IGBT处于工作状态时提供沟道(22)的区域(13)。半导体衬底(10)的第一侧部分包括多个IGBT区域(19)，每个IGBT区域位于相邻两个沟道(22)之间，包括与发射极电极电耦合的基极区(11)之一并与阴极区(21)之一相对。IGBT区域(19)包括多个窄区域(19a)和多个宽区域(19b)。

Description

包括绝缘栅极双极晶体管和二极管的半导体器件
技术领域
本发明涉及一种包括形成于一个半导体衬底中的垂直绝缘栅极双极晶体管(垂直IGBT)和垂直续流二极管(垂直FWD)的半导体器件。
背景技术
例如，如在US2005/0017290A(对应于JP-A-2005-57235)和US2008/0048295A(对应于JP-A-2008-53648)中所述，在常规反向导通IGBT器件(RC-IGBT器件)中，在一个半导体衬底中形成垂直FWD和垂直IGBT。
在RC-IGBT器件中，由公共电极提供FWP的阳极电极和IGBT的发射极电极，由公共电极提供FWD的阴极电极和IGBT的集电极电极。RC-IGBT器件例如包括在用于对负载进行脉冲宽度调制控制(PWM控制)的倒相电路中。
当RC-IGBT器件包括在倒相电路中时，要输入到IGBT的栅电极的驱动信号是通常倒相到上下臂的信号。于是，对于感性负载而言，亦即在负载包括电感部件的情况下，即使在FWD在续流时也向IGBT的栅电极输入驱动信号。亦即，同时操作一个半导体衬底中形成的FWD和IGBT。为了完全激活IGBT，为IGBT的栅电极施加比阈值电压大两到三倍且小于或等于额定栅极-发射极电压的电压。例如，为栅电极施加15V的电压。于是，在倒相电路中包括的RC-IGBT器件中，需要在施加15V栅极电压的状态下，即在IGBT工作中的状态下操作FWD。
此外，在RC-IGBT器件中，如在US 2005/0017290A(例如图28)和US2008/0048295A(例如图16)中所述，沿着垂直于半导体衬底厚度方向的方向交替设置IGBT的区域(IGBT区域)和FWD的区域(FWD区域)，从而可以均匀地操作IGBT和FWD并可以限制电流浓度。在减小FWD区域在一个方向上的宽度时，正向工作期间的电流分布更加均匀，可以改善FWD的性能。
本申请的发明人利用器件模拟研究了交替设置IGBT区域和FWD区域的上述构成。研究的结果是，发明人发现，在栅极电压为15V时，根据FWD区域的宽度，FWD的正向操作可能困难，正向电压Vf可能局部升高，亦即，可能在正向电流“If”的小电流区域处产生快速反回(snapback)。在低温侧快速反回非常显著。当在正向电压Vf中产生尖峰形状的快速反回时，倒相电路可能会失灵。此外，正向电压Vf可能被快速反回增大，直流损耗可能增大。
发明内容
鉴于上述问题，本发明的目的是提供一种半导体器件，其中在一个半导体衬底中形成IGBT和FWD，FWD可以均匀地工作且可以减轻FWD的快速反回。
根据本发明的一方面，一种半导体器件在第一导电类型的半导体衬底中包括垂直IGBT和垂直FWD。所述半导体衬底具有彼此相对的第一表面和第二表面。垂直IGBT和垂直FWD彼此反并联耦合。垂直IGBT包括与半导体衬底的第一表面相邻的栅电极。所述半导体衬底具有与第一表面相邻的第一表面侧部分和与第二表面相邻的第二表面侧部分。所述半导体器件包括多个第二导电类型的基极区、多个第一导电类型的第一区域、电极、多个第二导电类型的第二区域以及多个第一导电类型的第三区域。
所述基极区设置于半导体衬底的第一表面侧部分且沿垂直于半导体衬底厚度方向的一个方向设置。每个基极区包括与半导体衬底的第一表面相邻的第一表面侧部分。第一区域设置于一部分基极区的第一表面侧部分。第一区域的杂质浓度高于半导体衬底的杂质浓度。第一区域构成垂直IGBT的一部分。电极与基极区的一部分和第一区域电耦合。第二区域和第三区域设置于半导体衬底的第二表面侧部分。沿所述一个方向交替设置第二区域的多个和第三区域的多个，使其彼此相邻。第二区域构成垂直IGBT的一部分。第三区域构成垂直FWD的一部分。第三区域的杂质浓度高于半导体衬底的杂质浓度。
当垂直IGBT处于工作状态时，在基极区中的包括第一区域的部分中提供第一导电类型的多个沟道，使得多个沟道分别与多个第一区域相邻。半导体衬底的第一表面侧部分包括沿一个方向设置的多个第四区域。多个第四区域分别与多个第三区域相对。每个第四区域都位于相邻两个沟道之间且包括基极区中的与电极电耦合的一个区域。第四区域包括多个窄区域和多个宽区域。每个窄区域沿所述一个方向具有第一宽度。每个宽区域沿所述一个方向具有第二宽度。第二宽度大于第一宽度。窄区域的数量大于宽区域的数量。
在根据本发明第一方面的半导体器件中，FWD可以均匀地工作并可以减小FWD的快速反回。
根据本发明的第二方面10，一种半导体器件包括第一导电类型的半导体衬底中的垂直IGBT和垂直FWD。所述半导体衬底具有彼此相对的第一表面和第二表面。垂直IGBT和垂直FWD彼此反并联耦合。垂直IGBT包括与半导体衬底的第一表面相邻的栅电极。所述半导体衬底包括与第一表面相邻的第一表面侧部分和与第二表面相邻的第二表面侧部分。半导体衬底具有主部分和外围部分，在主部分设置垂直IGBT，外围部分具有环形形状并沿垂直于半导体衬底厚度方向的一个方向围绕主部分。所述半导体器件包括多个第二导电类型的基极区、多个第一导电类型的第一区域、电极、多个第二导电类型的第二区域以及多个第一导电类型的第三区域。
所述基极区设置于半导体衬底的第一表面侧部分且沿所述一个方向设置。所述基极区位于主部分上，所述基极区的外围末端位于外围部分。每个基极区包括与半导体衬底的第一表面相邻的第一表面侧部分。第一区域设置于多个基极区一部分中的第一表面侧部分。第一区域的杂质浓度高于半导体衬底的杂质浓度。第一区域构成垂直IGBT的一部分。电极与基极区的一部分和第一区域电耦合。第二区域和第三区域设置于半导体衬底的第二表面侧部分。沿所述一个方向交替设置第二区域的多个和第三区域的多个，使其彼此相邻。第二区域构成垂直IGBT的一部分。第三区域构成垂直FWD的一部分。第三区域的杂质浓度高于半导体衬底的杂质浓度。
当垂直IGBT处于工作状态时，在基极区中的包括第一区域的部分中提供第一导电类型的多个沟道，使得多个沟道分别与多个第一区域相邻。基极区包括外围部分的第八区域。所述第八区域是从基极区的外围末端到距外围末端为预定距离处的区域，并位于外围末端和多个沟道中的沿所述一个方向或垂直于所述一个方向和半导体衬底的厚度方向的方向最靠近外围末端的多个一个沟道之间的区域内。第三区域之一位于外围部分并与第八区域相对。所述半导体衬底的第一表面侧部分还包括多个第四区域和第九区域。多个第四区域分别与多个第三区域相对。每个第四区域都位于相邻两个沟道之间且包括基极区中的与电极电耦合的一个区域。第九区域是基极区的外围末端和最靠近所述外围末端的所述一个沟道之间的区域。每个第四区域沿所述一个方向具有第一宽度。第九区域在外围末端和最靠近所述外围末端的所述一个沟道之间具有第二宽度。第二宽度大于第一宽度的一半。
在根据本发明第二方面的半导体器件中，FWD可以均匀地工作并可以减小FWD的快速反回。
附图说明
结合附图，通过示范性实施例的如下详细说明，本发明的其它目的和优点将变得更加显而易见。在附图中：
图1是用于器件模拟的半导体器件的截面图；
图2是示出了正向电压Vf和正向电流“If”之间的关系的曲线图；
图3是用于解释沟道距离L1的半导体器件放大图；
图4是示出了沟道距离L1和快速反回电压ΔV之间的关系的曲线图；
图5是根据本发明第一实施例的半导体器件的平面图；
图6是取自图5中线VI-VI的半导体器件的截面图；
图7是示出了IGBT区域和FWD区域布置的平面图；
图8是根据第一实施例的第一变型的半导体器件的截面图；
图9是根据第一实施例的第二变型的半导体器件的截面图；
图10是根据本发明第二实施例的半导体器件的截面图；
图11是根据本发明第三实施例的半导体器件的平面图；
图12是包括图11中所示的半导体器件的反馈电路的方框图；
图13是示出了感测电阻器两端之间的电势差Vs、二极管电流检测阈值Vth1、过电流检测阈值Vth2和反馈部输出之间关系的曲线图；
图14是根据本发明另一个实施例的半导体器件的截面图；
图15是根据本发明另一个实施例的半导体器件的截面图；
图16是根据本发明另一个实施例的半导体器件的截面图；
图17是根据本发明另一个实施例的半导体器件的截面图；
图18是根据本发明另一个实施例的半导体器件的截面图；
图19是根据本发明另一个实施例的半导体器件的平面图；
图20是取自图19中的线XX-XX的半导体器件截面图；以及
图21是取自图21中线XXI-XXI的半导体器件截面图。
具体实施方式
将在描述本发明的示范性实施例之前描述本申请的发明人创造本发明的过程。
将参考图1描述用于器件模拟的半导体器件100的构成。半导体器件100包括半导体衬底10。半导体衬底10例如具有135μm的厚度。半导体衬底10例如是杂质浓度为1×1014cm-3的N型单晶体硅衬底。半导体衬底10具有彼此相对的第一和第二表面。在半导体衬底10的第一表面侧部分，设置P型基极区11。基极区11例如具有4μm深度，2×1017cm-3的杂质浓度。多个沟槽穿透基极区11进入半导体衬底10中。在沟槽的内壁上设置绝缘层(未示出)。通过绝缘层利用导电材料填充沟槽。导电材料例如包括杂质浓度例如为1×1020cm-3的多晶硅。填充有导电材料的沟槽构成栅电极12。在垂直于半导体衬底10的厚度方向(在下文中称为厚度方向)的第一方向上以预定间隔设置栅电极12。每个栅电极12沿着垂直于厚度方向和第一方向的第二方向延伸。亦即，通过以条纹方式设置的栅电极12将基极区11彼此分隔开。基极区11包括基极区13-15。基极区13-15设置在第一方向上并彼此绝缘。
在每个基极区13的第一表面侧部分，设置N型发射极区16和P型基极接触区17。每个发射极区16可以充当第一区域，并且其杂质浓度大于半导体衬底10的杂质浓度。每个发射极区16与栅电极12之一的侧壁，即沟槽之一中的绝缘层相邻。发射极区16例如具有0.5μm的深度，并具有1×1020cm-3的杂质浓度。基极接触区17例如具有1.0μm的深度，并具有3×1019m-3的杂质浓度。
在每个基极区14的第一表面侧部分，不设置发射极区16，而设置基极接触区17。在每个基极区15的第一表面侧部分，不设置高杂质浓度区域，例如发射极区16和基极接触区17。每个基极区15处于浮置区，且不与栅电极12和发射极电极(未示出)电耦合。
发射极区16和基极接触区17与也充当阳极电极的发射极电极电耦合。基极区13提供沟道并构成IGBT的一部分。基极区14提供阳极并构成FWD的一部分。
如图1所示，在半导体衬底10的第一表面侧部分，沿第一方向交替设置IGBT区域18和FWD区域19。在每个IGBT区域18中，沿第一方向交替设置基极区13和基极区15，并在IGBT区域18的两端都设置基极区13。IGBT区域18构成IGBT的一部分。每个IGBT区域18可以充当IGBT的单元区域。每个FWD区域19包括基极区14。FWD区域19构成FWD的一部分。每个FWD区域19可以充当第四区域。在上述构成中，每个基极区13可以充当第五区域，每个基极区14可以充当第六区域，每个基极区15可以充当第七区域。
在半导体衬底10的第二表面侧部分，沿第一方向交替设置P型集电极区20和N型阴极区21。每个集电极区20可以充当第二区域，每个阴极区21可以充当第三区域。每个集电极区20与包括基极区13和基极区15的IGBT区域18的对应一个相对。每个阴极区21与包括基极区14的FWD区域19的对应一个相对。集电极区20和阴极区21与也可以充当阴极电极的集电极电极(未示出)电耦合。每个集电极区20和阴极区21例如具有0.5μm的深度，且具有7×1017cm-3的杂质浓度。
本发明的发明人利用上述半导体器件100进行器件模拟。作为器件模拟的结果，发明人发现，在将栅极电压设置为15V来启动IGBT时，根据FWD区域19在第一方向上的宽度，FWD的正向工作可能会困难。具体而言，发明人发现，如图2的实线所示，在正向电流“If”的小电流区域，正向电压Vf可能会局部增大，亦即，可能会发生快速反回。上述问题对于用在倒相电路中且包括同时工作的IGBT和FWD的RC-IGBT器件而言是特有的。当在正向电压Vf中产生尖峰形状的快速反回时，倒相电路可能会失灵。此外，正向电压Vf可能被快速反回增大，直流损耗可能增大。图2中的虚线示出了栅极电压为0V的情况。
此外，发明人通过器件模拟确认快速反回的主要原因是沟道的影响。在把栅极电压设置成15V来启动IGBT时，将基极区11部分的导电类型反转成N型，提供了与发射极区16相邻的沟道。在RC-IGBT器件中，在基极区11用于充当FWD阳极的区域中，即，在图1中半导体器件100中的基极区14中，由于沟道的原因，即，由于栅电极12的电场原因，减小了充当阳极的部分的宽度。于是，难以将空穴从基极区14引入基极区11中，FWD的正向工作变得困难。结果，在几A到几十A的小电流区域，在正向电压Vf中发生快速反回。
然后，发明人通过器件模拟研究了快速反回和FWD区域19的宽度之间的关系，严格来说，如图3所示，该宽度是相邻沟道22之间在第一方向上的距离L1。在图3所示的构成中，将构成FWD区域19的两个基极区14的两侧上的两个栅电极12的外边缘之间的距离设置成与距离L1相同。根据器件模拟，如图4所示，在半导体衬底10的温度低时，快速反回电压ΔV变大。此外，发明人发现，在距离L1大于或等于170μm时，可以将快速反回电压ΔV限制为小于或等于0.1V。本发明即基于上述认识。在图2中，示出了对沟道距离L1为20μm的情况的模拟结果。在图4中，实线、虚线和双点线分别示出了在-40℃、25℃和150℃下的模拟结果。当温度为150℃时，在沟道距离L1大于或等于40μm的测量点未检测到快速反回。于是，在图4中仅示出了在小于40μm的两个测量点的模拟结果。
(第一实施例)
将参考图5-图7描述根据本发明第一实施例的半导体器件100。
半导体器件100包括具有彼此相对的第一和第二表面的半导体衬底10。半导体器件100包括彼此反并联耦合的垂直IGBT和垂直FWD。IGBT具有与半导体衬底10的第一表面相邻的多个栅电极12。例如，可以将半导体器件100用作超高压(EHV)逆变器模块的功率开关器件。在以下描述中，为与图1和图2中所示部件相同的部件赋予相同的附图标记。此外，将半导体衬底的厚度方向表达为厚度方向，将垂直于厚度方向的方向表达为垂直方向，将交替设置第二区域和第三区域所沿的垂直方向中的一个方向表达为第一方向。在以下范例中，IGBT具有N型导电类型，亦即，第一导电类型为N型，第二导电类型为P型。
如图5所示，半导体衬底10包括主部分30和外围部分50。在垂直方向上，外围部分具有围绕主部分30的环形。在主部分30中，形成IGBT和至少一部分FWD。外围部分50包括形成包括栅极焊盘(未示出)的一些部件的部分51以及围绕主部分30和部分51的高压部分52。配置高压部分52以确保高击穿电压。在图5所示的半导体器件100中，仅在主部分30中形成FWD以及IGBT。
图6所示的半导体衬底10的构成与图1和图3所示的半导体衬底10的构成基本类似。不过，图6所示的半导体衬底10与图1和图3所示的半导体衬底10不同之处在于，提供在第一方向上具有不同宽度的FWD区域19a和FWD区域19b作为FWD区域19，在半导体衬底10和集电极区20和阴极区21两者之间设置场停止层23。
半导体衬底10由具有N导电类型的单晶体硅衬底制成。在半导体衬底10的第一表面侧部分设置P型基极区11(p阱)。栅电极12在垂直于厚度方向和第一方向的第二方向上延伸并设置在第一方向上。基极区11被栅电极12彼此隔离。基极区11包括基极区13-15。基极区13-15设置在第一方向上并彼此电绝缘。每个栅电极12与公共信号线(未示出)耦合。每个栅电极12通过信号线接收具有预定电压的驱动信号。于是，栅电极12具有相同的电势。沿第一方向以相同间隔设置栅电极12，基极区13-15在第一方向上的宽度是固定的。
每个基极区13都可以充当第五区域。在每个基极区13的第一表面侧，设置N型发射极区16和P型基极接触区17。每个N型发射极区16的杂质浓度大于半导体衬底10的杂质浓度。每个发射极区16与栅电极12之一的侧壁，即沟槽之一中的绝缘层相邻。每个基极区14都可以充当第六区域。在每个基极区14的第一表面侧，设置基极接触区17，不设置发射极区16。每个基极区15都可以充当第七区域。在每个基极区15的第一表面侧，不设置诸如发射极区16和基极接触区17的高杂质浓度区域。每个基极区15都处于不与栅电极12和发射极电极(未示出)电耦合的浮置区中。
发射极区16和基极接触区17与也充当阳极电极的发射极电极电耦合。基极区13提供沟道并构成IGBT的一部分。基极区14提供阳极并构成FWD的一部分。
在半导体衬底10的第二表面侧部分上，设置P型集电极区20和N型阴极区21。每个集电极区20可以充当构成IGBT的一部分的第二区域。每个阴极区21都可以充当构成FWD一部分的第三区域。每个阴极区21都具有大于半导体衬底10的杂质浓度。集电极区20与基极区13和15相对，阴极区21与基极区14相对。沿第一方向交替设置集电极区20和阴极区21，使得至少在主部分30中彼此相邻。
在半导体衬底10的第一表面侧部分，位于两个相邻沟道22之间的每个区域(参见图3)都与作为第三区域的阴极区21相对，且至少包括与发射极电极(未示出)电耦合的基极区，这是可以充当FWD的单元，即上述FWD区域19。每个FWD区域19可以充当第四区域。在本实施例中，每个FWD区域19包括基极区14(其包括其第一表面侧部分的基极接触区17)作为与发射极电极电耦合的基极区，不包括基极区13(其包括其表面部分的发射极区16)。更具体而言，每个FWD区域19仅包括基极区14作为基极区11。
此外，在半导体衬底10的第一表面侧部分，位于两个沟道22之间的每个区域(参见图3)，不包括基极区14，包括基极区13作为与FWD区域19的边界，是可以充当IGBT的单元，即上述IGBT区域18。每个IGBT区域18都可以充当IGBT的单元区域。在本实施例中，沿第一方向交替设置基极区13和基极区15，且基极区13位于IGBT区域18在第一方向的两端。
实际上，IGBT包括位于FWD区域19在第一方向上的两端或IGBT区域18在第一方向上的两端的栅电极12。然而，在本实施例中，位于沟道22之间、与阴极区域21相对，且包括诸如图6中的基极区14的、与发射极电极电耦合的区域的宽度是特征。因此，将沟道22之间的区域表达为单元区域。包括基极区13的单元区域被定义为IGBT区域18。将包括基极区14的单元区域定义为FWD区域19。
沿第一方向交替设置IGBT区域18和FWD区域19。在本实施例中，在第一方向上每个IGBT区域的宽度是均匀的。每个IGBT区域18包括设置于每个IGBT区域18两端的两个基极区13和设置于两个基极区13之间的一个基极区15。
FWD区域19仅包括基极区14作为基极区11。FWD区域19包括FWD区域19a和FWD区域19b。每个FWD区域19b沿第一方向的宽度大于每个FWD区域19a沿第一方向的宽度。FWD区域19a的数量大于FWD区域19b的数量。每个FWD区域19b都可以充当宽区域，每个FWD区域19a都可以充当窄区域。
作为窄区域的FWD区域19a占据FWD区域19的大部分。在本实施例中，每个FWD区域19a包括一个基极区14作为基极区11。更具体而言，在每个FWD区域19a中，沿第一方向设置栅电极12、基极区14和栅电极12。
在FWD区域19的第一表面侧区域中，FWD区域19b占几个百分比(例如3％到5％)。例如，每个FWD区域19b包括两个基极区14。更具体而言，在每个FWD区域19b中，沿第一方向设置栅电极12、基极区14、栅电极12、基极区14和栅电极12。
阴极区21也包括阴极区21a和阴极区21b。每个阴极区21b具有大于每个阴极区21a在第一方向的宽度的宽度。每个阴极区21b与FWD区域19b的对应一个相对。每个阴极区21a与FWD区域19a的对应一个相对。
在本实施例中，如图6所示，作为宽区域的每个FWD区域19b的宽度，即，位于每个FWD区域19b两端的两个沟道22内部末端之间的距离L2是基于沟道距离L1的结果设置的。图6中未示出沟道22。因此参见图3。同样在本实施例中，具有沟槽结构并位于每个FWD区域19b的两端的两个栅电极12的外部末端之间在第一方向上的距离与距离L2相同。
距离L2大于位于每个FWD区域19a两端的两个沟道22之间的距离。距离L2大于或等于170μm。在本实施例中，基极区13-15的宽度在第一方向上是相同的。于是，每个FWD区域19a的宽度大约为每个FWD区域19b的宽度的一半。具体而言，每个FWD区域19b比每个FWD区域19a宽一个基极区14和一个栅电极12的宽度。
如图7所示，沿第一方向交替设置IGBT区域18和包括FWD区域19a和FWD区域19b的FWD区域19。每个FWD区域19b比每个IGBT区域18窄，比每个FWD区域19a宽。作为窄区域的FWD区域19a的数量大于作为宽区域的FWD区域19b的数量，FWD区域19b占据FWD区域19的大部分。
在厚度方向上，N型场停止层23设置于半导体衬底10和集电极区20与阴极区21两者之间，如图6所示。场停止层23的杂质浓度大于半导体衬底10，小于发射极区16。在包括包含有沟槽结构的栅电极12的IGBT的半导体器件100中，在提供用于停止耗尽层的场停止层23时，例如，与诸如穿通型和非穿通型的另一种沟槽结构相比，可以减小半导体衬底10(半导体器件100)的厚度。在目前的情况下，额外载流子的数量小，耗尽层扩展的中性区宽度窄。于是，可以减小IGBT的开关损耗(交流损耗)。
可以利用公知半导体工艺形成半导体器件100。于是，省略对形成半导体器件100的方法描述。
下文将描述半导体衬底10中形成的IGBT的示范性工作。当在发射极电极和集电极电极之间施加预定的集电极电压，且在发射极电极和栅电极12之间施加预定的栅极电压时，亦即，当导通栅极时，在第一表面侧具有发射极区16的基极区13中提供N型沟道。通过沟道从发射极电极向半导体衬底10中引入电子。引入的电子使集电极区20和半导体衬底10正向偏置，由此从集电极区20向半导体衬底10中引入空穴，显著减小了半导体衬底10的电阻，并增大了IGBT的载流能力。在基极区11中，仅有在第一表面侧具有发射极区16的基极区13充当IGBT的一部分，基极区14和15不充当IGBT的一部分。当把发射极电极和栅电极12之间施加的栅极电压设置为0V和反向偏压时，即，当栅极截止时，已经反转到N导电类型的沟道返回到P导电类型，停止从发射极电极引入电子。在停止引入电子时，也停止从集电极区20引入空穴。可以分别从发射极电极和集电极电极释放半导体衬底10中存储的电子和空穴，或者电子和空穴可以彼此复合并可以消失。
下面将描述半导体衬底10中形成的FWD的示范性操作。如上所述，发射极电极也可以充当阳极电极。基极区中与发射极电极电耦合的一部分，主要是基极区14(FWD区域19)，可以充当FWD的阳极区。当在发射极电极和半导体衬底10之间施加阳极电压(正偏压)且阳极电压变得大于阈值时，阳极区和半导体衬底10被正向偏置，FWD变为导通的。具体而言，在由于负载L中存储的能量而向IGBT施加集电极电压时，阳极区和阴极区21之间提供的FWD变为导通，电流开始流动。在向发射极电极和半导体衬底10施加反向偏压时，耗尽层从阳极区向半导体衬底10扩展。于是，可以确保反向的高击穿电压。
在本实施例中，由作为宽区域的FWD区域19b提供作为第四区域的FWD区域19的一部分，由作为窄区域的FWD区域19a提供FWD区域19的大部分。亦即，在位于每个FWD区域19两端的沟道对中，一部分沟道对之间在第一方向上具有比其它部分沟道对更长的距离，且之间距离较短的沟道对数量大于之间距离较长的沟道对的数量。
每个FWD区域19b中的基极区14和位于每个FWD区域19b的两端的两个沟道之一之间的距离大于每个FWD区域19a中的基极区14和位于每个FWD区域19a的两端的两个沟道之一之间的距离。正向电压Vf的快速反回可能仅发生于正向电流“If”中的小电流区域中。于是，可以仅将FWD区域19的一部分设置成具有宽宽度的FWD区域19b来限制正向电压Vf的快速反回。
在本实施例中，每个FWD区域19b的宽度，即位于每个FWD区域19的两端的两个沟道之间的距离L2被设置成大于或等于170μm。于是，可以将正向电压Vf的快速反回有效地限制到例如小于或等于0.1V。
数量大于FWD区域19b的数量的FWD区域19a被设置成窄区域。在大电流区域中，每个FWD区域19a都工作。于是，在半导体衬底10中，在FWD正向工作期间的电流分布得到均匀化，可以改善FWD的性能。
因此，在根据本实施例的半导体器件100中，在包括RC-IGBT器件的构成中，FWD可以均匀地工作并可以限制FWD的快速反回。
在半导体器件100中，由沟槽形栅电极12将基极区11分成基极区13-15。于是，可以通过有选择地设置基极区13-15来自由设置IGBT和FWD的比例。
每个IGBT区域18可以仅包括基极区13，或每个IGBT区域18可以包括处于浮置状态的基极区13和基极区15。在每个IGBT区域18包括基极区15的情况下，在激活IGBT时，不通过基极区15汲取载流子。于是，可以在半导体衬底10中存储载流子。因此，与每个IGBT区域18仅包括基极区13的情况相比，可以减小IGBT的导通电压。
在图6中所示的半导体器件中，每个FWD区域19b包括具有相同宽度的两个基极区14。然而，每个FWD区域19b中包括的基极区14的数量不限于上述范例。例如，每个FWD区域19b中包括的基极区14的数量可以是三个或更多。
FWD区域19b还可以仅包括一个具有大宽度的基极区14作为基极区11。在图8中所示的范例中，每个FWD区域19a包括一个基极区14a，每个FWD区域19b包括一个基极区14b。基极区14b沿第一方向比基极区14a宽。在这种情况下，半导体衬底10第一表面侧上充当一部分FWD(阳极)的部分具有比宽区域由栅电极12分开的情况大一个栅电极12的宽度的区域。于是，可以降低FWD的正向电压Vf。
在图6中所示的半导体器件中，每个FWD区域19(19a，19b)仅包括基极区14作为基极区11。除了基极区14之外，每个FWD区域19可以包括除基极区13之外的其它区域。例如，每个FWD区域19还可以包括基极区14和基极区15。
在图9所示的范例中，每个FWD区域19b包括两个基极区15和设置于两个基极区15之间的一个基极区14。亦即，在每个FWD区域19b中包括的基极区11中，每个基极区15位于与IGBT区域18的边界上。更具体而言，在每个FWD区域19b中，沿第一方向设置栅电极12、基极区15、栅电极12、基极区14、栅电极12、基极区15和栅电极12。
如图6和图8所示，当每个FWD区域19b仅包括基极区14作为基极区11时，在FWD正向工作期间引入半导体衬底10的空穴量可能增大。在图9所示的范例中，每个FWD区域19还包括基极区15作为基极区11，可以减少从每个FWD区域19向半导体衬底10中引入的空穴量。于是，可以减小在将FWD从导通状态切换到截止状态时沿反方向流动的恢复电流Irr的量，并可以减小开关损耗和交流损耗。
此外，在图9所示的范例中，每个FWD区域19b包括处于浮置状态的基极区15，作为基极区11中与IGBT区域18的边界部分。于是，可以增大可以充当FWD阳极的基极区14和位于每个FWD区域19b的两端的两个沟道之间的距离。因此，可以有效地限制正向电压Vf的快速反回。
在图9所示的范例中，与IGBT区域18相邻设置的基极区11是基极区15。基极区14也可以与IGBT区域18相邻设置。然而，在与发射极电极耦合的基极区11的区域中，即，在第一表面侧具有基极接触区17的区域中，靠近沟道的部分受到沟道影响。于是，在图9所示的范例中，与IGBT区域18相邻的基极区11是处于浮置状态的基极区15，且远离IGBT区域18设置充当FWD阳极的基极区14，以减轻沟道的影响。每个FWD区域19b还可以不包括基极区15，以增大FWD阳极的面积。
(第二实施例)
将参考图10描述根据本发明第二实施例的半导体器件100。图10所示的半导体器件100的截面图对应于取自图5的线X-X的截面。
因为根据本实施例的半导体器件与根据第一实施例的半导体器件具有很多共同的部分，所以将省略对共同部分的描述，主要描述不同的部分。在以下描述中，将相同的附图标记赋予与第一实施例中描述的部件相同的部件。
在本实施例中，如图10所示，沿第一方向设置的基极区11中的多个部分从半导体衬底10的主部分30向外围部分50的一部分延伸。可以利用位于外围部分50的基极区11部分限制FWD的快速反回。
在图10所示的半导体器件100中，主部分30的构成可以类似于第一实施例中的主部分30的构成。亦即，在半导体衬底10的第一表面侧部分，每个FWD区域19都沿第一方向位于两个沟道22之间，与作为第三区域的阴极区21之一相对，并包括与发射极电极电耦合的基极区11的至少一个基极区(例如基极区14)。在主部分30中，仅设置具有窄宽度的FWD区域19a作为FWD区域19。在主部分30中，在半导体衬底10的第一表面侧部分，沿第一方向交替设置IGBT区域18和FWD区域19a。
在第一方向上，IGBT区域18之一设置于主部分30的端部，位于IGBT区域18之一外部的部分为外围部分50。沿第一方向设置的基极区11中的多个部分从主部分30延伸到外围部分50中。基极区11包括末端区域24，末端区域24的外围末端24a位于外围部分50中。
末端区域24位于外围末端24a和最靠近外围末端24a的沟道22(图10中未示出，参见图3)(在下文中称为最外沟道22)之间，并与发射极电极电耦合。末端区域24可以充当第八区域。在半导体衬底10的第一表面侧部分，外围末端24a和最外沟道22之间的区域提供了FWD区域19c。FWD区域19c可以充当第九区域。
在图10所示的范例中，在位于外围部分50中的基极区11的部分，与IGBT区域18中的基极区13相邻地设置处于浮置状态的基极区15。基极区15设置于两个栅电极12之间。位于基极区15外部的栅电极12，即，相对于位于基极区13和基极区15之间的栅电极12位于基极区15相对侧的栅电极12是栅电极12中的最外栅电极12。在最外栅电极12和基极区11的外围末端24a之间，提供末端区域24。末端区域24包括位于其第一表面侧的基极接触区17，并与发射极电极(未示出)电耦合。
在外围部分50中，可以充当第三区域的阴极区域21c设置于半导体衬底10的第二表面侧部分，以便对应于作为第八区域的末端区域24。在图10所示的范例中，阴极区域21c设置于末端区域24的正下方。通过这种方式，FWD区域19c包括对应于阴极区21c且能够充当阳极的末端区域24。
FWD区域19c在第一方向的宽度，即基极区11的外围末端24a和最外沟道22之间的距离L3大于作为第四区域的每个FWD区域19a的宽度的一半。具体而言，距离L3大于或等于85μm。
在外围部分50中未提供基极区11的部分，在半导体衬底10的第一表面侧部分设置P型保护环52a，以便围绕主部分30和部分51(参见图5)。保护环52a包括在高压部分52中。
如上所述，在图10所示的半导体器件100中，在基极区11的外围末端24a和最外沟道22之间提供FWD区域19c。FWD区域19c包括末端区域24。FWD区域19c的宽度大于包括能充当阳极的基极区14的每个FWD区域19a的宽度的一半。
当沿着第一方向在基极区11的外围末端24a周围复制上述构成时，在最外沟道22和最外沟道22的镜像之间不设置基极区13。在最外沟道22和最外沟道22的镜像之间，是与基极接触区17耦合的末端区域24、末端区域24的镜像、处于浮置状态的基极区15、栅电极12以及基极区15和栅电极12的镜像。距离L3以及镜像构成中的距离L3之和，即2×L3与第一实施例中描述的距离L2相同。因此，可以限制正向电压Vf的快速反回。
尤其在本实施例中，将距离L3设置成大于或等于85μm。如上所述，距离L3和镜像构成中的距离L3之和与距离L2相同。于是，可以通过类似于第一实施例的方式将正向电压Vf的快速反回有效地限制为例如小于或等于0.1V。
在主部分30中，交替设置IGBT区域18和FWD区域19a，并交替设置集电极区20和阴极区21。于是，IGBT和FWD可以均匀地工作。特别地，在大电流区域中，占据大部分FWD区域19的每个FWD区域19a都工作。于是，在半导体衬底10中，在FWD正向工作期间的电流分布得到均匀化，可以改善FWD的性能。
因此，同样在根据本实施例的半导体器件100中，在包括RC-IGBT器件的构成中，FWD也可以均匀地工作，可以限制FWD的快速反回。
在图10所示的范例中，FWD区域19c包括末端区域24和作为基极区11的基极区15。在用于构成FWD区域19c的基极区11中，基极区15位于与IGBT区域18的边界区。于是，可以以类似于图9所示的半导体器件100的方式减少从FWD区域19c向半导体衬底10中引入的空穴量。因此，可以减小在将FWD从导通状态切换到截止状态时沿反方向流动的恢复电流Irr的量，并可以减小开关损耗和交流损耗。
因为FWD区域19c包括处于浮置状态的基极区15作为基极区11中与IGBT区域18的边界区，所以可以充当FWD阳极的末端区域24远离沟道22。因此，可以有效地限制正向电压Vf的快速反回。
在一些范例中，末端区域24也可以是基极区11中与IGBT区域18的边界区。然而，在与发射极电极耦合的基极区11的一部分中，即，在第一表面侧具有基极接触区17的部分中，靠近沟道22的部分受到沟道22的影响。于是，在图10所示的范例中，与IGBT区域18相邻设置处于浮置状态的基极区15，可以充当阳极的末端区域24远离IGBT区域18，以减轻沟道22的影响。FWD区域19c还可以不包括基极区15，以增大FWD阳极的面积。
在半导体衬底10的第一表面侧部分，由于FWD区域19是与IGBT区域18交替设置的，所以除了具有窄宽度且占据FWD区域19大部分的FWD区域19a之外，还可以提供FWD区域19b和区域19c。亦即，作为主部分30的构成，可以采用图6中所示的构成。同样在这种情况下，FWD区域19c的宽度可以大于或等于每个FWD区域19a的宽度的一半。
(第三实施例)
将参考图11到图13描述根据本发明第三实施例的半导体器件100。
因为根据本实施例的半导体器件100与根据第一实施例的半导体器件100或根据第二实施例的半导体器件100具有很多共同的部分，所以将省略对共同部分的描述，主要描述不同的部分。在以下描述中，为与第一实施例和第二实施例中所述部件相同的部件赋予相同的附图标记。
在图11所示的半导体器件100中，外围部分50中的部分51包括感测部分51a。将设置IGBT和FWD的部分表达为有源器件部分。有源器件部分沿半导体衬底10的第一表面具有第一面积。感测部分51a沿半导体衬底10的第一表面具有第二面积。第一面积大于第二面积。除部分51之外，半导体器件100的构成可以类似于根据第一实施例的半导体器件100的构成或根据第二实施例的半导体器件100的构成。半导体器件100包括IGBT 25和FWD 26。在感测部分51a中，设置感测元件。在感测元件中，流动有与FWD 26中流动的电流成比例的电流。基于感测元件的结果对半导体器件100进行反馈控制，使得在FWD 26工作时停止向IGBT元件的栅电极12输入驱动信号，在FWD 26不工作时向栅电极12输入驱动信号。
在图11所示的半导体器件100中，在感测部分51a中独立地设置FWD感测元件53和IGBT感测元件54。FWD感测元件53具有与FWD 26类似的构成，FWD感测元件53中流动的电流与FWD 26中流动的电流成比例。IGBT感测元件54具有与IGBT 25类似的构成，IGBT感测元件中流动的电流与IGBT 25中流动的电流成比例。例如，FWD感测元件53的面积大约为FWD 26的1/1000，IGBT感测元件54的面积大约为IGBT 25的面积的1/1000。在发明人之一做出的US 2009/057832A(对应于JP-A-2009-099690)中描述了FWD感测元件53和IGBT感测元件54的构成。于是，将省略对FWD感测元件53和IGBT感测元件54构成的详细描述。
在部分51中，半导体器件100还包括用于向栅电极12输入驱动信号的栅极焊盘55、发射极感测焊盘56、与IGBT感测元件54的发射极区耦合的IGBT感测焊盘57以及与FWD感测元件53的阳极区耦合的FWD感测焊盘58。
接下来，将描述包括半导体器件100的栅极驱动信号的反馈电路。将反馈电路配置为倒相电路的一部分，即上臂和下臂之一。反馈电路的构成可以类似于由发明人之一做出的日本专利申请No.2007-229959和JP-A-2009-099690中所述的反馈电路构成。在图12中所示的反馈电路中，感测电阻器102由FWD感测元件53和IGBT感测元件54共享。
如图12所示，反馈电路包括图11所示的半导体器件100、与电路101、感测电阻器102、反馈部分103和栅极电阻器104。
与电路101是在输入到与电路101的所有信号都处于高电平时输出高电平信号的逻辑电路。与电路101接收与用于驱动半导体器件100中的IGBT25和IGBT感测元件54的驱动信号对应的PWM栅极信号以及从反馈部分103输出的信号。例如，PWM信号发生电路产生PWM栅极信号，并将PWM栅极信号输入到与电路101的输入端子。
与电路101经由栅极电阻器104与半导体器件100中的栅极焊盘55电耦合。基于从与电路101通过栅极电阻器104供应的PWM栅极信号控制IGBT25和IGBT感测元件54处的栅极电压。例如，当经过与电路101的PWM栅极信号处于高电平时，导通IGBT 25。当经过与电路101的PWM栅极信号处于低电平时，截止IGBT 25。当PWM栅极信号不经过与电路101时，不驱动IGBT 25和IGBT感测元件54。
IGBT 25的集电极例如与负载和功率源耦合，在IGBT 25的集电极和发射极之间流动着电源电流。由公共电极提供IGBT感测元件54的集电极电极和IGBT 25的集电极电极。IGBT感测元件54的发射极区通过IGBT感测焊盘57与感测电阻器102的一端耦合。感测电阻器102的另一端通过发射极感测焊盘56与IGBT 25的发射极区16耦合。因此，感测电流从IGBT感测元件54的发射极区流入感测电阻器102中。感测电流与IGBT 25中流动的电源电流成比例。将感测电阻器102两端之间的电势差Vs反馈到反馈部分103。
反馈部分103例如包括运算放大器。反馈部分103判断FWD 26中是否有电流流动以及IGBT 25中是否有电流流动。然后，反馈部分103基于判断结果允许或停止输入到与电路101中的PWM栅极信号通过。反馈部分103具有第一阈值Vth1和第二阈值Vth2。第一阈值Vth1用于判断是否有电流流入FWD 26中。第二阈值Vth2用于判断是否有过电流流入IGBT 25中。在本范例中，第一阈值Vth1和第二阈值Vth2为电压值。
在正常驱动IGBT 25且电流未流入FWD 26时，电流从IGBT感测元件54流向感测电阻器102。于是，在将IGBT 25的发射极区16处的电势设置为基础时，感测电阻器102两端之间的电势差Vs变为正值。当电流流入FWD26时，电流从感测电阻器102流向FWD感测元件53。于是，在将IGBT 25的发射极区16处的电势设置为基础时，感测电阻器102两端之间的电势差Vs变为负值。因此，将用于检测是否有电流流入FWD 26的第一阈值Vth1设置为预定负值。当过电流流入IGBT 25时，从IGBT感测元件54流向感测电阻器102的感测电流量增大。亦即，感测电阻器102两端之间的电势差Vs在正区增大。于是，将第二阈值Vth2设置为预定正值。
在反馈部分103驱动IGBT 25时，反馈部分103输出控制信号，其允许输入到与电路101的PWM栅极信号通过。此外，反馈部分103接收感测电阻器102两端之间的电势差Vs。当电势差Vs小于第一阈值Vth1时或当电势差Vs大于第二阈值Vth2时，反馈部分103输出信号以停止输入到与电路101的PWM栅极信号通过。
在正常运行时，诸如PWM信号发生电路的外部电路产生用于驱动IGBT25和IGBT感测元件54的PWM栅极信号，并将PWM栅极信号输入到与电路101。在这种情况下，FWD 26截止，电流不流入FWD感测元件53中。于是，感测电阻器102通过IGBT感测焊盘57与IGBT感测元件54的发射极区耦合的一端的电势高于感测电阻器102通过发射极感测焊盘56与IGBT 25的发射极区16耦合的一端的电势。感测电阻器102两端之间的电势差Vs变为电势值。
因为电势差Vs大于被设置成预定负值的第一阈值Vth1，如图13所示，反馈部分103确定没有电流流入FWD 26中。于是，反馈部分103的输出信号处于高电平。在向与电路101输入处于高电平的PWM栅极信号以及处于高电平的反馈部分103的输出信号时，允许PWM栅极信号通过与电路101。通过栅极电阻器104向IGBT 25的栅电极和IGBT感测元件54输入PWM栅极信号，由此导通IGBT 25和IGBT感测元件54。在驱动IGBT 25和IGBT感测元件54时，电流流到与IGBT 25的集电极电极或发射极电极耦合的负载。
在电流流入FWD 26中时，感测电阻器102通过发射极感测焊盘56与FWD 26的阳极区耦合的一端的电势高于感测电阻器102通过FWD感测焊盘58与FWD感测元件53的阳极区耦合的一端的电势。亦即，感测电阻器102两端之间的电势差Vs变为负值。
于是，在电势差Vs小于第一阈值的情况下，反馈部分103确定有电流流向FWD 26。反馈部分103向与电路101输出信号，以便停止让输入到与电路101的PWM栅极信号通过。
因为不从与电路101输入用于驱动IGBT 25的信号，所以IGBT 25被截止，亦即，栅极信号变为零。因此，在FWD 26正向工作期间，IGBT 25不工作。
当过电流流入IGBT 25时，从IGBT感测元件54流向感测电阻器102的感测电流量正比于过电流增大。感测电阻器两端之间的电势差Vs变得高于在IGBT 25正常工作的情况下的电势差Vs。
于是，在电势差Vs大于第二阈值Vth2时，如图13所示，反馈部分103确定有过电流流入IGBT 25中，并向与电路101输出信号，以便停止使输入到与电路101的PWM栅极信号通过。
因为不从与电路101输入用于驱动IGBT 25的信号，所以IGBT 25的工作停止。因此，可以防止IGBT 25受到过电流损坏。
图11中所示的半导体器件100包括FWD感测元件53，FWD感测元件53中流动的电流正比于FWD 26中流动的电流。根据FWD感测元件53的检测结果，当FWD 26工作时，不向IGBT 25的栅电极12输入驱动信号。另一方面，在FWD 26不工作时，向IGBT 25的栅电极12输入驱动信号。IGBT 25和FWD 26可以具有类似于第一实施例或第二实施例中描述的构成。因此，可以限制FWD 26的正向电压Vf的快速反回，并可以改善FWD 26的线性度。
如上所述，在FWD感测元件53中，流动有与FWD 26中流动的电流成比例的电流。于是，也可以改善FWD感测元件53的线性度。因此，可以基于FWD感测元件53的检测结果以高度精确性控制向栅电极12输入PWM栅极信号(驱动信号)。可以将根据上述实施例的每种半导体器件100适当地用于利用包括FWD感测元件53的感测元件执行反馈控制的反馈电路。
在图11中所示的半导体器件中，在半导体衬底10中的感测部分51a中独立地设置FWD感测元件53和IGBT感测元件54。在一些范例中，可以提供用于检测IGBT 25中流动的电流和FWD 26中流动的电流的一个感测元件。
在图11所示的半导体器件100中，半导体器件100包括IGBT感测元件54和FWD感测元件53作为感测元件。在一些范例中，半导体器件100至少包括FWD感测元件53作为感测元件。
在图11中所示的反馈电路中，感测电阻器102由IGBT感测元件54和FWD感测元件53共享。在一些范例中，IGBT感测元件54和FWD感测元件53可以分别具有感测电阻器。
在图11中所示的反馈电路中，感测电阻器102与IGBT感测元件54的发射极侧和FWD感测元件53的阳极侧耦合。在一些范例中，感测电阻器可以与IGBT感测元件54的集电极侧耦合，感测电阻器可以与FWD感测元件53的阴极侧耦合。
在图11所示的半导体器件100中，独立地提供与IGBT感测元件54的发射极区耦合的IGBT感测焊盘57和FWD感测焊盘58。在一些范例中，可以由一个感测焊盘提供IGBT感测焊盘57和FWD感测焊盘58。
(其它实施例)
尽管已经参考附图结合其示范性实施例全面描述了本发明，但要指出的是各种修改和变型对于本领域的技术人员而言是显而易见的。
在上述实施例中，基极区14和末端区域24通过基极接触区17与发射极电极电耦合。在图14和图15所示的半导体器件中，提供多个沟槽接触区27作为与发射极电极的接触区域。通过在基极区11中从半导体衬底10的第一表面向浅于基极区11底部的深度提供沟槽并利用诸如钨的导电材料填充沟槽来形成每个沟槽接触区27。沟槽接触区27穿透上述P导电类型区域。图14和图15中所示的半导体器件的其它构成可以分别类似于图6所示的半导体器件100和图10所示的半导体器件100。可以通过公知工艺形成沟槽接触区27。
在提供了用于形成沟槽接触区27的沟槽的情况下，去除基极区14和末端区域24中的基极接触区17的一部分，即，具有高杂质浓度的基极区11的一部分。于是，与未提供沟槽接触区27的情况相比，减少了从基极区14和末端区域24中的基极接触区17向半导体衬底10引入的空穴量。于是，可以减小在将FWD从导通状态切换到截止状态时沿反方向流动的恢复电流Irr的量，并可以减小开关损耗和交流损耗。在图14和图15所示的范例中，在基极区14提供沟槽接触区27作为宽区域，在末端区域24中提供沟槽接触区27来限制快速反回。在宽区域中，与未提供宽区域的情况相比，增大了在FWD正向工作期间引入半导体衬底10的空穴量。于是，当在宽区域中提供沟槽接触区27时，可以限制引入半导体衬底10的空穴量。在图14和图15所示的范例中，在提供窄区域的基极区14中也形成沟槽接触区27。也可以仅在提供宽区域的基极区14以及末端区域24中形成沟槽接触区27。
例如，可以通过辐照电子束或氦线在与半导体衬底10和基极区11的边界相邻的部分形成短使用寿命层。在这种情况下，可以降低基极区11下的载流子密度。于是，在FWD正向工作期间，可以减小与充当阳极区的区域相邻的部分的载流子密度，由此可以减小恢复电流Irr的量并可以减小开关损耗。
在上述实施例的每一个中，半导体器件100包括场停止层23。在一些范例中，半导体器件100可以没有场停止层23。
在上述实施例的每一个中，第一导电类型为N导电类型，第二导电类型为P导电类型。或者，第一导电类型可以是P导电类型，第二导电类型可以是N导电类型。亦即，根据上述实施例的每一个的半导体器件100还可以包括P沟道IGBT。
在上述实施例中，将包括基极接触区17而没有发射极区16的每个基极区14用作第四区域。亦即，基极区14提供基极区11中的FWD区域19。在图16所示的范例中，沿着第一方向在主部分30中连续设置基极区13，基极区13可以充当FWD的阳极。基极区13包括窄基极区13a和宽基极区13b。基极区13的大部分是窄基极区13a，宽基极区13b的数量小于窄基极区13a的数量。在每个基极区13中，沟道22之间的部分可以充当作为第四区域的FWD区域19。每个窄基极区13a提供FWD区域19a，每个宽基极区13b提供FWD区域19b。沿第一方向位于宽基极区13b的两端的两个沟道22的内部末端之间的距离L4大于或等于170μm。因此，还是在图16所示的范例中，在包括RC-IGBT器件的构成中，FWD可以均匀地工作，可以限制FWD的快速反回。
在上述实施例中，IGBT包括具有沟槽结构的栅电极12。在一些范例中，IGBT可以包括具有平面结构的栅电极12。例如，在图17所示的范例中，在半导体衬底10的第一表面侧部分设置P阱作为基极区11。每个基极区11沿着垂直于厚度方向和第一方向的第二方向延伸。基极区11设置于第一方向上，以便彼此分开。在每个基极区11的表面部分设置两个发射极区16和基极接触区17。在第一方向上基极接触区17位于两个发射极区16之间。在半导体衬底10的第一表面侧部分上，通过绝缘层(未示出)设置具有平面结构的栅电极12。每个栅电极12连接相邻基极区11中的两个发射极区16。基极区11包括基极区11a和基极区11b。每个基极区11b的宽度大于每个基极区11a的宽度。每个基极区11b可以充当宽区域，每个基极区11a可以充当窄区域。基极区11的大部分是基极区11a，基极区11b的数量小于基极区11a的数量。
在基极区11a和11b中，沟道22之间的部分可以充当第四区域。具有宽宽度的每个基极区11b提供FWD区域19b，具有窄宽度的每个基极区11a提供FWD区域19a。在每个基极区11b中，提供与发射极区16相邻的沟道22，沟道22的内部末端之间的距离L5大于或等于170μm。还是在图17所示的范例中，在包括RC-IGBT器件的构成中，FWD可以均匀地工作，可以限制FWD的快速反回。
在图17所示的范例中，基极区11中包括发射极区16的一部分可以充当阳极。亦即，在图16所示的构成中，将栅电极12的结构变为平面结构。在图18所示的范例中，半导体器件包括充当阳极的特定区域。亦即，在图6所示的构成中，将栅电极12的结构变为平面结构。而且，在图18所示的范例中，在半导体衬底10的第一表面侧部分设置p阱作为基极区11。每个基极区11沿着垂直于厚度方向和第一方向的第二方向延伸。基极区11设置于第一方向上，以便彼此分开。基极区11包括基极区11a、11c和11d。每个基极区11a在其第一表面侧部分包括两个发射极区16和基极接触区17。基极接触区17位于两个发射极区16之间。在基极区11c和11d的每一个中，仅设置基极接触区17。基极区11a提供了IGBT区域18，基极区11c和11d提供了FWD区域19。沿第一方向交替设置IGBT区域18和FWD区域19。形成栅电极12以便桥接相邻的基极区11。每个基极区11c的宽度小于基极区11d的宽度。仅包括基极接触区17的大部分基极区11b和11c是基极区11c，基极区11d的数量小于基极区11c的数量。每个基极区11c可以充当窄区域，每个基极区11d可以充当宽区域。位于每个基极区11d两侧的沟道之间的宽度L6大于或等于170μm。还是在图18所示的范例中，在包括RC-IGBT器件的构成中，FWD可以均匀地工作，可以限制FWD的快速反回。在图17和图18所示的范例中，每个半导体器件不包括场停止层23。每个半导体器件还可以包括场停止层23。
在图18所示的半导体器件100中，将作为宽区域的FWD区域19b中包括的每个基极区11d的宽度设置成大于作为窄区域的FWD区域19a中包括的每个基极区11c的宽度和IGBT区域18中包括的每个基极区11a的宽度。要求能够充当阳极的基极区11的区域远离最靠近该区域的沟道22。于是，即使在每个基极区11d的宽度与每个基极区11a的宽度或每个基极区11c的宽度相同时，通过控制基极区11a和基极区11d之间的距离，FWD区域19也可以是宽区域。
在图10所示的半导体器件100中，沿着第一方向向外围部分50中设置多个基极区11。在基极区11的外围末端24a和最外沟道22之间提供可以充当第八区域的末端区域24。在半导体衬底10的第二表面侧部分，将阴极区21c设置成与末端区域24相对。FWD区域19c包括末端区域24且提供于基极区11的外围末端24a和最外沟道22之间。FWD区域19c可以充当第九区域。将FWD区域19c在第一方向上的宽度设置成大于或等于主部分30中每个FWD区域19a在第一方向上的宽度的一半。然而，为了限制快速反回而在外围部分50中形成的FWD的构成不限于上述范例。
将参考图19到图21描述根据本发明另一实施例的半导体器件100。图19所示的半导体器件100的区域对应于图5所示半导体器件100中的区域XIX。在图19到21所示的半导体器件100中，沿第一方向设置均具有矩形环路形状的栅电极12，基极区11(p阱)由栅电极12沿第一方向分开。
在与集电极区20(未示出)相对的基极区11中，由栅电极12围绕的部分为处于浮置状态的基极区15，相邻栅电极12之间的部分是均包括发射极区16和基极接触区17的基极区13。在IGBT区域18中，沿第一方向交替设置基极区13和基极区15，并沿第一方向在每个IGBT区域18的两端都设置基极区13。
与阴极区21a相对的所有基极区11(被栅电极12包围的基极区11和位于相邻栅电极12之间的基极区11)是在其第一表面侧部分均包括基极接触区17的基极区14。在半导体衬底10的第一表面侧部分，相邻沟道(未示出)之间并包括基极区14的区域为FWD区域19a。
在半导体衬底10的第一表面侧部分，基极区11延伸到外围部分50中，提供P型导电类型的末端区域24。末端区域24与相邻沟道12之间的基极区11电耦合并与其基极区11集成，亦即，基极区13和基极区14的一部分。每个基极接触区17沿垂直于第一方向的第二方向延伸到外围部分50中。设置于位于相邻栅电极12之间的基极区11的第一表面侧部分的基极接触区17也充当末端区域24的基极接触区17。在图19到图21所示的范例中，作为第九区域的FWD区域19c仅包括作为第八区域的末端区域24。
FWD区域19c在第一方向上的宽度，即基极区11的外围末端24a和最靠近外围末端24a的沟道之间的距离L3大于每个FWD区域19a在第一方向上的宽度L7的一半。此外，距离L3大于或等于85μm。
同样，在这种构成中，类似于图10所示的末端区域24和阴极区域21c的方式，与发射极电极电耦合并位于外围部分50中的末端区域24可以充当FWD，阴极区域21c与末端区域24相对。于是，可以减小FWD的快速反回。每个FWD区域19a能够充当窄区域。通过提供FWD区域19a，在半导体衬底10中，在FWD正向工作期间的电流分布可以得到均匀化，可以改善FWD的性能。亦即，在半导体衬底10中包括IGBT和FWD的构成中，FWD能够均匀地工作，并可以限制FWD的快速反回。
在图19到图21所示的半导体器件100中，FWD区域19a仅包括基极区14作为基极区11。然而，IGBT区域18和FWD区域19a的构成不限于上述范例。例如，FWD区域19a可以包括基极区14和基极区15。构成每个IGBT区域18和FWD区域19a的基极区11的数量不限于上述范例。也可以独立于设置于主部分30中的基极接触区17提供用于末端区域24的基极接触区17。
在根据上述实施例的每个半导体器件100中，沿第一方向以预定间隔将栅电极12设置成条形图案，以便分开基极区11。栅电极12的布置不限于上述范例。只要沿第一方向以预定间隔设置栅电极12，栅电极12可以具有任何形状。例如，每个栅电极12的平面形状可以是多边形，例如正方形和六角形或环形。
在上述每个实施例中，集电极区20和阴极区21a和21b的边界恰好在位于FWD区域19a和19b末端的栅电极12下方。然而，集电极区20和阴极区21a和21b的边界的位置不限于上述范例。在半导体衬底10的第一表面侧的主部分30中，作为第四区域的FWD区域19a和19b是位于相邻沟道22之间、与阴极区21a和21b相对且至少包括与发射极电极电耦合的基极区14的区域。于是，阴极区21a和21b也可以恰好在位于IGBT区域18末端的基极区11下方。在相邻沟道22之间设置五个基极区11的情况下，集电极区20可以位于两端基极区11的下方，阴极区21a和21b可以位于设置于两端基极区11之间的基极区11(基极区14)下方。

Claims (16)

1.一种在第一导电类型的半导体衬底(10)中包括垂直绝缘栅极双极晶体管(IGBT)和垂直续流二极管的半导体器件(100)，所述半导体衬底(10)具有彼此相对的第一表面和第二表面，所述垂直IGBT和所述垂直续流二极管彼此反并联耦合，所述垂直IGBT包括与所述半导体衬底(10)的所述第一表面相邻的栅电极，所述半导体衬底(10)具有与所述第一表面相邻的第一表面侧部分和与所述第二表面相邻的第二表面侧部分，所述半导体器件(100)包括：
设置于所述半导体衬底(10)的所述第一表面侧部分的具有第二导电类型的多个基极区(11)，沿着垂直于所述半导体衬底(10)的厚度方向的一个方向设置所述多个基极区(11)，所述多个基极区(11)中的每一个包括与所述半导体衬底(10)的所述第一表面相邻的第一表面侧部分；
设置于所述多个基极区(11)的一部分的所述第一表面侧部分的所述第一导电类型的多个第一区域(16)，所述多个第一区域(16)的杂质浓度高于所述半导体衬底(10)的杂质浓度，所述多个第一区域(16)构成所述垂直IGBT的一部分；
与所述多个基极区(11)中的一部分和所述多个第一区域(16)电耦合的电极；以及
设置于所述半导体衬底(10)的所述第二表面侧部分的所述第二导电类型的多个第二区域(20)和所述第一导电类型的多个第三区域(21)，沿所述一个方向交替设置所述多个第二区域(20)中的多个以及所述多个第三区域(21)中的多个，使其彼此相邻，所述多个第二区域(20)构成所述垂直IGBT的一部分，所述多个第三区域(21)构成所述垂直续流二极管的一部分，所述多个第三区域(21)的杂质浓度高于所述半导体衬底(10)的杂质浓度，其中：
当所述垂直IGBT处于工作状态时，在所述多个基极区(11)中的包括所述多个第一区域(16)的部分中提供所述第一导电类型的多个沟道(22)，使得所述多个沟道(22)中的多个分别与所述多个第一区域(16)中的多个相邻；
所述半导体衬底(10)的所述第一表面侧部分包括沿所述一个方向设置的多个第四区域(19)；
所述多个第四区域(19)中的多个分别与所述多个第三区域(21)中的多个相对；
所述多个第四区域(19)中的每一个位于所述多个沟道(22)中的相邻两个沟道之间，且包括所述多个基极区(11)中的与所述电极电耦合的一个区域(14)；
所述多个第四区域(19)包括多个窄区域(19a)和多个宽区域(19b)；
所述多个窄区域(19a)中的每一个在所述一个方向上具有第一宽度；
所述多个宽区域(19b)中的每一个在所述一个方向上具有第二宽度；
所述第二宽度大于所述第一宽度；并且
所述多个窄区域(19a)的数量大于所述多个宽区域(19b)的数量。
2.根据权利要求1所述的半导体器件(100)，其中所述第二宽度大于或等于170μm。
3.根据权利要求1所述的半导体器件(100)，其中：
所述多个基极区(11)包括多个第五区域(13)和多个第六区域(14)；
所述多个第五区域(13)是所述多个基极区(11)中的在其所述第一表面侧部分包括所述多个第一区域(16)且与所述电极电耦合的部分；
所述多个第六区域(14)是所述多个基极区(11)中的没有所述多个第一区域(16)且与所述电极电耦合的部分；
所述多个第四区域(19)中的每一个没有所述多个第五区域(13)且包括所述多个第六区域(14)之一；
所述半导体衬底(10)的所述第一表面侧部分还包括所述垂直IGBT的多个单元区域(18)；
沿所述一个方向交替设置所述多个第四区域(19)中的多个和所述多个单元区域(18)中的多个；并且
所述多个单元区域(18)中的每一个没有所述多个第六区域(14)且包括所述多个第五区域(13)之一作为与所述多个第四区域(19)之一相邻的边界区。
4.根据权利要求3所述的半导体器件(100)，其中：
所述多个基极区(11)还包括多个第七区域(15)，所述第七区域没有所述多个第一区域(16)，与所述电极电隔离且处于浮置状态；并且
所述多个单元区域(18)中的每一个还包括所述多个第七区域(15)之一。
5.根据权利要求3所述的半导体器件(100)，其中：
所述多个宽区域(19b)中的每一个仅包括所述多个基极区(11)中的所述多个第六区域(14)之一。
6.根据权利要求3所述的半导体器件(100)，其中：
所述多个基极区(11)还包括多个第七区域(15)，所述第七区域没有所述多个第一区域(16)，与所述电极电隔离且处于浮置状态；并且
所述多个宽区域(19b)中的每一个包括所述多个第七区域(15)之一作为与所述多个单元区域(18)之一相邻的边界区。
7.根据权利要求1-6中的任一项所述的半导体器件(100)，其中：
所述栅电极包括多个栅电极区域(12)；
所述多个栅电极区域(12)设置于所述半导体衬底(10)的所述第一表面侧部分且设置于所述一个方向上，使得所述多个基极区(11)通过所述多个栅电极区域(12)而彼此分开；
通过从所述半导体衬底(10)的所述第一表面提供沟槽，在所述沟槽的表面上设置绝缘层并通过所述绝缘层利用导电构件填充所述沟槽来形成所述多个栅电极区域(12)中的每一个；并且
所述第一区域(16)中的多个分别与所述多个栅电极区域(12)中的多个的侧表面相邻。
8.根据权利要求1-6中的任一项所述的半导体器件(100)，其中：
所述多个基极区(11)中的包括在所述多个宽区域(19b)中的、与所述多个第三区域(21)中的相应一个相对并与所述电极电耦合的每一个包括沟槽接触区(27)作为与所述电极的接触区；并且
通过从所述半导体衬底(10)的所述第一表面提供沟槽并利用导电构件填充所述沟槽来形成所述沟槽接触区(27)。
9.根据权利要求1-6中的任一项所述的半导体器件(100)，还包括反馈部分(103)，其中：
所述半导体衬底(10)包括有源器件部分(30)和感测部分(51a)；
所述有源器件部分(30)包括所述垂直IGBT和所述垂直续流二极管；
所述感测部分(51a)包括感测元件(53)，所述感测元件被配置成检测与所述垂直续流二极管中流动的电流成比例的电流；
所述有源器件部分(30)沿所述半导体衬底(10)的所述第一表面具有第一面积；
所述感测部分(51a)沿所述半导体衬底(10)的所述第一表面具有第二面积；
所述第一面积大于所述第二面积；
所述反馈部分(103)基于所述感测元件(53)的检测结果确定所述垂直续流二极管是处于工作状态还是处于非工作状态；
在所述反馈部分(103)确定所述垂直续流二极管处于工作状态时，所述反馈部分(103)停止向所述栅电极输入驱动信号；并且
在所述反馈部分(103)确定所述垂直续流二极管处于非工作状态时，所述反馈部分(13)允许向所述栅电极输入驱动信号。
10.一种在第一导电类型的半导体衬底(10)中包括垂直绝缘栅极双极晶体管(IGBT)和垂直续流二极管的半导体器件(100)，所述半导体衬底(10)具有彼此相对的第一表面和第二表面，所述垂直IGBT和所述垂直续流二极管彼此反并联耦合，所述垂直IGBT包括与所述半导体衬底(10)的所述第一表面相邻的栅电极，所述半导体衬底(10)包括与所述第一表面相邻的第一表面侧部分和与所述第二表面相邻的第二表面侧部分，所述半导体衬底(10)具有主部分(30)和外围部分(50)，在所述主部分中设置所述垂直IGBT，所述外围部分(50)具有环形形状并沿垂直于所述半导体衬底(10)的厚度方向的一个方向围绕所述主部分(30)，所述半导体器件(100)包括：
设置于所述半导体衬底(10)的所述第一表面侧部分的具有第二导电类型的多个基极区(11)，沿着所述一个方向设置所述多个基极区(11)，所述多个基极区(11)位于所述主部分(30)并且所述多个基极区(11)的外围末端(24a)位于所述外围部分(50)，所述多个基极区中的每一个包括与所述半导体衬底(10)的所述第一表面相邻的第一表面侧部分；
设置于所述多个基极区(11)的一部分的所述第一表面侧部分的所述第一导电类型的多个第一区域(16)，所述多个第一区域(16)的杂质浓度高于所述半导体衬底(10)的杂质浓度，所述多个第一区域(16)构成所述垂直IGBT的一部分；
与所述多个基极区(11)中的一部分和所述多个第一区域(16)电耦合的电极；以及
设置于所述半导体衬底(10)的所述第二表面侧部分的具有所述第二导电类型的多个第二区域(20)和具有所述第一导电类型的多个第三区域(21)，沿所述一个方向交替设置所述多个第二区域(20)中的多个以及所述多个第三区域(21)中的多个，使其彼此相邻，所述多个第二区域(20)构成所述垂直IGBT的一部分，所述多个第三区域(21)构成所述垂直续流二极管的一部分，所述多个第三区域(21)的杂质浓度高于所述半导体衬底(10)的杂质浓度，其中：
当所述垂直IGBT处于工作状态时，在所述多个基极区(11)中的包括所述多个第一区域(16)的部分中提供所述第一导电类型的多个沟道(22)，使得所述多个沟道(22)中的多个分别与所述多个第一区域(16)中的多个相邻；
所述多个基极区(11)包括所述外围部分(50)处的第八区域(24)；
所述第八区域(24)是从所述多个基极区(11)的所述外围末端(24a)到距所述外围末端(24a)为预定距离处的区域，并位于所述外围末端(24a)和所述多个沟道(22)中的沿所述一个方向或垂直于所述一个方向和所述半导体衬底(10)的厚度方向的方向最靠近所述外围末端(24a)的一个沟道之间的区域内；
所述多个第三区域(21)之一位于所述外围部分(50)并与所述第八区域(24)相对；
所述半导体衬底(10)的所述第一表面侧部分还包括多个第四区域(19a)和第九区域(19c)；
所述多个第四区域(19a)中的多个分别与所述多个第三区域(21)中的多个相对；
所述多个第四区域(19a)中的每一个位于所述多个沟道(22)中的相邻两个沟道之间，且包括与所述电极电耦合的所述多个基极区(11)的一个区域(14)；
所述第九区域(19c)是所述多个基极区(11)的外围末端(24a)和所述多个沟道(22)中的最靠近所述外围末端(24a)的所述一个沟道之间的区域；
所述多个第四区域(19a)中的每一个在所述一个方向上具有第一宽度；
所述第九区域(19c)在所述外围末端(24a)和所述多个沟道(22)中的最靠近所述外围末端(24a)的所述一个沟道之间具有第二宽度；以及
所述第二宽度大于所述第一宽度的一半。
11.根据权利要求10所述的半导体器件(100)，其中：
所述外围末端(24a)沿所述一个方向位于所述外围部分(50)处；
所述第八区域(24)位于所述外围末端(24a)和所述多个沟道(22)中的沿所述一个方向最靠近所述外围末端(24a)的所述一个沟道之间的区域内；
所述第九区域(19c)是所述多个基极区(11)的所述外围末端(24a)和所述多个沟道(22)中的沿所述一个方向最靠近所述外围末端(24a)的所述一个沟道之间的区域；以及
所述第二宽度是所述第九区域(19c)沿所述一个方向的宽度。
12.根据权利要求11所述的半导体器件(100)，其中：
所述多个基极区(11)还包括第七区域(15)，所述第七区域没有所述多个第一区域(16)，与所述电极电隔离且处于浮置状态；
所述第九区域(19c)包括所述第七区域(15)作为与所述主部分(30)的边界区；并且
所述第七区域(15)沿所述一个方向位于所述主部分(30)和所述第八区域(24)之间。
13.根据权利要求10-12中的任一项所述的半导体器件(100)，其中
所述第二宽度大于或等于85μm。
14.根据权利要求10-12中的任一项所述的半导体器件(100)，其中：
所述栅电极包括多个栅电极区域(12)；
所述多个栅电极区域(12)设置于所述半导体衬底(10)的所述第一表面侧部分且设置于所述一个方向上，使得所述多个基极区(11)通过所述多个栅电极区域(12)而彼此分开；
通过从所述半导体衬底(10)的所述第一表面提供沟槽，在所述沟槽的表面上设置绝缘层并通过所述绝缘层利用导电构件填充所述沟槽来形成所述多个栅电极区域(12)中的每一个；并且
所述第一区域(16)中的多个分别与所述多个栅电极区域(12)中的多个的侧表面相邻。
15.根据权利要求10-12中的任一项所述的半导体器件(100)，其中：
所述第八区域(24)包括沟槽接触区(27)作为与所述电极的接触区；并且
通过从所述半导体衬底(10)的所述第一表面提供沟槽并利用导电构件填充所述沟槽来形成所述沟槽接触区(27)。
16.根据权利要求10-12中的任一项所述的半导体器件(100)，还包括反馈部分(103)，其中：
所述半导体衬底(10)还包括有源器件部分(30)和感测部分(51a)；
所述有源器件部分包括所述垂直IGBT和所述垂直续流二极管；
所述感测部分(51a)包括感测元件(53)，所述感测元件被配置成检测与所述垂直续流二极管中流动的电流成比例的电流；
所述有源器件部分沿所述半导体衬底(10)的所述第一表面具有第一面积；
所述感测部分(51a)沿所述半导体衬底(10)的所述第一表面具有第二面积；
所述第一面积大于所述第二面积；
所述反馈部分(103)基于所述感测元件(53)的检测结果确定所述垂直续流二极管是处于工作状态还是处于非工作状态；
在所述反馈部分(103)确定所述垂直续流二极管处于工作状态时，所述反馈部分(103)停止向所述栅电极输入驱动信号；并且
在所述反馈部分(103)确定所述垂直续流二极管处于非工作状态时，所述反馈部分(13)允许向所述栅电极输入驱动信号。
CN2009102663713A 2008-12-24 2009-12-24 包括绝缘栅极双极晶体管和二极管的半导体器件 Active CN101764139B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008328426 2008-12-24
JP328426/2008 2008-12-24
JP2009259135A JP5045733B2 (ja) 2008-12-24 2009-11-12 半導体装置
JP259135/2009 2009-11-12

Publications (2)

Publication Number Publication Date
CN101764139A CN101764139A (zh) 2010-06-30
CN101764139B true CN101764139B (zh) 2011-08-03

Family

ID=42265104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102663713A Active CN101764139B (zh) 2008-12-24 2009-12-24 包括绝缘栅极双极晶体管和二极管的半导体器件

Country Status (4)

Country Link
US (2) US8080853B2 (zh)
JP (1) JP5045733B2 (zh)
CN (1) CN101764139B (zh)
DE (1) DE102009055322B4 (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153960B2 (en) 2004-01-15 2015-10-06 Comarco Wireless Technologies, Inc. Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices
DE102008045410B4 (de) * 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
GB2496067B (en) * 2010-06-17 2014-12-24 Abb Technology Ag Power semiconductor device
JP5582102B2 (ja) * 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
JP5900546B2 (ja) * 2010-07-01 2016-04-06 株式会社デンソー 半導体装置
JP2012064849A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
JP5321669B2 (ja) * 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
GB2487579B (en) * 2011-01-28 2015-07-22 Novalia Ltd Printed article with at least one capacitive touch switch
WO2012169053A1 (ja) * 2011-06-09 2012-12-13 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
US8767482B2 (en) 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
WO2013030943A1 (ja) * 2011-08-30 2013-03-07 トヨタ自動車株式会社 半導体装置
JP5720805B2 (ja) * 2011-11-28 2015-05-20 富士電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JP5973730B2 (ja) * 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
JP5979993B2 (ja) * 2012-06-11 2016-08-31 ルネサスエレクトロニクス株式会社 狭アクティブセルｉｅ型トレンチゲートｉｇｂｔの製造方法
CN103022089A (zh) * 2012-06-19 2013-04-03 电子科技大学 一种无snapback效应的逆导型绝缘栅双极晶体管
US9214521B2 (en) * 2012-06-21 2015-12-15 Infineon Technologies Ag Reverse conducting IGBT
US20130341673A1 (en) 2012-06-21 2013-12-26 Infineon Technologies Ag Reverse Conducting IGBT
US9362349B2 (en) 2012-06-21 2016-06-07 Infineon Technologies Ag Semiconductor device with charge carrier lifetime reduction means
CN102931223B (zh) * 2012-11-28 2015-11-04 江苏物联网研究发展中心 Igbt集电极结构
KR101927410B1 (ko) 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP5924420B2 (ja) * 2012-12-20 2016-05-25 トヨタ自動車株式会社 半導体装置
WO2014125584A1 (ja) * 2013-02-13 2014-08-21 トヨタ自動車株式会社 半導体装置
JP5812027B2 (ja) * 2013-03-05 2015-11-11 株式会社デンソー 駆動制御装置
US9111989B2 (en) * 2013-03-26 2015-08-18 Infineon Technologies Austria Ag Insulated gate bipolar transistor including emitter short regions
JP5949646B2 (ja) 2013-04-10 2016-07-13 株式会社デンソー 半導体装置
US9041096B2 (en) * 2013-04-16 2015-05-26 Rohm Co., Ltd. Superjunction semiconductor device and manufacturing method therefor
CN104253154A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 一种具有内置二极管的igbt及其制造方法
CN104781923B (zh) 2013-07-10 2017-06-16 松下知识产权经营株式会社 半导体装置及使用其的逆变器、逆变器的控制方法
CN105379086B (zh) 2013-07-10 2018-11-20 株式会社电装 驱动控制装置
EP2966683B1 (en) 2013-10-04 2020-12-09 Fuji Electric Co., Ltd. Semiconductor device
JP6284336B2 (ja) * 2013-10-17 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置
JP5949727B2 (ja) * 2013-10-31 2016-07-13 トヨタ自動車株式会社 電力変換装置
CN105706238B (zh) * 2013-11-05 2019-03-12 丰田自动车株式会社 半导体装置
JP6119577B2 (ja) 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
EP3087607B1 (en) * 2013-12-23 2017-12-13 ABB Schweiz AG Reverse-conducting semiconductor device
JP6184352B2 (ja) * 2014-03-14 2017-08-23 株式会社東芝 半導体装置
CN103996704B (zh) * 2014-05-13 2017-01-11 无锡新洁能股份有限公司 一种具有精确检测功能的igbt及其制造方法
JP5979184B2 (ja) * 2014-07-14 2016-08-24 トヨタ自動車株式会社 半導体装置及び電力変換装置
JP6459791B2 (ja) 2014-07-14 2019-01-30 株式会社デンソー 半導体装置およびその製造方法
JP6221974B2 (ja) * 2014-07-14 2017-11-01 トヨタ自動車株式会社 半導体装置
JP6086101B2 (ja) * 2014-07-16 2017-03-01 トヨタ自動車株式会社 半導体装置
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
JP6413965B2 (ja) * 2015-07-20 2018-10-31 株式会社デンソー 半導体装置
JP6443267B2 (ja) * 2015-08-28 2018-12-26 株式会社デンソー 半導体装置
JP6582762B2 (ja) 2015-09-03 2019-10-02 株式会社デンソー 半導体装置
US10186573B2 (en) * 2015-09-14 2019-01-22 Maxpower Semiconductor, Inc. Lateral power MOSFET with non-horizontal RESURF structure
DE102015118550B4 (de) * 2015-10-29 2018-10-11 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016117723A1 (de) 2016-09-20 2018-03-22 Infineon Technologies Ag Diodenstruktur eines Leistungshalbleiterbauelements
CN108022972B (zh) * 2016-11-02 2021-07-23 全球能源互联网研究院 一种低通态压降igbt及其控制方法、制造方法
EP3324443B1 (en) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device
CN108269858B (zh) * 2017-01-04 2021-07-16 深圳尚阳通科技有限公司 一种超级结器件、芯片及其制造方法
JP6854654B2 (ja) 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6666292B2 (ja) * 2017-03-22 2020-03-13 トヨタ自動車株式会社 半導体装置
JP7013668B2 (ja) * 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
CN110140220B (zh) * 2017-07-18 2022-04-29 富士电机株式会社 半导体装置
JP6736531B2 (ja) 2017-09-14 2020-08-05 株式会社東芝 半導体装置
JP6935731B2 (ja) * 2017-11-16 2021-09-15 株式会社デンソー 半導体装置
WO2019098271A1 (ja) 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7151084B2 (ja) * 2018-01-11 2022-10-12 株式会社デンソー 半導体装置
JP7114901B2 (ja) * 2018-01-11 2022-08-09 株式会社デンソー 半導体装置
CN111033751B (zh) * 2018-02-14 2023-08-18 富士电机株式会社 半导体装置
DE112019000096T5 (de) 2018-03-15 2020-08-27 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN109256423B (zh) * 2018-08-30 2022-02-18 西安理工大学 一种氧化槽交替隔离型绝缘栅双极晶体管及其制备方法
US10692988B2 (en) * 2018-11-26 2020-06-23 Infineon Technologies Austria Ag Semiconductor device having integrated MOS-gated or Schottky diodes
CN109728085B (zh) * 2018-12-29 2021-10-22 安建科技(深圳)有限公司 一种逆导型绝缘栅双极性晶体管
EP3759739B1 (en) * 2019-03-22 2021-08-04 ABB Power Grids Switzerland AG Reverse conducting insulated gate power semiconductor device having low conduction losses
JP7061983B2 (ja) * 2019-04-26 2022-05-02 三菱電機株式会社 半導体装置
EP3748851B1 (en) * 2019-06-07 2023-03-15 Infineon Technologies AG Semiconductor device and semiconductor arrangement comprising semiconductor devices
JP2022047844A (ja) * 2020-09-14 2022-03-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7528687B2 (ja) 2020-09-30 2024-08-06 三菱電機株式会社 半導体装置
JP7533146B2 (ja) * 2020-11-16 2024-08-14 三菱電機株式会社 半導体装置
JP7486407B2 (ja) * 2020-11-27 2024-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5178370A (en) * 1991-08-05 1993-01-12 Motorola Inc. Conductivity modulated insulated gate semiconductor device
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
US5903034A (en) * 1995-09-11 1999-05-11 Hitachi, Ltd. Semiconductor circuit device having an insulated gate type transistor
KR970054363A (ko) * 1995-12-30 1997-07-31 김광호 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
EP0913872A1 (en) * 1997-10-29 1999-05-06 Motorola Semiconducteurs S.A. Insulated gate bipolar transistor
EP1022785B1 (en) * 1999-01-25 2006-04-05 STMicroelectronics S.r.l. Electronic semiconductor power device with integrated diode
JP4387119B2 (ja) * 2003-03-27 2009-12-16 三菱電機株式会社 半導体装置
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP5034151B2 (ja) * 2003-12-17 2012-09-26 富士電機株式会社 半導体装置およびその製造方法
DE102004046697B4 (de) * 2004-09-24 2020-06-10 Infineon Technologies Ag Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
JP4620437B2 (ja) * 2004-12-02 2011-01-26 三菱電機株式会社 半導体装置
JP2006271098A (ja) * 2005-03-24 2006-10-05 Hitachi Ltd 電力変換装置
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
JP5050329B2 (ja) * 2005-08-26 2012-10-17 サンケン電気株式会社 トレンチ構造半導体装置及びその製造方法
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007184486A (ja) * 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP2007229959A (ja) 2006-02-27 2007-09-13 Fujifilm Corp 液体吐出方法及び装置並びに画像形成装置
JP5044950B2 (ja) * 2006-03-14 2012-10-10 株式会社デンソー 半導体装置
JP2008066694A (ja) * 2006-03-16 2008-03-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5157201B2 (ja) * 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP5048273B2 (ja) * 2006-05-10 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置
JP5103830B2 (ja) * 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP2008072848A (ja) * 2006-09-14 2008-03-27 Mitsubishi Electric Corp 半導体装置
JP5223235B2 (ja) 2007-05-14 2013-06-26 株式会社デンソー 半導体装置
JP5070941B2 (ja) * 2007-05-30 2012-11-14 株式会社デンソー 半導体装置
EP2003694B1 (en) * 2007-06-14 2011-11-23 Denso Corporation Semiconductor device
JP4506808B2 (ja) 2007-10-15 2010-07-21 株式会社デンソー 半導体装置
DE102008045410B4 (de) * 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
US8058670B2 (en) * 2009-06-04 2011-11-15 Force—MOS Technology Corporation Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up

Also Published As

Publication number Publication date
JP2010171385A (ja) 2010-08-05
US8288824B2 (en) 2012-10-16
US20100156506A1 (en) 2010-06-24
DE102009055322B4 (de) 2020-11-26
JP5045733B2 (ja) 2012-10-10
DE102009055322A1 (de) 2010-08-26
CN101764139A (zh) 2010-06-30
US8080853B2 (en) 2011-12-20
US20120056242A1 (en) 2012-03-08

Similar Documents

Publication Publication Date Title
CN101764139B (zh) 包括绝缘栅极双极晶体管和二极管的半导体器件
US9478647B2 (en) Semiconductor device
US9515067B2 (en) Semiconductor device having switching element and free wheel diode and method for controlling the same
US8168999B2 (en) Semiconductor device having IGBT and diode
CN101728386B (zh) 具有位于同一衬底上的igbt和fwd的半导体器件
US6667515B2 (en) High breakdown voltage semiconductor device
US7616859B2 (en) Semiconductor device
US8853776B2 (en) Power transistor with controllable reverse diode
JP3914328B2 (ja) 電流検出セル付トレンチゲート半導体装置および電力変換装置
JP5637175B2 (ja) 半導体装置
KR102382856B1 (ko) 이중-베이스 양방향 양극성 트랜지스터의 두 대향면 상의 필드 플레이트: 장치, 방법 및 시스템
JP2007240904A (ja) プラズマディスプレイ装置
US9571087B2 (en) Method of operating a reverse conducting IGBT
JP2015019370A (ja) 逆導通ｉｇｂｔおよびゲートドライバ回路を有する電子回路
JP2007258363A (ja) 半導体装置
CN112542513B (zh) 半导体装置及半导体电路
JP7297709B2 (ja) 半導体装置及び半導体回路
JP5092548B2 (ja) 半導体装置
JP3257394B2 (ja) 電圧駆動型半導体装置
US7235825B2 (en) IGBT with injection regions between MOSFET cells
CN114342087A (zh) 半导体装置
JP3491049B2 (ja) 整流素子およびその駆動方法
JP2002299622A (ja) 電力用半導体素子
US20230073864A1 (en) Semiconductor device and method for controlling semiconductor device
JP2000183340A (ja) 半導体装置およびその駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant