JP5645899B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5645899B2 JP5645899B2 JP2012224935A JP2012224935A JP5645899B2 JP 5645899 B2 JP5645899 B2 JP 5645899B2 JP 2012224935 A JP2012224935 A JP 2012224935A JP 2012224935 A JP2012224935 A JP 2012224935A JP 5645899 B2 JP5645899 B2 JP 5645899B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- region
- semiconductor substrate
- conductivity type
- collector region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
まず半導体基板の第1主面側に絶縁ゲート型バイポーラトランジスタの絶縁ゲート型電界効果トランジスタ部と、還流ダイオードの第1導電型のアノード領域とが形成される。半導体基板の第1主面に対向する第2主面が研磨される。半導体基板の第2主面に、絶縁ゲート型バイポーラトランジスタの第1導電型のコレクタ領域が形成される。半導体基板の第2主面に、還流ダイオードの第2導電型のカソード領域が形成される。コレクタ領域およびカソード領域との双方に接するように第2主面上に、チタン層、ニッケル層および金層を第2主面側から順に積層することで裏面電極が形成される。裏面電極のチタン層はコレクタ領域およびカソード領域の双方にオーミック接触するように形成される。
図1は、本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。図1を参照して、本実施の形態の半導体装置は、半導体基板20のセル領域に形成されたIGBTと還流ダイオードとを有している。半導体基板20は、たとえばn型の不純物が導入されたシリコンよりなっており、互いに対向する第1主面20aおよび第2主面20bを有している。この半導体基板20は、150μm以下の厚みを有していることが好ましい。
図1を参照して、オン動作させるには、まずエミッタ電極8と裏面電極14との間に所定の正のコレクタ電圧VCEが印加され、エミッタ電極8とトレンチゲート電極5との間に所定の正のゲート電圧VGEが印加されてゲートがオン状態とされる。このときトレンチゲート電極5と対向するp型ベース領域2の部分がp型からn型に反転してチャネルが形成され、このチャネルを通じてエミッタ電極8から電子がn-半導体層1に注入される。この注入された電子によりp型コレクタ領域9とn-半導体層1間が順バイアス状態とされ、p型コレクタ領域9からn-半導体層1へ正孔(ホール)が注入される。これにより、n-半導体層1の抵抗が大幅に下がり、絶縁ゲート型電界効果トランジスタ部のオン抵抗が大幅に下がり、電流容量は増大する。また、第1主面20aに形成された絶縁ゲート型電界効果トランジスタ部の直下の第2主面20bにp型コレクタ領域9が形成されることで、電子および正孔(ホール)が注入される経路を最短にすることができ、これによりオン抵抗の上昇が防止されている。
図1を参照して、エミッタ電極8と裏面電極14との間に所定のしきい値を越える順バイアス(アノード電圧VAK)が印加される。これにより、p型ベース領域2からn-半導体層1に正孔(ホール)が注入され、さらにn型カソード領域10から電子が注入され、順方向電圧(VF)が大幅に下がり、電流が流れる。また、第1主面20aに形成された還流ダイオード領域の直下の第2主面20bにn型カソード領域10が形成されることで、電子および正孔(ホール)が注入される経路を最短にすることができ、これにより順方向電圧(VF)の上昇が防止されている。
図3〜図8は、本発明の一実施の形態における半導体装置の製造方法を工程順に示す概略断面図である。図3を参照して、n型不純物が導入された単結晶シリコンよりなる半導体基板20が準備される。この状態において半導体基板20は全体的にn-半導体層1よりなっている。この後、第1主面20aにおいてセル領域の外周を取り囲むように、n-半導体層1の表面にp型不純物を拡散することでガードリング領域(図示せず)が形成される。
)。
Claims (7)
- 互いに対向する第1主面および第2主面を有する半導体基板と、
前記半導体基板の前記第1主面側に形成された絶縁ゲート型バイポーラトランジスタの絶縁ゲート型電界効果トランジスタ部と、
前記半導体基板の前記第1主面に形成された還流ダイオードの第1導電型のアノード領域と、
前記半導体基板の前記第2主面に形成された前記絶縁ゲート型バイポーラトランジスタの第1導電型のコレクタ領域と、
前記半導体基板の前記第2主面に形成された前記還流ダイオードの第2導電型のカソード領域と、
前記コレクタ領域および前記カソード領域の双方に接するように前記第2主面上に形成され、かつ前記第2主面側から順に積層されたチタン層、ニッケル層および金層を有する裏面電極とを備え、
前記コレクタ領域における第1導電型の不純物の前記第2主面からの拡散深さは1.0μm以下であり、かつ前記コレクタ領域の第1導電型の不純物は3.0×10 19 cm -3 以上のピーク濃度を有し、
前記裏面電極の前記チタン層は前記コレクタ領域および前記カソード領域の双方にオーミック接触している、半導体装置。 - 前記コレクタ領域の第1導電型の不純物は、前記第2主面から0.2μm以下の拡散深さにおいては全体的に1.0×10 19 cm -3 以上の濃度を有していることを特徴とする、請求項1に記載の半導体装置。
- 半導体基板の第1主面側に絶縁ゲート型バイポーラトランジスタの絶縁ゲート型電界効果トランジスタ部と、還流ダイオードの第1導電型のアノード領域とを形成する工程と、
前記半導体基板の前記第1主面に対向する第2主面を研磨する工程と、
前記半導体基板の前記第2主面に、前記絶縁ゲート型バイポーラトランジスタの第1導電型のコレクタ領域を形成する工程と、
前記半導体基板の前記第2主面に、前記還流ダイオードの第2導電型のカソード領域を形成する工程と、
前記コレクタ領域および前記カソード領域との双方に接するように前記第2主面上に、チタン層、ニッケル層および金層を前記第2主面側から順に積層することで裏面電極を形成する工程とを備え、
前記コレクタ領域における第1導電型の不純物の前記第2主面からの拡散深さが1.0μm以下であり、かつ前記コレクタ領域の第1導電型の不純物が3.0×10 19 cm -3 以上のピーク濃度を有するように前記コレクタ領域は形成され、
前記裏面電極の前記チタン層は前記コレクタ領域および前記カソード領域の双方にオーミック接触するように形成される、半導体装置の製造方法。 - 前記研磨後に前記半導体基板に放射線を照射する工程と、
前記放射線の照射後であって前記裏面電極の形成前に、前記半導体基板に熱処理を加える工程とをさらに備えることを特徴とする、請求項3に記載の半導体装置の製造方法。 - 前記コレクタ領域を形成する工程は前記半導体基板の前記第2主面に第1導電型の不純物をイオン注入する工程を有し、
前記カソード領域を形成する工程は前記半導体基板の前記第2主面に第2導電型の不純物をイオン注入する工程を有することを特徴とする、請求項3または4に記載の半導体装置の製造方法。 - 前記コレクタ領域にイオン注入された前記第1導電型の不純物と前記カソード領域にイオン注入された前記第2導電型の不純物とが同じ熱処理により活性化されることを特徴とする、請求項5に記載の半導体装置の製造方法。
- 前記コレクタ領域にイオン注入された前記第1導電型の不純物と前記カソード領域にイオン注入された前記第2導電型の不純物との活性化のための熱処理はレーザーアニールにより行なわれることを特徴とする、請求項6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012224935A JP5645899B2 (ja) | 2012-10-10 | 2012-10-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012224935A JP5645899B2 (ja) | 2012-10-10 | 2012-10-10 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006292486A Division JP5283326B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013012783A JP2013012783A (ja) | 2013-01-17 |
JP5645899B2 true JP5645899B2 (ja) | 2014-12-24 |
Family
ID=47686333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012224935A Active JP5645899B2 (ja) | 2012-10-10 | 2012-10-10 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5645899B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2966683B1 (en) | 2013-10-04 | 2020-12-09 | Fuji Electric Co., Ltd. | Semiconductor device |
JP2019106419A (ja) * | 2017-12-11 | 2019-06-27 | 三菱電機株式会社 | 半導体装置 |
CN113990926B (zh) * | 2021-10-26 | 2023-11-24 | 电子科技大学 | 一种降低集成二极管反向恢复损耗的rc-igbt结构 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0828506B2 (ja) * | 1988-11-07 | 1996-03-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JPH02312280A (ja) * | 1989-05-26 | 1990-12-27 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ |
JPH0685269A (ja) * | 1992-08-31 | 1994-03-25 | Fuji Electric Co Ltd | 逆導通絶縁ゲート型バイポーラトランジスタの製造方法 |
JPH06196705A (ja) * | 1992-12-24 | 1994-07-15 | Hitachi Ltd | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 |
JP2937185B2 (ja) * | 1997-03-17 | 1999-08-23 | 富士電機株式会社 | 高破壊耐量mos型半導体装置 |
JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
JP4096838B2 (ja) * | 2003-08-20 | 2008-06-04 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
JP4791704B2 (ja) * | 2004-04-28 | 2011-10-12 | 三菱電機株式会社 | 逆導通型半導体素子とその製造方法 |
JP5396689B2 (ja) * | 2006-09-07 | 2014-01-22 | 富士電機株式会社 | 半導体装置およびその製造方法 |
-
2012
- 2012-10-10 JP JP2012224935A patent/JP5645899B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013012783A (ja) | 2013-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5283326B2 (ja) | 半導体装置およびその製造方法 | |
JP5052091B2 (ja) | 半導体装置 | |
JP6078961B2 (ja) | 半導体装置の製造方法 | |
JP6686398B2 (ja) | 半導体装置 | |
JP4403366B2 (ja) | 半導体装置およびその製造方法 | |
JP5641055B2 (ja) | 半導体装置およびその製造方法 | |
JP6824135B2 (ja) | 半導体装置及びその製造方法 | |
JP6144510B2 (ja) | 半導体装置の製造方法 | |
CN107534042B (zh) | 半导体装置 | |
JP5915756B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US11322604B2 (en) | Semiconductor device and manufacturing method thereof | |
JP7000971B2 (ja) | 半導体装置 | |
JP6660611B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4910894B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5645899B2 (ja) | 半導体装置およびその製造方法 | |
JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
JP6681238B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018078230A (ja) | 電力用半導体装置およびその製造方法 | |
CN108735737B (zh) | 半导体装置及半导体装置的制造方法 | |
WO2009157299A1 (ja) | 半導体装置及びその製造方法 | |
US11374091B2 (en) | Semiconductor device | |
JP2008103562A (ja) | 半導体装置の製造方法 | |
JPH0982955A (ja) | 半導体装置の製法 | |
JP5626325B2 (ja) | 半導体装置の製造方法 | |
JP2021089918A (ja) | 炭化珪素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141028 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5645899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |