DE2023219C3 - Programmierbarer Halbleiter-Festwertspeicher - Google Patents
Programmierbarer Halbleiter-FestwertspeicherInfo
- Publication number
- DE2023219C3 DE2023219C3 DE2023219A DE2023219A DE2023219C3 DE 2023219 C3 DE2023219 C3 DE 2023219C3 DE 2023219 A DE2023219 A DE 2023219A DE 2023219 A DE2023219 A DE 2023219A DE 2023219 C3 DE2023219 C3 DE 2023219C3
- Authority
- DE
- Germany
- Prior art keywords
- read
- memory according
- diodes
- semiconductor layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 230000008878 coupling Effects 0.000 claims description 24
- 238000010168 coupling process Methods 0.000 claims description 24
- 238000005859 coupling reaction Methods 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims 4
- 239000012212 insulator Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 10
- 238000009413 insulation Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/926—Elongated lead extending axially through another elongated lead
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
55
Die Erfindung betrifft einen programmierbaren Halbleiter-Festwertspeicher nach dem Oberbegriff des
Patentanspruchs 1.
Aus »Elektronics«, 18. Aug. 1969, S. 195 und 196 sind
Halbleiter-Festwertspeicher bekannt, deren einzelne |iü
Koppelelemente aus zwei in Serie und gegeneinander geschalteten Dioden bestehen, wobei für die Dioden
Halbleiterdioden mit pn-übergang angegeben sind. Zur Eingabe einer Information wird eine Diode eines
Koppelelements durch Anlegung eines Spannungsim- <■">
pulses durchgeschlagen. Dadurch bilden sich in den derart gekennzeichneten Koppelelementen andere
Leitfähigkeitsverhältnisse aus, als in solchen Koppelelementen, an deren Dioden kein Spannungsimpuls
angelegt worden ist.
Bei solchen Speichern ist die Entstehung des Durchschlages und dessen Lokalisation stark durch
Zufälligkeilen bei der Gestaltung der die Dioden bildenden pn-Übergänge bestimmt, so daß beim
Auslesen des Speichers Impulse mit Undefinierten Amplituden entstehen, was mitunter nachteilig sein
kann. Um diesen Nachteil zu beseitigen, müßte man Dioden herstellen, deren pn-Übergänge exakt an
derselben Stelle beim Anlegen der Durchschlagsimpulse durchbrechen.
Eine Lösung in dieser Richtung wird durch die E: findung angegeben und ist im Kennzeichen des
Patentanspruchs 1 beschrieben. Außerdem führt die Verwendung von Schottkydioden für die einzelnen
Koppelelemente zur Erhöhung der Lesegeschwindigkeit, da die Schaltzeit einer Schottkydiode vernachlässigbar
klein ist.
Ferner läßt sich infolge der Verwendung von Schottkydioden in den einzelnen Koppelelementen und
des zwischen den beiden Schottkydioden vorgesehenen und zum Anlegen der Durchschlagsimpulse dienenden
mittleren Anschlußkontakts ein weitaus besser definierter Durchschlag erzielen, als dies unter Verwendung
von Dioden mit pn-Übergang möglich ist.
Das erfindungsgemäß ausgebildete Koppelelement weist ersichtlich einen einfachen Aufbau auf. Es kann
zudem leicht dadurch programmiert werden, daß eine der Schottkydioden durch Nebenschluß elektrisch
kurzgeschlossen wird. Dies geschieht dadurch, daß durch Anlegen eines Stromimpulses ein Durchschlagskanal
auf der Halbleiteroberfläche zwischen dem Metallkontakt (Anode) der in Sperrichtung betriebenen
Schottkydiode und dem weiteren Metallkontaki (Kathode) gebildet wird.
Einzelheiten der Erfindung sind anhand der nachfolgenden Beschreibung zweier Ausführungsbeispiele und
anhand der Figuren näher erläuttrt. Es 2.eigt
F i g. 1 einen Schnitt durch das Koppelelement,
F i g. 2—5 verschiedene Ebenen des Koppelelements,
Fig. 6 einen Schnitt durch ein weiteres Koppelelement,
Fig. 7 —9 verschiedene Ebenen dieses Koppelelements.
In den sind einander entsprechende Teile mit den gleichen Bezugszeichen versehen.
In der Fig. 1 ist ein p-leitendes Halbleitersubstrat 1
an seiner Oberfläche mit einer stark η-dotierten Zone 2 versehen, die beim fertigen Koppelelement als »buried
layer« dient. Auf dieser Zone 2 und dem Halbleitersubstrat 1 befindet sich eine n-leitende Halbleiterschicht 3,
die aus epitaktisch aufgebrachtem Silicium besteht. Sie weist einen spezifischen Widerstand von 0,1 bis
1 Ohm · cm auf.
In der Halbleiterschicht 3 sind stark /^-dotierte
Isolationswände 4 vorgesehen, die zur elektrischen Isolation eines Koppelelement·; von benachbarten
Koppelelementen dienen. Weiterhin ist in der HaIbleitersehicht 3 ein stark η dotierter Bereich 5
vorgesehen, der bis zu der Zone 2 reicht, und im Abstand von den Isolationswänden 4 umgeben ist.
In der F i g. 2 ist die durch II-II angedeutete Ebene des
Gegenstandes der F i g. I dargestellt.
Eine elektrisch isolierende 7 aus einem dielektrischen Material bedeckt die Halbleiterschicht 3. Die elektrisch
isolierende Schicht 7 kann beispielsweise aus Siliciumdioxyd bestehen. In der Schicht 7 sind Kontaktlöcher 8,
9,10 zur Halbleiterschicht 3 angeordnet.
Die in der F ig. 1 durch IH-III bezeichnete Ebeneist in
der F i g. 3 dargestellt.
Durch das Kontaktloch 8 steht eine Aluminium-Leiterbahn 15 mit der Halbleiterschicht 3 in Berührung
und bildet so eine erste Schottkydiode. Ebenso berührt durch das Kontaktloch 10 eine Leiterbahn 16 aus
Aluminium die Halbleiterschicht 3, so daß am Obergang zwischen dem Kontaktmetall und dem Halbleitermaterial
eine zweite Schottkydiode gebildet ist. Schließlich ist noch im Kontaktloch 9 über der hochdotierten
/7+-Zone 5 Kontaktmaterial aus Aluminium vorgesehen,
welches als gemeinsamer Kaihodenkontakt eine Mittelelektrode 17 mit ohmschen Kontakt zur Halbleiterschicht
3 bildet.
In der Fig.4 ist die Ebene IV-IV des Gegenstandes
der F i g. 1 dargestellt Wie aus dieser Figur hervorgeht, sind die Leiterbahnen 15 in waagrechter Richtung
geführt. Die Leiterbahnen 16, die im Kontaktloch 10 mit der Halbleiterschicht 3 die zweite Schottkydiode bilden,
sollen ebenfalls an den Rand der gesamten Anordnung mit mehreren Koppelelementen herausgeführt werden.
Da hierzu Überkreuzungen mit den Leiterbahnen 15 erforderlich sind, ist zunächst auf der Isolierschicht 7
eine weitere Isolierschicht 25 vorgesehen. Die Isolierschicht 25 bedeckt dabei auch die Leiterbahn 15 und die
Mittelelektrode 17. In der Isolierschicht 25 ist ein Fenster 26 zur Leiterbahn 16 vorgesehen. Das Fenster
26 ist in Fig. 1 gestrichelt dargestellt. Aui der Isolierschicht 25 verlaufen die Leiterbahnen 27, die
durch das Fenster 26 in Kontakt mit der Leiterbahn 16 stehen. Die Ebene V-V des Gegenstandes der Fig. 1,
welche diese von oben gesehen darstellt, ist in F i g. 5 gezeichnet. Wie aus dieser Figur hervorgeht, verlaufen
die Leiterbahnen 27 in senkrechter Richtung zu den Leiterbahnen 15. Sie sind von diesen durch die
Isolierschicht 25 elektrisch getrennt. Die F i g. 1 stellt einen Scnnitt l-l des Gegenstandes der F i g. 5 dar.
Die Programmierung der einzelnen Koppelelemente des Festwertspeichers erfolgt durch Kurzschließen
einer der beiden Schottkydioden mittels eines Stromstoßes. Hierzu wird die an die Leiterbahnen 15 und 16, 27
angelegte Spannung so hoch gewählt, daß bei der gesperrten Diode ein Lawinendurchbruch auftritt.
Beispielsweise soll die durch die Leiterbahn 15 und die Halbleiterschicht 3 gebildete erste Schottkydiode in
Sperrichtung betrieben werden. Dann liegt während des Lawinendurchbruchs dieser Diode das Potential der
Mittelelektrode 17 um eine Schottkydioden-Schwell· spannung unter dem Potential der Leiterbahn 16
(Anode) der in Flußr. itung gepolten zweiten Schottkydiode
aus der Leiterbahn 16 und der Halbleiterschicht 3. Der weitaus größere Teil der anliegenden Spannung
fällt an der gesperrten ersten Schottkydiode ab. Die an deren Grenzfläche auftretende Verlustleistung bewirkt
ein Schmelzen der Metallisierung und ein spontanes Durchlegieren eines Durchschlagskanals 30 (Fig. 1, 4)
in Richtung größter Feldstärke zur Mittelelektrode 17.
Der Bahnwiderstand der nicht kurzgeschlossenen Schottkydiode geht unmittelbar in die Schaltzeit des
lu Koppelelements ein und bestimmt diese. Um den Bahnwiderstand zu verringern und damit die Schaltzeit
zu verkleinern, wird vor dem epitaktischen Aufbringen der Halbleiterschicht 3 durch Diffusion die Zone 2
(buried layer) hergestellt. Demselben Zweck dient auch die durch Diffusion erzeugte, tiefgreifende stark
dotierte Zone 5, die zugleich einen ohmschen Kontakt zur Mittelelektrode 17 erzeugt.
Die Anordnung der Mittelelektrode 17 gewährleistet, daß bei der Anlegung des Stromimpulses eine, aber auch
nur eine der beiden Schottkydioden ..jrzgeschlossen
wird.
Im folgenden soll noch anhand der Fig.6—9 ein
zweites Ausführungsbeispiel näher erläutert werden. Bei diesem Ausführungsbeispiel sind die elektrischen
Zuführungen zu den einzelnen Speicherelementen in nur einer Ebene geführt, so daß hier auf die
Isolierschicht 25 verzichtet werden kann. Die F i g. 7—9 stellen die Ebenen VII-VII bis IX-IX der F i g. 6 dar.
Wie aus F i g. 9 hervorgeht, stellt F i g. 6 einen Schnitt VI-Vl d :s Gegenstandes der F i g. 9 dar. Dieser Schnitt
ist a! er im Gegensatz zum Schnitt I-I senkrecht zur
Verbindungsrichtung zwischen den beiden Schottkydioden geführt, so daß in Fig. 6 nur eine Schottkydiode
dargestellt ist.
Anstelle der Leiterbahnen 27 des ersten Ausführungsbeispiels wird hier ein p+ -dotierter Kanal 40 verwendet,
der außerhalb des durch die Isolationswände abgeschlossenen Koppelelementes verläuft. Dieser Kanai 40
ist durch die Kontaktbahn 41 über das Kontaktloch 10 mit der einen Schottkydiode verbunden, während die
andere Schottkydiode im Kontaktloch 8 zwischen der Leiterbahn 15 und der Halbleiterschicht 3 gebildet ist.
Die Programmierung erfolgt analog zum ersten Ausführungsbeispiel. Der Durchschlagskanal 30 bildet
■n sich zwischen der Mittelelektrode 17 und einer
Schottkydiode. Die Sperrspannung zwischen dem Kanal 40 und dem Koppelelement ist größer als die für die
Erzeugung des Durchschlagskanals 40 erforderliche Spannung, da zwischen beiden zwei hochsperrende
•ο pn-Übergänge (Kanz! 40 — Halbleiterschicht 3,
Isolationswand 4 — Halbleiterschicht 3) liegen.
Hierzu 3 Blatt Zeichnungen
Claims (8)
1. Programmierbarer Halbleiter-Festwertspeicher, dessen Kuppelelemente jeweils durch zwei
gegeneinander in Serie geschaltete, Zeilen- und Spaltenleiter in Kreuzungspunkten miteinander
koppelnde Dioden gebildet sind und bei dem die Programmierung dadurch erfolgt, daß eine der
Dioden der beiden gegeneinander in Serie geschalteten Dioden bleibend kurzgeschlossen wird, dadurch
gekennzeichnet, daß die Dioden Schottky-Dioden (3, 15; 3, 16) sind, die in einem
Halbleitersubstrat (I, 3) nebeneinander angeordnet sind und daß zwischen deren Metallkontakten (15,
16) ein ihre Halbleiterbereiche gemeinsam kontaktierender ohmscher Metallkontakt (17) vorgesehen
ist.
2. Festwertspeicher nach Anspruch 1, dadurch gekennzeichnet, daß unter der Halbleiterschicht des
einen Leitungsryps eine stark dotierte Halbleiter-Schicht des einen Leitungstyps (buried layer)
angeordnet ist.
3. Festwertspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Isolation eines
Koppelelements in einer integrierten Schaltung die Halbleiterschicht des einen Leitu;.gstyps von einem
Isolationsgebiet des anderen Leitungstyps umgeben ist.
4. Festwertspeicher nach Anspruch 3, dadurch gekennzeichnet, daß das Isolationsgebiet aus einem
Halbleitersubstrat des anderen Leitungstyps und aus Isolationswänden des anderen Le'1 ungstyps besieht.
5. Festwertspeicher nach einem oder mehreren der Ansprüche 1—4, dadurciv gekennzeichnet, daß
die metallischen elektrischen Zuführungen zu den Metallkontakten in zwei durch eine Isolatorschicht
getrennten Ebenen geführt sind.
6. Festwertspeicher nach einem oder mehreren der Ansprüche 1—4, dadurch gekennzeichnet, daß
die metallischen elektrischen Zuführungen zu den -to Metallkontakten in einer Ebene geführt sind.
7. Festwertspeicher nach Anspruch 6, dadurch gekennzeichnet, daß die übrigen elektrischen Zuführungen
in einer stark dotierten Zone des anderen Leitungstyps, die von der Halbleiterschicht des einen
Leitungstyps umgeben und die im Abstand vom Koppelelement angeordnet ist, geführt sind.
8. Festwertspeicher nach Anspruch 7, dadurch gekennzeichnet, daß zwischen dem Koppelelement
und der Zone des anderen Leitungstyps mindestens ein sperrender pn-übergang vorgesehen ist.
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2023219A DE2023219C3 (de) | 1970-05-12 | 1970-05-12 | Programmierbarer Halbleiter-Festwertspeicher |
CH552071A CH531773A (de) | 1970-05-12 | 1971-04-16 | Festwertspeicher auf Halbleiterbasis |
AT366771A AT314229B (de) | 1970-05-12 | 1971-04-28 | Festwertspeicher |
NL7106319A NL7106319A (de) | 1970-05-12 | 1971-05-07 | |
US00141725A US3781825A (en) | 1970-05-12 | 1971-05-10 | Programmable fixed data memory utilizing schottky diodes |
SE7106057A SE379879C (sv) | 1970-05-12 | 1971-05-10 | Programmerbart permanentminne samt forfarande for framstellning av detsamma |
GB1434771*[A GB1312171A (en) | 1970-05-12 | 1971-05-11 | Semiconductor arrangements for use as fixed value stores |
FR7116900A FR2088515B1 (de) | 1970-05-12 | 1971-05-11 | |
CA112,781A CA958123A (en) | 1970-05-12 | 1971-05-12 | Fixed value stores |
JP3191171A JPS5620637B1 (de) | 1970-05-12 | 1971-05-12 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2023219A DE2023219C3 (de) | 1970-05-12 | 1970-05-12 | Programmierbarer Halbleiter-Festwertspeicher |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2023219A1 DE2023219A1 (de) | 1971-12-02 |
DE2023219B2 DE2023219B2 (de) | 1979-01-11 |
DE2023219C3 true DE2023219C3 (de) | 1979-09-06 |
Family
ID=5770900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2023219A Expired DE2023219C3 (de) | 1970-05-12 | 1970-05-12 | Programmierbarer Halbleiter-Festwertspeicher |
Country Status (10)
Country | Link |
---|---|
US (1) | US3781825A (de) |
JP (1) | JPS5620637B1 (de) |
AT (1) | AT314229B (de) |
CA (1) | CA958123A (de) |
CH (1) | CH531773A (de) |
DE (1) | DE2023219C3 (de) |
FR (1) | FR2088515B1 (de) |
GB (1) | GB1312171A (de) |
NL (1) | NL7106319A (de) |
SE (1) | SE379879C (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3931492A (en) * | 1972-06-19 | 1976-01-06 | Nippon Telegraph And Telephone Public Corporation | Thermal print head |
US3769559A (en) * | 1972-06-21 | 1973-10-30 | Ibm | Non-volatile storage element |
US4035907A (en) * | 1973-08-27 | 1977-07-19 | Signetics Corporation | Integrated circuit having guard ring Schottky barrier diode and method |
US3877050A (en) * | 1973-08-27 | 1975-04-08 | Signetics Corp | Integrated circuit having guard ring schottky barrier diode and method |
FR2404895A1 (fr) * | 1977-09-30 | 1979-04-27 | Radiotechnique Compelec | Cellule de memoire programmable a diodes semiconductrices |
NL7713051A (nl) * | 1977-11-28 | 1979-05-30 | Philips Nv | Halfgeleiderinrichting met een permanent geheu- gen en werkwijze ter vervaardiging van een der- gelijke halfgeleiderinrichting. |
DE3036869C2 (de) * | 1979-10-01 | 1985-09-05 | Hitachi, Ltd., Tokio/Tokyo | Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren |
FR2471023A1 (fr) * | 1979-12-07 | 1981-06-12 | Ibm France | Reseau matriciel d'elements semi-conducteurs |
NL8002635A (nl) * | 1980-05-08 | 1981-12-01 | Philips Nv | Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
FR2490860B1 (fr) * | 1980-09-24 | 1986-11-28 | Nippon Telegraph & Telephone | Dispositif semi-conducteur de memorisation programmable a lecture seule, de type a jonction en court-circuit |
US4412308A (en) * | 1981-06-15 | 1983-10-25 | International Business Machines Corporation | Programmable bipolar structures |
US4403399A (en) * | 1981-09-28 | 1983-09-13 | Harris Corporation | Method of fabricating a vertical fuse utilizing epitaxial deposition and special masking |
FR2520146A1 (fr) * | 1982-01-15 | 1983-07-22 | Thomson Csf | Matrice d'elements a memoire integres, a diode schottky sur silicium polycristallin, et procede de fabrication |
US4646266A (en) * | 1984-09-28 | 1987-02-24 | Energy Conversion Devices, Inc. | Programmable semiconductor structures and methods for using the same |
US4849365A (en) * | 1988-02-16 | 1989-07-18 | Honeywell Inc. | Selective integrated circuit interconnection |
JPH01127808U (de) * | 1988-02-23 | 1989-08-31 | ||
US7111290B1 (en) | 1999-01-28 | 2006-09-19 | Ati International Srl | Profiling program execution to identify frequently-executed portions and to assist binary translation |
US6972470B2 (en) | 2004-03-30 | 2005-12-06 | Texas Instruments Incorporated | Dual metal Schottky diode |
GB2450037B (en) * | 2004-03-30 | 2009-05-27 | Texas Instruments Inc | Schottky diode |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3245051A (en) * | 1960-11-16 | 1966-04-05 | John H Robb | Information storage matrices |
GB1220843A (en) * | 1967-05-30 | 1971-01-27 | Gen Electric Information Syste | Integrated assembly of circuit elements |
US3576549A (en) * | 1969-04-14 | 1971-04-27 | Cogar Corp | Semiconductor device, method, and memory array |
BE755039A (fr) * | 1969-09-15 | 1971-02-01 | Ibm | Memoire semi-conductrice permanente |
-
1970
- 1970-05-12 DE DE2023219A patent/DE2023219C3/de not_active Expired
-
1971
- 1971-04-16 CH CH552071A patent/CH531773A/de not_active IP Right Cessation
- 1971-04-28 AT AT366771A patent/AT314229B/de not_active IP Right Cessation
- 1971-05-07 NL NL7106319A patent/NL7106319A/xx unknown
- 1971-05-10 SE SE7106057A patent/SE379879C/xx unknown
- 1971-05-10 US US00141725A patent/US3781825A/en not_active Expired - Lifetime
- 1971-05-11 GB GB1434771*[A patent/GB1312171A/en not_active Expired
- 1971-05-11 FR FR7116900A patent/FR2088515B1/fr not_active Expired
- 1971-05-12 CA CA112,781A patent/CA958123A/en not_active Expired
- 1971-05-12 JP JP3191171A patent/JPS5620637B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
SE379879B (de) | 1975-10-20 |
FR2088515B1 (de) | 1976-02-06 |
US3781825A (en) | 1973-12-25 |
AT314229B (de) | 1974-03-25 |
CA958123A (en) | 1974-11-19 |
NL7106319A (de) | 1971-11-16 |
FR2088515A1 (de) | 1972-01-07 |
JPS5620637B1 (de) | 1981-05-14 |
SE379879C (sv) | 1978-10-02 |
CH531773A (de) | 1972-12-15 |
DE2023219B2 (de) | 1979-01-11 |
GB1312171A (en) | 1973-04-04 |
DE2023219A1 (de) | 1971-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2023219C3 (de) | Programmierbarer Halbleiter-Festwertspeicher | |
DE10214151B4 (de) | Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich | |
DE19848828C2 (de) | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit | |
DE1918222C3 (de) | Isolierschicht-Feldeffekttransistor | |
DE3787484T2 (de) | Verdrahtungsentwurf für bipolare und unipolare Transistoren mit isoliertem Gate. | |
DE10224201B4 (de) | Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben | |
DE19816448C1 (de) | Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung | |
EP0913000A1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
EP0014435B1 (de) | Thyristor mit Steuerung durch Feldeffekttransistor | |
DE1564420B2 (de) | Symmetrisch schaltendes Halbleiterbauelement | |
DE4310606C2 (de) | GTO-Thyristoren | |
DE102004015921B4 (de) | Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation | |
DE1614250C3 (de) | Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen | |
DE102005045910A1 (de) | Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand | |
EP0156022B1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
EP0083801A2 (de) | MIS-Feldeffekttransistor mit Ladungsträgerinjektion | |
DE19727676A1 (de) | MOS gesteuertes Leistungshalbleiterbauelement | |
DE19818296C1 (de) | Hochspannungs-Randabschluß für ein Halbleiterbauelement | |
DE2132570C3 (de) | Programmierbarer Festwertspeicher und Verfahren zu dessen Herstellung | |
DE19923520C1 (de) | Randstruktur für Halbleiterbauelemente | |
DE1614991A1 (de) | Halbleiterelement | |
DE2341211A1 (de) | Thyristor | |
DE19640656A1 (de) | Rückwärtsleitender GTO | |
DE1539625B1 (de) | Schaltungsanordnung zum betrieb eines steuerbaren halbleiter bauelementes und steuerbares halbleiterbauelement fuer diese schaltungsanordnung | |
WO1999057767A1 (de) | Bipolarer mos-leistungstransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |