CN111009464B - 一种SiC功率器件芯片栅氧化层的制造方法及功率器件 - Google Patents

一种SiC功率器件芯片栅氧化层的制造方法及功率器件 Download PDF

Info

Publication number
CN111009464B
CN111009464B CN202010015322.9A CN202010015322A CN111009464B CN 111009464 B CN111009464 B CN 111009464B CN 202010015322 A CN202010015322 A CN 202010015322A CN 111009464 B CN111009464 B CN 111009464B
Authority
CN
China
Prior art keywords
ions
ion implantation
sic
epitaxial wafer
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010015322.9A
Other languages
English (en)
Other versions
CN111009464A (zh
Inventor
吴苏州
高莹
李晓云
叶怀宇
张国旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southern University of Science and Technology
Original Assignee
Shenzhen Third Generation Semiconductor Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Third Generation Semiconductor Research Institute filed Critical Shenzhen Third Generation Semiconductor Research Institute
Publication of CN111009464A publication Critical patent/CN111009464A/zh
Application granted granted Critical
Publication of CN111009464B publication Critical patent/CN111009464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种SiC功率器件芯片栅氧化层的制造方法及功率器件，其中SiC功率器件芯片栅氧化层的制造方法通过多次注入可以精确控制引入元素数量，既保证消除缺陷的效果，又不会引入过多的P/B元素导致栅极可靠性下降。多次注入优化元素分布保证了P注入层在热氧化过程中全部消耗。通过热氧化前光刻定义注入区，在SIC表面形成P/B注入区，使P和N元素共同形成界面陷阱，降低界面态，该方法不需要使用NO气氛退火就引入了两种元素，复合降低界面态，提升了栅极可靠性，降低了器件制造成本。

Description

一种SiC功率器件芯片栅氧化层的制造方法及功率器件
技术领域
本发明属于半导体芯片制造工艺技术领域,具体涉及一种SiC功率器件芯片栅氧化层的制造方法及功率器件。
背景技术
碳化硅(SiC)材料是自第一代元素半导体材料(Si)和第二代化合物半导体材料(GaAs、GaP、InP等)之后发展起来的第三代宽带隙半导体材料。SiC材料由于具有宽带隙、高临界击穿电场、高热导率、高电子饱和漂移速度等特点，特别适合制作微波大功率、高压、高温、抗辐照电子器件，在国民经济各方面具有广泛的应用。当前，SiC器件的研制已经成为研究热点。
SiC是第三代宽禁带半导体中唯一能够热氧化生长SiO2的化合物半导体材料，这就使得用SiC可以实现所有的Si功率器件结构。SiC/SiO2的界面态密度比Si/SiC的界面态密度要高出约一到两个数量级，这使得功率器件中常用的MOS结构应用在SiC器件上性能严重退化，在N型SiC MOSFET表面的反型沟道电子迁移率要远低于其体内迁移率，极大的阻碍了SiC MOSFET器件的发展。并且由于SiC与Si不同的结构以及其更宽的禁带宽度，其界面附近和氧化层中的各种陷阱电荷的来源和Si有很大不同，造成其陷阱类型众多，对器件的栅氧化层可靠性带来了严峻考验。目前，由SiC MOSFET的栅氧化层可靠性较差，己经成为限制SiC MOSFET器件进一步提升性能和扩大使用规模的关键性问题。
为了提升SiC MOSFET的栅氧化层质量，目前主要解决方案有两种：
1.直接在SiC单晶或外延片上生长出低缺陷的SiC/SiO2界面：方法是通过低温低氧含量退火和高温热氧化生长出SiC/SiO2界面，这种方法可以提升栅极可靠性，但对界面态密度的降低效果不明显。
2.在SiC/SiO2界面区域引入其它元素形成陷阱：陷阱可以降低界面态密度，但额外元素的引入势会对器件带来一些负面的影响。例如，过量的P钝化会和SiO2结合形成磷硅玻璃(PSG)，这种不稳定的物质会严重影响栅氧化层的完整性，致使栅极泄漏电流的增加，影响器件长时工作的可靠性。
发明内容
为了提高SiC MOSFET器件的栅极氧化层的性能和可靠性，降低器件的制造成本。本发明针对上述现有方法的不足，提出了一种低成本SIC功率器件芯片高可靠性栅氧化层制造方法。通过多次注入可以精确控制引入元素数量，既保证消除缺陷的效果，有不会引入过多的P离子和B离子导致栅极可靠性下降。多次注入优化元素分布保证了P注入层在热氧化过程中全部消耗。同时，通过离子注入法注入P离子和B离子的方式能够避免使用NO气氛退火。因此该方法降低了器件制造成本，增加了器件可靠性。
根据本发明的一个方面，一种SiC功率器件芯片栅氧化层的制造方法，包括如下步骤：步骤1：提供SiC单晶或外延片，采用光刻刻蚀工艺在所述SiC单晶或外延片外表面进行第一次光刻定义第一离子注入区；步骤2：在SiC单晶或外延片的外表面的第一离子注入区进行至少三次第一离子注入；步骤3：在所述SiC单晶或外延片外表面进行第二次光刻，定义第二离子注入区；步骤4：在SiC单晶或外延片的外表面的第二离子注入区进行至少三次第二离子注入；步骤5：在惰性气体的气氛下进行热退火；步骤6：进行热氧化形成栅极氧化层；步骤7：在惰性气体的气氛下快速降温进行低温退火；步骤8：低温退火完成后不降温，直接在惰性气体的气氛下升温进行高温退火。
优选地，所述第一离子为P离子，所述第二离子为B离子。
优选地，所述第一离子为B离子，所述第二离子为P离子。
优选地，所述SiC单晶或外延片为N型掺杂，该SiC单晶或外延片的上表面所述P离子注入区的面积应小于所述B离子注入区的面积。
优选地，所述SiC单晶或外延片为P型掺杂，该SiC单晶或外延片的上表面所述P离子注入区的面积应大于所述B离子注入区的面积。
优选地，在所述第一离子注入区进行第一离子注入时，使用光刻胶保护SiC单晶或外延片的除第一区域外的外表面。
优选地，所述步骤2中进行第一离子注入过程中，第一次注入的能量不大于15KeV，剂量不高于5×1014个离子/平方厘米；第二次注入的能量不大于10KeV，剂量不高于4×1014个离子/平方厘米；第三次注入的能量不大于5KeV，剂量不高于1×1014个离子/平方厘米。
优选地，所述步骤3中进行所述第二次光刻之前，去除因第一次光刻形成的光刻胶，并在所述第一离子注入区使用光刻胶进行保护。
优选地，所述步骤4中进行第二离子注入过程中，第一次注入的能量不大于15KeV，剂量不高于5×1014个离子/平方厘米；第二次注入的能量不大于10KeV，剂量不高于4×1014个离子/平方厘米；第三次注入的能量不大于5KeV，剂量不高于1×1014个离子/平方厘米。
优选地，所述第一离子和第二离子的注入剂量和次数分别一致。
优选地，所述步骤5中的热退火之前需要去除所述第二次光刻形成的光刻胶。
优选地，所述步骤5中的热退火温度大于1200℃，小于1600℃，时间大于30min，小于180min。
优选地，所述步骤6中进行热氧化的温度大于1000℃，小于1600℃。
优选地，所述步骤7中的所述低温退火是指：快速降温到700℃，降温速率大于70℃/min，小于100℃/min退火时间大于180min，小于600min。
优选地，所述步骤8中的所述高温退火是指：升温速度大于30℃/min，小于100℃/min退火时间3min，退火温度1550℃。
根据本发明的另一个方面，一种SiC功率器件，所述功率器件的栅氧化层由权利要求1-16所述的制造方法所生成，其特征在于，所述SiC单晶或外延片的栅氧化层注入有P离子和B离子。
有益效果：该方法使用离子注入代替气氛引入缺陷元素，通过多次注入可以精确控制引入元素数量，既保证消除缺陷的效果，有不会引入过多的P/B元素导致栅极可靠性下降。多次注入优化元素分布保证了P注入层在热氧化过程中全部消耗。通过热氧化前光刻定义注入区，在SIC表面形成P/B注入区，使P和N元素共同形成界面陷阱，降低界面态，该方法不需要使用NO气氛退火就引入了两种元素，复合降低界面态，提升了栅极可靠性，降低了器件制造成本。P/B元素含量通过简单的光刻打开区域面积变化就能调整，方便器件设计优化达的到最佳的工艺条件。
附图说明
图1为本发明实施例中定义P离子注入区的SiC单晶或外延片结构示意图。
图2为本发明实施例中经过P离子注入的SiC单晶或外延片结构示意图。
图3为本发明实施例中定义B离子注入区的SiC单晶或外延片结构示意图。
图4为本发明实施例中经过B离子注入的SiC单晶或外延片结构示意图。
图5为本发明实施例已注入P离子及B离子的SiC单晶或外延片结构示意图。
光刻胶1，第一离子注入区2，第二离子注入区3。
具体实施方式
现在将参照若干示例性实施例来论述本发明的内容。应当理解，论述了这些实施例仅是为了使得本领域普通技术人员能够更好地理解且因此实现本发明的内容，而不是暗示对本发明的范围的任何限制。
如本文中所使用的，术语“包括”及其变体要被解读为意味着“包括但不限于”的开放式术语。术语“基于”要被解读为“至少部分地基于”。术语“一个实施例”和“一种实施例”要被解读为“至少一个实施例”。术语“另一个实施例”要被解读为“至少一个其他实施例”。
如图1至图5所示是按照本发明实施例中制备栅极氧化层的步骤所展示出的SiC单晶或外延片结构示意图；本发明实施例提出的具有高可靠性的SiC器件的栅氧化层制造方式如下步骤：
步骤一：如图1所示，提供SiC单晶或外延片，使用光刻胶对SiC单晶或外延片的外表面选取一定面积进行涂覆，不涂覆光刻胶的部分即采用光刻刻蚀工艺在SiC单晶或外延片外表面上进行第一次光刻定义第一离子注入区；该第一离子注入区既可以为P离子注入区也可以为B离子注入区。在本实施例中，如图1所示的第一离子注入区为P离子注入区。
所述SiC单晶或外延片既包括N型SiC单晶或外延片，也包括P型SiC单晶或外延片。采用N型SiC单晶或外延片制备栅氧化层，则P离子注入区的面积应小于B离子注入区的面积；采用P型SiC单晶或外延片，P离子注入区的面积应大于B离子注入区的面积。
步骤二：如图2所示，在光刻胶保护下在SiC表面进行多次第一离子的注入，注入次数至少三次，注入能量和剂量逐渐降低。注入次数越多，注入区分布越均匀，对于降低界面态密度的效果越明显。但同时，注入次数增多会增加制造成本，因此注入次数为三次时考虑到成本和性能的折中方案。当注入次数为三次时，第一次注入的能量不大于15KeV，第一次注入剂量不高于5×1014个离子/平方厘米；第二次注入的能量小于第一次注入能量且不大于10KeV，第二次注入剂量小于第一次注入剂量且不高于4×1014个离子/平方厘米；第三次注入的能量小于第二次注入能量且不大于5KeV，第三次注入剂量小于第二次注入剂量且不高于5×1014个离子/平方厘米。
步骤三：如图3所示，去除第一次光刻形成的光刻胶，将已经定义好的第一离子注入区外表面涂覆光刻胶，未涂覆光刻胶的区域即被定义为第二离子注入区。在本实施例中，第二离子注入区即为B离子注入区。在SiC单晶或外延片外表面上进行第二次光刻。
步骤四：如图4所示，P离子注入区在光刻胶保护下不会被光刻。在SiC表面的B离子注入区进行多次B离子注入，注入次数至少三次，注入能量和剂量逐渐降低，注入能量和剂量逐渐降低。当注入次数为三次时，第一次注入的能量不大于15KeV，第一次注入剂量不高于5×1014个离子/平方厘米；第二次注入的能量小于第一次注入能量且不大于10KeV，第二次注入剂量小于第一次注入剂量且不高于4×1014个离子/平方厘米；第三次注入的能量小于第二次注入能量且不大于5KeV，第三次注入剂量小于第二次注入剂量且不高于1×1014个离子/平方厘米。
P离子注入剂量和B离子的注入剂量必须相同，P离子注入次数和B离子的注入次数必须一致，P离子注入能量和B离子注入能量可以不同。
步骤五：去除SiC单晶或外延片外表面因第二次光刻而产生的光刻胶，在惰性气体的气氛下进行热退火。光刻会损伤SiC单晶或外延片的晶格，而热退火过程能修复离子注入的损伤，提升栅氧化层质量。同时，惰性气体能防止表面氧化，从而影响后续的氧化层质量。氧化过程中，缺陷越少、损伤越小的SiC单晶或外延片表面所制备的氧化层质量越高。热退火的温度大于1200℃小于1600℃，时间大于30min，小于180min。热退火过程中所使用的惰性气体可以为氩气。
步骤六：对已经注入P离子和B离子的SiC单晶或外延片进行热氧化形成栅极氧化层，热氧化温度大于1000℃，小于1600℃。
步骤七：在惰性气体的气氛下快速降温到700℃，降温速率大于70℃/min，小于100℃/min退火时间大于180min，小于600min。
步骤八：低温退火完成后不降温，直接在惰性气体的气氛下升温进行高温退火，升温速度大于30℃/min，小于100℃/min，退火时间3min，退火温度1550℃。
以上步骤中，所述第一次光刻和所述第二次光刻的顺序可以互换，即所述第一离子注入区可定义为B离子注入区，此时第一次光刻先对B离子注入区进行定义和注入B离子；第二次光刻时，第二离子注入区为P离子注入区，对P离子注入区进行定义以及注入P离子。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (4)

1.一种SiC功率器件芯片栅氧化层的制造方法，其特征在于，包括如下步骤：
步骤1：提供SiC单晶或外延片，采用光刻刻蚀工艺在所述SiC单晶或外延片外表面进行第一次光刻定义第一离子注入区；
步骤2：在SiC单晶或外延片的外表面的第一离子注入区进行至少三次第一离子注入；
步骤3：在所述SiC单晶或外延片外表面进行第二次光刻，定义第二离子注入区；
步骤4：在SiC单晶或外延片的外表面的第二离子注入区进行至少三次第二离子注入；
步骤5：在惰性气体的气氛下进行热退火；
步骤6：进行热氧化形成栅极氧化层；
步骤7：在惰性气体的气氛下快速降温进行低温退火；
步骤8：低温退火完成后不降温，直接在惰性气体的气氛下升温进行高温退火；
所述第一离子为P离子，所述第二离子为B离子；或者，
所述第一离子为B离子，所述第二离子为P离子；
所述SiC单晶或外延片为N型掺杂，该SiC单晶或外延片的上表面所述P离子注入区的面积应小于所述B离子注入区的面积；或者，
所述SiC单晶或外延片为P型掺杂，该SiC单晶或外延片的上表面所述P离子注入区的面积应大于所述B离子注入区的面积；
所述步骤2中进行第一离子注入过程中，第一次注入的能量不大于15KeV，剂量不高于5×1014个离子/平方厘米；第二次注入的能量不大于10KeV，剂量不高于4×1014个离子/平方厘米；第三次注入的能量不大于5KeV，剂量不高于1×1014个离子/平方厘米；
所述步骤4中进行第二离子注入过程中，第一次注入的能量不大于15KeV，剂量不高于5×1014个离子/平方厘米；第二次注入的能量不大于10KeV，剂量不高于4×1014个离子/平方厘米；第三次注入的能量不大于5KeV，剂量不高于1×1014个离子/平方厘米；
所述第一离子和第二离子的注入剂量和次数分别一致；
所述步骤5中的热退火之前需要去除所述第二次光刻形成的光刻胶；
所述步骤5中的热退火温度大于1200℃，小于1600℃，退火时间大于30min，小于180min；
所述步骤6中进行热氧化的温度大于1000℃，小于1600℃；
所述步骤7中的所述低温退火是指：快速降温到700℃，降温速率大于70℃/min，小于100℃/min，退火时间大于180min，小于600min；
所述步骤8中的所述高温退火是指：升温速度大于30℃/min，小于100℃/min，退火时间3min，退火温度1550℃。
2.如权利要求1所述的制造方法，其特征在于：在所述第一离子注入区进行第一离子注入时，使用光刻胶保护SiC单晶或外延片的除第一区域外的外表面。
3.如权利要求1所述的制造方法，其特征在于：所述步骤3中进行所述第二次光刻之前，去除因第一次光刻形成的光刻胶，并在所述第一离子注入区使用光刻胶进行保护。
4.一种SiC功率器件，所述功率器件的栅氧化层由权利要求1-3任一项 所述的制造方法所生成，其特征在于，所述SiC单晶或外延片的栅氧化层注入有P离子和B离子。
CN202010015322.9A 2019-11-25 2020-01-07 一种SiC功率器件芯片栅氧化层的制造方法及功率器件 Active CN111009464B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2019111648114 2019-11-25
CN201911164811 2019-11-25

Publications (2)

Publication Number Publication Date
CN111009464A CN111009464A (zh) 2020-04-14
CN111009464B true CN111009464B (zh) 2023-02-03

Family

ID=70120655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010015322.9A Active CN111009464B (zh) 2019-11-25 2020-01-07 一种SiC功率器件芯片栅氧化层的制造方法及功率器件

Country Status (1)

Country Link
CN (1) CN111009464B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554572B (zh) * 2020-04-17 2022-09-16 深圳方正微电子有限公司 半导体器件制备方法
CN113540207B (zh) * 2021-06-04 2022-07-22 复旦大学 一种基于B掺杂扩散进行寿命控制的辐射加固SiC器件
CN117253784A (zh) * 2023-11-15 2023-12-19 深圳天狼芯半导体有限公司 一种通过P离子注入钝化SiC MOS界面缺陷的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161539A (zh) * 2015-09-10 2015-12-16 中国科学院微电子研究所 碳化硅mosfet器件及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217398B2 (en) * 2008-10-15 2012-07-10 General Electric Company Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby
JP5223773B2 (ja) * 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5613640B2 (ja) * 2011-09-08 2014-10-29 株式会社東芝 半導体装置の製造方法
CN103928309B (zh) * 2014-04-21 2017-02-08 西安电子科技大学 N沟道碳化硅绝缘栅双极型晶体管的制备方法
JP6272488B2 (ja) * 2014-07-30 2018-01-31 三菱電機株式会社 半導体装置の製造方法
CN104966735A (zh) * 2015-05-26 2015-10-07 株洲南车时代电气股份有限公司 一种碳化硅mosfet器件及其制备方法
CN107221502A (zh) * 2017-05-25 2017-09-29 电子科技大学 一种沟槽栅dmos的制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161539A (zh) * 2015-09-10 2015-12-16 中国科学院微电子研究所 碳化硅mosfet器件及其制作方法

Also Published As

Publication number Publication date
CN111009464A (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
CN111009464B (zh) 一种SiC功率器件芯片栅氧化层的制造方法及功率器件
US20030219954A1 (en) Manufacturing method of semiconductor substrate
CN103794473B (zh) 一种室温下吸除硅晶片或硅器件中过渡金属杂质的方法
JPH08227895A (ja) 半導体装置およびその製法
CN114093765B (zh) 一种提高碳化硅薄膜少子寿命的方法
CN110534559B (zh) 一种碳化硅半导体器件终端及其制造方法
CN114447098A (zh) 半导体装置及半导体装置的制造方法
CN116936620A (zh) 一种碳化硅沟槽栅mosfet的制备方法
JP6976493B1 (ja) 半導体装置およびその製造方法
CN106611797A (zh) 一种具有局域金属寿命控制的功率器件及其制作方法
CN110880451B (zh) 一种用于SiC功率器件芯片的栅氧化层制造方法
CN115763233A (zh) 一种SiC MOSFET的制备方法
DE4223914A1 (de) Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke
JP2013058626A (ja) 半導体基板の製造方法及び半導体装置
JP3638424B2 (ja) 半導体装置の製造方法及び半導体製造装置
CN106469646A (zh) 一种碳化硅器件用离子注入来形成高掺杂的制造方法
JP2006294772A (ja) 半導体装置の製造方法
JPH09162136A (ja) 半導体装置の製造方法
CN117371258B (zh) 一种离子注入沟道效应抑制方法
JP2004014878A (ja) 半導体基板の製造方法及び半導体装置
KR100215907B1 (ko) 제너다이오드제조방법
JP7384106B2 (ja) 半導体装置の製造方法
KR100251989B1 (ko) 반도체 소자 제조방법
JPS58131748A (ja) 半導体装置の製造方法
JPH0661234A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230418

Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Southern University of Science and Technology

Address before: Taizhou building, No. 1088, Xueyuan Avenue, Xili University Town, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute