CN111554572B - 半导体器件制备方法 - Google Patents

半导体器件制备方法 Download PDF

Info

Publication number
CN111554572B
CN111554572B CN202010303791.0A CN202010303791A CN111554572B CN 111554572 B CN111554572 B CN 111554572B CN 202010303791 A CN202010303791 A CN 202010303791A CN 111554572 B CN111554572 B CN 111554572B
Authority
CN
China
Prior art keywords
annealing
atmosphere
substrate
temperature
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010303791.0A
Other languages
English (en)
Other versions
CN111554572A (zh
Inventor
李理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Founder Microelectronics Co Ltd filed Critical Shenzhen Founder Microelectronics Co Ltd
Priority to CN202010303791.0A priority Critical patent/CN111554572B/zh
Publication of CN111554572A publication Critical patent/CN111554572A/zh
Application granted granted Critical
Publication of CN111554572B publication Critical patent/CN111554572B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种半导体器件制备方法,具体包括以下步骤:提供衬底;于包含第一元素的第一气氛下对衬底进行第一次退火,以于衬底表面掺入第一元素;于第二气氛下对衬底进行第二次退火,第二次退火的退火温度低于第一次退火的退火温度;于第三气氛下对衬底进行热氧化,于衬底的表面形成栅氧化层。衬底在第一次退火时引入第一元素,再形成栅极氧化层,通过第一次退火和第二次退火精确的控制引入的第一元素的数量、深度和浓度分布,在进行热氧化时,衬底表面一部分会被去除,衬底中的第一元素能够产生消除缺陷的效果,又不会因为含量过高导致栅极可靠性下降,栅氧化层可靠性被提高。

Description

半导体器件制备方法
技术领域
本发明涉及半导体领域,特别是涉及一种半导体器件制备方法。
背景技术
碳化硅(SiC)材料是自第一代元素半导体材料(Si)和第二代化合物半导体材料(GaAs、GaP、InP等)之后发展起来的第三代宽带隙半导体材料。SiC材料由于具有宽带隙、高临界击穿电场、高热导率、高电子饱和漂移速度等特点,特别适合制作微波大功率、高压、高温、抗辐照电子器件,在国民经济各方面具有广泛的应用。当前,SiC器件的研制已经成为研究热点。
SiC是第三代宽禁带半导体中唯一能够热氧化生长SiO2的化合物半导体材料,这就使得用SiC可以实现所有的Si功率器件结构。SiC/ SiO2的界面态密度比Si/SiC的界面态密度要高出约一到两个数量级,这使得功率器件中常用的MOS结构应用在SiC器件上性能严重退化,在N型SiC MOSFET表面的反型沟道电子迁移率要远低于其体内迁移率,极大的阻碍了SiC MOSFET器件的发展。并且由于SiC与Si不同的结构以及其更宽的禁带宽度,其界面附近和氧化层中的各种陷阱电荷的来源和Si有很大不同,造成其陷阱类型众多,对器件的栅氧化层可靠性带来了严峻考验。日前,SiC MOSFET的栅氧化层可靠性较差,己经成为限制SiC MOSFET器件进一步提升性能和扩大使用规模的关键性问题。
为了解决这一问题,现有技术中会采用引入其他元素形成陷阱,陷阱可以降低界面态密度,但额外元素的引入对器件会带来负面影响,过量的额外元素可能会产生不稳定的物质,这种不稳定的物质会严重影响栅氧化层的完整性,致使栅极泄漏电流的增加,影响器件长时间工作的可靠性。
发明内容
基于此,有必要针对上述技术问题,提供一种半导体器件制备方法,其具有减小栅极泄漏电流,提高栅氧化层可靠性的效果。
一种半导体器件制备方法,具体包括以下步骤:
提供衬底;
于包含第一元素的第一气氛下对所述衬底进行第一次退火,以于所述衬底表面掺入所述第一元素;
于第二气氛下对所述衬底进行第二次退火,所述第二次退火的退火温度低于所述第一次退火的退火温度;
于第三气氛下对所述衬底进行热氧化,于所述衬底的表面形成栅氧化层。
通过上述技术方案,使得衬底在第一次退火时引入第一元素,再形成栅极氧化层,通过第一次退火和第二次退火精确的控制引入的第一元素的数量、深度和浓度分布,使得第一元素均匀排布在衬底表层,在进行热氧化时,衬底表面一部分会被去除,同时一些副产物也会去除,使得衬底中多余的第一元素被去除,衬底中的第一元素能够产生消除缺陷的效果,又不会因为含量过高导致栅极可靠性下降,使得栅氧化层的栅极泄漏电流减小,栅氧化层可靠性被提高。
在其中一个实施例中,所述衬底包括碳化硅衬底,所述第一元素为磷元素,所述第一气氛为磷酰氯气氛。
在其中一个实施例中,所述第一次退火的退火温度为1000℃~1100℃,所述第一次退火的退火时间为100min~200min。
在其中一个实施例中,所述第二气氛为氮气与氢气的混合气氛,所述氮气与所述氢气的体积比大于100:1。
在其中一个实施例中,所述第二次退火的退火温度为600℃~700℃,所述第二次退火的退火时间为300min~500min。
在其中一个实施例中,所述第二次退火之后且对所述衬底进行热氧化之前还包括:
于包含第二元素的第四气氛下对所得结构进行第三次退火,以于所述衬底的表面掺杂第二元素。
在其中一个实施例中,所述第二元素为氮元素,所述第四气氛为一氧化氮气氛;所述第三次退火的退火温度为800℃~900℃,所述第三次退火的退火时间为15min~30min。
在其中一个实施例中,所述第三气氛为氧气气氛,热氧化的温度为1300℃~1400℃。
在其中一个实施例中,形成所述栅氧化层之后还包括以下步骤:
于第五气氛下对所得结构进行第四次退火;
于所述第五气氛下将所述第四次退火后的所得结构进行降温。
在其中一个实施例中,所述第五气氛为氩气气氛,所述第四次退火的时间为3min~10min,所述第四次退火过程中基于所述热氧化后的温度继续升温至所述第四次退火的退火温度,升温速度大于30℃/min,所述第四次退火的退火温度为1400℃~1500℃;降温后的温度为800℃~900℃,降温时间为30min~60min,降温速度大于50℃/min。
附图说明
图1为一个实施例的半导体器件制备方法流程图;
图2为另一个实施例的半导体器件制备方法流程图;
图3为一个其他实施例的半导体器件制备方法流程图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明的描述中,需要理解的是,术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
碳化硅(SiC)材料是自第一代元素半导体材料(Si)和第二代化合物半导体材料(GaAs、GaP、InP等)之后发展起来的第三代宽带隙半导体材料。SiC材料由于具有宽带隙、高临界击穿电场、高热导率、高电子饱和漂移速度等特点,特别适合制作微波大功率、高压、高温、抗辐照电子器件,在国民经济各方面具有广泛的应用。当前,SiC器件的研制已经成为研究热点。
SiC是第三代宽禁带半导体中唯一能够热氧化生长SiO2的化合物半导体材料,这就使得用SiC可以实现所有的Si功率器件结构。SiC/ SiO2的界面态密度比Si/SiC的界面态密度要高出约一到两个数量级,这使得功率器件中常用的MOS结构应用在SiC器件上性能严重退化,在N型SiC MOSFET表面的反型沟道电子迁移率要远低于其体内迁移率,极大的阻碍了SiC MOSFET器件的发展。并且由于SiC与Si不同的结构以及其更宽的禁带宽度,其界面附近和氧化层中的各种陷阱电荷的来源和Si有很大不同,造成其陷阱类型众多,对器件的栅氧化层可靠性带来了严峻考验。日前,SiC MOSFET的栅氧化层可靠性较差,己经成为限制SiC MOSFET器件进一步提升性能和扩大使用规模的关键性问题。
为了解决这一问题,现有技术中会采用引入其他元素形成陷阱,陷阱可以降低界面态密度,但额外元素的引入对器件会带来负面影响,过量的额外元素可能会产生不稳定的物质,这种不稳定的物质会严重影响栅氧化层的完整性,致使栅极泄漏电流的增加,影响器件长时间工作的可靠性。
如图1所示,为了解决上述问题,本申请提供了一种半导体器件制备方法,具体包括以下步骤:
步骤S10:提供衬底。
步骤S20:于包含第一元素的第一气氛下对衬底进行第一次退火,以于衬底表面掺入第一元素。
步骤S30:于第二气氛下对衬底进行第二次退火,第二次退火的退火温度低于第一次退火的退火温度。
步骤S40:于第三气氛下对衬底进行热氧化,于衬底的表面形成栅氧化层。
对于步骤S10,在一个可选的实施例中,具体的,衬底为碳化硅(SiC)衬底,碳化硅材料具有宽带隙、高临界击穿电场、高导热率、高电子饱和漂移速度等特点;碳化硅是C元素和Si元素形成的化合物,目前已发现的碳化硅同质异型晶体结构有200多种,其中六方结构的4H型SiC(4H-SiC)具有高临界击穿电场、高电子迁移率的优势,是制造高压、高温、抗辐照功率半导体器件的优良半导体材料,与硅材料的物理性能对比,主要特性包括:(1)临界击穿电场强度是硅材料近10倍;(2)热导率高,超过硅材料的3倍;(3)饱和电子漂移速度高,是硅材料的2倍;(4)抗辐照和化学稳定性好;(5)与硅材料一样,可以直接采用热氧化工艺在表面生长二氧化硅绝缘层。
随着节能减排、新能源并网、智能电网的发展,这些领域对功率半导体器件的性能指标和可靠性的要求日益提高,要求器件有更高的工作电压、更大的电流承载能力、更高的工作频率、更高的效率、更高的工作温度、更强的散热能力和更高的可靠性。经过半个多世纪的发展,基于硅材料的功率半导体器件的性能已经接近其物理极限。因此,以碳化硅等为代表的第三代半导体材料的发展开始受到重视。
对于步骤S20,在一个可选的实施例中,具体的,第一元素为磷(P)元素,第一气氛可以包含磷酰氯(POCl3)气体,将衬底在磷酰氯气氛下进行100min~200min的第一次退火,可以为100min、150min或200min,使得磷元素扩散进入衬底表层,第一次退火的退火温度为1000℃~1100℃,可以为1000℃、1050℃或1100℃,但上述数据仅作为示例,在实际实施例中,退火温度及退火时间的数值并不以上述数据为限。100min~200min的退火时间及1000℃~1100℃的退火温度决定了引入的磷元素的数量、深度和浓度分布,在此过程中,磷酰氯气体的气体流量为1L/min~10 L/min,可以为1 L/min、5 L/min或10 L/min,上述数据仅作为示例,在实际实施例中的数值并不以上述数据为限。
对于步骤S30,在一个可选的实施例中,具体的,第二气氛为氮气(N2)与氢气(H2)的混合气氛,其中氮气的气体体积与氢气的气体体积之比大于100/1,可以为110/1、120/1或130/1。低温扩散能够解决衬底表面的缺陷并另第一元素均匀的分布在碳化硅衬底的表面,使得碳化硅衬底表面形成有均匀排布有第一元素的碳化硅层,即碳化硅衬底表面形成有均匀排布有磷元素的碳化硅层。在一个可选的实施例中第二次退火的退火温度为600℃~700℃,可以为600℃、650℃或700℃,第二次退火的退火时间为300min~500min,可以为300min、400 min或500 min。在第二次退火过程中,第二气氛的气体流量为1L/min~10 L/min,可以为1 L/min、5 L/min或10 L/min,但上述数据仅作为示例,在实际实施例中的数值并不以上述数据为限。
对于步骤S40,在一个可选的实施例中,具体的,第三气氛为氧气(O2)气氛,在此步骤中,上述均匀排布有磷元素的碳化硅层会全部消耗,既不会影响半导体器件的性能,也不会导致SiC/SiO2界面磷元素过剩,避免了过量的磷钝化与二氧化硅结合形成磷硅玻璃(PSG),继而严重印象栅氧化层完成性的情况。在此步骤中,热氧化的温度为1300℃~1400℃,可以为1300℃、1350℃或1400℃,但上述数据仅作为示例,在实际实施例中的数值并不以上述数据为限。
经过上述步骤,使得衬底先在第一次退火时引入磷元素,再形成栅极氧化层,通过第一次退火和第二次退火精确的控制引入的磷元素的数量、深度和浓度分布,使得磷元素均匀排布在衬底表层,在进行热氧化时,衬底表面均匀分布有磷元素的一部分会被去除,同时一些副产物也会去除,使得衬底中多余的磷元素被去除,衬底中的磷元素能够产生消除缺陷的效果,又不会因为含量过高导致栅极可靠性下降,使得栅氧化层的栅极泄漏电流减小,栅氧化层可靠性被提高。
如图2所示,在一个可选的实施例中,本申请具体包括以下步骤:
步骤S10:提供衬底。
步骤S20:于包含第一元素的第一气氛下对衬底进行第一次退火,以于衬底表面掺入第一元素。
步骤S30:于第二气氛下对衬底进行第二次退火,第二次退火的退火温度低于第一次退火的退火温度。
步骤S31:于包含第二元素的第四气氛下对所得结构进行第三次退火,以于衬底的表面掺杂第二元素。
步骤S40:于第三气氛下对衬底进行热氧化,于衬底的表面形成栅氧化层。
对于步骤S31,在一个可选的实施例中,具体的,第四气氛包含的第二元素为氮元素,第四气氛可以为一氧化氮气氛,第三次退火的退火温度为800℃~900℃,退火时间为15min~30min,可以为15min、20min或30min,但上述数据仅作为示例,在实际实施例中的数值并不以上述数据为限。在热氧化之前增加步骤S31,使得磷元素和氮元素共同形成界面陷阱,从而降低SiC/SiO2的界面态密度,减少功率器件中常用的MOS结构应用在碳化硅衬底的器件上时不会出演严重退化,步骤S31能够有效的提高碳化硅MOS器件的沟道迁移率。在进行热氧化时,衬底表面均匀分布有磷元素和氮元素的一部分会被去除,同时一些副产物也会去除,使得衬底中多余的磷元素和氮元素被去除,衬底中的磷元素和氮元素能够产生消除缺陷的效果,又不会因为含量过高导致栅极可靠性下降,使得栅氧化层的栅极泄漏电流减小,栅氧化层可靠性被提高。
如图3所示,在一个可选的实施例中,本申请具体包括以下步骤:
步骤S10:提供衬底。
步骤S20:于包含第一元素的第一气氛下对衬底进行第一次退火,以于衬底表面掺入第一元素。
步骤S30:于第二气氛下对衬底进行第二次退火,第二次退火的退火温度低于第一次退火的退火温度。
步骤S31:于包含第二元素的第四气氛下对所得结构进行第三次退火,以于衬底的表面掺杂第二元素。
步骤S40:于第三气氛下对衬底进行热氧化,于衬底的表面形成栅氧化层。
步骤S50:于第五气氛下对所得结构进行第四次退火。
步骤S60:于第五气氛下将第四次退火后的所得结构进行降温。
对于步骤S50,在一个可选的实施例中,具体的,第五气氛为氩气(Ar)气氛,衬底在步骤S40之后不降温,而是直接在氩气气氛下升温进行第四次退火,升温速度大于30℃/min,可以为31℃/min、32℃/min或33℃/min。第四次退火温度高于热氧化温度至少100℃,可以为110℃,第四次退火的时间为3min~10min,可以为3min、7min或10min,但上述数据仅作为示例,在实际实施例中的数值并不以上述数据为限。第四次退火使得步骤S40之后的衬底不降温而是在氩气气氛下快速升温,这有助于衬底热氧化的副产物如一氧化碳或二氧化碳的排除,减少了SiC/SiO2界面含碳副产物的堆积。
对于步骤S60,在一个可选的实施例中,降温工艺在氩气气氛下进行,降温使得衬底在第四次退火后快速降温到800℃~900℃,可以为800℃、700℃或900℃,降温工艺中的降温速度要大于50℃/min,可以为55℃/min、56℃/min或57℃/min,降温工艺的降温时间为30min~60min,可以为30min、45min或60min,但上述数据仅作为示例,在实际实施例中的数值并不以上述数据为限。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体器件制备方法,其特征在于,具体包括以下步骤:
提供衬底,所述衬底包括碳化硅衬底;
于包含第一元素的第一气氛下对所述衬底进行第一次退火,以于所述衬底表面掺入所述第一元素,所述第一次退火决定了引入所述第一元素的数量、深度和浓度分布;
于第二气氛下对所述衬底进行第二次退火,所述第二次退火的退火温度低于所述第一次退火的退火温度,所述第二次退火使得所述碳化硅衬底表面形成有均匀排布有所述第一元素的碳化硅层;
于第三气氛下对所述衬底进行热氧化,于所述衬底的表面形成栅氧化层,所述第一元素能够产生消除缺陷的效果,又不会因为含量过高导致栅极可靠性下降,使得栅氧化层的栅极泄漏电流减小,栅氧化层可靠性被提高。
2.根据权利要求1所述的半导体器件制备方法,其特征在于,所述第一元素为磷元素,所述第一气氛为磷酰氯气氛。
3.根据权利要求1所述的半导体器件制备方法,其特征在于,所述第一次退火的退火温度为1000℃~1100℃,所述第一次退火的退火时间为100min~200min。
4.根据权利要求1所述的半导体器件制备方法,其特征在于,所述第二气氛为氮气与氢气的混合气氛,所述氮气与所述氢气的体积比大于100:1。
5.根据权利要求1所述的半导体器件制备方法,其特征在于,所述第二次退火的退火温度为600℃~700℃,所述第二次退火的退火时间为300min~500min。
6.根据权利要求1所述的半导体器件制备方法,其特征在于,所述第二次退火之后且对所述衬底进行热氧化之前还包括:
于包含第二元素的第四气氛下对所得结构进行第三次退火,以于所述衬底的表面掺杂第二元素。
7.根据权利要求6所述的半导体器件制备方法,其特征在于,所述第二元素为氮元素,所述第四气氛为一氧化氮气氛;所述第三次退火的退火温度为800℃~900℃,所述第三次退火的退火时间为15min~30min。
8.根据权利要求1所述的半导体器件制备方法,其特征在于,所述第三气氛为氧气气氛,热氧化的温度为1300℃~1400℃。
9.根据权利要求1至8中任一项所述的半导体器件制备方法,其特征在于,形成所述栅氧化层之后还包括以下步骤:
于第五气氛下对所得结构进行第四次退火;
于所述第五气氛下将所述第四次退火后的所得结构进行降温。
10.根据权利要求9所述的半导体器件制备方法,其特征在于,所述第五气氛为氩气气氛,所述第四次退火的时间为3min~10min,所述第四次退火过程中基于所述热氧化后的温度继续升温至所述第四次退火的退火温度,升温速度大于30℃/min,所述第四次退火的退火温度为1400℃~1500℃;降温后的温度为800℃~900℃,降温时间为30min~60min,降温速度大于50℃/min。
CN202010303791.0A 2020-04-17 2020-04-17 半导体器件制备方法 Active CN111554572B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010303791.0A CN111554572B (zh) 2020-04-17 2020-04-17 半导体器件制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010303791.0A CN111554572B (zh) 2020-04-17 2020-04-17 半导体器件制备方法

Publications (2)

Publication Number Publication Date
CN111554572A CN111554572A (zh) 2020-08-18
CN111554572B true CN111554572B (zh) 2022-09-16

Family

ID=72007483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010303791.0A Active CN111554572B (zh) 2020-04-17 2020-04-17 半导体器件制备方法

Country Status (1)

Country Link
CN (1) CN111554572B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420915B (zh) * 2020-11-23 2022-12-23 济南晶正电子科技有限公司 复合衬底的制备方法、复合薄膜及电子元器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007325A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5826524B2 (ja) * 2010-07-16 2015-12-02 住友重機械工業株式会社 プラズマドーピング装置及びプラズマドーピング方法
JP5655570B2 (ja) * 2011-01-06 2015-01-21 住友電気工業株式会社 半導体装置の製造方法
WO2013145022A1 (ja) * 2012-03-30 2013-10-03 株式会社日立製作所 炭化珪素半導体装置の製造方法
CN110880451B (zh) * 2019-11-25 2022-04-19 深圳第三代半导体研究院 一种用于SiC功率器件芯片的栅氧化层制造方法
CN111009464B (zh) * 2019-11-25 2023-02-03 深圳第三代半导体研究院 一种SiC功率器件芯片栅氧化层的制造方法及功率器件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007325A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
CN111554572A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
CN107437498B (zh) 碳化硅mos结构栅氧制备方法及碳化硅mos结构制备方法
CN113571584B (zh) 一种SiC MOSFET器件及其制备方法
CN114122139A (zh) 具有集成二极管的碳化硅mosfet器件及制造方法
CN102664151B (zh) 一种用于制造碳化硅器件的高温退火方法
JP6945585B2 (ja) ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを形成する方法
CN111554572B (zh) 半导体器件制备方法
CN105244326B (zh) 一种功率器件的钝化层结构及其制造方法
CN114093765B (zh) 一种提高碳化硅薄膜少子寿命的方法
CN111009464B (zh) 一种SiC功率器件芯片栅氧化层的制造方法及功率器件
CN113410132A (zh) 一种碳化硅moseft栅氧结构及其制备方法
CN102150271B (zh) Mosfet和制造mosfet的方法
CN103681256A (zh) 一种新型碳化硅mosfet器件及其制作方法
CN111403280A (zh) 一种碳化硅mos电容器件及其制作方法
CN108584963A (zh) 基于微波等离子体的碳化硅氧化方法
CN105957898B (zh) 一种低功耗4H-SiC电压控制型功率半导体器件及其制备方法
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
CN108766887B (zh) 基于两步微波等离子体氧化的凹槽mosfet器件的制造方法
CN108735607A (zh) 基于微波等离子体氧化的凹槽mosfet器件的制造方法
CN105206513B (zh) 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法
CN110880451B (zh) 一种用于SiC功率器件芯片的栅氧化层制造方法
WO2023015611A1 (zh) 半导体晶圆的复合结构、半导体晶圆及其制法和应用
CN104576766A (zh) Al2O3/LaAlO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法
CN111243941A (zh) 提高碳化硅少子寿命的方法
Guo et al. Extraction of the trench sidewall capacitances in an n-type 4H-SiC trench metal–oxide–semiconductor structure
Ge et al. A Channel Self-Alignment process for High-Voltage VDMOSFETs in 4H-SiC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant