DE4223914A1 - Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke - Google Patents

Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke

Info

Publication number
DE4223914A1
DE4223914A1 DE4223914A DE4223914A DE4223914A1 DE 4223914 A1 DE4223914 A1 DE 4223914A1 DE 4223914 A DE4223914 A DE 4223914A DE 4223914 A DE4223914 A DE 4223914A DE 4223914 A1 DE4223914 A1 DE 4223914A1
Authority
DE
Germany
Prior art keywords
doped
semiconductor layer
epitaxial growth
low
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4223914A
Other languages
English (en)
Other versions
DE4223914C2 (de
Inventor
Helmut Dipl Phys Gassel
Bernward Dipl Ing Muetterlein
Dirk Dipl Ing Priefert
Dat Nho Truong
Holger Dr Ing Vogt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE4223914A priority Critical patent/DE4223914C2/de
Publication of DE4223914A1 publication Critical patent/DE4223914A1/de
Application granted granted Critical
Publication of DE4223914C2 publication Critical patent/DE4223914C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Her­ stellen eines vertikalen Leistungsbauelementes mit einer niedrigdotierten, epitaktisch aufgewachsenen (EPI-)Halblei­ terschicht als Driftstrecke, nach dem Oberbegriff der Pa­ tentansprüche 1 und 2.
Vertikale Leistungsbauelemente weisen häufig eine pin-Struk­ tur auf. Zwischen einem hochdotierten p-Gebiet und einem hochdotierten n-Gebiet des vertikalen Leistungsbauelementes befindet sich eine niedrigdotierte, epitaktisch aufgewach­ sene Halbleiterschicht, die als Driftstrecke des vertikalen Leistungsbauelementes dient. Diese Driftstrecke hat die Aufgabe, einen Bereich zur Verfügung zu stellen, über dem die angelegte Spannung bei ausgeschaltetem oder in Sperr­ richtung gepoltem Leistungsbauelement abfallen kann. Die Dicke und Dotierung dieser Schicht muß der spezifischen Sperrspannung des vertikalen Leistungsbauelementes angepaßt werden und hängt unter anderem davon ab, ob ein bipolares oder unipolares Bauelement hergestellt wird. Hierzu wird verwiesen auf die Literaturstelle S. M. Sze, Physics of Semiconductor Devices, Wiley, New York, 1981.
Im eingeschalteten Zustand des vertikalen Leistungsbauele­ mentes werden von dem in Vorwärtsrichtung geschalteten pn- Übergang Ladungsträger in die Driftstrecke injiziert und heben dort die Ladungsträgerkonzentration stark an. Um das Bauelement auszuschalten oder in den Sperrzustand zu brin­ gen, müssen die Ladungsträger aus der Driftstrecke ausge­ räumt werden, damit sich eine Raumladungszone ausbreiten kann und die Sperrspannung über die Driftstrecke abfallen kann. Die Dauer des Ausschaltvorganges bestimmt die Schalt­ verluste des Bauelementes und dessen maximal mögliche Be­ triebsfrequenz.
Um diese Bauelementeparameter zu verbessern, können kon­ struktive Maßnahmen ergriffen werden oder es kann die Le­ bensdauer der Minoritätsträger durch prozeßtechnische Maß­ nahmen herabgesetzt werden.
Bekannte Maßnahmen zur Reduktion der Lebensdauer der Mino­ ritätsträger sind die Eindiffusion von Schwermetallen und die Bestrahlung der Bauelemente, wie in folgenden Literatur­ stellen beschrieben wird:
B. J. Baliga, Modern Power Devices, Seiten 100 bis 110, Wiley, 1987;
P. D. Taylor, Thyristor Design and Realization, Wiley, New York, 1987.
Bei der Bestrahlung der Bauelemente werden unterschiedliche Teilchensorten verwendet. Diesbezüglich wird verwiesen auf:
K. Platzröder and K. Loch, High-voltage thyristors and diodes made of neutron-irradiated silicon. IEEE Transactions on Electron Devices, 23: 805-809, 1976;
R. O. Carlson, Y. S. Sun and H. B. Assalit, Lifetime control in silicon power devices by electron or gamma irradiation, IEEE Transactions on Electron Devices, 24: 1103-1108, 1977;
B. J. Baliga and E. Sun, Comparison of gold, platinum and electron irradiation for controlling lifetime in power rectifiers, IEEE Transactions on Electron Devices, 24: 685-688, 1977.
Eine praktische Bedeutung bei der Produktion von diskreten Halbleitern hat jedoch nur die Bestrahlung mittels Elektro­ nen und Protonen gewonnen. Diesbezüglich wird verwiesen auf:
B. J. Baliga and J. P. Walden, Improving the reverse reco­ very of power MOSFET integral diodes by electron irradia­ tion, Solid-State Electronics, 26: 1133-1141, 1983;
B. J. Baliga, Switching speed enhancement in insulated gate transistors by electron irradiation, IEEE Transactions on Electron Devices, 12: 1790-1795, 1984;
D. Silber, W. D. Novak, W. Wondrak, B. Thomas and H. Berg, Improved dynamic properties of GTO-thyristors and diodes by proton implantation, In Proceedings IEDM, Seiten 162 bis 165, 1985;
A. Mogro-Campero, R. P. Love, M. F. Chang and R. F. Dyer, Shorter turn-off times in insulated gate transistors by proton implantation, IEEE Electr. Dev. Lett., 6: 224-226, 1985.
Sowohl die Eindiffusion von Schwermetallen als auch die Be­ strahlung mit Elektronen haben Nachteile, da die Verminde­ rung der Lebensdauer der Minoritätsträger zu einer Erhöhung der Leckströme und zu höheren Durchlaßverlusten des Lei­ stungsbauelementes führt.
Besondere Probleme treten bei der Herstellung von sogenann­ ten intelligenten Leistungshalbleitern auf, bei denen sich der Leistungsschalter und die zugehörige Steuerschaltung auf einem Chip befinden. Hier muß die Beeinflussung der Minori­ tätsträgerlebensdauer auf das Leistungsbauelement beschränkt werden.
Im Bereich der Steuerschaltung muß eine Verringerung der Lebensdauer der Minoritätsträger vermieden werden, um eine Beeinträchtigung der Funktion der Transistoren in der Steuerschaltung, beispielsweise durch erhöhte Leckströme, zu verhindern.
Die hohen Diffusionsgeschwindigkeiten von Schwermetallen in Silizium führen zu einer gleichmäßigen Verteilung der Me­ tallatome im ganzen Wafer und damit zu einer homogenen Le­ bensdauerverminderung der Minoritätsträger. Dies führt zu einer Verschlechterung der statischen Bauelementeparameter. Hierdurch wird die Herstellung von intelligenten Leistungs­ halbleitern mit diesen Technologien erheblich erschwert.
Wenn die Bestrahlung mittels Elektronen oder Protonen zur Reduktion der Minoritätsträgerlebensdauer innerhalb des Leistungsbauelementes eingesetzt wird, treten Nachteile dahingehend auf, daß zum einen die erzielten Ergebnisse nicht temperaturstabil sind und zum anderen durch Strahlen­ schäden Ladungen erzeugt werden, die bei durch MOS-Gate gesteuerten Bauelementen zu Schwellenspannungsverschiebungen führen.
Die oben beschriebenen bekannten Verfahren zur Reduktion der Minoritätsträgerlebensdauer können daher bei den sogenannten intelligenten Leistungshalbleitern kaum eingesetzt werden. Verfahren, die sich zur Reduktion der Minoritätsträgerle­ bensdauer bei diesen intelligenten Leistungshalbleitern eignen, sind nicht bekannt.
Zu dem Gegenstand der vorliegenden Anmeldung wurde vom Deutschen Patentamt unter der Recherchennummer R 110 854.9 eine Standardrecherche durchgeführt. Soweit die genannten Schriften relevant erscheinen, werden sie nachfolgend ge­ würdigt.
Aus der DE 34 23 287 A1 ist ein Verfahren zum Herstellen eines Halbleiter-Bauelementes in Form eines Thyristors bekannt, bei dem zur Verkürzung der Abschaltzeit nach Abschluß des epitaktischen Prozesses eine Ionenimplantation in die niedrigdotierte Basis zum Erzeugen von die Minoritätsträger­ lebensdauer verkürzenden Störstellen vorgenommen wird. Ins­ besondere bei der Implantation von schweren Elementen sind sehr hohe Energien erforderlich. Als typisch werden dort Implantationsenergien in der Größenordnung von 56 MeV an­ gegeben. Anlagen, mit denen eine Implantation bei derart hohen Energien vorgenommen werden können, stehen üblicher­ weise in der Praxis nicht zur Verfügung. Ein weiterer Nach­ teil, der sich aus dem hohen Implantationsenergieniveau dieses bekannten Verfahrens ergibt, ist die schlechte Loka­ lisierung der durch die Implantation erzeugten Störstellen.
Aus der EP 0133954 B1 ist ein Verfahren zum Herstellen von DRAM-Speicherbausteinen sowie von CMOS-Schaltungen bekannt, bei dem die Erzeugung sogenannter Soft-Fehler aufgrund einer Alpha-Strahlung im Falle der DRAM-Speicherelemente oder das Auftreten des sogenannten Latch-up-Phänomens im Falle der CMOS-Bauelemente dadurch verhindert wird, daß in Schichten­ strukturen von dünnen Einkristallhalbleiterschichten eine Ionenimplantation von elektrisch nicht aktiven Störstoffen vorgenommen wird.
Aus der EP 0419128 A1 ist es bekannt, daß ein Nachlassen der Steilheit eines MOS-Transistors im Laufe seiner Betriebszeit dadurch verhindert werden kann, daß in dessen Gate-Source- Kanal Germanium implantiert wird. Statt der Implantation kann auch eine Epitaxie eingesetzt werden.
Aus der Veröffentlichung K. H. Yang et al: Minority carrier lifetime in annealed silicon crystals containing oxygen, Phys. stat. sol. (a) 50, 1978, Seiten 221 bis 235 ist es be­ kannt, daß in sauerstoffreichen Wafern Siliziumdioxidprä­ zipitate und Versetzungsschleifen während der Temperung ent­ stehen. Diese bilden elektrisch aktive Defekte und gettern Verunreinigungen. Hierdurch soll also nicht eine Reduktion der Lebensdauer der Minoritätsträger, sondern durch das Gettern der Verunreinigungen die Erhöhung der Minoritäts­ trägerlebensdauer erreicht werden.
Aus der US 5,023,696 A ist ein Leistungsbauelement bekannt, das durch Waferbonden zweier Wafer gebildet wird. Durch den Bondprozeß entstehen an der Grenzfläche der beiden Wafer Kristallfehler. Durch eine Argon-Implantation werden weitere Kristallfehler in der Stoppschicht oder nahe am pn-Übergang des Halbleiterleistungselementes erzeugt, die als Rekombi­ nationszentren von überschüssigen Minoritätsträgern dienen.
Ausgehend von dem oben genannten Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Verfahren zum Herstellen eines vertikalen Leistungsbauelementes der eingangs genannten Art anzugeben, bei dem die Reduktion der Minoritätsträgerlebensdauer mit in der Praxis verfügbaren Anlagen erzielbar ist und das auch bei intelligenten Lei­ stungshalbleitern einsetzbar ist.
Diese Aufgabe wird durch ein Verfahren gemäß Patentanspruch 1 sowie durch ein Verfahren gemäß Patentanspruch 2 gelöst.
Bevorzugte Weiterbildungen der erfindungsgemäßen Verfahren sind in den Unteransprüchen angegeben.
Bei den erfindungsgemäßen Verfahren wird der Prozeß des epitaktischen Aufwachsens der niedrigdotierten Halbleiter­ schicht, die die Driftstrecke bildet, vor Vollendung dieser Schicht unterbrochen. Innerhalb dieses Verfahrenszustandes, der noch Teil der Substratherstellung ist und der vor der eigentlichen Bauelementeherstellung liegt, werden erfin­ dungsgemäß alternativ oder kumulativ folgende Maßnahmen durchgeführt:
  • - Es wird eine Implantation von nicht-dotierenden Ionen in die teilweise epitaktisch aufgewachsene Halbleiterschicht vorgenommen. Hierbei wird vorzugsweise nur die Schicht in der unmittelbaren Nähe der Unterbrechungsoberfläche der niedrigdotierten Halbleiterschicht mit einer Implantation der nicht-dotierenden Ionen versehen, so daß niedrige Implantationsenergien in der Größenordnung von weniger als 200 KeV eingesetzt werden können. Als Implantationsstoffe sind erfindungsgemäß vorzugsweise Sauerstoff, jedoch auch Kohlenstoff, Argon oder ein anderes Edelgas vorgesehen.
  • - Es wird nach Unterbrechung des epitaktischen Aufwachsens der niedrigdotierten Halbleiterschicht eine Zwischen­ schicht mit einer Konzentration eines nicht-dotierenden Stoffes epitaktisch aufgewachsen. Die selbe Wirkung wird erzielt, wenn nach dem Aufwachsen eines Teiles der niedrigdotierten Halbleiterschicht ohne Unterbrechung des Aufwachsprozesses durch Einbringen eines nicht-dotierenden Stoffes in die Prozeßatmosphäre eine mit diesem Stoff versehene Zwischenschicht epitaktisch aufgewachsen wird. Bevorzugt ist im Falle eines Siliziumhalbleiters eine hohe Germaniumkonzentration. Durch die abweichende Atomgröße von Germanium gegenüber Silizium kommt es hierbei zu Gitterversatzstörstellen (MISFIT Dislocations), welche als Rekombinationszentren für die Minoritätsträger wirken.
Nach Abschluß einer dieser beiden Schritte wird das epi­ taktische Aufwachsen der niedrigdotierten Halbleiter­ schicht, die die Driftstrecke bildet, zu Ende geführt.
Durch das erfindungsgemäße Verfahren lassen sich während der epitaktischen Herstellung der Driftstrecke an beliebigen Stellen der Driftstrecke lokale Störungen einbauen. Bei dem erfindungsgemäßen Verfahren ist es im Gegensatz zu den üb­ lichen Verfahren, wie beispielsweise der eingangs gewürdig­ ten nachträglichen Bestrahlung, möglich, Einfluß auf die Minoritätsträgerlebensdauer innerhalb einer Leistungs­ elementstruktur eines intelligenten Leistungshalbleiters zu nehmen, ohne die Eigenschaften der Steuerschaltung zu be­ einträchtigen. Bei dem erfindungsgemäßen Verfahren findet die Steuerung der Lebensdauer der Minoritätsträger innerhalb der Driftstrecke des Leistungsbauelementes nicht nach der Herstellung der Steuerschaltung, sondern vor deren Herstel­ lung statt, da das erfindungsgemäße Verfahren noch Teil der Substratherstellung ist.
Durch das erfindungsgemäße Verfahren können gewünschte Pro­ file einer Störstellenkonzentration innerhalb der Drift­ strecke gebildet werden. Dadurch ist es möglich, eine optimale Ladungsträgerverteilung innerhalb der Driftstrecke des Leistungsbauelementes zu erzwingen, so daß sich das Schaltverhalten des Leistungsbauelementes in Abhängigkeit von dem verwendeten Typ, wie beispielsweise des HVDMOS- Transistors, des IGBTs, der Diode oder des Transistors und in Abhängigkeit von dem Anwendungsfall einer beispielsweise induktiven oder resistiven Last optimieren läßt.
Durch ein optimiertes Störstellenprofil mit beispielsweise mehreren Schichten in einer geeigneten Tiefe innerhalb der Driftstrecke werden die Nachteile bekannter Verfahren zur Lebensdauerbeeinflussung der Minoritätsträger auf die sta­ tischen Parameter eines Leistungsbauelementes vermieden.
Besonders offenkundig treten die Vorteile der Optimierung bei dem erforderlichen Kompromiß zwischen kurzen Schalt­ zeiten und geringen Durchlaßverlusten hervor.
Durch die lokale Begrenzung der Störstellen auf die Drift­ strecke und deren Erzeugung vor der Bauelementefertigung wird ein negativer Einfluß auf die Steuerschaltung im Falle von intelligenten Leistungshalbleitern vollständig vermie­ den.
Dadurch ist es möglich, ein Leistungsbauelement mit optima­ ler Lebensdauerbeeinflussung herzustellen und gegebenenfalls mit einer Steuerschaltung auf einem einzigen Chip zu kombinieren.

Claims (9)

1. Verfahren zum Herstellen eines vertikalen Leistungsbau­ elementes mit einer niedrigdotierten, epitaktisch aufge­ wachsenen Halbleiterschicht als Driftstrecke, wobei die Minoritätsträgerlebensdauer durch in der Driftstrecke vorgesehene Rekombinationszentren vermindert wird, dadurch gekennzeichnet,
daß das epitaktische Aufwachsen der niedrigdotierten Halbleiterschicht unterbrochen wird, um nicht-dotierende Ionen in die epitaktisch aufgewachsene Halbleiterschicht zu implantieren,
woraufhin das epitaktische Aufwachsen der niedrigdotier­ ten Halbleiterschicht vollendet wird.
2. Verfahren zum Herstellen eines vertikalen Leistungsbau­ elementes mit einer niedrigdotierten, epitaktisch aufge­ wachsenen Halbleiterschicht als Driftstrecke, wobei die Minoritätsträgerlebensdauer durch in der Driftstrecke vorgesehene Rekombinationszentren vermindert wird, dadurch gekennzeichnet,
daß nach dem epitaktischen Aufwachsen eines Teiles der niedrigdotierten Halbleiterschicht eine mit einer Kon­ zentration eines nicht-dotierenden Stoffes versehene Zwischenschicht epitaktisch aufgewachsen wird,
woraufhin das epitaktische Aufwachsen der niedrigdotier­ ten Halbleiterschicht vollendet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der nicht-dotierende Stoff Germanium ist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das implantierte Ion ein Sauerstoff-Ion ist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das implantierte Element Kohlenstoff, Argon oder ein anderes Edelgas ist.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der nicht-dotierende Stoff Kohlenstoff ist.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch ge­ kennzeichnet, daß die Reduktion der Minoritätsträgerlebensdauer inner­ halb der Driftstrecke lokal auf eine Schicht von be­ stimmter Dicke begrenzt ist.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch ge­ kennzeichnet, daß die Konzentration der Rekombinationszentren sich in­ nerhalb der Driftstrecke über eine Schicht vorbestimmter Dicke ändert.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch ge­ kennzeichnet, daß innerhalb der Driftstrecke mehrere begrenzte Schich­ ten mit Rekombinationszentren zur Reduktion der Mino­ ritätsträgerlebensdauer vorgesehen sind.
DE4223914A 1992-06-30 1992-06-30 Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke Expired - Fee Related DE4223914C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4223914A DE4223914C2 (de) 1992-06-30 1992-06-30 Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4223914A DE4223914C2 (de) 1992-06-30 1992-06-30 Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke

Publications (2)

Publication Number Publication Date
DE4223914A1 true DE4223914A1 (de) 1994-01-13
DE4223914C2 DE4223914C2 (de) 1996-01-25

Family

ID=6463683

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4223914A Expired - Fee Related DE4223914C2 (de) 1992-06-30 1992-06-30 Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke

Country Status (1)

Country Link
DE (1) DE4223914C2 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0797257A2 (de) * 1996-03-18 1997-09-24 Mitsubishi Denki Kabushiki Kaisha Thyristor mit reduzierter Minoritätsträger-Lebensdauer und Verfahren zur Herstellung desselben
WO2000007245A1 (de) * 1998-07-29 2000-02-10 Infineon Technologies Ag Leistungshalbleiter mit reduziertem sperrstrom
WO2000025356A1 (de) * 1998-10-23 2000-05-04 Eupec, Europ. Gesellschaft Für Leistungshalbleiter Mbh & Co. Kg Verfahren zur herstellung eines leistungshalbleiters mit einer stoppzone
DE10001871A1 (de) * 2000-01-18 2001-08-02 Infineon Technologies Ag Verfahren zur Herstellung eines steuerbaren Halbleiterschalt-elements und steuerbares Halbleiterschaltelement
DE10048437A1 (de) * 2000-09-29 2002-04-18 Eupec Gmbh & Co Kg Verfahren zum Herstellen eines Körpers aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge und mit dem Verfahren hergestellter Körper
DE10048345A1 (de) * 2000-09-29 2002-05-16 Eupec Gmbh & Co Kg Körper aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge
DE10030381B4 (de) * 2000-06-21 2005-04-14 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiterbauelement aufweisend einen Körper aus Halbleitermaterial mit Übergang zwischen zueinander entgegengesetzten Leiterfähigkeitstypen
DE10225234B4 (de) * 2001-06-07 2011-07-14 DENSO CORPORATION, Aichi-pref. Metalloxidhalbleitertransistor und Herstellungsverfahren für Selbigen

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007036147B4 (de) 2007-08-02 2017-12-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0070713A2 (de) * 1981-07-17 1983-01-26 Fujitsu Limited Halbleiteranordnung mit einer Zone mit Volumendefekten und Verfahren zu deren Herstellung
DE3423287A1 (de) * 1983-07-01 1985-01-03 Brown, Boveri & Cie Ag, 6800 Mannheim Halbleiter-bauelement mit mindestens einem pn-uebergang und mit in der tiefe der basisschicht scharf lokalisierten ionen, verfahren zu dessen herstellung und seine verwendung
DE3328521A1 (de) * 1983-08-06 1985-02-14 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Epitaxialdiode fuer hohe sperrspannung
EP0133954B1 (de) * 1983-07-29 1987-07-08 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer Halbleitervorrichtung
DE3828809A1 (de) * 1988-08-25 1990-03-01 Licentia Gmbh Verfahren zur herstellung von halbleiterbauelementen
EP0419128A1 (de) * 1989-09-22 1991-03-27 AT&T Corp. MOSFET aus Silizium mit einer durch eine Germanium-Dotierung verlängerten Lebensdauer
US5023696A (en) * 1988-02-04 1991-06-11 Kabushiki Kaisha Toshiba Semiconductor device having composite substrate formed by fixing two semiconductor substrates in close contact with each other

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0070713A2 (de) * 1981-07-17 1983-01-26 Fujitsu Limited Halbleiteranordnung mit einer Zone mit Volumendefekten und Verfahren zu deren Herstellung
DE3423287A1 (de) * 1983-07-01 1985-01-03 Brown, Boveri & Cie Ag, 6800 Mannheim Halbleiter-bauelement mit mindestens einem pn-uebergang und mit in der tiefe der basisschicht scharf lokalisierten ionen, verfahren zu dessen herstellung und seine verwendung
EP0133954B1 (de) * 1983-07-29 1987-07-08 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer Halbleitervorrichtung
DE3328521A1 (de) * 1983-08-06 1985-02-14 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Epitaxialdiode fuer hohe sperrspannung
US5023696A (en) * 1988-02-04 1991-06-11 Kabushiki Kaisha Toshiba Semiconductor device having composite substrate formed by fixing two semiconductor substrates in close contact with each other
DE3828809A1 (de) * 1988-08-25 1990-03-01 Licentia Gmbh Verfahren zur herstellung von halbleiterbauelementen
EP0419128A1 (de) * 1989-09-22 1991-03-27 AT&T Corp. MOSFET aus Silizium mit einer durch eine Germanium-Dotierung verlängerten Lebensdauer

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
BALIGA, B.J.: "Modern Power Devices, Wiley, 1987, pp. 100-110 *
CARLSON,R.O., SUN, Y.S., ASSALIT, H.B.: "Lifetime control in Silicon powers devices by electron or *
PLATZROEDER, K., LOCH, K.: "High-Voltage thy- ristors and diodes made of neutronirradiated silicon", in US-Z.: IEEE Transactions on Electron Devices, Vol. 23, 1976, pp. 805-809 *
SALIH A.S.M. et al., "gated diode leakage and lifetime measurements of misfit dislocation geltered Si epitaxy", in US-Z.: Appl. Phys. Lett. 50 (23), 8 June 1987, pp. 1678-1680 *
SZE S.M., "Physics of Semiconductor Devices", Wiley, New York, 1981 *
TAYLOR, P.D.: Thyristor Design and Realization, Wiley, New York 1987 *
WEINER, D.H., WONG, S.S., "Oxygen implantation for internal geltering and reducing carrier lifetime", in US-Z.: Appl. Phys. Lett. 50 (15), 13 April 1987, pp. 986-988 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0797257A3 (de) * 1996-03-18 1999-08-18 Mitsubishi Denki Kabushiki Kaisha Thyristor mit reduzierter Minoritätsträger-Lebensdauer und Verfahren zur Herstellung desselben
US6163040A (en) * 1996-03-18 2000-12-19 Mitsubishi Denki Kabushiki Kaisha Thyristor manufacturing method and thyristor
EP0797257A2 (de) * 1996-03-18 1997-09-24 Mitsubishi Denki Kabushiki Kaisha Thyristor mit reduzierter Minoritätsträger-Lebensdauer und Verfahren zur Herstellung desselben
WO2000007245A1 (de) * 1998-07-29 2000-02-10 Infineon Technologies Ag Leistungshalbleiter mit reduziertem sperrstrom
DE19981445B4 (de) * 1998-07-29 2005-09-22 Infineon Technologies Ag Leistungshalbleiter mit reduziertem Sperrstrom
WO2000025356A1 (de) * 1998-10-23 2000-05-04 Eupec, Europ. Gesellschaft Für Leistungshalbleiter Mbh & Co. Kg Verfahren zur herstellung eines leistungshalbleiters mit einer stoppzone
US6660569B1 (en) 1998-10-23 2003-12-09 Eupec Europaeische Gesellschaft Fuer Leitungshalbleiter Mbh & Co. Kg Method for producing a power semiconductor device with a stop zone
DE10001871A1 (de) * 2000-01-18 2001-08-02 Infineon Technologies Ag Verfahren zur Herstellung eines steuerbaren Halbleiterschalt-elements und steuerbares Halbleiterschaltelement
DE10030381B4 (de) * 2000-06-21 2005-04-14 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiterbauelement aufweisend einen Körper aus Halbleitermaterial mit Übergang zwischen zueinander entgegengesetzten Leiterfähigkeitstypen
DE10048437A1 (de) * 2000-09-29 2002-04-18 Eupec Gmbh & Co Kg Verfahren zum Herstellen eines Körpers aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge und mit dem Verfahren hergestellter Körper
US6815793B2 (en) 2000-09-29 2004-11-09 Eupec Europdische Gesellschaft fur Leitungshalbleiter GmbH & Co. KG Body of a semiconductor material with a reduced mean free path length
DE10048345A1 (de) * 2000-09-29 2002-05-16 Eupec Gmbh & Co Kg Körper aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge
US9608128B2 (en) 2000-09-29 2017-03-28 Infineon Technologies Ag Body of doped semiconductor material having scattering centers of non-doping atoms of foreign matter disposed between two layers of opposing conductivities
DE10225234B4 (de) * 2001-06-07 2011-07-14 DENSO CORPORATION, Aichi-pref. Metalloxidhalbleitertransistor und Herstellungsverfahren für Selbigen

Also Published As

Publication number Publication date
DE4223914C2 (de) 1996-01-25

Similar Documents

Publication Publication Date Title
DE112010004241B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen
DE102014101239B4 (de) Bipolarer halbleiterschalter und ein herstellungsverfahren dafür
EP1979934B1 (de) Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
DE102007019561B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102008024464B4 (de) Halbleitervorrichtung
EP1097481A2 (de) Leistungshalbleiterbauelement für hohe sperrspannungen
WO2000042662A1 (de) Leistungshalbleiterbauelement mit mesa-randabschluss
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE112015000610T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007015304A1 (de) Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102017128243B4 (de) Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
DE112015006059T5 (de) Halbleitervorrichtung
DE102018205274A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE4223914C2 (de) Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke
DE102005039564A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102016122787B4 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102006016049B4 (de) Halbleiterbauelement, insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben
DE10248205B4 (de) Ohmsche Kontaktanordnung und Herstellverfahren
DE102014005770A1 (de) Bipolartransistor mit isoliertem Gate
DE102007019551A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102005032074A1 (de) Halbleiterbauelement mit Feldstopp
DE10261424B3 (de) Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee