KR101030178B1 - 개선된 ｌｄｍｏｓ 설계에 의한 집적회로 구조 - Google Patents

개선된 ｌｄｍｏｓ 설계에 의한 집적회로 구조 Download PDF

Info

Publication number
KR101030178B1
KR101030178B1 KR1020057010197A KR20057010197A KR101030178B1 KR 101030178 B1 KR101030178 B1 KR 101030178B1 KR 1020057010197 A KR1020057010197 A KR 1020057010197A KR 20057010197 A KR20057010197 A KR 20057010197A KR 101030178 B1 KR101030178 B1 KR 101030178B1
Authority
KR
South Korea
Prior art keywords
region
source regions
semiconductor layer
source
gate structures
Prior art date
Application number
KR1020057010197A
Other languages
English (en)
Other versions
KR20050085383A (ko
Inventor
준 카이
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20050085383A publication Critical patent/KR20050085383A/ko
Application granted granted Critical
Publication of KR101030178B1 publication Critical patent/KR101030178B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

LDMOS 장치 구조를 포함하는 반도체 집적회로는 반도체층의 상부표면 위에 한 쌍의 이격-분리된 전계 효과 게이트 구조들을 갖는 반도체층을 포함한다. 제 1 전도 타입의 제 1 및 제 2 이격-분리된 소스 영역들이, 그 중간에 제 2 전도 타입의 제 1 영역이 형성되는 상기 한 쌍의 게이트 구조들 사이에 있는 층의 일부의 내부에 형성된다. 제 2 전도 타입의 저농도로 도핑된 바디 영역이 반도체층에 형성되고, 소스 영역의 하부에서부터 게이트 구조들의 하부까지 연장되며, 그리고 반도체층 내부에서 가변적인 깊이로 연장된다. 이러한 바디 영역은 제 1 영역으로 연장되는 바디 영역의 그 일부에 있어서 깊이의 조절에 의해 특징지워진다.
반도체, LDMOS, 게이트 구조, 전도 타입, 소스 영역, 바디 영역, 드레인

Description

개선된 ＬＤＭＯＳ 설계에 의한 집적회로 구조{Integrated circuit structure with improved LDMOS design}
본 발명은 반도체 회로와 관계된 것이며, 더욱 상세하게는, 디지털 및 전력 기능들을 집적하는 회로와 그러한 장치들을 제조하는 방법에 관련된 것이다.
본 출원은 2002년 12월 10일에 출원된 미국 특허출원번호 제 10/315,517에 기초한 우선권의 이익을 주장하는 출원이다.
장치의 집적도는 계속해서 증가하고 있으며 집적된 회로상의 전력공급 장치들의 성능 조건들은 계속해서 더욱 요구되고 있다. 디지털 회로 성분들이 더욱 밀집될수록 측방의 전력공급 장치들의 전반적인 크기를 감소시키는 것이 바람직하다. 그러나, 최소 배선폭이 축소될수록 전압 동작범위 및 역 바이어스 상태에 대한 내구력을 유지하는 것이 어렵다.
이러한 문제들은 특히 소비자 휴대 전자제품 시장과 관계된다. 성능 요구는 인접 기능들의 증가되는 배열을 필요로 하며, 통상적으로는 디스플레이 드라이버, RF 간섭, 및 배터리 작동을 포함한다. 끝없이 증대되는 소비자 욕구를 충족시키키 위하여 휴대품 설계는 증대된 효율성을 가지고 에너지 관리 및 전력 변환 기능들을 수행하여야 한다.
휴대용 전력 공급 장치에서 사용되는 것과 같은 전력 집적 회로는 전형적으로 배터리 소비 및 에너지 변환을 효율적으로 관리하기 위하여 고전압 트랜지스터들을 저전압 회로와 통합시킨다. 전력 장치의 성능 요구(예를 들어, 빠른 스위치 속도, 낮은 "스위치온" 저항 및 스위치 동작 중의 낮은 전력 소비)때문에 많은 전력 집적 회로들을 위해 선택되는 전력 장치는 측방 이중 확산 MOS 트랜지스터(LDMOS)이다. 양극 트랜지스터 장치와 비교하여 LDMOS는 상대적으로 낮은 스위치온-저항 및 높은 항복 전압을 제공할 수 있다. 그러나, 장치 크기를 더 줄이고 동작 효율을 개선하기 위한 드라이브에 있어서는, 이러한 장치의 특성들을 개선 또는 유지하기 위한 수단은 여전히 제한된다.
스위치온-저항을 더욱 감소시키는 것은 LDMOS 전도성 경로, 즉, 드리프트 영역에서의 도펀트 수준을 증가시킴으로써, 또는 드리프트 영역의 길이를 감소시킴으로써 달성될 수 있으나, 그러한 접근방식은 다른 측면의 장치 성능에 영향을 끼치는 대가를 치러야한다. 예를 들면, 높은 도펀트 농도로 달성될 수 있는 낮은 저항은 장치의 항복 전압 특성을 저하시킬 수 있다. 드리프트 영역의 길이의 감소는 게이트 근처에서 높은 전계의 집중을 초래하며, 또한 항복 전압을 감소시킨다.
오늘날의 소비자 시장은 증대된 장치 밀도 및 감소된 전력 소비가 결합된, 예를 들어, 배터리 수명을 연장하면서 동시에 총비용을 감소시키는 집적회로를 요구하기 때문에, 더욱 정교한 라인 구조로의 진전은 장치의 스위치온-저항 및 항복 전압에 있어서의 고유한 제한하에서 설계 기술을 개발할 수 있는 가능성을 제시한다. 일반적으로, 전력 분산을 감소시키면서 그런 장치들의 안정된 동작 영역을 개 선하는 것이 해당 기술분야의 요구이다.
본 발명에 따른 반도체 장치는, 반도체층; 상기 반도체층 위에 형성되는 한 쌍의 게이트 구조들로서, 각각의 게이트 구조는 반대편 게이트 구조와 마주보는 제 1 말단부를 포함하는 한 쌍의 이격-분리된 전계 효과 게이트 구조들; 상기 한 쌍의 게이트 구조들 사이에 있는 상기 층의 일부에 형성되는 소스 영역들로서, 상기 제 1 말단부들 사이에 있는 표면의 일부는 제 1 면적 치수를 가지며, 각각의 소스 영역은 상기 제 1 말단부들 중 하나에 따라 자기-정렬되는 제 1 전도성의 이격-분리된 제 1 및 제 2 소스 영역들; 상기 소스 영역들이 그 위에 형성된 측면 반대편의 각 게이트 구조 측면 위의 고농도로 도핑된 제1 전도성의 드레인 영역과, 상기 드레인과 상기 게이트 사이의 상기 드레인 영역보다 저농도로 도핑된 제1 전도성의 드리프트 영역; 상기 반도체층 내부에서 상기 소스 영역들의 하부에서부터 상기 게이트 구조들의 하부까지 연장되어 있는 제 2 전도성의 저농도로 도핑된 바디 영역; 및 상기 제 1 말단부들 사이에 있는 표면의 일부 내로 연장되고 상기 표면에서 상기 제 1 면적 치수보다 작은 면적 치수를 가지는 제 2 전도성의 고농도로 도핑된 영역을 포함하며; 상기 제1 영역 아래로 연장하는 상기 바디 영역 부분에서 상기 바디 영역의 깊이가 변화되는 것을 특징으로 한다.
또한, 반도체층의 상부 표면 위로 한 쌍의 이격-분리된 전계 효과 게이트 구조를 갖는 하나의 반도체층으로 구성되는 LDMOS 장치 구조를 포함하는 반도체 집적회로가 제공된다. 제 1 전도성의 이격-분리된 제 1 및 제 2 소스 영역들은 한 쌍의 게이트 구조 사이에 있는 층의 일부분에 형성되며, 그 사이에 제 2 전도성의 제 1 영역이 형성된다. 제 2 전도성의 저농도로 도핑된 바디 영역은 반도체층에 형성되고, 소스 영역의 하부에서부터 게이트 구조의 하부까지 연장되며, 반도체층 내의 가변적인 깊이까지 연장된다. 이러한 바디 영역은 제 1 영역 하부로 연장되는 바디 영역 부분의 깊이 조절에 의해 특징지워진다.
본 발명에 따른 반도체 장치를 형성하는 방법은 마스크 레벨로써 반도체층의 표면 위에 있는 한 쌍의 이격-분리된 전계 효과 게이트 구조를 형성하는 것을 포함한다. 각각의 게이트 구조는 반대편 게이트 구조와 마주보는 제 1 말단부를 포함한다. 제 2 마스크 레벨을 사용하여, 제 1 전도성의 이격-분리된 제 1 및 제 2 소스 영역들이 층 내부에 그리고 한 쌍의 게이트 구조 사이에 형성되고 결과적으로 제 1 면적 치수를 갖는 이격-분리된 제 1 및 제 2 소스 영역들 사이의 표면 영역이 형성된다. 또한, 상기 소스 영역들로부터 상기 게이트 반대측 표면에 제1 전도성의 드레인 영역들을 형성하며, 상기 드레인들과 상기 게이트들 사이에 상기 드레인 영역보다 저농도로 도핑된 제1 전도성의 드리프트 영역을 형성한다. 그리고, 제 2 전도성의 저농도로 도핑된 바디 영역은, 또한 제 2 마스크 레벨로써 한정되며, 반도체층 내에 형성되고 소스 영역의 하부로 연장된다. 제 2 전도성의 고농도로 도핑된 영역은 제 1 면적 치수의 표면을 갖는 반도체층의 일부에 형성된다. 고농도로 도핑된 영역에 상응하는 부분은 제 1 면적 치수보다 작은 면적 치수의 표면을 갖는다.
본 발명에 관한 하기의 설명은 첨부된 도면을 참조하면 더욱 완전히 이해될 것이다.
도 1은 종래기술의 반도체 장치의 부분도이다.
도 1A는 종래기술의 장치에 대한 접촉부들에 관한 상세도이다.
도 2A 내지 도 2E는 본 발명에 따른 다양한 제조 단계에 있어서 반도체 장치의 단면으로 나타낸 부분도들이다.
통상의 관례에 따라, 도면들의 다양하게 도시된 특징부들은 일정한 축척으로 그린 것은 아니며, 본 발명과 관계된 특징들을 강조하기 위해 그려진 것이다. 더욱 이, 특징부들의 크기 및 층의 두께들은 도시된 축척과 실질적으로 다를 수 있다. 도면 및 명세서 전반에 걸쳐서 참조 부호들은 동일한 구성요소를 나타낸다.
하기의 설명에서, 제공된 치수들은 상응하는 도면에 따라 취해진 거리들과 관계된다. 단면도에서, 폭 또는 측방 치수는 도면의 수평 치수를 따른 거리를 의미하도록 하였고, 높이 또는 깊이는 도면의 수직 치수를 따라 취하여진 거리를 의미하도록 하였다. 본 발명의 실시예들을 이미 알려져 있는 설계들과 비교하기 위하여, 도시된 모든 장치들은 모두 동일한 포토리소그라피 수단으로 제조된다. 개시된 실시예들은 0.35 미크론의 최소배선폭, 즉, 선폭 구조를 취한다.
도펀트 주입 또는 어떤 특징이나 연관된 구조에 따라 자기 정렬되는 것과 같은 결과로서의 확산을 참조하면, 상기 주입 또는 확산은, 예를 들어 주입된 도펀트가 열적-활성화된 확산의 전후 모두에 있어서 그 구조 또는 연관된 특징과 관계된 특징적인 프로필을 나타내는 것과 같이, 그러한 구조를 마스크 요소로 사용하는 것에서 기인한 하나의 결과라는 것을 의미한다. 여기서 상세하게 설명되지는 않더라도, 본 발명과 연관되어 주입되는 도펀트들은, 예측가능한 확산-후 프로필 특징을 획득하기 위하여 제조 공정 중에 다양한 열적-활성화된 확산을 겪는다는 것이 이해될 것이다. 또한, 한 층이 다른 층의 상면 또는 상부에 위치하는 것으로 설명되거나 도시될 때, 본 발명의 동일한 또는 대체적인 실시예와 관련된 다른 중간층이 존재할 수 있다는 것이 이해될 것이다.
도 1에 나타낸 종래기술의 측방 장치 구조는 반도체 재료로 된 N-상부층에 형성된다. 이 도면은 N-층의 표면 위 그리고 열적 산화물층(4) 위에 각각 형성되는 한 쌍의 이격-분리된 게이트 전극(2)들을 나타내고 있다. 게이트 전극들 사이의 간격은 3 미크론 이상이다. P-타입 바디(6)는 게이트 전극 사이로 N-층의 표면을 통한 주입에 의하여 형성된다. 절연 측벽 이격자 부재들이 각각의 게이트 전극(2)의 각 측면에 형성된다. 한 쌍의 드레인-측방 이격자들(7)이 도시되어 있다. 한 쌍의 소스 이격자들(미도시)은 높은 도펀트 농도의 소스 영역(8)이 게이트 전극들(2)과 오프셋 관계에서 주입되는 것과 같이 반대편 게이트 전극(2)과 마주 보는 측면에 형성된다.
소스 영역(8)을 형성시키는 주입과 동시에, N+드레인(10)은 패턴화된 포토레지스트 개구를 통하여 게이트 전극들(2)과 이격-분리된 관계에서 한정된다. 소스 저항을 낮추기 위하여, 소스 이격자들은 통상 제거되며 저농도 N-타입 주입은 게이트 전극(2)에 따라 자기-정렬되는 저농도로 도핑된 소스 확장 영역(14)을 자리잡게 한다. 동시에, 남겨진 드레인-측방 이격자(7)들과 함께, N-타입 주입은 각각의 드리프트 영역의 일부에서의, 즉, 각각의 게이트 전극(2)과 연관된 드레인(10) 사이의 N-상부층 내에서의 저항도를 낮춘다. 재료 저항도에 있어서의 이러한 변경은 드리프트 영역(즉, 게이트에서 드레인까지의 전류 경로)을 가로지르는 전계의 더 큰 균일성을 확고히 하는 것에 기여한다.
도 1의 장치 내로 주입된 영역들은 도 1A에 나타낸 바와 같이 분리된 세 개의 접촉부에 의해 이후에 접촉된다. N+소스 영역은 측벽 이격자들의 경계 바깥임을 주목해야 한다. 두 개의 N+소스 영역 및 P+바디 연결부를 접촉시키키 위하여, 종래 기술의 장치는 세 개의 분리된 접촉부를 사용한다. 각각의 접촉 면적은 공정의 변수들에 의해 제한되는 최소의 치수를 갖는다. 각각의 접촉을 위한 접촉 면적은, 하나의 전극을 다른 것들과 격리시킬 수 있는 이산화규소와 같은 절연 재료를 제공할 수 있을 정도로 충분히 넓다. 이와 같이, 종래 기술의 장치는 게이트의 반대편 측벽 이격자들 사이에 최소한 세 개의 최소 접촉 면적을 가진다. 상대적으로 큰 소스 접촉 면적은 본 장치의 N+소스 영역 하부의 누설 및 P-바디 저항에 더해진다.
본 발명은 소스 및 바디 연결을 위한 접촉 영역의 수를 3에서 1로 줄임으로써 종래기술의 불리한 점들을 극복한다. 이것은 게이트 구조 사이의 간격을 감소시키고, 소스 영역의 크기를 감소시키며, 그럼으로써 하부의 누설 및 P-바디 저항을 감소시킨다. 결과적으로, 본 발명을 이용하는 장치들은 한층 안정된 동작 영역을 갖는다.
본 발명의 실시예에 따른 LDMOS 쌍(20)의 제조는 도 2A 내지 2F에 도시된 집적접회로 구조(25)의 부분단면도에 나타나 있다. 본 예는 0.35 미크론 선폭 구조를 기초로 한 N-채널 LDMOS에서의 관련 단계들을 연속적으로 설명하고 있는데, 그상부 표면에 형성된 복수의 N-웰(34)과 함께 상부 표면(32)을 갖는 P-타입 반도체층(30)으로 시작된다. 이러한 설명은 표면(32)을 따라 형성된 P-채널 LDMOS 및 N-채널 양자 모두를 갖는 CMOS 집적회로를 상기시키지만, 단지 설명을 위한 목적으로 한 쌍의 N-채널 장치(20)의 제조가 상세히 설명된다. 따라서, N-채널 장치(20)는 N-웰에 형성되고, P-채널 장치는 층(30)의 P-타입 영역에 형성되는 것이 이해될 것이다. 층(30)은 하부의 기판(미도시) 위에서 에피택셜 성장될 수 있다.
N-타입 웰(34)에 형성되는 예시적인 LDMOS 쌍(20)과 함께, 단지 연관되는 N-웰의 관계부분만이 도면에 나타나 있다. 도 2A 및 2B를 참조하면, 한 쌍의 이격-분리된 게이트 전극들(38)은 통상의 방법으로 표면(32) 위에 형성된다. 각각의 전극(38)은 반대편 전극(38)과 마주보는 말단부(40a)를 포함하며, 각각의 전극은 반대편 전극(38)과 반대로 향하는 말단부(40b)를 더 포함한다. 도 2B에서, 말단부(40a) 사이의 바람직한 폭은 약 1 미크론이다.
포토레지스트(44)의 주입 마스크 레벨은 층(30)의 표면(32) 위로 패턴화되어 위치하고, 두 개의 이격-분리된 개구(52)를 생성하기 위하여 도시된 전극(38)의 말단부(40a) 사이에 부재(48)가 놓여지는데, 개구의 각각은 폭이 대략 0.3 미크론이며 소스 주입물을 수용하기에 적합하다. 바람직하게는 0.4 미크론 규모의 폭을 가지는, 레지스트 부재(48)는 측방 확산 후에 도핑된 영역의 격리를 확실하게 할 목적으로 주입물의 수용에서부터 개구(52) 사이의 표면(32)의 충분한 영역(50)을 격리하도록 한다. 포토레지스트(44)가 적소에 놓여지면, 이종-도핑 주입물이, 바디 영역을 형성하는 N-웰 내의 더 깊은 P-타입 도펀트 및 표면(32)을 따라 얕은 N-타입 소스 도펀트를 제공하기 위해 미리 형성된다. 그 후 포토레지스트(44)는 제거된다. 도 2B는 확산 후의 소스(56) 및 바디 영역(58)의 형성을 나타낸다. 바람직하게는, 소스 주입은 30KeV에서 3×1015 cm-2 (비소) 규모인 반면에 바디 영역 주입은 60KeV에서 5×1013 cm-2 내지 1×1014 cm-2 (붕소) 규모이다. 별개의 포토마스크 및 주입 단계들로 형성되는 종래의 N-타입 드레인(60)이 또한 도시되어 있다. 드레인(60)은 표면(32)의 다른 부분을 따라 다른 CMOS 장치들의 형성과 결합하여 형성될 수도 있다.
소스 및 바디 영역 주입을 위한 이종-도핑 단계 후에, 도 2C에 도시된 바와 같이, 측벽 이격자 부재(64)가 게이트 말단부(40a) 위에 형성되고 또한 게이트 말단부(40b) 위에 형성될 수 있다. 이격자 부재(64)는 실리콘 산화물 또는 실리콘 질화물과 같이 이방성 식각이 뒤따르는 절연 재료의 퇴적에 의해 형성될 수 있다.
이격자 부재(64)가 각각의 말단부(40a)에 접하여 위치하면, 게이트 전극 말단부(40b)에서부터 드레인(60)을 넘어서 연장된 표면 상부의 영역들은 패턴화된 포토레지스트(66)로 마스크된다. 도 2D는 표면(32)의 노출된 부분들이 바디 연결부(70)를 형성하기 위해 80KeV에서 5×1015 cm-2 내지 3×1015 cm-2 (붕소 또는 BF2) 규모의 P+주입물(68)을 수용하는 것을 나타낸다. 바디 연결부는 소스 영역들을 통하여 연장되고 인접한 이격자 부재(64)와 함께 자기-정렬된다. 즉, 바디 연결부는 소스들에 의해 점유되는 표면(32) 하부의 영역 내에 안정된다. 본 발명에 따르면, 이러한 배치는 결과적인 소스들(56)이 바디 연결부(70)에 대하여 오프셋되는 것과 같이 바디 영역 주입물에 대하여 소스 주입물의 측방 오프셋을 허용한다. 결과적인 구조(확산 후)에서 각각의 소스는 인접한 게이트 말단부(40a)와 함께 자기-정렬되는 반면에 바디 연결은 각각의 인접한 이격자 부재(64)와 함께 자기-정렬된다. 바람직하게는, 주입물(68)은 집적 회로 구조(25)상의 디지털 회로를 위한 CMOS P+소스/드레인 확산을 동시에 형성하는 데 사용된다.
도 2D에 나타낸 바와 같이, 완전히 형성된 바디 연결부(70)는 반도체층(30) 내부까지, 즉, 소스 영역들(56) 아래의 웰(34) 및 바디(58) 내부까지 이른다. 이러한 구조의 특징은 안정된 바디 연결이 또한 낮은 저항도 및 작은 측방 치수이면서 동시에 위에 놓인 이격자 부재(64)의 하부에 위치한 각각의 소스(56)의 현저한 부분이 상대적으로 높은 순 도펀트 농도를 보유한다는 것이다.
포토레지스트 마스크(66)를 제거한 후에, 텅스텐, 티타늄 또는 코발트와 같은 금속이 퇴적되고 게이트 규화물(74) 및 소스/바디 연결 규화물(76)을 형성하기 위하여 반응한다. 도 2E는 규화 과정후의 구조(25)를 나타내고 잇다.
개선된 LDMOS 장치가 설명되었다. 결과적인 장치는 스위치온-저항 및 안정된 개구 동작 영역을 개선한 것이다. 본 발명의 특징은 하나의 마스크 레벨을 가지고 소스 영역들(56) 및 바디 영역(58)을 제공하고, 따라서 개선된 성능 특성을 갖는 LDMOS를 형성하는 데 필요한 마스크의 수를 감소시키는, 도 2A 및 도 2B의 이종도핑 주입이다. 명백히, 이종도핑 특징은 영역(50) 하부의 바디 영역의 일부의 깊이 조절 및 영역(50) 근처의 이격-분리된 소스 영역들(56)의 조합이라는 결과를 가져오고, 이러한 양자의 특징 모두는 이종도핑 공정 중에 마스크 부재(48)를 사용함에 기인한다. 따라서, 반도체층 내로의 바디 영역의 깊이는 제 1 영역 하부의 깊이와 비교하여 게이트 전극 아래에서 상대적으로 깊다.
본 발명의 다른 특징은 제 2 전도 타입의 고농도로 도핑된 영역 및 인접한 게이트 구조, 즉, 전극(38) 하부의 반도체층 부분 사이에서 상대적으로 일정한 측방 도펀트 프로필에 의해 특징지워지는 소스 영역들의 제공이다. 즉, 소스 영역들은 순 전도 타입인 하나의 도펀트 주입으로 형성될 수 있는 반면에, 과거에는 소스 구조가 장치의 낮은 스위치온-저항을 초래하도록 고농도로 도핑된 영역들(예를 들어, 도 1의 영역(8)) 및 더욱 저농도로 도핑된 영역들(예를 들어, 도 1의 연장 영역(14))의 조합을 필요로 했다. 본 발명에 따라 구성된 장치의 낮은 특성 스위치온-저항은, 즉, 도면에 도시된 것과 같은 자기-정렬 구성들에 의해 달성될 수 있는 장치 유닛의 크기에 의한 결과이다. 개량되고 안정된 개구 동작 영역은 감소된 바디 저항, 작은 소스 이격 영역, 얕은 소스 접합 그리고, 예를 들어 영역(58)과 같은 바디 영역의 역행적인 도핑 프로필의 결과이다.
개선된 동작 성능을 촉진하는 작은 치수를 달성하기 위하여, 이격자 부재, 즉, 게이트 전극 말단부(40a,40b)에 인접한 이격자(64)는 작은 소스 영역을 가능케하는 정교한 라인 구조 마스크를 제공한다.
부가적으로, 자기-정렬 규화(규화물) 공정은 바디 연결부 영역 및 소스 영역과 같은 중요한 접촉 영역에서 심한 도펀트 보상이 없음에 기인하는 낮은 접촉 저항을 가능하게한다. 바디 연결부(70) 및 연관된 규화물층(76) 양자 모두는 소스 영역들(56)과 함께 자기-정렬된다. 본 발명은 N+소스 주입물이 드레인 주입물과 같은 크기일 필요가 없음을 인지하고 있다.
본 발명은 P+연결 주입물로부터 N+소스 주입물을 마스크하기 위해 게이트들 위에 측벽 산화물 이격자들을 사용한다. 본 발명에 따라, N+소스 주입물들은 측벽 이격자들에 앞서 만들어진다. 본 발명의 공정은 N+소스 및 P-바디를 주입하기 위하여 하나의 마스킹 단계를 사용한다. 본 발명은 종래기술에서 필요로 했던 별개의 P-바디 마스킹 단계를 제거한 것이다. 본 발명은 두개의 N+소스들, P+바디, 및 N+소스들과 P+바디의 중첩부에 자기-정렬되는 하나의 규화물 접촉부를 제공한다. 접촉부의 수는 3(종래기술)에서 1로 감소된다. 게이트 사이의 하나의 접촉부는 고농도의 장치를 제공하며, 이러한 장치는 작은 소스들이 종래기술 장치의 더 큰 소스들보다 더 작은 누설 및 하부의 P-바디 저항을 가지기 때문에 더 넓고 안정된 개구 영역을 갖는다.
반도체 장치를 위한 구조 및 공정을 설명하였다. 예시적인 실시예들이 개시되었으며, 다른 반도체, 절연 및 전도 재료들로 구성된 구조들을 포함하여 본 발명의 다른 실시예들 또한 명백할 것이다. 더욱이, 본 발명이 한 세트의 전도성 타입들에 대해 설명되었지만, 본 발명의 응용예가 또한 반대 전도-타입의 장치들을 위해 추고될 수 있다. 본 발명은 다양한 방식으로 실시될 수 있기 때문에, 본 발명의 범위는 이하의 청구항들에 의해서만 한정될 것이다.
본 발명은 전자 산업 분야에서, 특히 반도체 장치를 이용하는 산업 분야에서 개선된 설계의 LDMOS, 이를 이용한 집적 회로 그리고 이와 관련된 방법의 형태로 산업상 유익하게 이용될 수 있다.

Claims (27)

  1. 반도체층;
    상기 반도체층 위에 형성되는 한 쌍의 게이트 구조들로서, 각각의 게이트 구조는 반대편 게이트 구조와 마주보는 제 1 말단부를 포함하는 한 쌍의 이격-분리된 전계 효과 게이트 구조들;
    상기 한 쌍의 게이트 구조들 사이에 있는 상기 층의 일부에 형성되는 소스 영역들로서, 상기 제 1 말단부들 사이에 있는 표면의 일부는 제 1 면적 치수를 가지며, 각각의 소스 영역은 상기 제 1 말단부들 중 하나에 따라 자기-정렬되는 제 1 전도성의 이격-분리된 제 1 및 제 2 소스 영역들;
    상기 소스 영역들이 그 위에 형성된 측면 반대편의 각 게이트 구조 측면 위의 고농도로 도핑된 제1 전도성의 드레인 영역과, 상기 드레인과 상기 게이트 사이의 상기 드레인 영역보다 저농도로 도핑된 제1 전도성의 드리프트 영역;
    상기 반도체층 내부에서 상기 소스 영역들의 하부에서부터 상기 게이트 구조들의 하부까지 연장되어 있는 제 2 전도성의 저농도로 도핑된 바디 영역; 및
    상기 제 1 말단부들 사이에 있는 표면의 일부 내로 연장되고 상기 표면에서 상기 제 1 면적 치수보다 작은 면적 치수를 가지는 제 2 전도성의 고농도로 도핑된 영역을 포함하며;
    상기 제1 영역 아래로 연장하는 상기 바디 영역 부분에서 상기 바디 영역의깊이가 변화되는 것을 특징으로 하는 수평의(lateral) 금속 산화물 전계 효과 반도체 장치.
  2. 제 1항에 있어서,
    상기 제 1 및 제 2 소스 영역들은 각각의 게이트 구조 말단부 하부까지 각각 연장된 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체장치.
  3. 제 1항에 있어서,
    상기 소스 영역들은 한 쌍의 소스 영역들 사이의 상기 표면의 일부 위에 하나의 마스크 층 부재를 위치시킴으로써 상호 이격-분리된 관계에서 형성되는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체장치.
  4. 제 1항에 있어서,
    각각의 제 1 말단부에 접하고 각각의 소스 영역 상부에 각각 위치하는 제 1 및 제 2 측벽 이격자들을 더 포함하는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체장치.
  5. 제 4항에 있어서,
    상기 제 2 전도성의 저농도로 도핑된 바디 영역은 제 1 및 제 2 측벽 이격자들에 따라 자기-정렬되는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체장치.
  6. 제 4항에 있어서,
    상기 제 1 및 제 2 측벽 이격자들 사이의 반도체층 상부 표면의 일부는 규화물을 포함하는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체장치.
  7. 제 1항에 있어서,
    상기 제 2 전도성의 저농도로 도핑된 바디 영역은 바디 연결부로서 기능하도록 위치하는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체장치.
  8. 제 5항에 있어서,
    상기 제 2 전도성의 저농도로 도핑된 바디 영역은 바디 연결부로서 기능하도록 위치하는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체장치.
  9. 제 1항에 있어서,
    상기 제 1 면적 치수를 갖는 표면의 일부 중 적어도 일정 부분이 규화물을 포함하는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체장치.
  10. 제 1항에 있어서,
    상기 소스 영역들은 N-타입 전도성인 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체장치.
  11. 제 1항에 있어서,
    상기 제 1 및 제 2 소스 영역들은 하나의 도펀트 주입으로 형성되는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체장치.
  12. 제 1항에 있어서,
    상기 각각의 소스 영역은 제 2 전도성의 고농도로 도핑된 영역 및 인접하는 게이트 구조 하부에 있는 상기 반도체층의 일부 사이에서 일정한 측방 도펀트 프로필을 갖는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체장치.
  13. 제 1항에 있어서,
    상기 이격-분리된 제 1 및 제 2 소스 영역들 및 상기 저농도로 도핑된 영역은 동일한 포토마스크를 사용하여 이종도핑 주입물로 형성된 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체장치.
  14. 제 8항에 있어서,
    상기 저농도로 도핑된 바디 영역은 소스 영역들보다 높은 에너지에 의해 주입된 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체장치.
  15. 제 1항에 있어서,
    상기 게이트 구조들 사이의 간격은 1 미크론 이하인 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체장치.
  16. 삭제
  17. 반도체 재료로 된 반도체층을 제공하는 단계;
    각각의 게이트 구조는 반대편 게이트 구조와 마주보는 제 1 말단부를 포함하는 한 쌍의 게이트 구조로서, 제 1 마스크 레벨에 의해 한 쌍의 이격-분리된 전계 효과 게이트 구조들을 형성하는 단계;
    이격-분리된 제 1 및 제 2 소스 영역들 사이에 형성되는 영역의 표면은 제 1 면적 치수인 것으로서, 제 2 마스크 레벨에 의해 상기 한 쌍의 게이트 구조들 사이에 있는 상기 층의 내부에 제 1 전도성의 이격-분리된 제 1 및 제 2 소스 영역들을 형성하는 단계;
    상기 제 2 마스크 레벨에 의해 상기 반도체층의 내부에 상기 소스 영역들 하부로 연장되는 제 2 전도성의 저농도로 도핑된 바디 영역을 형성하는 단계;
    상기 소스 영역들로부터 상기 게이트 반대측 표면에 제1 전도성의 드레인 영역들을 형성하는 단계;
    상기 드레인들과 상기 게이트들 사이에 상기 드레인 영역보다 저농도로 도핑된 제1 전도성의 드리프트 영역을 형성하는 단계; 및
    상기 제 1 면적 치수보다 작은 면적 치수의 표면을 갖도록, 상기 제 1 면적 치수의 표면을 갖는 상기 반도체층의 일부에 제 2 전도성의 고농도로 도핑된 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체 장치의 형성 방법.
  18. 제 17항에 있어서,
    상기 소스 영역들은 제 1 전도성에 의한 하나의 주입 단계에 의해 형성되는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체 장치의 형성방법.
  19. 제 17항에 있어서,
    상기 각각의 소스 영역들은 각각의 게이트 구조 말단부에 따라 자기-정렬되어 형성되는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체 장치의 형성방법.
  20. 제 19항에 있어서,
    상기 소스 영역들은 상기 한 쌍의 소스 영역들 사이의 상기 반도체층 표면의 일부 위에 하나의 마스크 층 부재를 위치시킴으로써 상호 이격-분리된 관계에서 형성되는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체 장치의 형성방법.
  21. 제 17항에 있어서,
    상기 소스 영역들은 각각 게이트 구조 말단부의 하부로 연장되는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체 장치의 형성방법.
  22. 제 17항에 있어서,
    상기 고농도로 도핑된 영역이 제 1 말단부에 따라 자기-정렬되어 형성될 수 있도록 상기 고농도로 도핑된 영역을 형성하기 전에 상기 소스 영역 위로 그리고 상기 제 1 말단부에 접하는 측벽 이격자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체 장치의 형성방법.
  23. 제 17항에 있어서,
    상기 고농도로 도핑된 영역을 형성하기 전에, 각각의 소스 영역 상부에 그리고 상기 제 1 말단부 중 하나에 대하여 측벽 이격자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 수평의 금속 산화물 전계 효과 반도체 장치의 형성방법.
  24. 반도체층;
    상기 반도체층의 상부 표면 위에 있는 한 쌍의 이격-분리된 전계 효과 게이트 구조들;
    제 2 전도성의 제 1 영역을 그 중간에 갖는 상기 한 쌍의 게이트 구조들 사이에서, 상기 층의 일부에 형성된 제 1 전도성의 이격-분리된 제 1 및 제 2 소스 영역들; 및
    상기 소스 영역들의 하부에서부터 상기 게이트 구조들의 하부까지 연장되며 상기 반도체층 내의 가변적인 깊이로 연장되어 상기 반도체층 내에 형성되는 제 2 전도성의 저농도로 도핑된 바디 영역을 포함하고; 상기 바디 영역은 상기 제 1 영역 아래로 연장된 바디 영역의 일부에서 상기 바디 영역의 깊이가 변화되는 것을 특징으로 하는 LDMOS 장치 구조를 포함하는 반도체 집적 회로.
  25. 제 24항에 있어서,
    상기 반도체층 내의 상기 바디 영역의 깊이는 상기 제 1 영역 하부의 깊이와 비교하여 상기 게이트 구조들 하부에서 상대적으로 깊은 것을 특징으로 하는 반도체 집적 회로.
  26. 제 24항에 있어서,
    상기 게이트 구조들 사이의 상기 반도체층 일부의 내부로 연장된 제 2 전도성의 고농도로 도핑된 영역을 더 포함하는 것을 특징으로 하는 반도체 집적 회로.
  27. 삭제
KR1020057010197A 2002-12-10 2003-12-09 개선된 ｌｄｍｏｓ 설계에 의한 집적회로 구조 KR101030178B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/315,517 2002-12-10
US10/315,517 US6870218B2 (en) 2002-12-10 2002-12-10 Integrated circuit structure with improved LDMOS design

Publications (2)

Publication Number Publication Date
KR20050085383A KR20050085383A (ko) 2005-08-29
KR101030178B1 true KR101030178B1 (ko) 2011-04-18

Family

ID=32468724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057010197A KR101030178B1 (ko) 2002-12-10 2003-12-09 개선된 ｌｄｍｏｓ 설계에 의한 집적회로 구조

Country Status (8)

Country Link
US (3) US6870218B2 (ko)
JP (1) JP2006510206A (ko)
KR (1) KR101030178B1 (ko)
CN (1) CN100524812C (ko)
AU (1) AU2003296321A1 (ko)
DE (1) DE10393858T5 (ko)
TW (1) TWI355074B (ko)
WO (1) WO2004053939A2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870218B2 (en) * 2002-12-10 2005-03-22 Fairchild Semiconductor Corporation Integrated circuit structure with improved LDMOS design
JP4800566B2 (ja) * 2003-10-06 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7180132B2 (en) * 2004-09-16 2007-02-20 Fairchild Semiconductor Corporation Enhanced RESURF HVPMOS device with stacked hetero-doping RIM and gradual drift region
JP4907920B2 (ja) * 2005-08-18 2012-04-04 株式会社東芝 半導体装置及びその製造方法
US7736984B2 (en) * 2005-09-23 2010-06-15 Semiconductor Components Industries, Llc Method of forming a low resistance semiconductor contact and structure therefor
CN100370625C (zh) * 2005-10-14 2008-02-20 西安电子科技大学 可集成的高压p型ldmos晶体管结构及其制备方法
KR100778861B1 (ko) * 2006-12-12 2007-11-22 동부일렉트로닉스 주식회사 Ｌｄｍｏｓ 반도체 소자의 제조 방법
US8035159B2 (en) * 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
KR100840667B1 (ko) * 2007-06-26 2008-06-24 주식회사 동부하이텍 수평형 디모스 소자 및 그 제조방법
US8063443B2 (en) 2007-10-30 2011-11-22 Fairchild Semiconductor Corporation Hybrid-mode LDMOS
JP5329118B2 (ja) * 2008-04-21 2013-10-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Ｄｍｏｓトランジスタ
US7906810B2 (en) * 2008-08-06 2011-03-15 United Microelectronics Corp. LDMOS device for ESD protection circuit
US8138558B2 (en) * 2010-08-20 2012-03-20 Great Wall Semiconductor Corporation Semiconductor device and method of forming low voltage MOSFET for portable electronic devices and data processing centers
JP5700649B2 (ja) * 2011-01-24 2015-04-15 旭化成エレクトロニクス株式会社 半導体装置の製造方法
CN102681370B (zh) * 2012-05-09 2016-04-20 上海华虹宏力半导体制造有限公司 光刻套刻方法和提高ldmos器件击穿稳定性的方法
CN103456734B (zh) * 2012-05-28 2016-04-13 上海华虹宏力半导体制造有限公司 一种非对称ldmos工艺偏差的监控结构及其制造方法
US9337284B2 (en) * 2014-04-07 2016-05-10 Alpha And Omega Semiconductor Incorporated Closed cell lateral MOSFET using silicide source and body regions
US10038063B2 (en) 2014-06-10 2018-07-31 International Business Machines Corporation Tunable breakdown voltage RF FET devices
US9397090B1 (en) * 2015-04-10 2016-07-19 Macronix International Co., Ltd. Semiconductor device
CN108493113A (zh) * 2018-03-30 2018-09-04 北京时代民芯科技有限公司 一种低电阻抗辐照vdmos芯片的制造方法
TWI666681B (zh) * 2018-07-18 2019-07-21 帥群微電子股份有限公司 半導體功率元件及其製造方法
US20210020630A1 (en) * 2019-04-15 2021-01-21 Nexchip Semiconductor Co., Ltd. High-voltage tolerant semiconductor element
CN111200020B (zh) * 2019-04-15 2021-01-08 合肥晶合集成电路股份有限公司 高耐压半导体元件及其制造方法
US11581215B2 (en) * 2020-07-14 2023-02-14 Newport Fab, Llc Body-source-tied semiconductor-on-insulator (SOI) transistor
CN116207142B (zh) * 2023-05-04 2023-07-18 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0747966A2 (en) * 1995-06-07 1996-12-11 Harris Corporation High efficiency quasi-vertical DMOS in MOS or BICMOS process
US6049104A (en) * 1997-11-28 2000-04-11 Magepower Semiconductor Corp. MOSFET device to reduce gate-width without increasing JFET resistance

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578574A (en) * 1978-12-09 1980-06-13 Victor Co Of Japan Ltd Manufacture of insulated-gate field-effect transistor
US4883767A (en) * 1986-12-05 1989-11-28 General Electric Company Method of fabricating self aligned semiconductor devices
JPH03244135A (ja) * 1990-02-22 1991-10-30 New Japan Radio Co Ltd Ｍｏｓトランジスタの製造方法
US5079608A (en) 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
US5272098A (en) * 1990-11-21 1993-12-21 Texas Instruments Incorporated Vertical and lateral insulated-gate, field-effect transistors, systems and methods
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JPH0897410A (ja) * 1994-07-01 1996-04-12 Texas Instr Inc <Ti> 自己整合した横型ｄｍｏｓトランジスタの製造法
US5585294A (en) * 1994-10-14 1996-12-17 Texas Instruments Incorporated Method of fabricating lateral double diffused MOS (LDMOS) transistors
EP0730309B1 (en) * 1995-02-21 1998-10-14 STMicroelectronics S.r.l. A high voltage MOSFET structure with field plate electrode and process for its fabrication
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
EP0741416B1 (en) * 1995-05-02 2001-09-26 STMicroelectronics S.r.l. Thin epitaxy RESURF ic containing HV p-ch and n-ch devices with source or drain not tied to grounds potential
KR0143459B1 (ko) * 1995-05-22 1998-07-01 한민구 모오스 게이트형 전력 트랜지스터
US5684319A (en) * 1995-08-24 1997-11-04 National Semiconductor Corporation Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same
JP3528420B2 (ja) * 1996-04-26 2004-05-17 株式会社デンソー 半導体装置およびその製造方法
US5792687A (en) * 1996-08-01 1998-08-11 Vanguard International Semiconductor Corporation Method for fabricating high density integrated circuits using oxide and polysilicon spacers
US5960275A (en) * 1996-10-28 1999-09-28 Magemos Corporation Power MOSFET fabrication process to achieve enhanced ruggedness, cost savings, and product reliability
US5879968A (en) * 1996-11-18 1999-03-09 International Rectifier Corporation Process for manufacture of a P-channel MOS gated device with base implant through the contact window
KR100204805B1 (ko) * 1996-12-28 1999-06-15 윤종용 디엠오에스 트랜지스터 제조방법
KR100225411B1 (ko) * 1997-03-24 1999-10-15 김덕중 LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법
US5907169A (en) * 1997-04-18 1999-05-25 Megamos Corporation Self-aligned and process-adjusted high density power transistor with gate sidewalls provided with punch through prevention and reduced JFET resistance
EP0880183A3 (en) * 1997-05-23 1999-07-28 Texas Instruments Incorporated LDMOS power device
US5854099A (en) * 1997-06-06 1998-12-29 National Semiconductor Corporation DMOS process module applicable to an E2 CMOS core process
US5930630A (en) * 1997-07-23 1999-07-27 Megamos Corporation Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure
US6252278B1 (en) 1998-05-18 2001-06-26 Monolithic Power Systems, Inc. Self-aligned lateral DMOS with spacer drift region
KR100301071B1 (ko) * 1998-10-26 2001-11-22 김덕중 디모스(dmos)트랜지스터및그제조방법
JP2000208759A (ja) * 1999-01-12 2000-07-28 Rohm Co Ltd 半導体装置
KR20000051294A (ko) * 1999-01-20 2000-08-16 김덕중 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법
US6277695B1 (en) * 1999-04-16 2001-08-21 Siliconix Incorporated Method of forming vertical planar DMOSFET with self-aligned contact
US6198127B1 (en) 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
US6376878B1 (en) 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
US7115946B2 (en) * 2000-09-28 2006-10-03 Kabushiki Kaisha Toshiba MOS transistor having an offset region
JP2002314065A (ja) * 2001-04-13 2002-10-25 Sanyo Electric Co Ltd Ｍｏｓ半導体装置およびその製造方法
JP3431909B2 (ja) * 2001-08-21 2003-07-28 沖電気工業株式会社 Ｌｄｍｏｓトランジスタの製造方法
US6661042B2 (en) * 2002-03-11 2003-12-09 Monolithic System Technology, Inc. One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region
US6870218B2 (en) * 2002-12-10 2005-03-22 Fairchild Semiconductor Corporation Integrated circuit structure with improved LDMOS design

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0747966A2 (en) * 1995-06-07 1996-12-11 Harris Corporation High efficiency quasi-vertical DMOS in MOS or BICMOS process
US6049104A (en) * 1997-11-28 2000-04-11 Magepower Semiconductor Corp. MOSFET device to reduce gate-width without increasing JFET resistance

Also Published As

Publication number Publication date
US7220646B2 (en) 2007-05-22
AU2003296321A1 (en) 2004-06-30
KR20050085383A (ko) 2005-08-29
AU2003296321A8 (en) 2004-06-30
WO2004053939A2 (en) 2004-06-24
CN1757118A (zh) 2006-04-05
TW200503266A (en) 2005-01-16
CN100524812C (zh) 2009-08-05
US6870218B2 (en) 2005-03-22
TWI355074B (en) 2011-12-21
JP2006510206A (ja) 2006-03-23
US20070141792A1 (en) 2007-06-21
DE10393858T5 (de) 2007-03-15
US20040108548A1 (en) 2004-06-10
US20050239253A1 (en) 2005-10-27
WO2004053939A3 (en) 2005-07-21
US7608512B2 (en) 2009-10-27

Similar Documents

Publication Publication Date Title
KR101030178B1 (ko) 개선된 ｌｄｍｏｓ 설계에 의한 집적회로 구조
US7649225B2 (en) Asymmetric hetero-doped high-voltage MOSFET (AH2MOS)
US6046473A (en) Structure and process for reducing the on-resistance of MOS-gated power devices
US6888207B1 (en) High voltage transistors with graded extension
US7235451B2 (en) Drain extended MOS devices with self-aligned floating region and fabrication methods therefor
KR910002037B1 (ko) 반도체장치 및 그 제조방법
KR100204805B1 (ko) 디엠오에스 트랜지스터 제조방법
US7804107B1 (en) Thyristor semiconductor device and method of manufacture
KR100611111B1 (ko) 고주파용 모오스 트랜지스터, 이의 형성 방법 및 반도체장치의 제조 방법
KR20100064262A (ko) 반도체 소자 및 이의 제조 방법
US7560324B2 (en) Drain extended MOS transistors and methods for making the same
KR100481850B1 (ko) 수직형 디모스 소자 및 그 제조방법
KR100527019B1 (ko) 반도체 장치 및 그 제조 방법
US10910493B2 (en) Semiconductor device and method of manufacturing the same
KR100301071B1 (ko) 디모스(dmos)트랜지스터및그제조방법
US8048745B2 (en) Transistor and method of fabricating the same
US6878998B1 (en) Semiconductor device with region that changes depth across the direction of current flow
JP2001119019A (ja) 半導体装置およびその製造方法
US20230136827A1 (en) Laterally difused metal-oxide semiconductor (ldmos) transistor with integrated back-gate
JP2507981B2 (ja) 相補形ｍｉｓトランジスタの製造方法
KR19980058392A (ko) 바이모스형 전력 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee