DE19724487A1

DE19724487A1 - Integrierte Halbleiterschaltung

Info

Publication number: DE19724487A1
Application number: DE19724487A
Authority: DE
Inventors: Hideki Konno
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-09-06
Filing date: 1997-06-10
Publication date: 1998-03-12
Also published as: TW334627B; JPH10125801A; KR19980024056A; US5914516A; KR100259796B1; CN1176490A; CN1156911C

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung mit verbesserter Spannungsstoß-Schutzfunktion bei einer Ein gangsstufe. Die Erfindung bezieht sich speziell auf eine Ver besserung der Eingangsstufe eines Eingangspufferkreises in einer integrierten Halbleiterschaltung, die ein Gate-Array- System aufweist.

Da der Integrationsgrad von Halbleiterbauelementen ständig höher wird und deren Größe abnimmt, wird ein elektrostati scher Durchbruch speziell bei MOS-Bauelementen zu einem wich tigen Problem, weil MOS-Bauelemente eine besonders hohe Ein gangsimpedanz haben. Die statische Elektrizität eines Halb leiterbauelements unterliegt Temperatur und Feuchtigkeit und nimmt allgemein mit steigender Temperatur oder zunehmender Feuchtigkeit ab. Die statische Elektrizität wird insbesondere durch Feuchtigkeit beeinflußt. Wenn die relative Feuchtigkeit 40% bis 50% oder weniger erreicht, nimmt die statische Elektrizität sehr stark zu.

Der Zusammenbruch bzw. Ausfall eines Chip infolge von stati scher Elektrizität wird grob in drei Arten unterteilt. Die erste Art ist das Schmelzen einer inneren Zuleitung, z. B. einer Aluminium- oder Polysiliziumzuleitung, die zweite Art ist der Durchbruch einer Oxidschicht, und die dritte Art ist der Durchbruch eines Verbindungsbereichs. Das Schmelzen einer Drahtzuleitung, wie etwa eines Golddrahts oder eines dünnen Aluininiumdrahts, kann gemeinsam mit dem vorstehenden Ausfall eines Chips auftreten.

Die vorgenannten drei Arten treten häufig in Kombination auf. Andererseits findet sich im Fall einer geringen Beschädigung zwar keine Störung im Äußeren, also im Aussehen, aber der Verluststrom einer Verbindungsstelle kann ansteigen, oder der Verstärkungsfaktor eines Transistors kann abnehmen. Im Fall eines MOS-Bauelements wird daher im allgemeinen eine Span nungsstoß-Schutzschaltung in einem Eingangspufferkreis vorge sehen, um innere Schaltkreise vor statischer Elektrizität zu schützen.

Fig. 5 ist ein Schaltbild einer Eingangsstufe einer herkömm lichen integrierten Halbleiterschaltung.

Bei der in Fig. 5 gezeigten herkömmlichen Eingangsstufen schaltung empfängt eine Eingangskontaktstelle 1 ein Eingangs signal. Das Eingangssignal wird dann über ein Widerstandsele ment 11 zu einem Eingangspufferkreis 2 übertragen. Der Ein gangspufferkreis 2 besteht aus einem P-Kanal-MOS-Transistor 6 und einem N-Kanal-MOS-Transistor 8, die in Reihe zwischen einen Netzpotentialknoten 4 und einen Massepotentialknoten 7 geschaltet sind. Jede Gateelektrode der Transistoren 6 und 8 ist mit einem Eingangsknoten 3 verbunden. Jede innere Ver drahtung 9 und 10 ist jeweils mit dem Eingangsknoten 3 und dem Ausgangsknoten 5 des Eingangspufferkreises 2 verbunden.

Eine erste Diode 12 ist zwischen die Eingangskontaktstelle 1 und den Netzpotentialknoten 4 geschaltet. Eine zweite Diode 13 ist zwischen die Eingangskontaktstelle 1 und den Massepo tentialknoten 7 geschaltet. Die Diode 12 oder 13 besteht aus einem P-Kanal-MOS-Transistor oder einem N-Kanal-MOS-Transi stor im Sperrzustand, dessen Source und Gate kurzgeschlossen sind. Das Widerstandselement 11, die erste Diode 12 und die zweite Diode 13 wirken als eine Spannungsstoß-Schutzschal tung.

Fig. 6 ist ein Layoutdiagramm der in Fig. 5 gezeigten Ein gangspufferschaltung 2 der Eingangsstufe.

Im Fall eines CMOS-Gate-Arrays, wie es in Fig. 6 gezeigt ist, besitzt der P-Kanal-MOS-Transistor 6 Gateelektroden 6a und 6b aus Polysilizium, die mit dem Netzpotentialknoten 4 verbunden sind, eine Gateelektrode 6c aus Polysilizium, die zwischen den Gateelektroden 6a und 6b angeordnet ist, eine Drainzone 6d, die aus einer P-leitfähigen Störstellenzone gebildet ist, die in einer Ebene eines Halbleitersubstrats zwischen den Gateelektroden 6a und 6c ausgebildet ist, und eine Sourcezone 6e aus einer P-leitfähigen Störstellenzone, die in einer Ebene eines Halbleitersubstrats zwischen den Gateelektroden 6b und 6c ausgebildet ist.

Wie Fig. 6 zeigt, besitzt der N-Kanal-MOS-Transistor 8 ferner Gateelektroden 8a und 8b aus Polysilizium, die mit dem Masse potentialknoten 7 verbunden sind, eine Gateelektrode 8c aus Polysilizium, die zwischen den Gates 8a und 8b angeordnet ist, eine Drainzone 8d aus einer N-leitfähigen Störstellen zone, die in einer Ebene eines Halbleitersubstrats zwischen den Gateelektroden 8a und 8c ausgebildet ist, und eine Sourcezone 8e aus einer N-leitfähigen Störstellenzone, die in einer Ebene eines Halbleitersubstrats zwischen den Gateelek troden 8b und 8c ausgebildet ist.

Die Gateelektrode 6c des P-Kanal-MOS-Transistors 6 ist mit der Gateelektrode 8c des N-Kanal-MOS-Transistors 8 über eine Verdrahtung 3a verbunden, die aus einer Aluminiumschicht be steht, die an jeder Gateelektrode 8c und 8c ausgebildet ist, und die Verdrahtung 3a entspricht dem Eingangsknoten 3 in Fig. 5.

Wenn im Gebrauch der in den Fig. 5 und 6 gezeigten Schaltung eine Stoßspannung, die gleich der oder höher als eine Netz spannung ist, von der Eingangskontaktstelle 1 aus aufgebracht wird, fließt die Stoßspannung durch die erste Diode 12 zu der Energieversorgung. Wenn eine Stoßspannung, die gleich dem oder niedriger als ein Massepotential ist, von der Eingangs kontaktstelle 1 aufgebracht wird, dann wird die Stoßspannung von Masse durch die zweite Diode 13 absorbiert.

Fig. 7 ist ein Schaltbild, das eine andere Eingangsschaltung einer herkömmlichen integrierten Halbleiterschaltung zeigt, die in der offengelegten JP-Patentanmeldung Nr. 59-208771 an gegeben ist.

In Fig. 7 sind zwei Transistoren 14a und 14b mit der Ein gangskontaktstelle 1 der Eingangspufferschaltung 2 der Ein gangsstufe einer integrierten Halbleiterschaltung verbunden. Die beiden Transistoren 14a und 14b sind von gleicher Struk tur wie die erste Diode 12 und die zweite Diode 13 gemäß Fig. 5 und haben eine Spannungsstoß-Absorptionsfunktion. Die übri gen Bezugszeichen in Fig. 7, die gleich denen von Fig. 5 sind, zeigen die gleichen oder ähnliche Elemente, so daß eine erneute genaue Beschreibung entfällt.

Die Spannungsstoß-Schutzschaltung der Eingangspufferschaltung in der Eingangsstufe einer herkömmlichen Halbleiterschaltung ist wie oben unter Bezugnahme auf die Fig. 5 oder 7 beschrie ben aufgebaut. Bei diesen integrierten Halbleiterschaltungs einrichtungen nach einem Gate-Array-Verfahren sind normale Transistoren, die nicht in der Eingangspufferschaltung einer Eingangsstufe verwendet werden, mit einer Eingangskontakt stelle kapazitiv oder in Diodenschaltung verbunden. Dadurch wird ein gewisses Maß eines Stoßspannungsschutzes erreicht. Eine Spannungsstoß-Schutzschaltung mit einer höheren Span nungsstoß-Schutzfunktion für eine höhere Stoßspannung und mit verringertem Platzbedarf in einem Halbleiterchip wird aber für eine Eingangspufferschaltung in einer Eingangsstufe einer Halbleiterschaltung verlangt.

Aufgabe der Erfindung ist daher die Bereitstellung einer in tegrierten Halbleiterschaltung, die eine höhere Spannungs stoß-Schutzfunktion hat, ohne daß dafür eine wesentlich grö ßere spezifische Fläche in einem Halbleiterchip benötigt wird.

Gemäß einem Aspekt der Erfindung ist bei einer integrierten Halbleiterschaltung, die eine Eingangspufferschaltung in ei ner Eingangsstufe aufweist, ein Eingang der Eingangspuffer schaltung mit wenigstens einer Gateelektrode wenigstens eines Eingangstransistors verbunden, dessen Gate-Länge größer als eine in der angewandten Entwurfsregel bezeichnete Gate-Länge ist.

Gemäß einem anderen Aspekt der Erfindung ist bei der inte grierten Halbleiterschaltung der Eingangstransistor von einem MOS-Transistor gebildet.

Gemäß einem anderen Aspekt der Erfindung ist bei der inte grierten Halbleiterschaltung eine Gateelektrode eines anderen Transistors, der als kapazitives Element ausgebildet ist, mit dem Eingang der Eingangspufferschaltung verbunden.

Gemäß einem weiteren Aspekt der Erfindung ist bei der inte grierten Halbleiterschaltung der andere Transistor von einem MOS-Transistor gebildet.

Gemäß einem anderen Aspekt der Erfindung weist eine inte grierte Halbleiterschaltung ein Gate-Array-System auf. Das Gate-Array-System umfaßt eine Vielzahl von Gateelektroden, die entsprechend einer angewandten Entwurfsregel ausgebildet sind. Das Gate-Array-System umfaßt ferner eine vorbestimmte Anzahl von Gateelektroden, die so ausgebildet sind, daß sie eine Gate-Länge haben, die größer als die in einer angewand ten Entwurfsregel bezeichnete Länge ist.

Gemäß einem anderen Aspekt der Erfindung ist bei der inte grierten Halbleiterschaltung mit Gate-Array-System eine Ein gangspufferschaltung der Eingangsstufe in dem Gate-Array-Sy stem ausgebildet. Ein Eingangstransistor der Eingangspuffer schaltung ist mit einer der Gateelektroden ausgebildet, die eine Gate-Länge haben, die größer als eine in der angewandten Entwurfsregel bezeichnete Gate-Länge ist.

Gemäß einem weiteren Aspekt der Erfindung ist bei der inte grierten Halbleiterschaltung mit Gate-Array-System ein ande rer Transistor in dem Gate-Array-System als kapazitives Ele ment ausgebildet, und eine Gateelektrode des einen anderen Transistors ist mit der Gateelektrode des Eingangstransistors verbunden.

Gemäß einem anderen Aspekt der Erfindung weist eine inte grierte Halbleiterschaltung ein Gate-Array-System auf der Ba sis von Standardzellen auf. Das Gate-Array-System auf der Ba sis von Standardzellen umfaßt eine Vielzahl von Gateelektro den, die entsprechend einer angewandten Entwurfsregel ausge bildet sind. Das Gate-Array-System auf der Basis von Stan dardzellen weist eine vorbestimmte Anzahl von Gateelektroden auf, die so ausgebildet sind, daß sie eine größere Gate-Länge als die in einer angewandten Entwurfsregel angegebene Länge haben.

Gemäß einem anderen Aspekt der Erfindung ist bei der inte grierten Halbleiterschaltung, die ein Gate-Array-System auf der Basis von Standardzellen aufweist, eine Eingangspuffer schaltung der Eingangsstufe in dem Gate-Array-System auf der Basis von Standardzellen gebildet. Ein Eingangstransistor der Eingangspufferschaltung ist mit einer der Gateelektroden aus gebildet, die eine Länge hat, die größer als eine Gate-Länge ist, die in der angewandten Entwurfsregel angegeben ist.

Gemäß einem weiteren Aspekt der Erfindung ist in der inte grierten Halbleiterschaltung, die ein Gate-Array-System auf der Basis von Standardzellen aufweist, wenigstens ein anderer Transistor als kapazitives Element in dem Gate-Array-System auf der Basis von Standardzellen ausgebildet, und eine Gate elektrode des anderen Transistors ist mit der Gateelektrode des Eingangstransistors verbunden.

Die Erfindung wird nachstehend, auch hinsichtlich weiterer Merkmale und Vorteile, anhand der Beschreibung von Ausfüh rungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:

Fig. 1 ein Schaltbild einer Eingangsstufe mit einer Ein gangspufferschaltung einer integrierten Halbleiter schaltung gemäß einer ersten Ausführungsform der Erfindung;

Fig. 2 ein Layoutdiagramm in einem Halbleiterchip der in

Fig. 1 gezeigten Eingangspufferschaltung der Ein gangsstufe;

Fig. 3 ein Schaltbild einer Eingangsstufe mit einer Ein gangspufferschaltung einer integrierten Halbleiter schaltung gemäß einer zweiten Ausführungsform der Erfindung;

Fig. 4 ein Layoutdiagramm in einem Halbleiterchip der Ein gangspufferschaltung der Eingangsstufe gemäß Fig. 3;

Fig. 5 ein Schaltbild einer Eingangsstufe einer herkömmli chen integrierten Halbleiterschaltung;

Fig. 6 ein Layoutdiagramm der Eingangspufferschaltung der Eingangsstufe gemäß Fig. 5;

Fig. 7 ein Schaltbild, das eine andere Eingangsschaltungs einrichtung einer herkömmlichen integrierten Halb leiterschaltung zeigt;

Fig. 8 einen Querschnitt durch einen MOS-Transistor zur Erläuterung eines elektrischen Felds zwischen einer Gateelektrode und einer Diffusionszone.

In sämtlichen Zeichnungen sind gleiche oder gleichartige Ele mente jeweils mit den gleichen Bezugszeichen versehen.

Erste Ausführungsform

Die erste Ausführungsform wird nachstehend unter Bezugnahme auf die Fig. 1 und 2 beschrieben. Fig. 1 ist ein Schaltbild einer Eingangsstufe, die die erste Ausführungsform einer in tegrierten Halbleiterschaltung zeigt. Fig. 2 ist ein Layout diagramm in einem Halbleiterchip der Eingangspufferschaltung der Eingangsstufe von Fig. 1.

In der in Fig. 1 gezeigten Eingangsstufenschaltung ist auf einem Halbleitersubstrat eine Eingangskontaktstelle 1 gebil det und mit einem Leiteranschluß über einen Anschlußdraht verbunden, und ein Eingangssignal wird daran angelegt.

Eine Eingangspufferschaltung 2 für eine interne Schaltung empfängt das Eingangssignal von der Eingangskontaktstelle 1. Die Eingangspufferschaltung 2 weist einen P-Kanal-MOS-Transi stor 6 und einen N-Kanal-MOS-Transistor 8 auf.

Der P-Kanal-MOS-Transistor 6 ist zwischen einen Netzpoten tialknoten 4 und einen Ausgangsknoten 5 geschaltet, und seine Gateelektrode ist mit einem Eingangsknoten 3 verbunden. Der N-Kanal-MOS-Transistor 8 ist zwischen einen Massepoten tialknoten 7 und den Ausgangsknoten 5 geschaltet, und seine Gateelektrode ist mit dem Eingangsknoten 3 verbunden.

Eine innere Verdrahtung 9 ist mit dem Eingangsknoten 3 der Eingangspufferschaltung 2 verbunden. Eine innere Verdrahtung 10 ist mit dem Ausgangsknoten 5 der Eingangspufferschaltung 2 verbunden.

Ein Widerstandselement 11 ist zwischen die Eingangskontakt stelle 1 und den Eingangsknoten 3 der Eingangspufferschaltung 2 geschaltet.

Eine erste Diode 12 ist so angeordnet, daß ihre Anode mit der Eingangskontaktstelle 1 und ihre Kathode mit dem Netzpoten tialknoten 4 verbunden ist. Die erste Diode 12 besteht aus einem P-Kanal-MOS-Transistor im Sperrzustand, dessen Source und Gate kurzgeschlossen sind. Eine zweite Diode 13 ist so angeordnet, daß ihre Kathode mit der Eingangskontaktstelle 1 und ihre Anode mit dem Massepotentialknoten 7 verbunden ist. Die zweite Diode 13 besteht aus einem N-Kanal-MOS-Transistor im Sperrzustand, dessen Source und Gate kurzgeschlossen sind.

Das Widerstandselement 11, die erste Diode 12 und die zweite Diode 13 bilden eine Spannungsstoß-Schutzschaltung der Ein gangspufferschaltung 2.

Wenn im Betrieb der in Fig. 1 gezeigten Schaltung eine Stoß spannung, die gleich der oder höher als eine Netzspannung ist, von der Eingangskontaktstelle 1 zugeführt wird, fließt die Stoßspannung durch die erste Diode 12 zu der Energiever sorgung. Wenn eine Stoßspannung, die gleich dem oder niedri ger als ein Massepotential ist, von der Eingangskontaktstelle 1 zugeführt wird, wird der Spannungsstoß durch die zweite Di ode 13 von Masse absorbiert.

In dem Schaltbild der Eingangsstufe der ersten Ausführungs form der integrierten Halbleiterschaltung gemäß Fig. 1 ist kein Unterschied zu dem in Fig. 5 gezeigten Schaltbild der Eingangsstufe der herkömmlichen integrierten Halbleiterschal tung zu sehen. Der Unterschied ist aber ersichtlich aus einem Vergleich des in Fig. 2 gezeigten Layoutdiagramms der Ein gangspufferschaltung mit dem Layoutdiagramm der in Fig. 6 ge zeigten herkömmlichen Eingangspufferschaltung.

In dem Layoutdiagramm der Eingangspufferschaltung, bei der ein CMOS-Gate-Array entsprechend Fig. 2 verwendet wird, be sitzt der P-Kanal-MOS-Transistor 6 Gateelektroden 6a und 6b aus Polysilizium, die mit dem Netzpotentialknoten 4 verbunden sind, eine Gateelektrode 6cx aus Polysilizium, die zwischen den Gateelektroden 6a und 6b angeordnet ist, eine Drainzone 6d, die aus einer P-leitfähigen Störstellenzone gebildet ist, die in einer Ebene eines Halbleitersubstrats zwischen den Gateelektroden 6a und 6cx ausgebildet ist, und eine Source zone 6e, die aus einer P-leitfähigen Störstellenzone gebildet ist, die in einer Ebene eines Halbleitersubstrats zwischen den Gateelektroden 6b und 6cx ausgebildet ist.

Wie Fig. 2 zeigt, besitzt ferner der N-Kanal-MOS-Transistor 8 Gateelektroden 8a und 8b aus Polysilizium, die mit dem Masse potentialknoten 7 verbunden sind, eine Gateelektrode 8cx aus Polysilizium, die zwischen den Gateelektroden 8a und 8b ange ordnet ist, eine Drainzone 8d, die von einer N-leitfähigen Störstellenzone gebildet ist, die in einer Ebene eines Halb leitersubstrats zwischen den Gateelektroden 8a und 8cx ausge bildet ist, und eine Sourcezone 8e, die von einer N-leitfähi gen Störstellenzone gebildet ist, die in einer Ebene eines Halbleitersubstrats zwischen den Gateelektroden 8b und 8cx ausgebildet ist.

Die Gateelektrode 6cx des P-Kanal-MOS-Transistors 6 ist mit der Gateelektrode 8cx des N-Kanal-MOS-Transistors 8 durch eine Verdrahtung 3a verbunden, die von einer Aluminiumschicht gebildet ist, die an jeder Gateelektrode 6cx und 8cx ausge bildet ist, und die Verdrahtung 3a entspricht dem Eingangs knoten 3 in Fig. 5.

Im Gegensatz zu dem in Fig. 6 gezeigten herkömmlichen Layout der Eingangspufferschaltung ist in dem Layout der Eingangs pufferschaltung der ersten Ausführungsform entsprechend Fig. 2 jede Länge der Eingangs-Gateelektroden 6cx und 8cx des P- Kanal-MOS-Transistors 6 und des N-Kanal-MOS-Transistors 8 größer als die in angewandten Entwurfsregeln angegebene Gate- Länge gemacht, und die Eingangskapazität der Eingangspuffer schaltung 2 der Eingangsstufe ist vergrößert. Somit wird die Stoßspannungsfestigkeit erhöht, und die Spannungsstoß-Schutz funktion wird gegenüber der Eingangspufferschaltung der her kömmlichen integrierten Halbleiterschaltung verbessert, bei der die Eingangs-Gateelektroden 6c und 8c des P-Kanal-MOS- Transistors 6 und des N-Kanal-MOS-Transistors 8 die Standard- Gatelänge haben, die in der angewandten Entwurfsregel angege ben ist, wie Fig. 6 zeigt.

Zweite Ausführungsform

Die zweite Ausführungsform wird nachstehend unter Bezugnahme auf die Fig. 3 und 4 beschrieben.

Fig. 3 ist ein Schaltbild einer Eingangsstufe, das die zweite Ausführungsform der integrierten Halbleiterschaltung zeigt. Fig. 4 ist ein Layoutdiagramm auf einem Halbleiterchip der Eingangspufferschaltung der Eingangsstufe, die in Fig. 3 ent halten ist. In den Fig. 3 und 4 bezeichnen die Bezugszeichen 1 bis 13 gleiche oder entsprechende Elemente wie in den Fig. 1 und 2.

Eine Eingangskontaktstelle 1 empfängt ein Eingangssignal. Eine Eingangspufferschaltung 2 einer internen Schaltung emp fängt das Eingangssignal von der Eingangskontaktstelle über einen Widerstand 11. Die Dioden 12 und 13 und das Wider standselement 11 wirken als Spannungsstoß-Schutzschaltung. Eine weitere Beschreibung des Aufbaus und der Funktionsweise des Bereichs der Eingangsstufenschaltung, der der ersten Aus führungsform entspricht, entfällt hier.

Bei der zweiten Ausführungsform, wie sie in Fig. 3 gezeigt ist, sind ein erstes kapazitives Element 14 und ein zweites kapazitives Element 15 hinzugefügt. Das erste kapazitive Ele ment 14 ist zwischen den Eingangsknoten 3 der Eingangspuffer schaltung 2 und den Netzpotentialknoten 4 geschaltet. Das zweite kapazitive Element 15 ist zwischen den Eingangsknoten 3 der Eingangspufferschaltung 2 und den Massepotentialknoten 7 geschaltet.

Das erste kapazitive Element 14 besteht aus einem P-Kanal- MOS-Transistor, dessen Source und Drain elektrisch kurzge schlossen sind. Eine Gateelektrode 14a des ersten kapazitiven Elements 14 ist an den Eingangsknoten 3 der Eingangspuffer schaltung 2 angeschlossen, und die Source- und Drainelektro den sind an den Netzpotentialknoten 4 angeschlossen.

Das zweite kapazitive Element 15 besteht aus einem N-Kanal- MOS-Transistor, dessen Source und Drain elektrisch kurzge schlossen sind. Eine Gateelektrode 15a des zweiten kapaziti ven Elements 15 ist an den Eingangsknoten 3 der Eingangspuf ferschaltung 2 angeschlossen, und die Source- und Drainelek troden sind an den Massepotentialknoten 7 angeschlossen.

Fig. 4 ist ein Layoutdiagramm auf einem Halbleiterchip der in Fig. 3 enthaltenen Eingangspufferschaltung der Eingangs stufe.

In dem Layoutdiagramm, das ein CMOS-Gate-Array gemäß Fig. 4 verwendet, ist das kapazitive Element 14 bzw. 15 mit dem Ein gangsgate 6cx bzw. 8cx des P-Kanal-MOS-Transistors 6 bzw. des N-Kanal-MOS-Transistors 8 verbunden, die die Eingangspuffer schaltung 2 bilden.

Die als kapazitive Elemente verwendeten MOS-Transistoren 14 und 15 haben die Standard-Gatelänge, die in der angewandten Entwurfsregel angegeben ist.

Das erste kapazitive Element 14 ist gemeinsam mit dem P-Ka nal-MOS-Transistor 6 angeordnet, der die Gateelektroden 6a und 6b aus Polysilizium, die mit dem Netzpotentialknoten 4 verbunden sind, und die Gateelektrode 6cx aus Polysilizium, die mit dem Eingangsknoten 3 verbunden ist, aufweist.

Eine Gateelektrode 14a des P-Kanal-MOS-Transistors 14 ist zwischen den Gateelektroden 6cx und 6b angeordnet. Zonen 14b und 14c sind jeweils von P-leitfähigen Störstellenzonen ge bildet und sind kurzgeschlossen. Die kurzgeschlossenen Zonen 14b und 14c sind mit dem Netzpotentialknoten 4 verbunden.

Das zweite kapazitive Element 15 ist gemeinsam mit dem N-Kanal-MOS-Transistor 8 angeordnet, der die Gateelektroden 8a und 8b aus Polysilizium, die mit dem Massepotentialknoten 7 verbunden sind, und die Gateelektrode 8cx aus Polysilizium, die mit dem Eingangsknoten 3 verbunden ist, aufweist.

Eine Gateelektrode 15a des P-Kanal-MOS-Transistors 15 ist zwischen den Gateelektroden 8cx und 8b angeordnet. Zonen 15b bzw. 15c sind jeweils durch N-leitfähige Störstellenzonen ge bildet und sind kurzgeschlossen. Die kurzgeschlossenen Zonen 15b und 15c sind mit dem Massepotentialknoten 7 verbunden.

Eine Aluminiumschichtverdrahtung 16 verbindet die Gateelek trode 6cx des P-Kanal-MOS-Transistors 6, die Gateelektrode 8cx des N-Kanal-MOS-Transistors 8, die Gateelektrode 14a, die als Elektrode des ersten kapazitiven Elements 14 dient, und die Gateelektrode 15a, die als Elektrode des zweiten kapazi tiven Elements 15 dient, elektrisch durch Verbindungsstellen 16a bis 16d, d. h. Aluminiumschicht-Verbindungsstellen, die in Kontaktlöcher eingebettet sind. Die Aluminiumschicht-Ver drahtung 16 dient als Eingangsknoten 3 der in Fig. 3 gezeig ten Eingangspufferschaltung 2.

Die Funktionsweise der in den Fig. 3 und 4 gezeigten Ein gangspufferschaltung ist wie folgt.

Die Kapazität der MOS-Elemente 14 und 15 wird zu dem Ein gangsknoten 3 der Eingangspufferschaltung 2 addiert. Daher wird eine wesentliche Gatefläche S der Eingangspufferschal tung 2 im Vergleich mit der ersten Ausführungsform weiter vergrößert. Auch wenn also durch die Eingangskontaktstelle 1 in Fig. 3 ein Spannungsstoß angelegt und auf den Eingangskno ten 3 eine Überspannung aufgebracht wird, kann der Anstieg eines elektrischen Felds zwischen der Gateelektrode 6cx oder 8cx und den Source- oder Drain-Diffusionszonen gemildert wer den, wie sich aus dem nachstehenden Ausdruck ergibt, und die Spannungsstoß-Schutzfunktion wird verbessert.

In bezug auf eine in Fig. 8 gezeigte allgemeine Quer schnittsansicht eines MOS-Transistors ist ein elektrisches Feld E zwischen der Gateelektrode G und den Diffusionszonen S oder D durch den folgenden Ausdruck gegeben und nimmt mit zu nehmender Gatefläche S ab:

E = V/d = Q/Cd = Q/eS,

wobei
E = elektrisches Feld zwischen der Gateelektrode und der Diffusionszone,
V = Spannung zwischen der Gateelektrode und der Diffusions zone,
d = Distanz zwischen der Gateelektrode und der Diffusions zone,
e = dielektrische Konstante,
Q = elektrische Ladung,
S = Gatefläche.

Daher ist bei der zweiten Ausführungsform die Stoßspannungs festigkeit der Eingangspufferschaltung 2 weiter erhöht, und die Spannungsstoß-Schutzfunktion der Eingangspufferschaltung 2 ist durch die Vereinigung der Struktur der ersten Ausfüh rungsform mit den kapazitiven Elementen 14 und 15 verbessert.

Dritte Ausführungsform

Die dritte Ausführungsform wird nachstehend unter Bezugnahme auf die Fig. 1 bis 4 beschrieben.

Bei der dritten Ausführungsform ist in einer integrierten Halbleiterschaltung mit Gate-Array-System eine vorbestimmte Anzahl von Transistoren, deren Gate-Länge größer als die in der angewandten Entwurfsregel angegebene ist, wie etwa die Transistoren 6 und 8 der Fig. 1 und 2, auf einem Master-Slice gemeinsam mit einer Vielzahl von Transistoren gebildet, die die Standard-Gatelänge haben, die in der angewandten Ent wurfsregel angegeben ist. Eine Eingangspufferschaltung der Eingangsstufe ist gebildet unter Verwendung eines Transistors oder von Transistoren, die eine Gate-Länge haben, die größer als die in der angewandten Entwurfsregel angegebene Länge ist.

Alternativ kann entsprechend einer Forderung nach einer Stoß spannungsfestigkeit ein Transistor oder Transistoren, die die in der angewandten Entwurfsregel angegebene Standard-Gate länge haben, zu der Eingangs-Gateelektrode des Eingangstran sistors, der die Eingangspufferschaltung der Eingangsstufe bildet, als MOS-Kapazität hinzugefügt werden, wie die Fig. 3 und 4 zeigen.

Somit kann eine Eingangspufferschaltung, die der Forderung nach verschiedenen Stoßspannungsfestigkeiten genügt, auf ein fache Weise aufgebaut werden.

Vierte Ausführungsform

Die vierte Ausführungsform wird nachstehend unter Bezugnahme auf die Fig. 1 bis 4 beschrieben.

Bei der vierten Ausführungsform sind bei einer integrierten Halbleiterschaltung auf der Basis von Standardzellen mit ei nem Gate-Array-System eine vorbestimmte Anzahl Transistoren, deren Gate-Länge größer als diejenige ist, die in der ange wandten Entwurfsregel angegeben ist, etwa die Transistoren 6 und 8 der Fig. 1 und 2, in den Standardzellen gemeinsam mit einer Vielzahl von Transistoren gebildet, die die in der an gewandten Entwurfsregel angegebene Standard-Gatelänge haben. Eine Eingangspufferschaltung der Eingangsstufe ist gebildet unter Verwendung eines Transistors oder von Transistoren, de ren Gate-Länge größer als die in der angewandten Entwurfsre gel genannte Länge ist.

Alternativ können entsprechend einer Forderung nach einer Stoßspannungsfestigkeit ein Transistor oder Transistoren, die die in der angewandten Entwurfsregel angegebene Standard- Gatelänge haben, zu der Eingangs-Gateelektrode des Ein gangstransistors, der die Eingangspufferschaltung der Ein gangsstufe bildet, als MOS-Kapazität hinzugefügt werden, wie in den Fig. 3 und 4 gezeigt ist.

Somit kann eine Eingangspufferschaltung in einer integrierten Halbleiterschaltung aus einem Gate-Array-System auf der Basis von Standardzellen ohne weiteres entsprechend der Forderung nach unterschiedlichen Stoßspannungsfestigkeiten aufgebaut werden. Die Fläche auf einem Halbleiterchip der Eingangspuf ferschaltung, die die Spannungsstoß-Schutzschaltung hat, kann minimiert werden, und die Spannungsstoß-Schutzfunktion kann optimiert werden.

Durch die oben beschriebene Erfindung werden die nachstehen den Vorteile erreicht.

Bei der Erfindung ist eine Eingangspufferschaltung der Ein gangsstufe einer integrierten Halbleiterschaltung von einem Transistor gebildet, der eine Gate-Länge hat, die größer als die in der angewandten Entwurfsregel angegebene Länge ist. Dadurch wird die Stoßspannungsfestigkeit einer Spannungsstoß- Schutzschaltung erhöht, und das Spannungsstoß-Schutzverhalten wird verbessert, während gleichzeitig eine Zunahme der benö tigten Fläche für die Spannungsstoß-Schutzschaltung auf einem Chip klein gehalten wird.

Gemäß der Erfindung ist eine Eingangspufferschaltung der Ein gangsstufe einer integrierten Halbleiterschaltung von einem Transistor gebildet, der eine größere Gate-Länge als die in der angewandten Entwurfsregel angegebene Länge hat. Ferner ist der Eingangs-Gateelektrode des Transistors, der die Ein gangspufferschaltung der Eingangsstufe bildet, eine MOS-Kapa zität hinzugefügt, die aus einem Standard-MOS-Transistor oder Standard-MOS-Transistoren besteht. Dadurch wird die Stoßspan nungsfestigkeit einer Spannungsstoß-Schutzschaltung weiter erhöht, und das Spannungsstoß-Schutzverhalten wird verbes sert, während gleichzeitig eine Zunahme der benötigten Fläche für die Spannungsstoß-Schutzschaltung auf einem Chip klein gehalten wird.

Gemäß der Erfindung ist ferner in einer integrierten Halblei terschaltung mit Gate-Array-System eine vorbestimmte Anzahl Transistoren, deren Gate-Länge größer als die in der ange wandten Entwurfsregel angegebene Länge ist, auf einem Master- Slice gemeinsam mit einer Vielzahl von Transistoren ausgebil det, die die Standard-Gatelänge entsprechend der anwendbaren Entwurfsregel haben. Entsprechend den Forderungen nach ver schiedenen Stoßspannungsfestigkeiten ist eine Eingangspuffer schaltung der Eingangsstufe von einem Transistor gebildet, der eine Gate-Länge hat, die größer als die in der anwendba ren Entwurfsregel angegebene Länge ist. Alternativ ist eine ausgewählte Anzahl Transistoren, die eine Standard-Gatelänge entsprechend der anwendbaren Entwurfsregel haben, als MOS-Ka pazität mit der Eingangs-Gateelektrode des Transistors ver bunden, der die Eingangspufferschaltung der Eingangsstufe bildet. Somit wird die Stoßspannungsfestigkeit einer Span nungsstoß-Schutzschaltung erhöht, und die Spannungsstoß- Schutzleistung der Schaltung wird verbessert, während gleich zeitig eine Zunahme der benötigten Fläche für die Schaltung auf einem Chip klein gehalten wird.

Gemäß der Erfindung ist ferner bei einer integrierten Halb leiterschaltung mit einem Gate-Array-System auf der Basis von Standardzellen eine vorbestimmte Anzahl Transistoren, die eine größere Gate-Länge als die in der angewandten Entwurfs regel angegebene Länge haben, in Standardzellen eines Gate- Array-Systems gemeinsam mit einer Vielzahl von Transistoren gebildet, die eine Standard-Gatelänge entsprechend der an wendbaren Entwurfsregel haben. In Übereinstimmung mit den Forderungen nach unterschiedlichen Stoßspannungsfestigkeiten ist eine Eingangspufferschaltung der Eingangsstufe von einem Transistor gebildet, der eine Gate-Länge hat, die größer als die in der anwendbaren Entwurfsregel angegebene Länge ist. Alternativ ist eine ausgewählte Anzahl Transistoren, die eine Standard-Gatelänge haben, die in der anwendbaren Entwurfsre gel angegeben ist, als MOS-Kapazität mit der Eingangs-Gate elektrode des Transistors verbunden, der die Eingangspuffer schaltung der Eingangsstufe bildet. Somit wird die Stoßspan nungsfestigkeit einer Spannungsstoß-Schutzschaltung opti miert, und die Spannungsstoß-Schutzleistung der Schaltung wird verbessert, während gleichzeitig eine Zunahme der benö tigten Fläche für die Schaltung auf einem Chip minimiert wird.

Claims

1. Integrierte Halbleiterschaltung, die eine Eingangspuffer schaltung (2) in der Eingangsstufe aufweist, dadurch gekennzeichnet, daß ein Eingang (1) der Eingangspufferschaltung (2) mit wenigstens einer Gateelektrode (6cx, 8cx) von wenigstens einem Eingangstransistor (6, 8) verbunden ist, wobei der Eingangstransistor (6, 8) eine Gate-Länge hat, die größer als eine in der angewandten Entwurfsregel angegebene Gate-Länge ist.

2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Eingangstransistor (6, 8) von einem MOS-Transi stor gebildet ist.

3. Halbleiterschaltung nach Anspruch 1 oder 2, gekennzeichnet durch einen weiteren Transistor (14, 15), der als kapazitives Element ausgebildet ist, wobei eine Gateelektrode (14a, 16a) des weiteren Transistors an den Eingang (1) der Ein gangspufferschaltung (2) angeschlossen ist.

4. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der andere Transistor von einem MOS-Transistor gebil det ist.

5. Halbleiterschaltung mit einem Gate-Array-System, dadurch gekennzeichnet, daß das Gate-Array-System eine Vielzahl von Gateelektro den, die in Übereinstimmung mit einer angewandten Ent wurfsregel ausgebildet sind, und eine vorbestimmte Anzahl von Gateelektroden aufweist, die so ausgebildet sind, daß ihre Gate-Länge größer als die in einer anwendbaren Ent wurfsregel angegebene Länge ist.

6. Halbleiterschaltung nach Anspruch 5, dadurch gekennzeichnet, daß in dem Gate-Array-System eine Eingangspufferschaltung in der Eingangsstufe ausgebildet ist und daß ein Ein gangstransistor der Eingangspufferschaltung mit einer der Gateelektroden ausgebildet ist, die eine Gate-Länge hat, die größer als eine in der angewandten Entwurfsregel an gegebene Gate-Länge ist.

7. Halbleiterschaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß wenigstens ein anderer Transistor in dem Gate-Array- System als kapazitives Element ausgebildet ist und daß eine Gateelektrode des einen anderen Transistors mit der Gateelektrode des Eingangstransistors verbunden ist.

8. Halbleiterschaltung, die ein Gate-Array-System auf der Basis von Standardzellen aufweist, dadurch gekennzeichnet, daß das Gate-Array-System auf der Basis von Standardzel len eine Vielzahl von Gateelektroden, die in Übereinstim mung mit einer angewandten Entwurfsregel ausgebildet sind, und eine vorbestimmte Anzahl von Gateelektroden aufweist, die so ausgebildet sind, daß sie eine Gate- Länge haben, die größer als die in einer angewandten Ent wurfsregel angegebene Gate-Länge ist.

9. Integrierte Halbleiterschaltung nach Anspruch 8, dadurch gekennzeichnet,
daß eine Eingangspufferschaltung der Eingangsstufe in dem Gate-Array-System auf der Basis von Standardzellen ausge bildet ist
und daß ein Eingangstransistor der Eingangspufferschal tung mit einer der Gateelektroden ausgebildet ist, die eine größere Gate-Länge als eine in der angewandten Ent wurfsregel angegebene Gate-Länge haben.

10. Halbleiterschaltung nach Anspruch 8 oder 9, dadurch gekennzeichnet,
daß wenigstens ein anderer Transistor als kapazitives Element in dem Gate-Array-System auf der Basis von Stan dardzellen ausgebildet ist
und daß eine Gateelektrode des anderen Transistors mit der Gateelektrode des Eingangstransistors verbunden ist.