KR100487947B1 - 클럭 스퀘어 회로 - Google Patents
클럭 스퀘어 회로 Download PDFInfo
- Publication number
- KR100487947B1 KR100487947B1 KR10-2002-0073227A KR20020073227A KR100487947B1 KR 100487947 B1 KR100487947 B1 KR 100487947B1 KR 20020073227 A KR20020073227 A KR 20020073227A KR 100487947 B1 KR100487947 B1 KR 100487947B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- capacitor
- square wave
- pad
- semiconductor chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 클럭 스퀘어 회로에 관한 것으로, 반도체 칩의 외부회로와 내부회로를 연결하는 반도체 칩 패드, 전원전압과 상기 패드사이에 연결된 제1정전기 보호기와 패드와 접지전압사이에 연결된 제2정전기 보호기를 구비하는 정전기 보호회로, 반도체 칩 패드에 연결된 일측단자를 갖는 커패시터, 및 커패시터의 타측단자에 연결되고 수신된 신호를 구형파로 만들어 주는 구형파 발생회로로 구성되어 있다. 따라서, 본 발명에 따른 클럭 스퀘어 회로는 누설전류가 큰 공정 또는 고속동작이 요구되는 제품의 제조공정에 적용할 수 있다.
Description
본 발명은 온도(Temperature), 공정(Process), 또는 전원전압이 변화하더라도 안정된 듀티(Duty)를 가진 구형파(Square Wave)를 발생시킬 수 있는 클럭 스퀘어 회로(Clock Squarer)에 관한 것이다.
반도체 장치가 고 집적화, 고속 동작화를 지향하면서 누설전류(Leakage Current) 문제가 나타나고 있다. 누설전류에는 여러 종류가 있는데, 그 중 서브 문턱전압 누설전류(Sub-threshold voltage Leakage Current)와 게이트 터널링에 의한 게이트 누설전류(Gate Leakage Current)는 회로를 설계하는 데 있어서 장애 요소가 되고 있다. 특히, 반도체 장치의 입출력 셀(I/O Cell)에서는 정전기(Electrostatic Discharge; ESD) 보호를 위해서 상당히 큰 면적의 보호 소자를 사용하는데, 이 소자를 통해서 흐르는 누설전류는 반도체 칩 설계 시에 큰 장애 요소가 된다.
온도(Temperature), 공정(Process), 또는 전원전압이 변화하면, 반도체 장치 입출력 셀의 패드(PAD)에 나타나는 누설전류도 따라서 변화하고, 이 중 온도변화에 의한 누설전류의 변화가 제일 크다. 예를 들면, 125℃의 고온에서 NMOS(N-type Metal-Oxide-Semiconductor) 트랜지스터나 PMOS(P-type MOS) 트랜지스터의 오프 상태에서의 드레인 전류(Idoff)는 상온에서와 비교할 때 약 30 배 정도가 되며, 이들 소자가 적용된 회로의 패드에서 발생하는 누설전류는 수백 ㎂에 이른다. 이것은 패드에서 접지 방향으로 수 ㏀ 정도의 저항이 연결되어 있는 것과 같은 효과를 가진다. 도 1은 종래의 클럭 스퀘어 회로를 나타내는 도면이고 도 2는 도 1에 도시된 종래의 클럭 스퀘어 회로에서 정전기 보호소자를 저항으로 모델링하여 나타낸 도면이다. 클럭 스퀘어 회로(Clock Squarer)는 기본적으로 도 1에 도시된 바와 같이, 인버터(INV1) 및 인버터(INV1)의 입력단과 출력단 사이에 연결된 피드백 저항(Rfb)으로 구성된다. 인버터(INV1)의 입력단과 출력단에서의 DC 동작 전압은 동일하다. 따라서, 인버터의 Vth(전압 전달 곡선 상에서 입력전압과 출력전압이 동일한 전압)를 Vdd/2로 정확히 만들어 주면 DC 동작전압은 Vdd/2가 된다. 만일, 인버터(INV1)의 입력단에 누설 경로(Leakage Path)가 없다면 피드백 저항이 매우 커지더라도 DC 동작전압은 Vdd/2를 가진다. 그러나, 실제로는 도 1에 도시된 바와 같이, 인버터(INV1)의 입력단에는 정전기 보호소자(MP1, MN1)가 설치되어 있고 이 정전기 보호소자(MP1, MN1)는 도 2와 같이 모델링할 수 있다. 인버터(INV1)의 입력단과 출력단에서의 DC 전압이 같아지기 위해서는 피드백 저항(Rfb)을 통해서 흐르는 누설전류는 무시할 수 있을 정도로 작아야 한다. 정전기 보호소자를 통해서 흐르는 전류는 수 백 ㎂에 이르므로 피드백 저항(Rfb)은 수 ㎃를 흘릴 수 있는 저항치, 예를 들면 1 ㏀ 정도의 저항치를 가져야 하고 인버터(INV1)의 크기도 매우 커져야 한다. 따라서, 종래의 방법으로 누설전류가 큰 제조 공정을 사용하여 클럭 스퀘어 회로를 설계하는 것은 매우 어려운 일이다. 도 3은 온도, 공정, 및 전원전압이 변화할 때 도 1에 도시된 종래의 클럭 스퀘어 회로의 주요 부분의 파형을 나타낸 도면이다. 클럭 스퀘어 회로의 출력전압(VOUT)은 특정조건에서 구형파(Square Wave)가 되지 않는 것을 알 수 있다.
상술한 바와 같은 문제점을 해결하기 위하여, 본 발명에 따른 클럭 스퀘어 회로는 구형파 발생회로의 입력단에 커패시터를 구비하여, 반도체 칩의 패드에서의 전압이 온도, 공정, 또는 전원전압의 변화에 의해 변화하더라도 구형파 발생회로의 입력단 전압이 VDD/2 근처의 안정된 값을 유지하고, 출력전압의 파형은 완벽한 구형파가 된다.
본 발명의 목적은 온도, 공정, 또는 전원전압이 변화하더라도 안정된 듀티(Duty)를 가진 구형파를 발생시킬 수 있는 클럭 스퀘어 회로를 제공하는 것이다.
본 발명에 따른 클럭 스퀘어 회로는 반도체 칩 패드와 구형파 발생회로를 갖는 클럭 스퀘어 회로에 있어서, 상기 패드와 상기 구형파 발생회로 사이에 커패시터를 구비하여 온도, 공정, 또는 전원전압이 변화하더라도 안정된 듀티를 가진 구형파를 발생시킬 수 있는 것을 특징으로 한다.
상기 구형파 발생회로는 상기 커패시터의 출력신호를 수신하여 반전시키는 인버터, 상기 인버터에 병렬 연결된 피드백 저항, 및 상기 인버터의 출력신호를 수신하여 구형파를 만드는 슈미트트리거 회로를 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 클럭 스퀘어 회로에 대해 설명한다.
도 4는 본 발명에 따른 클럭 스퀘어 회로를 나타내는 도면으로서, 도 1에 도시된 종래의 클럭 스퀘어 회로에 커패시터(C1)이 추가되었다. 도 4에 도시된 본 발명에 따른 클럭 스퀘어 회로는 커플링 커패시터(Ccp), 패드(10), 정전기 보호회로(30), 저항(R1), 커패시터(C1), 및 구형파 발생회로(40)를 구비한다. 정전기 보호회로(30)는 다이오드 연결된 PMOS 트랜지스터(MP1)와 NMOS 트랜지스터(MN1)를 구비한다. 구형파 발생회로(40)는 인버터(INV1), 인버터(INV1)에 병렬 연결된 피드백 저항(Rfb), 및 인버터(INV1)의 출력단에 연결된 슈미트트리거 회로(20)를 구비한다.
도 5는 온도, 공정, 및 전원전압이 변화할 경우 도 4에 도시된 본 발명에 따른 클럭 스퀘어 회로의 주요 부분의 파형을 나타낸 도면이다.
이하, 도 4와 도 5를 참조하여 본 발명에 따른 클럭 스퀘어 회로의 동작에 대해 설명한다.
커플링 커패시터(Ccp)는 입력전압(VIN)을 수신하여 DC 성분을 제거하고 AC 성분만을 통과시키고, 패드(10)는 커플링 커패시터(Ccp)의 출력을 수신하여 반도체 칩 내부로 전달한다. 정전기 보호회로(30)는 전원전압(VDD)과 제 1 노드(N1) 사이에 연결된 PMOS 트랜지스터(MP1)와 제 1 노드(N1)와 접지(GND) 사이에 연결된 NMOS 트랜지스터(MN1)로 구성되고 패드(10)에 정전기가 발생할 경우 전류 경로를 형성함으로써 반도체 칩 내부의 회로를 보호하는 기능을 한다. 구형파 발생회로(40)는 커패시터(C1)로부터 수신한 전압신호의 파형을 구형파로 만드는 기능을 한다. 인버터(INV1)는 커패시터(C1)를 통과한 신호를 수신하여 반전시키고 증폭하는 기능을 하며, 슈미트트리거 회로(20)는 인버터(INV1)의 출력신호를 수신하여 구형파를 만드는 기능을 한다.
커패시터(C1)의 삽입함으로 인해 패드(10)와 구형파 발생회로(40)의 입력단은 서로 DC 적으로 격리되어 있으므로, 온도, 공정, 또는 전원전압의 변화에 따른 패드에서의 전압의 변화는 구형파 발생회로(40)의 입력단에는 영향을 미치지 않는다. 인버터(INV1)의 DC 동작전압은 피드백 저항(Rfb)을 통해서 흐르는 전류와 노드(N1)에서 발생하는 누설전류에 의해 결정되며, 커패시터(C1)에 의한 누설전류와 인버터(INV1)의 게이트 누설전류를 무시할 수 있다고 가정하면, 인버터(INV1)의 DC 동작전압은 주로 피드백 저항(Rfb)에 의해서 결정된다. 비록 누설전류가 큰 공정(High Leakage Process)이라 하더라도 인버터(INV1)의 크기가 그리 크지 않고 커패시터(C1)로서 정확도가 높은 MIM(Metal-Insulator-Metal) 커패시터를 사용하면 누설전류는 피드백 저항(Rfb)을 통해서 흐르는 전류보다 충분히 작게 만들 수 있다. 따라서, 구형파 발생회로(40)의 입력단의 동작전압(V(N2))은 VDD/2 근처의 안정된 값을 유지한다. 한편, 노드(N2)에서 발생하는 누설전류가 충분히 작게 되므로 피드백 저항(Rfb)의 저항치를 비교적 작게 설계할 수 있다. 피드백 저항(Rfb)의 저항치를 결정할 때는 노드(N2)에서 발생하는 누설전류와 커패시터(C1) 값과 패드(10)에 입력되는 입력신호(VIN)의 주파수를 고려해야 한다.
종래에는 정전기 보호소자(MP1, MN1) 등을 통해 흐를 수 있는 누설전류가 온도, 공정, 또는 전원전압의 변화에 따라 변화하기 때문에 패드 전압(VP)이 변화하고 출력전압(VOUT)이 구형파가 되지 않는 경우가 발생했다. 도 4에 도시된 본 발명에 따른 클럭 스퀘어 회로는 구형파 발생회로(40)의 입력단에 커패시터(C1)를 구비함으로 인해, 온도, 공정, 또는 전원전압의 변화에 따라 패드 전압(VP)이 변화하더라도 구형파 발생회로(40)의 입력단 전압(V(N2))은 VDD/2(0.5 V) 근처의 안정된 전압을 유지하고 클럭 스퀘어 회로의 출력전압은 완벽한 구형파로 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 따른 클럭 스퀘어 회로는 온도, 공정, 또는 전원전압이 변화하더라도 안정된 듀티(Duty)를 가진 구형파를 발생시킬 수 있다.
도 1은 종래의 클럭 스퀘어 회로를 나타내는 도면이다.
도 2는 도 1에 도시된 종래의 클럭 스퀘어 회로에서 정전기 보호소자를 저항으로 모델링하여 나타낸 도면이다.
도 3은 온도, 공정, 및 전원전압이 변화할 경우 도 1에 도시된 종래의 클럭 스퀘어 회로의 주요 부분의 파형을 나타낸 도면이다.
도 4는 본 발명에 따른 클럭 스퀘어 회로를 나타내는 도면이다.
도 5는 온도, 공정, 및 전원전압이 변화할 경우 도 4에 도시된 본 발명에 따른 클럭 스퀘어 회로의 주요 부분의 파형을 나타낸 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 패드 20 : 슈미트트리거 회로
30 : 정전기 보호회로 40 : 구형파 발생회로
Claims (7)
- 삭제
- 삭제
- 삭제
- 반도체 칩의 외부회로와 내부회로를 연결하는 반도체 칩 패드;전원전압과 상기 패드사이에 연결된 제1정전기 보호기와 상기 패드와 접지전압사이에 연결된 제2정전기 보호기를 구비하는 정전기 보호회로;상기 반도체 칩 패드에 연결된 일측단자를 갖는 커패시터; 및상기 커패시터의 타측단자에 연결되고 수신된 신호를 구형파로 만들어 주는 구형파 발생회로를 구비하는 것을 특징으로 하는 클럭 스퀘어 회로.
- 제 4 항에 있어서, 상기 제1정전기 보호기는상기 반도체 칩 패드와 전원전압 사이에 다이오드 연결된 PMOS 트랜지스터를 구비하고,상기 제2정전기 보호기는상기 반도체 칩 패드와 접지전압 사이에 다이오드 연결된 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 클럭 스퀘어 회로.
- 제 4 항에 있어서, 상기 구형파 발생회로는상기 커패시터의 출력신호를 수신하여 반전시키는 인버터;상기 인버터에 병렬 연결된 피드백 저항; 및상기 인버터의 출력신호를 수신하여 구형파를 만드는 슈미트트리거 회로를 구비하는 것을 특징으로 하는 클럭 스퀘어 회로.
- 제 4 항에 있어서, 상기 커패시터는MIM(Metal Insulator Metal) 커패시터인 것을 특징으로 하는 클럭 스퀘어 회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0073227A KR100487947B1 (ko) | 2002-11-22 | 2002-11-22 | 클럭 스퀘어 회로 |
US10/706,460 US20040100314A1 (en) | 2002-11-22 | 2003-11-12 | Clock squarer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0073227A KR100487947B1 (ko) | 2002-11-22 | 2002-11-22 | 클럭 스퀘어 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040045183A KR20040045183A (ko) | 2004-06-01 |
KR100487947B1 true KR100487947B1 (ko) | 2005-05-06 |
Family
ID=32322300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0073227A KR100487947B1 (ko) | 2002-11-22 | 2002-11-22 | 클럭 스퀘어 회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20040100314A1 (ko) |
KR (1) | KR100487947B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100763593B1 (ko) * | 2005-12-01 | 2007-10-05 | 한국전자통신연구원 | 네비게이션을 이용한 위치 기반의 교통 및 여행정보 수신장치 및 그 방법 |
FR2911996A1 (fr) * | 2007-01-31 | 2008-08-01 | St Microelectronics Sa | Protection des circuits electroniques integres contre les decharges electrostatiques. |
WO2009147770A1 (ja) * | 2008-06-02 | 2009-12-10 | パナソニック株式会社 | クロック信号増幅回路 |
JP2010129893A (ja) * | 2008-11-28 | 2010-06-10 | Sony Corp | 半導体集積回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04157912A (ja) * | 1990-10-22 | 1992-05-29 | Toyota Tsusho Kk | 矩形波発振回路 |
JPH05242405A (ja) * | 1992-02-27 | 1993-09-21 | Olympus Optical Co Ltd | 磁気センサ回路 |
KR940012993A (ko) * | 1992-11-25 | 1994-06-24 | 정용문 | 링 발생기의 사인파 변환회로 |
KR19980028830A (ko) * | 1996-10-24 | 1998-07-15 | 문정환 | 저전압 감지 회로 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4023122A (en) * | 1975-01-28 | 1977-05-10 | Nippon Electric Company, Ltd. | Signal generating circuit |
JPH01138813A (ja) * | 1987-11-26 | 1989-05-31 | Toshiba Corp | Ecl―cmosレベル変換回路 |
US4959557A (en) * | 1989-05-18 | 1990-09-25 | Compaq Computer Corporation | Negative feedback circuit to control the duty cycle of a logic system clock |
US5491441A (en) * | 1994-06-30 | 1996-02-13 | International Business Machines Corporation | Method and apparatus for generating a clock signal from a continuous oscillator signal including a translator circuit |
US5477180A (en) * | 1994-10-11 | 1995-12-19 | At&T Global Information Solutions Company | Circuit and method for generating a clock signal |
GB9522223D0 (en) * | 1995-10-31 | 1996-01-03 | Sgs Thomson Microelectronics | A circuit for generating an output signal having a 50% duty cycle |
US5907254A (en) * | 1996-02-05 | 1999-05-25 | Chang; Theodore H. | Reshaping periodic waveforms to a selected duty cycle |
JPH10125801A (ja) * | 1996-09-06 | 1998-05-15 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2937923B2 (ja) * | 1997-02-25 | 1999-08-23 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
JP2901574B2 (ja) * | 1997-06-05 | 1999-06-07 | 日本電気アイシーマイコンシステム株式会社 | クロック入力回路 |
JP2894328B2 (ja) * | 1997-06-20 | 1999-05-24 | 日本電気株式会社 | Esd保護回路 |
JP3111943B2 (ja) * | 1997-10-16 | 2000-11-27 | 日本電気株式会社 | 半導体集積回路 |
US6091272A (en) * | 1997-12-18 | 2000-07-18 | Vlsi Technologies, Inc. | Low power clock squarer with tight duty cycle control |
US6369994B1 (en) * | 1998-07-31 | 2002-04-09 | International Business Machines Corporation | Method and apparatus for handling an ESD event on an SOI integrated circuit |
US6566971B1 (en) * | 2000-02-24 | 2003-05-20 | Broadcom Corporation | Method and circuitry for implementing a differentially tuned varactor-inductor oscillator |
US6335638B1 (en) * | 2000-06-29 | 2002-01-01 | Pericom Semiconductor Corp. | Triple-slope clock driver for reduced EMI |
US6507220B1 (en) * | 2001-09-28 | 2003-01-14 | Xilinx, Inc. | Correction of duty-cycle distortion in communications and other circuits |
US6583657B1 (en) * | 2002-06-20 | 2003-06-24 | International Business Machines Corporation | Single-edge clock adjustment circuits for PLL-compatible, dynamic duty-cycle correction circuits |
-
2002
- 2002-11-22 KR KR10-2002-0073227A patent/KR100487947B1/ko not_active IP Right Cessation
-
2003
- 2003-11-12 US US10/706,460 patent/US20040100314A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04157912A (ja) * | 1990-10-22 | 1992-05-29 | Toyota Tsusho Kk | 矩形波発振回路 |
JPH05242405A (ja) * | 1992-02-27 | 1993-09-21 | Olympus Optical Co Ltd | 磁気センサ回路 |
KR940012993A (ko) * | 1992-11-25 | 1994-06-24 | 정용문 | 링 발생기의 사인파 변환회로 |
KR19980028830A (ko) * | 1996-10-24 | 1998-07-15 | 문정환 | 저전압 감지 회로 |
Also Published As
Publication number | Publication date |
---|---|
KR20040045183A (ko) | 2004-06-01 |
US20040100314A1 (en) | 2004-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6965503B2 (en) | Electro-static discharge protection circuit | |
KR101369154B1 (ko) | 과전압 보호 기능을 갖는 션트 레귤레이터 및 이를 구비한반도체 장치 | |
CN104319275A (zh) | 静电放电保护电路 | |
US20090315532A1 (en) | Very low power analog compensation circuit | |
US6775112B1 (en) | Apparatus and method for improving ESD and transient immunity in shunt regulators | |
TWI672883B (zh) | 短路保護電路、半導體裝置及電子機器 | |
CN101557215A (zh) | 一种电压比较器 | |
KR100862351B1 (ko) | 파워-온-리셋 회로 | |
WO2016088482A1 (ja) | 半導体集積回路 | |
CN110994574A (zh) | 耐高压的电源钳位电路 | |
CN110957713B (zh) | 一种静电放电箝位电路 | |
US7642840B2 (en) | Reference voltage generator circuit | |
JP2009147040A (ja) | 半導体集積回路装置 | |
KR100487947B1 (ko) | 클럭 스퀘어 회로 | |
CN106055007A (zh) | 一种具有失调抑制和温度补偿的亚阈值cmos基准电压源电路 | |
KR100795328B1 (ko) | 정전기 방전 특성을 고려한 전계효과 트랜지스터의 모델링회로 | |
JP6784820B2 (ja) | Esd保護回路 | |
CN111521284A (zh) | 温度检测电路及集成电路 | |
CN107786195B (zh) | 一种利用低压器件实现耐高压的高速io电路 | |
KR102628843B1 (ko) | 정전 검출 회로 | |
CN205427686U (zh) | 一种高精度过温保护电路 | |
Shen et al. | Area-efficient power-rail ESD clamp circuit with false-trigger immunity in 28nm CMOS process | |
US6271692B1 (en) | Semiconductor integrated circuit | |
JPH04252492A (ja) | 定電圧発生回路 | |
CN116259349A (zh) | 反熔丝电路以感测反熔丝 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080401 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |