JP2901574B2 - クロック入力回路 - Google Patents

クロック入力回路

Info

Publication number
JP2901574B2
JP2901574B2 JP9147709A JP14770997A JP2901574B2 JP 2901574 B2 JP2901574 B2 JP 2901574B2 JP 9147709 A JP9147709 A JP 9147709A JP 14770997 A JP14770997 A JP 14770997A JP 2901574 B2 JP2901574 B2 JP 2901574B2
Authority
JP
Japan
Prior art keywords
circuit
signal
clock input
control signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9147709A
Other languages
English (en)
Other versions
JPH10333771A (ja
Inventor
健慈 新行内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Original Assignee
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI AISHII MAIKON SHISUTEMU KK filed Critical NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority to JP9147709A priority Critical patent/JP2901574B2/ja
Priority to KR1019980020714A priority patent/KR100279384B1/ko
Priority to TW087108906A priority patent/TW368482B/zh
Priority to EP98110165A priority patent/EP0883078B1/en
Priority to DE69820925T priority patent/DE69820925T2/de
Priority to CNB98103103XA priority patent/CN1169292C/zh
Priority to US09/092,075 priority patent/US6118320A/en
Publication of JPH10333771A publication Critical patent/JPH10333771A/ja
Application granted granted Critical
Publication of JP2901574B2 publication Critical patent/JP2901574B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Near-Field Transmission Systems (AREA)
  • Electric Clocks (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、外部供給源から電
磁的手段により供給されるエネルギ、データ及びデータ
と共に伝搬されるクロック信号とをアンテナから受信し
て動作する携帯型情報媒体(いわゆる非接触ICカー
ド)に用いるクロック入力回路に関し、特に低電力化し
たクロック入力回路に関する。
【0002】
【従来の技術】図7(A)及び図8は、従来の一般的な
非接触ICカードの構成、及びその各部信号波形を示す
(例えば、特開平6−325229号参照)。すなわ
ち、非接触ICカードは、図示しないカードリーダから
図8に示すような入力波形801を受信用アンテナ70
1で受信し、該入力信号から整流回路702で内部回路
で使用する電源電圧を発生し、一方、検波回路704で
データを復調し内部回路へ入力する。また、クロック入
力回路703において入力波形801のキャリヤから内
部回路の基本クロックを発生する。整流回路702で発
生する電源電圧はVCO706に与えられ、電源電圧に
比例する発振周波数の信号が応答信号発生回路707へ
入力される。応答信号発生回路707はVCO706の
発振周波数に応じた間隔を持つ応答信号を発生する。変
調回路709は搬送波発生回路708で発生した搬送波
に応答信号を乗せて送信用アンテナ710から送出す
る。
【0003】図7(B)は、上記のクロック入力回路7
03の一構成例を示す。このクロック入力回路は受信用
アンテナ701に接続されたインバータ7031と、イ
ンバータ7031の出力結線Bに接続されたインバータ
7032からなり、インバータ7032の出力波形は出
力結線Cに現れる。
【0004】アンテナ701により受信される入力波形
801のA区間はデータの "1"としての高電圧入力区
間を、B区間はデータ"0" としての低電圧区間を示
す。波形801はインバータ7031により反転され、
出力結線Bに波形802(図8)となって現れる。この
とき、インバータ7031の電源電圧が整流回路702
から供給されるので、インバータ7031のハイレベル
(以下、Hという)出力は内部回路の電源電圧と同一電
圧になる。インバータ7032の出力結線Cには波形8
02の反転波形803(図8)が現れ、これが内部回路
の基本クロックとなる。
【0005】図7(C)はクロック入力回路703の他
の構成例を示す。図7(C)の回路ではアンテナ701
とインバータ7031の中間に、保護回路としての容量
7033と、クランプ回路としてのトランジスタ703
5、7036とが挿入されている点が図7(B)の回路
と異なる。通信距離を伸ばすためカードリーダからの入
力信号が高電圧化される一方で微細化が進みトランジス
タの耐圧が低下したため、このような保護回路、クラン
プ回路を含む構成が必要となった。
【0006】容量7033は、受信した入力波形801
(図8)の電圧を降下させる。ただしその容量値は、入
力信号がB区間(低電圧)にある際にも減衰後の電圧が
インバータ7031に感知可能であるような大きさに選
ばれる。このとき、P型トランジスタ7035のスレッ
シュホールド電圧に電源7034の電圧を加えた値より
も高い電圧が入力された場合は、該トランジスタ703
5がオンして出力結線Aの電圧を電源7034の電圧に
クランプする。また、N型トランジスタ7036のスレ
ッシュホールド電圧にGND7037の電圧を加えた値
よりも低い電圧が入力された場合は、該トランジスタ7
036がオンして出力結線Aの電圧をGND7037の
電圧にクランプする。よって、インバータ7031には
高電圧が印加されることなく、図8に示す波形が各素子
から出力される。
【0007】
【発明が解決しようとする課題】上記従来技術における
問題点の第1は、構成素子保護のためにクロック入力回
路内に設けられたクランプ回路の消費電力が大きいた
め、搬送されるデータ信号を整流することで得ている電
源の容量が不足する点である。
【0008】第2の問題点は、クロック入力回路の消費
電力が大きいため、搬送されるデータ信号により充分な
エネルギを供給することができる通信距離が短縮される
点である。
【0009】本発明の課題は、外部供給源から電磁的手
段により供給されるエネルギ、データ及びデータと共に
伝搬されるクロック信号とをアンテナから受信して動作
する携帯型情報媒体において、クロック入力回路の消費
電力を低減し、充分なエネルギ供給が可能な通信距離を
増大させ、上記の問題点を解消することである。
【0010】
【課題を解決するための手段】上記の課題は、一端がア
ンテナ1に接続され該アンテナより受信した入力信号1
01を減衰するn個並列に接続された減衰回路2と、前
記各減衰回路からの減衰出力信号を選択する選択回路3
と、前記入力信号の振幅に応じて前記選択回路をコント
ロールする信号を発生するn−1個のコントロール信号
発生回路6と、選択回路の出力信号の振幅をクランプす
るクランプ回路4と、該クランプ回路の出力信号を波形
整形して内部回路へクロック信号102として供給する
バッファ回路5とを備えるクロック入力回路、により達
成される。
【0011】図1は、本発明に係るクロック入力回路の
構成を示すブロック図及び各部波形図である。本回路で
は、アンテナ1より受信した入力信号101の振幅をコ
ントロール信号発生回路6で検知し、n個の減衰回路2
からそれぞれ出力される信号のうち、内部電源電圧に近
い振幅を有する減衰出力を選択回路3により選択し、ク
ランプ回路4を介してバッファ回路5へ入力するため、
必要以上に大きい振幅の信号がクランプ回路4へ伝達さ
れない。従ってクランプ回路4の動作が事実上回避さ
れ、クランプ回路4の動作に伴って生じる電力消費が低
減される。
【0012】
【発明の実施の形態】本発明の好適な実施形態として次
の(イ)〜(チ)を挙げることができる。 (イ)前記コントロール信号発生回路を前記減衰回路と
等価の回路と、該等価回路の出力をクランプするクラン
プ回路とから構成すること。
【0013】(ロ)第1番目から第n−1番目までの前
記各減衰回路と、第1番目から第n−1番目までの前記
各コントロール信号発生回路が内蔵する前記等価回路と
が、それぞれ同じ回路定数を有すること。
【0014】(ハ)前記選択回路が、n個の前記減衰回
路の出力信号のうちの第2番目から第n番目までの各出
力信号の選択と非選択を、第1番目から第n−1番目ま
での前記各コントロール信号発生回路の出力により切り
替えること。
【0015】(ニ)前記選択回路を、第2番目から第n
番目までの前記各減衰回路の出力端にそれぞれ設けたス
イッチング素子により構成し、第1番目から第n−1番
目までの前記各コントロール信号をオン、オフのコント
ロール信号として前記各選択回路へ入力して前記各減衰
回路出力信号の選択と非選択とを切り替えること。
【0016】(ホ)前記減衰回路を、一端をアンテナに
接続し他端を前記選択回路に接続した容量により構成す
ること。
【0017】(ヘ)前記スイッチング素子を、P型MO
Sトランジスタからなるトランスファーゲートとし、前
記コントロール信号の反転信号を該P型MOSトランジ
スタのゲートに入力すること、N型MOSトランジスタ
からなるトランスファーゲートとし、前記コントロール
信号を該N型MOSトランジスタのゲートに入力するこ
と、又はP型MOSトランジスタとN型MOSトランジ
スタのそれぞれのソースとドレインを接続してなるトラ
ンスファーゲートとし、前記コントロール信号を該N型
MOSトランジスタのゲートに、及び前記コントロール
信号の反転信号を該P型MOSトランジスタのゲートに
それぞれ入力すること。
【0018】(ト)前記選択回路のコントロール信号入
力端に前記コントロール信号を保持する保持回路を設け
ること。
【0019】(チ)前記バッファ回路が偶数段のインバ
ータからなること。
【0020】実施形態(イ)及び(ロ)はコントロール
信号発生回路6の構成例に関する。図2(A)は、実施
形態(イ)の構成を示すブロック図である。すなわち、
実施形態(イ)ではコントロール信号発生回路6が、減
衰回路61とクランプ回路62から構成される。また、
実施形態(ロ)は、減衰回路61を減衰回路2と同一の
回路定数を有する素子により構成することに関する。な
お、クランプ回路62をクランプ回路4と同一に構成し
てもよい。
【0021】実施形態(ハ)及び(ニ)は選択回路3の
機能及び構成例に関する。すなわち、選択回路3は、n
個の減衰回路2の減衰出力信号のうち第2番目から第n
番目までの信号の選択・非選択を切り替えるものであ
り、第1番目の出力信号は常に選択される。また、選択
回路3を減衰回路の出力端に設けたスイッチング素子に
より構成し、これをコントロール信号によりオン、オフ
するようにしてもよい。
【0022】実施形態(ホ)は減衰回路3の構成例に関
する。すなわち、減衰回路3を適当な容量値を有するキ
ャパシタにより構成することができる。
【0023】実施形態(ヘ)は、実施形態(ニ)に挙げ
たスイッチング素子の構成例に関する。すなわち、これ
らのスイッチング素子は、P型MOSトランジスタ、N
型MOSトランジスタ、あるいは両者の組み合せからな
るトランスファーゲートにより構成することができる。
【0024】実施形態(ト)は実施形態(イ)に挙げた
コントロール信号発生回路6の構成例において、選択回
路3との間に更に保持回路を挿入することに関する。図
2(B)は本実施例を説明するブロック図である。
【0025】実施形態(チ)はバッファ回路5の構成例
に関する。すなわち、バッファ回路5はインバータによ
り構成することができる。
【0026】
【実施例】以下、本回路の2つの実施例について、図3
〜図6を参照しつつ詳細に説明する。なお、上記図1と
同一の構成要素については同一の参照符号を用い、詳細
な説明を省略する。
【0027】(第1実施例)図3は本回路の第1の実施
例としての構成を示す結線図、図4は本実施例の動作を
説明するための各部波形図である。図3において参照符
号22,23は減衰回路2を構成する容量、31は選択
回路3を構成するトランスファーゲート、41,42は
クランプ回路4を構成するP型及びN型のMOSトラン
ジスタ、43はクランプ回路4の電源、44は同GN
D、51,52はバッファ回路5を構成するインバー
タ、611はコントロール信号発生回路6中の減衰回路
61を構成する容量、621,622はコントロール信
号発生回路6中のクランプ回路62を構成するP型及び
N型のMOSトランジスタ、623はクランプ回路62
の電源、624は同GND、625はクランプ回路62
中のインバータ、記号Aはクランプ回路4出口、Bはイ
ンバータ51出口、Cはインバータ52出口、Dはクラ
ンプ回路62中のインバータ625入口、Eは同インバ
ータ625出口それぞれの結線を示す。
【0028】図4において、参照符号401はアンテナ
1から受信される入力信号の波形、波形401中のA区
間はデータの"1"に対応する高電圧入力区間、B区間は
データの"0"に対応する低電圧入力区間を示す。また、
参照符号402は結線D、403は結線E、404は結
線A、405は結線B、406は結線Cに、それぞれ現
れる信号波形を示す。
【0029】以上のように構成される本実施例の動作を
以下に説明する。本実施例では、容量22,23及び6
11の間に次の関係を設定し、 容量22=容量611<容量23 かつ、容量22、611は入力信号の波形がA区間にあ
るときのみインバータ51,625のスレショルド電圧
以上の電圧を与え、B区間のときはその電圧を与えない
容量値に設定するものとする。従って、インバータ5
1,625は入力信号の波形がA区間にあるときのみそ
の反転信号を出力する。これに対して、容量23は入力
信号の波形がB区間にあるときにもインバータ51,6
25が反転信号を出力可能な容量値とする。
【0030】入力信号の波形401がA区間にあるとき
は、結線Dにはインバータ625が検知可能な電圧が供
給されるので、インバータ625からは入力信号401
の反転信号が出力され、トランスファゲート31は入力
信号401がプラス側のときはオフ、GND624の電
圧以下のときはオンとなる。よって、入力信号401が
プラス側のときは結線Aには容量22のみで電圧降下さ
れた信号が伝達され、結線Bには入力信号401の反転
信号、結線Cには入力信号401の同相信号が現れ、こ
の同相信号がクロック信号として内部回路へ供給され
る。
【0031】入力信号の波形401がB区間にあるとき
は、結線Dにはインバータ625が検知不能な電圧が供
給されるので、インバータ625からは常にH信号が出
力され、トランスファゲート31は常にオンとなる。こ
の状態では入力信号401は容量23と23が加算され
た容量値により電圧降下されるので、インバータ51か
らは入力信号401の反転信号が出力され、インバータ
52からは入力信号401の同相信号が出力される。
【0032】以上の回路動作におけるクランプ回路4に
流れる電流値Iについて、を図7(C)に示した従来例
と比較しつつ説明する。便宜上、入力信号401の電圧
をV401、本実施例における結線Aの電圧をVA、従
来例における結線A7の電圧をVA7、容量22をC
1、同23をC2,従来例における容量7033をC3
と表記する。この場合C3≒C1+C2、C1<C2で
ある。入力信号401の搬送信号周波数をω、虚数記号
をjとして次の関係が成り立つ。 I=jωC1(V401−VA) … 本実施例におけるA区間(1) I=jω(C1+C2)(V401−VA)… 本実施例におけるB区間(2) I=jωC3(V401−VA7) … 従来例におけるA区間 (3) I=jωC3(V401−VA7) … 従来例におけるB区間 (4)
【0033】上記の式(1)と(3)においてVA、V
A7は共にP型トランジスタ41及び7035により電
源電圧にクランプされるので等しく、VA=VA7であ
り、かつC1<C3であるから、式(1)の電流は式
(2)の電流よりも小さい。よって、入力信号の波形4
01がA区間にあるときのクランプ回路の電流は従来例
よりも本実施例の方が小さい。
【0034】(第2実施例)図5は本回路の第2の実施
例としての構成を示す結線図、図6は本実施例の動作を
説明するための各部波形図である。本実施例ではコント
ロール信号発生回路6中のクランプ回路62と選択回路
3のコントロール信号入力端との間に保持回路63とし
てのラッチ回路631を挿入した点が第1実施例と異な
る。ラッチ回路631のクロック端子へは結線Aに現れ
る信号が遅延素子632を介してに入力される。他の構
成は第1実施例と同様である。なお上記の変更に伴い、
ラッチ回路631への入力端及びクロック信号端子への
結線を、それぞれG及びFとする。
【0035】図6において波形601は図4における波
形401と同一のもの、602は結線D、603は結線
G、604は結線F、605は結線E、606は結線
A、607は結線Cに現れる信号の波形を示す。すなわ
ち、波形602は図4における波形402と、波形60
3は同403と同一のものである。
【0036】以上のように構成される本実施例の動作を
以下に説明する。入力信号601は容量611により電
圧降下され、さらにクランプ回路62によりクランプさ
れて、結線Dに波形602として現れる。また、結線A
にも波形602と同相波形である波形606が現れ、結
線Fには波形602が遅延素子により所定時間遅延され
た波形604が現れる。この遅延時間はラッチ回路63
1のセットアップ時間以上とする。ゆえに、入力信号の
波形601がA区間にあるときは、ラッチ回路631の
出力レベルがLに保持されるので結線Eの信号レベルも
Lとなり、トランスファゲート31はオフとなる。この
状態では入力信号601は容量22により減衰される。
【0037】入力信号の波形601がB区間にあるとき
は、結線Dには容量611により減衰された入力信号6
01と同相の信号が伝達されるが、そのハイレベル信号
がインバータ625のスレッシュホールド電圧に達しな
いので、結線Gの電圧レベルは常にHを示す。よって結
線Eの電圧レベルもHとなり、トランスファゲート31
はオンとなる。この状態では入力信号601は容量22
と23が加算された容量値により減衰される。
【0038】以上の結果、本実施例においても第1実施
例と同様に、入力信号601が低電圧のときは大きい容
量で、高電圧のときは小さい容量で減衰が行われ、クラ
ンプ回路の低電流化が実現される。
【0039】
【発明の効果】本発明によれば、アンテナから受信され
る入力信号が低電圧のときは大きい容量で、高電圧のと
きは小さい容量で減衰が行われ、その結果、必要以上に
大きい振幅の信号がクランプ回路へ伝達されないのでク
ランプ回路の動作が事実上回避され、クランプ回路の動
作に伴って生じる電力消費が低減されるので、低消費電
力のクロック入力回路が実現される。
【0040】また、クロック入力回路の消費電力が低減
されるので、通信距離を増大させても、なお充分なエネ
ルギ供給を確保することができる。
【図面の簡単な説明】
【図1】本発明のクロック入力回路の構成を示すブロッ
ク図及び各部波形図である。
【図2】実施形態(イ)及び(ト)の構成を示すブロッ
ク図である。
【図3】第1実施例の構成を示す結線図である。
【図4】第1実施例の動作を説明するための各部信号波
形図である。
【図5】第2実施例の構成を示す結線図である。
【図6】第2実施例の動作を説明するための各部信号波
形図である。
【図7】従来例の構成を示すブロック図である。
【図8】従来例における各部信号波形図である。
【符号の説明】
1、701…受信用アンテナ 2…減衰回路 22,23,611,7033…容量 3…選択回路 31…トランスファゲート 4…クランプ回路 41,42、621、622、7035、7036…P
型、N型トランジスタ 43、623、7034…クランプ回路電源 44、624,7037…クランプ回路GND 5…バッファ回路 51、52、631,7031、7032…インバ−タ 6…コントロール信号発生回路 61…減衰回路 62…クロック回路 63…バッファ回路 64…保持回路 641…ラッチ回路 702…整流回路 703…クロック入力回路 704…検波回路 706…VCO 707…応答信号発生回路 708…搬送波発生回路 709…変調回路 710…送信用アンテナ
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G06F 1/04 - 1/14

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】外部供給源から電磁的手段により供給され
    るエネルギと、データと、該データと共に伝送されるク
    ロック信号とをアンテナから受信して動作する携帯可能
    な情報媒体が備えるクロック入力回路であって、 一端が前記アンテナに接続され該アンテナより受信した
    入力信号を減衰するn個の並列に接続された減衰回路
    と、前記各減衰回路からの減衰出力信号を選択する選択
    回路と、前記入力信号の振幅に応じて前記選択回路をコ
    ントロールする信号を発生するn−1個のコントロール
    信号発生回路と、前記選択回路の出力信号の振幅をクラ
    ンプするクランプ回路と、該クランプ回路の出力信号を
    波形整形して内部回路へクロック信号として供給するバ
    ッファ回路とを備えることを特徴とするクロック入力回
    路。
  2. 【請求項2】前記コントロール信号発生回路を前記減衰
    回路と等価の回路と、該等価回路の出力をクランプする
    クランプ回路とから構成することを特徴とする、請求項
    1記載のクロック入力回路。
  3. 【請求項3】第1番目から第n−1番目までの前記減衰
    回路と、第1番目から第n−1番目までの前記コントロ
    ール信号発生回路が内蔵する前記等価回路とが、それぞ
    れ同じ回路定数を有することを特徴とする、請求項2記
    載のクロック入力回路。
  4. 【請求項4】前記選択回路が、n個の前記減衰回路の出
    力信号のうちの第2番目から第n番目までの出力信号の
    選択と非選択を、それぞれ第1番目から第n−1番目ま
    での前記コントロール信号発生回路の出力により切り替
    えることを特徴とする、請求項1乃至3記載のクロック
    入力回路。
  5. 【請求項5】前記選択回路を第2番目から第n番目まで
    の前記減衰回路の出力端にそれぞれ設けたスイッチング
    素子により構成し、第1番目から第n−1番目までの前
    記コントロール信号をそれぞれオン、オフのコントロー
    ル信号として該選択回路へ入力して前記減衰回路出力信
    号の選択と非選択とを切り替えることを特徴とする、請
    求項1乃至4記載のクロック入力回路。
  6. 【請求項6】前記減衰回路を、一端をアンテナに接続し
    他端を前記選択回路に接続した容量により構成すること
    を特徴とする、請求項1乃至5記載のクロック入力回
    路。
  7. 【請求項7】前記スイッチング素子をP型MOSトラン
    ジスタからなるトランスファーゲートとし、前記コント
    ロール信号の反転信号を該P型MOSトランジスタのゲ
    ートに入力することを特徴とする、請求項5記載のクロ
    ック入力回路。
  8. 【請求項8】前記スイッチング素子をN型MOSトラン
    ジスタからなるトランスファーゲートとし、前記コント
    ロール信号を該N型MOSトランジスタのゲートに入力
    することを特徴とする、請求項5記載のクロック入力回
    路。
  9. 【請求項9】前記スイッチング素子をP型MOSトラン
    ジスタとN型MOSトランジスタのそれぞれのソースと
    ドレインを接続してなるトランスファーゲートとし、前
    記コントロール信号を該N型MOSトランジスタのゲー
    トに、及び前記コントロール信号の反転信号を該P型M
    OSトランジスタのゲートにそれぞれ入力することを特
    徴とする、請求項5記載のクロック入力回路。
  10. 【請求項10】前記選択回路のコントロール信号入力端
    に前記コントロール信号をそれぞれ保持する保持回路を
    設けたことを特徴とする、請求項1乃至9記載のクロッ
    ク入力回路。
  11. 【請求項11】前記バッファ回路が偶数段のインバータ
    からなることを特徴とする、請求項1乃至10記載のク
    ロック入力回路。
JP9147709A 1997-06-05 1997-06-05 クロック入力回路 Expired - Fee Related JP2901574B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP9147709A JP2901574B2 (ja) 1997-06-05 1997-06-05 クロック入力回路
TW087108906A TW368482B (en) 1997-06-05 1998-06-03 Clock input circuit
KR1019980020714A KR100279384B1 (ko) 1997-06-05 1998-06-03 클럭 입력회로
DE69820925T DE69820925T2 (de) 1997-06-05 1998-06-04 Takteingangsschaltung
EP98110165A EP0883078B1 (en) 1997-06-05 1998-06-04 Clock input circuit
CNB98103103XA CN1169292C (zh) 1997-06-05 1998-06-05 时钟输入电路
US09/092,075 US6118320A (en) 1997-06-05 1998-06-05 Clock input circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9147709A JP2901574B2 (ja) 1997-06-05 1997-06-05 クロック入力回路

Publications (2)

Publication Number Publication Date
JPH10333771A JPH10333771A (ja) 1998-12-18
JP2901574B2 true JP2901574B2 (ja) 1999-06-07

Family

ID=15436453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9147709A Expired - Fee Related JP2901574B2 (ja) 1997-06-05 1997-06-05 クロック入力回路

Country Status (7)

Country Link
US (1) US6118320A (ja)
EP (1) EP0883078B1 (ja)
JP (1) JP2901574B2 (ja)
KR (1) KR100279384B1 (ja)
CN (1) CN1169292C (ja)
DE (1) DE69820925T2 (ja)
TW (1) TW368482B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10005911A1 (de) 2000-02-10 2001-08-16 Philips Corp Intellectual Pty Steuereinheit für ein Endgerät eines digitalen schnurlosen Telekommunikationssystems sowie Verfahren für eine solche Steuereinheit
US20020184208A1 (en) * 2001-04-24 2002-12-05 Saul Kato System and method for dynamically generating content on a portable computing device
US7072975B2 (en) * 2001-04-24 2006-07-04 Wideray Corporation Apparatus and method for communicating information to portable computing devices
US6842433B2 (en) 2001-04-24 2005-01-11 Wideray Corporation System and method for communicating information from a computerized distributor to portable computing devices
KR100487947B1 (ko) * 2002-11-22 2005-05-06 삼성전자주식회사 클럭 스퀘어 회로
DE602007009488D1 (de) 2007-04-26 2010-11-11 Em Microelectronic Marin Sa Transponderschaltung mit doppelter Taktableitungseinheit
FR3085566A1 (fr) * 2018-08-31 2020-03-06 Stmicroelectronics (Rousset) Sas Ajustement en frequence d'un dispositif de communication sans contact

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672632A (en) * 1984-02-03 1987-06-09 Motorola, Inc. Optimized communications system and method employing channel synthesis and phase lock detection
US5341423A (en) * 1987-02-06 1994-08-23 General Electric Company Masked data transmission system
US4768178A (en) * 1987-02-24 1988-08-30 Precision Standard Time, Inc. High precision radio signal controlled continuously updated digital clock
US4810949A (en) * 1988-03-28 1989-03-07 Motorola, Inc. Digitally controlled monotonic attenuator
US5321847A (en) * 1991-07-26 1994-06-14 Motorola, Inc. Apparatus and method for detecting intermodulation distortion in a radio frequency receiver
JPH0696300A (ja) * 1992-09-14 1994-04-08 Masuo Ikeuchi 電磁誘導結合による非接触型icカードおよびリーダライタ
JPH06325229A (ja) * 1993-05-10 1994-11-25 Dainippon Printing Co Ltd 携帯可能な情報記録媒体
JPH0981701A (ja) * 1995-09-19 1997-03-28 Toshiba Corp 非接触式情報記録媒体および非接触式情報伝送方法

Also Published As

Publication number Publication date
DE69820925T2 (de) 2004-10-28
EP0883078B1 (en) 2004-01-07
KR19990006669A (ko) 1999-01-25
JPH10333771A (ja) 1998-12-18
TW368482B (en) 1999-09-01
US6118320A (en) 2000-09-12
DE69820925D1 (de) 2004-02-12
CN1207611A (zh) 1999-02-10
EP0883078A3 (en) 2001-11-14
KR100279384B1 (ko) 2001-02-01
CN1169292C (zh) 2004-09-29
EP0883078A2 (en) 1998-12-09

Similar Documents

Publication Publication Date Title
EP0467273A2 (en) Master-slave type flip-flop circuit
US5959492A (en) High speed differential driver circuitry and methods for implementing the same
KR950703229A (ko) 무선 주파수 간섭을 제어하기 위한 확장된 마이크로컴퓨터 시스템(Expanded Microcomputer System for Controlling Radio Frequency Interference)
US20170257092A1 (en) Gate driver circuit for a half bridge or full bridge output driver stage and corresponding method for driving a half bridge or full bridge output driver stage
JP3820559B2 (ja) 半導体装置のモードレジスターセット回路
JP2901574B2 (ja) クロック入力回路
KR930007094A (ko) 멀티모드 입력회로
KR960018901A (ko) 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법
US6247033B1 (en) Random signal generator
US6812761B2 (en) Selectively combining signals to produce desired output signal
KR20040103796A (ko) 2 선식 데이터 통신 방법, 시스템, 제어 장치, 및 데이터기억 장치
US7358770B2 (en) Driver circuit
US6118333A (en) Clock buffer circuit and clock signal buffering method which can suppress current consumption
US6996726B1 (en) Mobile data carrier with data-independent supply current and voltage
CA1307821C (en) Integratable synchronous rectifier
EP0661813A2 (en) Diode coupled CMOS logic design for quasi-static resistive dissipation with multi-output capability
US6639480B2 (en) Crystal oscillator
JP4420518B2 (ja) 高電圧出力インバーター
US7400874B2 (en) Integrated circuit comprising a clock-signal generator, smart card comprising an integrated circuit of this kind and associated method for the generation of clock signals
KR100877524B1 (ko) 전자 장치
US6300801B1 (en) Or gate circuit and state machine using the same
US6717427B2 (en) Circuit arrangement
JPH0341822A (ja) 超高周波ホツトクロツク論理回路
SU930677A1 (ru) Элементы однородной вычислительной структуры
US6806735B2 (en) Buffer for contact circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees