KR950703229A

KR950703229A - 무선 주파수 간섭을 제어하기 위한 확장된 마이크로컴퓨터 시스템(Expanded Microcomputer System for Controlling Radio Frequency Interference)

Info

Publication number: KR950703229A
Application number: KR1019950700810A
Authority: KR
Inventors: 월터 리 데이비스
Original assignee: 존 에이취. 무어; 모토롤라, 인크.
Priority date: 1993-07-01
Filing date: 1994-05-31
Publication date: 1995-08-23
Also published as: PL173961B1; CZ53195A3; CA2142880A1; PL307563A1; TW242722B; JPH08500951A; UA35597C2; WO1995001675A1; NZ269000A; BR9405441A; EP0667062B1; KR0142113B1; US5471663A; EP0667062A1; FI950933A; FI950933A0; RU2123236C1; EP0667062A4; CZ284354B6; AU7243394A

Abstract

무선주파수(RF) 신호를 수신하기 위한 무선 수신기(40)은 RF 신호를 수신하고 복조(demodulating)하기 위한 수신 회로(42)와 수신 회로(42)를 소정시간에 인에이블하고 디스에이블하기 위하여 수신 회로(42)에 접속되어 있는 마이크로컴퓨터를 포함한다. 무선 수신기(40)은 상호 통신하여 RF 신호를 더 처리하기 위하여 마이크로컴퓨터에 접속되어 마이크로컴퓨터에 의하여 제어되는 확장칩(68)을 더 포함한다. 마이크로컴퓨터(44)와 확장 칩(68) 사이의 통신은 수신 회로(42)가 인에이블된 때에는 제1속도로 일어나고, 수신 회로(42)가 디스에이블된 때에는 제1 속도보다 더 빠른 제2 속도로 일어난다.

Description

무선 주파수 간섭을 제어하기 위한 확장된 마이크로컴퓨터 시스템(Expanded Microcomputer System for Controlling Radio Frequency Interference)

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명의 바람직한 실시예에 따라 통신 버스로 확장 칩에 접속되어 있는 마이크로컴퓨터를 포함하고 있는 무선 수신기의 전기적 블록도,

제3도는 본 발명의 바람직한 실시예에 따라 제2도 도시된 무선 수신기에 포함되어 있는 수신 회로의 온타입(on-time)과 제2도 도시된 통신 버스를 통한 통신의 타이밍(timing)을 도시하는 타이밍 도,

제4도는 본 발명의 바람직한 실시예에 따라 제2도 도시된 통신버스와 함께 사용되는 양방향(two-directional), 이중 속도(dual speed) 버스 드라이버 회로의 전기적 회로도,

제5도는 본 발명의 바람직한 실시예에 따라 제4도 도시된 양방향, 이중 속도 버스 드라이버 회로의 다양한 노드(node)들의 상태(states)와 트랜지스터들의 상태로 도시하는 진리표,

제6도는 본 발명의 바람직한 실시예에 따라 제4도 도시된 버스 드라이버 회로에 가해진 데이타 신호와, 버스 제어 신호가 로우(low)일 때 그로부터 발생하는 출력 신호를 도시하는 신호도(signal diaram),

제7도는 본 발명의 바람직한 실시예에 따라 제4도 도시된 버스 드라이버 회로에 가해진 데이타 신호와, 버스 제어 신호가 하이(high)일 때 그로부터 발생하는 출력 신호를 도시하는 신호도,

제8도는 본 발명의 제1 대체(alternate) 실시예에 따른 단방향(one-directional), 이중 속도 버스 드라이버 회로의 전기적 회로도,

제9도는 본 발명의 제1 대체 실시예에 따라 제8도 도시된 버스 드라이버 회로의 다양한 노드들의 상태와 트랜지스터들의 상태를 도시하는 진리표,

제10도는 본 발명의 제2 대체 실시예에 따라 무선 수신기에 포함된 수신회로의 온타임(on-time)과 통신 버스를 통한 통신의 타이밍을 도시하는 타이밍도.

Claims

RF(radio frequency) 신호를 수신하기 위한 무선 수신기에 있어서, RF 신호를 수신하고 복조(demodulating)하기 위한 수신 회로; 소정 시간에 수신 회로를 인에이블 및 디스에이블하기 위하여 상기 수신 회로에 접속되어 있는 마이크로 컴퓨터; 상기 RF 신호를 더 처리하기 위하여 상기 마이크로컴퓨터와 통신하도록 접속되어 제어되는 확장 칩(expansion chip)을 포함하고 상기 마이크로컴퓨터와 상기 확장 칩 사이의 통신은 수신 회로가 인에이블되어 있은 때에는 제1속도로 이루어지고, 수신 회로가 디스에이블되어 있은 때에는 제1속도보다 더 빠른 제2속도로 이루어지는 것을 특징으로 하는 무선 수신기.
제1항에 있어서, 제1속도와 제2속도로 통신을 제공하기 위하여 상기 마이크로컴퓨터와 상기 확장 칩 사이에 접속되어 있는 통신 버스를 더 포함하는 것을 특징으로 하는 무선 수신기.
제2항에 있어서, 상기 마이크로컴퓨터는 수신 회로가 각각 디스에이블 및 인에이블될때 확장 칩으로 전송하기 위한 제1 전압 레벨과 제2 전압 레벨을 가진 데이타 신호를 발생시키고, 제3 전압 레벨과 제4 전압 레벨을 가진 속도 제어 신호를 발생시키기 위한 처리장치(processing unit); 및 상기 데이타 신호를 처리하여 상기 통신 버스로 전송하기 위한 출력 신호를 발생시키도록 상기 처리장치와 상기 통신 버스에 접속되어 있는 버스 인터페이스(bus interface)를 포함하며, 상기 출력 신호는 속도 제어 신호가 제3전압 레벨인 때는 소정의 제1상승 및 하강 시간에 의해 특성화되고, 속도 제어 신호가 제4 전압 레벨인 때는 상기 소정의 제1 상승 및 하강 시간보다 빠른 소정의 제2 상승 및 하강 시간에 의해 특성화되는 것을 특징으로 하는 무선 수신기.
제3항에 있어서, 상기 버스 인터페이스가 이중 속도 버스 드라이버 회로(dual speed bus driver circuit)을 포함하고, 이 이중 속도 버스 드라이버 회로는 데이타 신호를 수신하기 위한 제1 단자; 속도 제어 신호를 수신하기 위한 제2 단자; 통신 버스에 접속되어 이에 출력 신호를 제공하기 위한 제3 단자; 및 속도 제어 신호가 제3 전압 레벨일 때 제1 전류로 통신 버스를 구동하고 속도 제어 신호가 제4 전압 레벨일 때 제1 전류보다 높은 제2 전류로 통신 버스를 구동하며, 제1 단자, 제2 단자, 제3 단자 사이에 접속되어 있는 구동 수단(driving means)을 포함하는 것을 특징으로 하는 무선 수신기.
제4항에 있어서, 상기 구동 수단이 저속 트랜지스터 단계(low speed transistor stage)를 포함하고, 이 저속 트랜지스터 단계는 데이타 신호가 제1 전압 레밸일 때 양의 전압(positive voltage)을 제3 단자에 접속시켜 제3 단자에 제1 전류를 공급하기 위한 제3 트랜지스터; 및 데이타 신호가 제2 전압 레벨일 때 제3 단자를 그라운드(ground)에 접속시키기 위한 제2 트랜지스터를 포함하는 것을 특징으로 하는 무선 수신기.
제5항에 있어서, 상기 구동 수단이 고속 트랜지스터 단계(high speed transistor stage)를 포함하고, 이 고속 트랜지스터 단계는 데이타 신호가 제1 전압 레벨이고 속도 제어 신호가 제4 전압 레벨일 때 양의 전압을 제3 단자에 접속시켜 제3 단자에 제2 전류를 공급하기 위한 제3 트랜지스터; 및 데이타 신호가 제2 전압 레벨이고 속도 제어 신호가 제4 전압 레벨일때 제3 단자를 그라운드에 접속시키기 위한 제4 트랜지스터를 더 포함하는 것을 특징으로 하는 무선 수신기.
제6항에 있어서, 제2 전압 레벨이 제1전압 레벨보다 높고, 제4 전압 레벨이 제2 전압 레벨보다 높은 것을 특징으로 하는 무선 수신기.
제6항에 있어서, 상기 제1 트랜지스터와 상기 제3 트랜지스터는 n-채널 전계 효과 트랜지스터(field effect transistor)이고, 상기 제2 트랜지스터와 상기 제4 트랜지스터는 p-채널 전계 효과 트랜지스터인 것을 특징으로 하는 무선 수신기.
제6항에 있어서, 상기 구동 수단은, 데이타 신호를 반전(invert)하기 위하여 입력이 제1 단자에 접속되어 있는 인버터(inverter); 제1 입력과 제2 입력이 제2 단자와 인버터의 출력에 접속되어 있고, 출력이 제3 트랜지스터의 게이트 전극(gate electrode)에 접속되어 있는 NAND 게이트; 및 제1 입력과 제2 입력이 제1 단자와 제2 단자에 접속되어 있고, 출력이 제4 트랜지스터의 게이트 전극에 접속되어 있는 AND 게이트를 더 포함하고, 상기 제1 단자는 제1 및 제2 트랜지스터의 게이트 전극에 접속되어 있고, 제1 및 제3 트랜지스터의 소스 전극(source electrodes)은 양이 전압에 접속되어 있으며, 제2 및 제4 트랜지스터의 소스 전극은 그라운드(ground)에 접속되어 있고, 제1, 제2, 제3, 및 제4 트랜지스터의 드레인 전극(drain electrodes)은 제3 단자에 접속되어 있는 것을 특징으로 하는 무선 수신기.
제6항에 있어서, 상기 처리 장치가 제5 전압 레벨과 제6 전압 레벨을 갖는 인에이블 신호를 더 발생시키고, 상기 이중 속도 버스 드라이버 회로가 인에이블 신호를 수신하기 위한 제4 단자를 더 포함하며, 상기 구동 수단은 인에이블 신호가 제5 전압 레벨이고 속도 제어 신호가 제3 전압 레벨일 때 디스에이블되고, 상기 제6 전압 레벨이 상기 제5 전압 레벨보다 높고, 상기 제4 전압 레벨이 상기 제3 전압 레벨보다 높은 것을 특징으로 하는 무선 수신기.
제10항에 이어서, 상기 구동 수단은 데이타 신호를 반전하기 위하여 입력이 제1 단자에 접속되어 있는 제1 인버터(inverter)와 제2 인버터; 제1 입력과 제2 입력이 제2 단자와 제1 인버터의 출력에 접속되어 있고, 출력이 제1 트랜지스터의 게이트 전극에 접속되어 있는 제1NAND 게이트; 제1 입력과 제2 입력이 제4 단자와 제2 인버터의 출력에 접속되어 있고, 출력이 제3 트랜지스터의 게이트 전극에 접속되어 있는 제2 NAND 게이트; 제1 입력과 제2 입력이 제1 단자와 제2 단자에 접속되어 있고, 출력이 제2 트랜지스터의 게이트 전극에 접속되어 있는 제1 NAND 게이트; 제1 입력과 제2 입력이 제1 단자와 제4 단자에 접속되어 있고, 출력이 제4 트랜지스터의 게이트 전극에 접속되어 있는 제2 AND 게이트를 포함하고, 제1 및 제3 트랜지스터의 소스 전극(source electrodes)은 양의 전압에 접속되어 있고, 제2 및 제4 트랜지스터의 소스 전극은 그라운드(ground)에 접속되어 있으며, 제1, 제2, 제3, 제4 트랜지스터의 드레인 전극(drain electrodes)은 제3 단자에 접속되어 있는 것을 특징으로 하는 무선 수신기.
통신 버스를 구동하기 위한 이중 속도 버스 드라이버 회로(dual speed bus driver circuit)에 있어서, 제1 전압 레벨과 제2 전압 레벨을 갖는 데이타 시호를 수신하기 위한 제1 단자; 제3 전압 레벨과 제4 전압 레벨을 갖는 속도 제어 신호를 수신하기 위한 제2 단자; 통신 버스에 접속되어 이에 출력 신호를 제공하기 위한 제3 단자; 및 속도 제어 신호가 제3 전압 레벨일 때 제1 전류로 통신 버스를 구동하고, 속도 제어 신호가 제4 전압 레벨일 때 제1 전류보다 높은 제2 전류로 통신버스를 구동하기 위한, 제1, 제2, 제3 단자 사이에 접속되어 있는 구동 수단을 포함하는 것을 특징으로 하는 이중 속도 버스 드라이버 회로.
제12항에 있어서, 상기 구동 수단이 저속 트랜지스터 단계(low speed transistor stage)를 포함하고, 이 저속 트랜지스터 단계는 데이타 신호가 제1 전압 레벨일 때 양의 전압을 제3 단자에 접속시켜 제1 전류를 제3 단자에 공급하기 위한 제1 트랜지스터; 및 데이타 신호가 제2 전압 레벨일 때 제3단자를 그라운드에 접속시키기 위한 제2 트랜지스터를 포함하는 것을 특징으로 하는 이중 속도 버스 드라이버 회로.
제13항에 있어서, 상기 구동 수단이 고속 트랜지스터 단계(high speed transistor stage)를 포함하고, 이 고속 트랜지스터 단계는 데이타 신호가 제1 전압 레벨이고 속도 제어 신호가 제4 전압 레벨일 때 양의 전압을 제3 단자에 접속시켜 제3 단자에 제2 전류를 공급하기 위한 제3 트랜지스터; 및 데이타 신호가 제2 전압 레벨이고 속도 제어 신호가 제4 전압 레벨일 때 제3 단자를 그라운드에 접속시키기 위한 제4 트랜지스터를 포함하는 것을 특징으로 하는 이중 속도 버스 드라이버 회로.
제14항에 있어서, 제2 전압 레벨이 제1 전압 레벨보다 높고, 제4 전압 레벨이 제3 전압 레벨보다 높은 것을 특징으로 하는 이중 속도 버스 드라이버 회로.
제14항에 있어서, 제1, 제3 트랜지스터는 n-채널 전계 효과 트랜지스터(field effect transistor)이고, 제2, 제4 트랜지스터는 p-채널 전계 효과 트랜지스터인 것을 특징으로 하는 이중 속도 버스 드라이버 회로.
제14항에 있어서, 상기 구동 수단이 데이타 신호를 반전(invert)시키기 위하여 입력이 제1 단자에 접속되어 있는 인버터; 제1 입력과 제2 입력이 제2 단자와 인버터의 출력에 접속되어 있고, 출력이 제3 트랜지스터의 게이트 전극에 접속되어 있는 NAND 게이트; 및 제1 입력과 제2 입력이 제1 단자와 제2 단자에 접속되어 있고, 출력이 제4 트랜지스터의 게이트 전극에 접속되어 있는 AND 게이트를 포함하고, 제1 단자는 제1, 제2 트랜지스터의 게이트 전극에 접속되어 있고, 제1, 제3 트랜지스터의 소스 전극은 양의 전압에 접속되어 있으며, 제2, 제4 트랜지스터의 소스 전극은 그라운드에 접속되어 있고, 그리고 제1, 제2, 제3 및 제4 트랜지스터의 드레인 전극은 제3 단자에 접속되어 있는 것을 특징으로 하는 이중 속도 버스 드라이버 회로.
제14항에 있어서, 제5 전압 레벨과 제6 전압 레벨을 가진 인에이블 신호를 수신하기 위한 제4 단자를 더 포함하고, 인에이블 신호가 제5 전압 레벨이고 속도 제어 신호가 제3 전압 레벨일 때 상기 구동 수단이 디스에이블되며, 제6 전압 레벨이 제5 전압 레벨보다 높고 제4 전압 레벨이 제3 전압 레벨보다 높은 것을 특징으로 하는 이중 속도 버스 드라이버 회로.
제18항에 있어서, 상기 구동 수단이 데이타 신호를 반전시키기 위하여 입력이 제1단자에 접속되어 있는 제1 인버터와 제2 인버터; 제1 입력과 제2 입력이 제2 단자와 제1 인버터의 출력에 접속되어 있고, 출력이 제1 트랜지스터의 게이트 전극에 접속되어 있는 제1NAND 게이트; 제1 입력과 제2 입력이 제4 단자와 제2 인버터의 출력에 접속되어 있고, 출력이 제3 트랜지스터의 게이트 전극에 접속되어 있는 제2 NAND 게이트; 제1 입력과 제2 입력이 제1 단자와 제2 단자에 접속되어 있고, 출력이 제2 트랜지스터의 게이트 전극에 접속되어 있는 제1 NAND 게이트 및 제1 입력과 제2 입력이 제1 단자와 제4 단자에 접속되어 있고, 출력이 제4 트랜지스터의 게이트 전극에 접속되어 있는 제2 AND 게이트를 포함하고, 제1, 제3 트랜지스터의 소스 전극이 양의 전압에 접속되어 있고, 제2, 제4 트랜지스터의 소스 전극은 그라운드에 접속되어 있으며, 제1, 제2, 제3 및 제4 트랜지스터의 드레인 전극이 제3 단자에 접속되어 있는 것을 특징으로 하는 이중 속도 버스 드라이버 회로.
RF 신호를 수신하기 위한 무선 수신기에 있어서, RF 신호를 수신하고 복조(demodulating)하기 위한 수신 회로; 소정 시간에 수신 회로를 인에이블 및 디스에이블하기 위하여 수신 회로에 접속되어 있는 마이크로컴퓨터; 및 상기 RF 신호를 더 처리하기 위하여 상기 마이크로컴퓨터와 통신하도록 접속되어 제어되는 확장 칩(expansion chip)을 포함하고, 상기 마이클컴퓨터와 상기 확장 칩 사이의 통신은 수신 회로가 인에이블되어 있는 때에는 금지되고, 수신 회로가 디스에이블되어 있는 때에는 인에이블되는 것을 특징으로 하는 무선 수신기.
제20항에 있어서, 수신 회로가 디스에이블되어 있을 때 통신을 제공하기 위하여 상기 마이크로컴퓨터와 상기 확장 칩 사이에 접속되어 있는 통신 버스를 더 포함하는 것을 특징으로 하는 무선 수신기.
수신 회로에 의하여 수신된 RF신호를 처리하기 위하여 상호 통신하여 통신 버스론 확장 칩에 접속되어 있는 마이크로컴퓨터를 포함하는 확장된 마이크로 컴퓨터 시스템에서의 RF 간섭(interference)을 제어하기 위한 방법에 있어서, (a) 수신 회로가 RF 신호를 수신할 수 있도록 소정의 제1 시간에 수신 회로를 인에이블하는 단계; (b) 수신 회로가 인에이블되어 있을 때 제1 속도로 확장 칩과 통신하는 단계; (c) 수신 회로가 RF 신호를 수신할 수 없도록 소정의 제2 시간에 수신 회로를 디스에이블 시키는 단계; 및 (d) 수신 회로가 디스에이블되어 있을 때, 제1 속도보다 더 빠른 제2 속도로 확장 칩과 통신하는 단계를 포함하는 것을 특징으로 하는 방법.
제22항에 있어서, 상기 (b) 단계가 (e) 통신 버스를 통한 전송을 위하여 제1데이타 전송률로 제1 데이타 신호를 발생시키는 단계; 및 (f) 제1 데이타 신호가 소정의 제1 상승 및 하강 시간에 의하여 특성화되도록 제1 전류로 통신 버스를 구동하는 단계를 포함하는 것을 특징으로 하는 방법.
제23항에 있어서 상기 (d) 단계가 (g) 통신 버스를 통한 전송을 위하여 제1데이타 전송률보다 더 빠른 제2데이타 전송률로 제2데이타 신호를 발생시키는 단계; 및 (h) 제2 데이타 신호가 소정의 제2 상승 및 하강시간에 의하여 특징화되도록 제2 전류로 통신 버스를 구동하는 단계를 포함하고, 상기 제2 전류가 상기 제1 전류보다 높고 상기 소정의 제2 상승 및 하강 시간이 제1 소정 상승 및 하강 시간보다 더 빠른 것을 특징으로 하는 방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.