PL173961B1

PL173961B1 - Odbiornik radiowy z obwodem do sterowania zakłóceniami częstotliwości radiowej

Info

Publication number: PL173961B1
Application number: PL94307563A
Authority: PL
Inventors: Walter L. Davis
Original assignee: Motorola Inc
Priority date: 1993-07-01
Filing date: 1994-05-31
Publication date: 1998-05-29
Also published as: CA2142880A1; AU7243394A; NZ269000A; ES2165394T3; EP0667062B1; KR0142113B1; WO1995001675A1; US5471663A; DE69428514D1; EP0667062A4; ATE206570T1; KR950703229A; FI950933A; CZ53195A3; CZ284354B6; UA35597C2; RU2123236C1; BR9405441A; EP0667062A1; PL307563A1

Abstract

1. Odbiornik radiowy z obwodem do ste- rowania zaklóceniami czestotliwosci radio- wej, którego uklad odbiorczy z wejsciem sygnalu RF swoim wyjsciem sygnalu zde- modulowanego jest sprzezony z wejsciem sygnalu zdemodulowanego mikrokompute- ra, którego wejscie/wyjscie sygnalu danych jest sprzezone z mikroukladem rozszerzaja- cym, znamienny tym, ze wejscie sygnalu zezwalajacego ukladu odbiorczego (42) jest sp rzezo n e z w y jsc ie m sy g n a lu ze- zwalajacego mikrokomputera (44), którego wyjscie sygnalu sterowania predkoscia jest sprzezone z wejsciem sygnalu sterowania predkoscia mikroukladu rozszerzajace- go (68). FIG. 2 PL PL PL PL PL PL PL

Description

Przedmiotem wynalazku jest odbiornik radiowy z obwodem do sterowania zakłóceniami częstotliwości radiowej.

Mikrokomputery są szeroko używane w odbiornikach systemów przywołania, i w wielu innych urządzeniach telekomunikacyjnych częstotliwości radiowej RF. W ostatnich latach odbiorniki przywoławcze zaczęły spełniać coraz więcej funkcji, takich jak wyświetlanie alfanumeryczne czy wskazywanie czasu rzeczywistego. Dlatego zostały one wyposażone w skomplikowane obwody umożliwiające te dodatkowe operacje. Równocześnie jednak odbiorniki przywoławcze zostały zminiaturyzowane. Dlatego też te dodatkowe obwody, czasami bardzo skomplikowane, są zintegrowane i zawarte w mikrokomputerach. W efekcie mikrokomputery te są większe, mniej wydajne i nie mogą być realizowane w sposób tani.

Jednym podejściem do rozwiązania tego problemu jest zastosowanie rozszerzonego systemu mikrokomputerowego, w którym obwody zawierające procesor, pamięć o dostępie swobodnym RAM, pamięć stałą ROM, elementy programowalne, itd. są realizowane w więcej niż jednym mikroukładzie. Przykładowo pierwszy mikroukład, np. mikrokomputer główny, może zawierać centralny procesor, pamięć oraz różne inne elementy przetwarzania, natomiast drugi mikroukład, np. mikrokomputer podległy lub innego typu mikroukład rozszerzający, może zawierać dodatkowe elementy przetwarzające, takie jak rozszerzona pamięć ROM. Te dwa mikroukłady są ze sobą połączone poprzez szynę zbiorczą łączności, która umożliwia łączność dwukierunkową pomiędzy nimi. Rozwiązanie takie często jednak nie jest możliwe do zrealizowania w urządzeniach telekomunikacyjnych pracujących na częstotliwości radiowej RF, takich jak odbiorniki przywoławcze, ponieważ szyna zbiorcza łączności często wytwarza silne zakłócenia częstotliwości radiowej, które zakłócają pracę odbiornika. Zakłócenia te często są tak poważne, że informacje nadawane do odbiornika przywoławczego mogą być błędnie odbierane lub całkowicie tracone.

Potrzebne jest zatem urządzenie do sterowania zakłóceń częstotliwości RF w rozszerzonym systemie mikrokomputerowym posiadającym jeden lub więcej mikroukładów dołączonych wewnętrznie do mikrokomputera poprzez szynę zbiorczą łączności.

Znane są różne urządzenia redukujące zakłócenia częstotliwości radiowej w odbiornikach przywoławczych.

W opisie patentowym US 4606076 ujawniono układ odbiornika telekomunikacyjnego do odbioru zakodowanych sygnałów mający co najmniej jeden uprzednio określony sygnał częstotliwości pośredniej. Układ zawiera obwód konwertera napięcia, który umożliwia wytwarzanie napięcia większego niż napięcie zasilające. Obwód konwertera napięcia pracuje na częstotliwości większej niż częstotliwość sygnału częstotliwości pośredniej i wykorzystuje obwód dostrajania częstotliwości do sterowania częstotliwości pracy obwodu konwertera napięcia, co zapobiega zakłóceniom częstotliwości pośredniej.

Z opisu US 4612466 znany jest sterownik z wyjściem o dużej szybkości posiadający zmienną charakterystykę przenoszenia sygnału. Sterownik wyjściowy ma pierwszy stan pracy, który pozwala układowi wyjściowemu na szybką odpowiedź, gdy na wejściu pojawia się zmiana ze stanu niskiego na wysoki, i drugi stan pracy, który pozwala układowi wyjściowemu na szybką odpowiedź, kiedy na wejściu pojawia się zmiana ze stanu wysokiego na niski.

W opisie patentowym US 4879758 został ujawniony telekomunikacyjny system odbiorczy z dekoderem pracującym na regulowanych częstotliwościach. System ten określa wcześniej częstotliwość zegara, której ma używać jednostka przetwarzająca informację, co minimalizuje zakłócenia w odbiorniku dla różnych częstotliwości nośnych. Następnie system określa częstotli4

173 961 wość nośną sygnału z listy częstotliwości zegara określonych dla zminimalizowania zakłóceń przy danej częstotliwości nośnej.

Z opisu patentowego US 5086501 znany jest system komputerowy pracujący przy różnych szybkościach magistrali i mający odpowiednie minimalne napięcie pracy dla każdej z różnych szybkości magistrali. System komputerowy zawiera zespół wytwarzający napięcie pracy dla systemu tak, żeby nie było ono mniejsze niż minimalne napięcie pracy dla danej szybkości magistrali.

W opisie patentowym EP 0511511 został ujawniony nadbiornik radiowy sterowany mikroprocesorem, w którym mikroprocesor ma pamięć mikroukładową wewnętrzną i zewnętrzną. Procedury programowe są zapisane albo w pamięci wewnętrznej albo w zewnętrznej w ten sposób, że procedury programowe odpowiadające funkcjom, na które w wysokim stopniu oddzialywują generowane zakłócenia są przechowywane w pamięci wewnętrznej, a procedury programowe odpowiadające funkcjom, na które generowane zakłócenia oddziaływują w mniejszym stopniu są przechowywane w pamięci zewnętrznej.

Odbiornik radiowy z obwodem do sterowania zakłóceniami częstotliwości radiowej, którego układ odbiorczy z wejściem sygnału RF swoim wyjściem sygnału zdemodulowanego jest sprzężony z wejściem sygnału zdemodulowanego mikrokomputera, którego wejście/wyjście sygnału danych jest sprzężone z mikroukładem rozszerzającym, według wynalazku charakteryzuje się tym, że wejście sygnału zezwalającego układu odbiorczego jest sprzężone z wyjściem sygnału zezwalającego mikrokomputera, którego wyjście sygnału sterowania prędkością sprzężone jest z wejściem sygnału sterowania prędkością mikroukładu rozszerzającego.

Korzystnie mikrokomputer jest sprzężony z mikroukładem rozszerzającym poprzez szynę zbiorczą łączności, a sprzężony z układem odbiorczym centralny procesor mikrokomputera jest sprzężony z szyną zbiorczą łączności poprzez interfejs szyny.

Korzystnie interfejs szyny zawiera dwuprędkościowy obwód sterownika szyny, którego pierwszy zaciskjest sprzężony z wejściem/wyjściem sygnału danych, trzeci zaciskjest sprzężony z wyjściem sygnału sterowani aprędkością mikrokomputera, szósty zacisk jest sprzężony z szyną zbiorczą łączności, zaś pomiędzy pierwszy, trzeci i szósty zacisk włączony jest element sterujący.

Korzystnie element sterujący zawiera obwód małej prędkości sterowania złożony z pary tranzystorów, z których drugi jest włączony między dodatni biegun napięcia a szósty zacisk obwodu sterownika szyny, zaś trzeci tranzystor jest włączony między szósty zacisk obwodu sterownika szyny a masę.

Korzystnie element sterujący zawiera także obwód dużej prędkości sterowania złożony z pary tranzystorów, z których pierwszy tranzystor włączony jest między dodatni biegun napięcia a szósty zacisk obwodu sterownika szyny, zaś czwarty tranzystor jest włączony między szósty zacisk obwodu sterownika szyny a masę.

Korzystnie pierwszy i drugi tranzystor są tranzystorami polowymi z kanałem typu n, a trzeci i czwarty tranzystor są tranzystorami polowymi z kanałem typu p.

Korzystnie element sterujący zawiera pierwszy i drugi inwerter z wejściami dołączonymi do pierwszego zacisku obwodu sterownika szyny, a wyjściami dołączonymi do pierwszych wejść bramek dysjunkcji NAND odpowiednio pierwszej i drugiej. Drugie wejścia bramek dysjunkcji NAND są dołączone odpowiednio do trzeciego i drugiego zacisku obwodu sterownika szyny, zaś ich wyjścia są dołączone do bramek odpowiednio pierwszego i drugiego tranzystora. Do bramek czwartego i trzeciego tranzystora dołączone są wyjścia bramek koniunkcji AND odpowiednio drugiej i pierwszej, których wejścia pierwsze są dołączone do pierwszego zacisku obwodu sterownika szyny, a wejścia drugie odpowiednio do trzeciego i drugiego zacisku obwodu sterownika szyny. Źródła drugiego i pierwszego tranzystora są połączone z biegunem dodatnim napięcia, źródła trzeciego i czwartego tranzystora są połączone z masą, a dreny wszystkich czterech tranzystorów są połączone z szóstym zaciskiem obwodu sterownika szyny.

Korzystnie drugi zacisk dwuprędk ościowego obwodu sterownika szyny jest dołączony do wyjścia sygnału zezwalającego mikrokomputera.

Przedmiot wynalazku w przykładzie realizacji jest odtworzony na rysunku, na którym fig. 1 przedstawia konwencjonalny rozszerzony system mikrokomputerowy, w którym mikrokomputer jest sprzężony z mikroukładem rozszerzającym poprzez szynę łączności, fig. 2 - schemat

173 961 blokowy odbiornika radiowego posiadającego mikrokomputer sprzężony z mikroukładem rozszerzającym poprzez szynę łączności, według wynalazku, fig. 3 - diagram czasowy przedstawiający czas włączenia układu odbiorczego zawartego w odbiorniku radiowym z fig. 2 i synchronizację łączności poprzez szynę łączności z fig. 2, fig. 4 - schemat ideowy dwukierunkowego dwuprędkościowego obwodu sterownika szyny łączności z fig. 2, fig. 5 - tablicę stanów logicznych różnych punktów węzłowych i stanów tranzystorów dwukierunkowego dwuprędkościowego obwodu sterownika szyny z fig. 4, fig. 6 - przebieg sygnału danych podawany na obwód sterownika szyny z fig. 4 i sygnał wyjściowy uzyskiwany z niego, kiedy sygnał sterowania szyny jest niski, fig. 7 - przebieg sygnału danych podawany na obwód sterownika szyny z fig. 4 i sygnał wyjściowy otrzymywany z niego, kiedy sygnał sterowania szyny jest wysoki, fig. 8 - schemat ideowy jednokierunkowego dwuprędkościowego obwodu sterownika szyny według alternatywnego przykładu realizacji wynalazku, fig. 9 - tablicę logiczną stanów różnych punktów węzłowych i tranzystorów obwodu sterownika szyny z fig. 8 według alternatywnego przykładu realizacji wynalazku, zaś fig. 10 przedstawia diagram czasowy włączenia układu odbiorczego zawartego w odbiorniku radiowym i synchronizację łączności poprzez szynę łączności, według alternatywnego przykładu realizacji wynalazku.

Figura 1 jest ilustracją konwencjonalnego rozszerzonego systemu mikrokomputerowego zawartego w odbiorniku radiowym lub innym urządzeniu telekomunikacyjnym częstotliwości radiowej RF. Mikrokomputer 10 zawiera centralny procesor 12 do sterowania pracą odbiornika radiowego oraz inne konwencjonalne elementy, takie jak elementy synchronizujące 14, pamięć o dostępie swobodnym RAM 16, pamięć stałą ROM 18 i port wejścia-wyjścia 20 do dostarczania i odbierania sygnałów z obwodu peryferyjnego, np. odbiornika.

W ostatnich latach odbiorniki radiowe konstruowane były tak, aby spełniały wiele funkcji, takich jak podawanie czasu rzeczywistego, wyświetlacze alfanumeryczne, ciche (sensorowe) wysyłanie alarmów. Funkcje te wymagają zastosowania dodatkowych obwodów przetwarzania co często przekracza liczbę obwodów, które można ekonomicznie dodać do mikrokomputera w jednym mikroukładzie. W rezultacie mikroukład rozszerzający 22, który może być przykładowo mikrokomputerem podległym, został sprzężony z mikrokomputerem 10 poprzez szynę łączności 23, dzięki czemu powstał rozszerzony system mikrokomputerowy. Mikroukład rozszerzający 22 zawiera dodatkowe elementy układu, takie jak obwody logiczne 24, dodatkowa pamięć RAM 26, dodatkowa pamięć ROM 28 i elektrycznie programowalna pamięć stała EEPROM 30. Interfejs szyny 32 znajdujący się w mikrokomputerze 10 i interfejs szyny 34 znajdujący się w rozszerzającym mikroukładzie 22, steruje szynę łączności 23 za pomocą danych, które mają być nim transmitowane. W ten sposób mikrokomputer 10 może łatwo uzyskać dostęp do informacji zapisanych w mikroukładzie rozszerzającym 22.

Konwencjonalny rozszerzony system mikrokomputerowy, który zapewnia łączność pomiędzy wieloma mikroukładami, korzystnie ogranicza wymiary, a przez to zwiększa sprawność mikrokomputera 10 sterującego odbiornikiem radiowym. Jednakże wadą stosowania rozszerzonego systemu mikrokomputerowego jest to, że transmisja po szynie 23 może interferować w zakresie częstotliwości radiowej z działaniem odbiornika radiowego. Ponieważ łączność pomiędzy mikroukładami zwykle odbywa się z dużą prędkością danych, czasy narastania i opadania danych są stosunkowo szybkie i na skutek tego generowany jest szum, który może zmniejszyć czułość odbiornika ladiowego. Jeżeli zakłócenia są wystarczająco intensywne, praca odbiornika radiowego może ulec pogorszeniu w takim stopniu, że informacje mogą być błędnie odbierane lub nawet tracone.

Figura 2 jest schematem blokowym odbiornika radiowego 40, według przykładu wykonania wynalazku. Dla celów opisu przyjęto, że zastosowany jest jeden ze znanych protokółów transmisji przywoławczej, taki jak Golay Sequential Code (GSC) lub Post Office Code Standardization Advisory Group (POCSAG), do przesyłania informacji do odbiornika radiowego 40. Kiedy protokół transmisji sygnałów, np. protokół POCSAG, jest użyty do zakodowania komunikatu selektywnego wywołania w sygnał częstotliwości radiowej, komunikat ten jest kodowany wraz z adresem identyfikującym odbiornik radiowy 40, do którego komunikat ten jest skierowany, i do którego następnie jest nadawany sygnał częstotliwości radiowej. Nadany sygnał częstotliwości radiowej jest przechowywany przez antenę 41, która przekazuje sygnał częstot6

173 961 liwości radiowej do układu odbiorczego 42. Układ odbiorczy 42 przetwarza sygnał częstotliwości radiowej w strumień danych cyfrowych, które są podawane, poprzez port wejścia/wyjścia 43, do mikrokomputera 44 w celu sterowania działaniem odbiornika radiowego 40, w sposób znany fachowcom z tej dziedziny.

Mikrokomputer 44 zawiera oscylator 46, który generuje sygnały synchronizujące wykorzystywane w pracy mikrokomputera 44. Kwarc 48 jest sprzężony z wejściami oscylatora 46, aby zapewnić sygnał odniesienia dla ustalenia synchronizacji mikrokomputera. Zegar/licznik 50 sprzęga się z oscylatorem 46 i realizuje programowalne funkcje synchronizacji, które są wykorzystywane do sterowania odbiornika radiowego 40. Pamięć RAM 52 przechowuje zmienne otrzymywane podczas przetwarzania odtwarzanego sygnału, a pamięć ROM 54 przechowuje przynajmniej część podprogramów wykonywanych przez mikrokomputer 44. Oscylator 46, zegar/licznik 50, pamięć RAM 52 i pamięć ROM 54 sprzęgają się poprzez wewnętrzną szynę 56 z centralnym procesorem 58, który realizuje podprogramy przechowywane w pamięci rOm 54, by sterować działaniem mikrokomputera 44.

Odtworzony adres i informacja komunikatu jest sprzęgana z wyjścia układu odbiorczego 42, jak opisano powyżej, z mikrokomputerem 44. Informacja adresowa jest przetwarzana przez centralny procesor 58 i kiedy odtworzony adres jest taki sam jak adres przechowywany w pamięci kodu 60 sprzężonej, poprzez port wejścia/wyjścia43, z mikrokomputerem 44, informacja komunikatu zostaje zapisana w pamięci RAM 52. Następnie generowany jest alarm i wyświetlana jest informacja komunikatu, jak to zostanie wyjaśnione szczegółowo poniżej.

Odbiornik radiowy 40, np. przenośny pager, jest zasilany przez baterię 62. Przetwornik napięcia 64 podwyższa napięcia generowane przez baterię 62 do wyższego poziomu VDB, takiego jaki jest potrzebny do działania mikrokomputera 44. Odbiornik radiowy 40, według wynalazku, wykorzystuje znaną technikę oszczędzania baterii w celu zmniejszenia poboru prądu z baterii 62, przez co przedłuża jej żywotność. Proces oszczędzania baterii jest sterowany przez centralny procesor 58 sygnałami oszczędzania baterii, które są kierowane poprzez szynę wewnętrzną 56 do portu wejścia/wyjścia 43 sprzężonego z wyłącznikiem zasilania 66. Energia jest okresowo dostarczana do układu odbiorczego 42 przez wyłącznik zasilania 66, co umożliwia działanie układu odbiorczego 42 w uprzednio określonych odcinkach czasu, w których komunikaty selektywnego wywołania są nadawane do odbiornika radiowego 40. W innych uprzednio określonych odcinkach czasu, w których komunikaty zwykle nie są nadawane do odbiornika radiowego 40, układ odbiorczy 42 jest odłączony od baterii 62 przez wyłącznik zasilania 66.

. Jak opisano powyżej, pożądane jest ograniczenie ilości i stopnia skomplikowania obwodów zawartych w mikrokomputerze 44. Z tego powodu odbiornik radiowy 40 zawiera ponadto mikroukład rozszerzający 68, np. obwód podporządkowany lub peryferyjny, w celu pomieszczenia dodatkowych układów, które umożliwiają dodatkowe funkcje przywoływania. Przykładowo rozszerzający mikroukład 68 zawierapamięć ROM 70 do rozszerzenia pojemności pamięci odbiornika radiowego 40 i sterownik 72 specjalnie przeznaczony do odtwarzania informacji z odbiornika i generowania sygnału danych nadawanych do mikrokomputera 44. Sygnał danych jest podawany na interfejs szyny 74, który jest sprzężony z interfejsem szyny 76 wewnątrz mikrokomputera 44 poprzez zewnętrzną szynę zbiorczą łączności 78. Mikroukład rozszerzający 68 zawiera także pamięć RAM 80, która tymczasowo przechowuje dane dostarczone przez mikrokomputer 44. Dane dostarczone przez mikrokomputer 44 mogą przykładowo zawierać sygnał alarmu, w odpowiedzi na który generator alarmu 82 poleca sterownikowi nadajnika 84 uruchomienie przetwornika akustycznego 86, powiadamiającego użytkownika odbiornika radiowego 40 o odebraniu komunikatu wywołania selektywnego. Mikrokomputer 44 przekazuje następnie, poprzez szynę zbiorczą łączności 78, do mikroukładu rozszerzającego 68 komunikat selektywnego wywołania. Jest on przekazywany do sterownika wyświetlacza 88 w celu uruchomienia wyświetlacza 90, np. ciekłokrystalicznego LCD, i komunikat selektywnego wywołania zostaje przedstawiony wizualnie. W ten sposób mikrokomputer 44, mikroukład rozszerzający 68 i szyna zbiorcza łączności 78 sprzężone ze sobą tworzą rozszerzony system mikrokomputerowy do przetwarzania odbieranych komunikatów.

Inaczej niż konwencjonalne systemy z wieloma mikroukładami rozszerzony system mikrokomputerowy, według wynalazku, działa w taki sposób, że interferencja z układem

173 961 odbiorczym 42 jest sterowana i minimalizowana zarówno przez sterowanie częstotliwości zegara jak i czasów narastania i opadania szyny zbiorczej łączności 78. Jak wspomniano powyżej, działanie konwencjonalnych urządzeń radiowych często ulega pogorszeniu na skutek szumu wytwarzanego podczas łączności pomiędzy dwoma lub więcej mikroukładami lub mikrokomputerami. W odbiorniku, według wynalazku, ten typ szumu jest zredukowany, ponieważ łączność poprzez szynę zbiorczą łączności 78 jest ograniczona, kiedy układ odbiorczy 42 jest włączony, co lepiej można zrozumieć na podstawie fig. 3.

Figura 3 jest diagramem czasowym przedstawiającym działanie układu odbiorczego 42 i synchronizację łączności poprzez szynę łączności, według wynalazku. Jak pokazano, układ odbiorczy 42 jest włączany, w sposób opisany powyżej, w uprzednio określonym czasie tt, po czym komunikaty przeznaczone do odbierania są odbierane przez odbiornik radiowy 40. Po pewnym czasie t2 układ odbiorczy 42 jest wyłączany, aby oszczędzać baterie, przez co zmniejsza się pobór prądu z baterii 62 (fig. 2). Według korzystnego przykładu realizacji przedmiotowego wynalazku łączność pomiędzy mikrokomputerem 44 a mikroukładem rozszerzającym 68 poprzez szynę zbiorczą łączności 78 odbywa się z niską prędkością danych w czasie włączenia układu odbiorczego 42. W tym czasie czasy narastania i opadania sygnałów danych transmitowanych poprzez szynę łączności 78 są zwiększone, to znaczy prędkość danych jest zmniejszona, tak że generowane jest minimum zakłóceń częstotliwości radiowej. Wiadomo, że amplitudy sygnałów harmonicznych wysokiej częstotliwości generowanych przez przebieg cyfrowy są odwrotnie proporcjonalne do czasów narastania i opadania sygnału. Tak więc przez zwiększenie czasów narastania i opadania sygnału zwiększa się do maksimum skuteczność układu odbiorczego 42 dla częstotliwości radiowej, a informacja nie jest tracona na skutek zmniejszenia czułości układu odbiorczego 42. Po wyłączeniu układu odbiorczego 42 w czasie h łączność, poprzez szynę zbiorczą łączności 78, odbywa się w przedziale czasu określonym przez t2 i t3 z dużą prędkością danych, kiedy czasy narastania i czasy opadania sygnału danych są znacząco zmniejszone, to znaczy prędkość danych jest znacząco zwiększona. Chociaż wolniejsze czasy narastania i opadania mogą generować silne zakłócenia częstotliwości radiowej, nie mają one jednak wpływu na działanie odbiornika radiowego 40, ponieważ układ odbiorczy 42 jest wyłączony.

Nawiązując do fig. 2, prędkość danych jest wybierana przez centralny sterownik 58, który generuje odpowiedni sygnał sterowania prędkością zależnie od tego, czy układ odbiorczy 42 jest włączony, czy wyłączony. Kiedy układ odbiorczy 42 jest wyłączony, centralny sterownik 58 podaje, poprzez wewnętrzną szynę 56, do interfejsu szyny 76 sygnał danych niskiej prędkości i sygnał sterowania prędkością o niskim poziomie napięcia. Dodatkowo sygnał sterowania prędkością o niskim napięciu podawany jest poprzez zewnętrzną linię 92 do sterownika 72, a w odpowiedzi na to sterownik 72 kieruje niskonapięciowy sygnał sterowania prędkością do interfejsu szyny 74 i generuje wszystkie sygnały danych przeznaczone do transmisji z małą prędkością. Odwrotnie, kiedy układ odbiorczy 42 jest wyłączony, sygnał sterowania prędkością o wysokim poziomie napięciajest podawany do interfejsów szynowych 74,76, a sygnały danych są generowane przez sterownik 72 i centralny procesor 58 z większą prędkością. Dodatkowo, co zostanie opisane bardziej szczegółowo poniżej, centralny procesor 58 podaje sygnał włączenia o wysokim poziomie napięciowym, poprzez szynę wewnętrzną 56, na interfejs szynowy 76, kiedy mikrokomputer 44 ma nadawać informacje do mikroukładu rozszerzającego 68. Alternatywnie, kiedy mikroukład rozszerzający 68 ma nadawać informacje do mikrokomputera 44, centralny sterownik 58 nadaje, poprzez zewnętrzną linię 92, sygnał włączenia do sterownika 72 mikroukładu rozszerzającego 68, w odpowiedzi na co sterownik 72 podaje sygnał włączenia na interfejs szyny 74.

Korzystny sposób, przy pomocy którego łączność pomiędzy mikrokomputerem 44 a mikroukładem rozszerzającym 68 można realizować z dwiema prędkościami, polega na zastosowaniu dwuprędkościowego dwukierunkowego obwodu sterownika szyny 94 w każdym z interfejsów szynowych 74, 76, co można lepiej zrozumieć na podstawie fig. 4. Fig. 4 jest schematem ideowym dwuprędkościowego, dwukierunkowego obwodu sterownika szyny 94, według przedmiotowego wynalazku. Obwód sterownika szyny 94 ma pierwszy zacisk 100 do odbierania sygnału danych, drugi zacisk 105 do odbierania sygnału włączania wytwarzanego

173 961 przez centralny procesor 58 i trzeci zacisk 108 do odbierania sygnału sterowania prędkością generowanego przez centralny procesor 58. Wszystkie te sygnały, to znaczy sygnały danych, sterowania prędkością i sygnały włączania, mogą być odbierane przy wysokim i niskim poziomie napięcia.

Pierwszy zacisk 100 obwodu sterownika szyny 94 jest połączony z pierwszym wejściem pierwszej bramki koniunkcji AND 110, pierwszym wejściem drugiej bramki koniunkcji AND 115, wejściem pierwszego inwertera 120 i wejściem drugiego inwertera 125. Wyjście pierwszego inwertera 120 jest połączone z pierwszym wejściem pierwszej bramki dysjunkcji NAND 130, a wyjście drugiego inwertera 125 jest połączone z pierwszym wejściem drugiej bramki dysjunkcji NAND 135. Drugi zacisk 105 obwodu sterownika szyny 94 jest połączony z drugim wejściem pierwszej bramki koniunkcji AND 110 i z drugim wejściem drugiej bramki dysjunkcji NAND 135. Trzeci zacisk 108 obwodu sterownika szyny 94 jest połączony z drugim wejściem drugiej bramki koniunkcji AND 115 i z drugim wejściem pierwszej bramki dysjunkcji NAND 130.

Wyjście pierwszej bramki dysjunkcji NAND 130 jest połączone z bramką pierwszego tranzystora 145, który jest korzystnie tranzystorem polowym FET z kanałem typu n. Wyjście drugiej bramki dysjunkcji NAND 135 jest połączone z bramką drugiego tranzystora 155, który jest również korzystnie tranzystorem polowym FET z kanałem typu n. Wyjście pierwszej bramki koniunkcji AND 110 jest połączone z bramką 160 trzeciego tranzystora 165, który jest korzystnie tranzystorem polowym FET z kanałem typu p, a wyjście drugiej bramki koniunkcji AND 115 jest połączone z bramką 170 czwartego tranzystora 175, który jest korzystnie tranzystorem polowym FET z kanałem typu p.

Według wynalazku źródła 180, 185 pierwszego i drugiego tranzystora 145, 155 są połączone z czwartym zaciskiem 190 obwodu sterownika szyny 94 podczas gdy źródła 195,200 trzeciego i czwartego tranzystora 165, 175 są połączone z piątym zaciskiem 205 obwodu sterownika szyny 94. Korzystnie do czwartego zacisku 190 przyłożone jest napięcie dodatnie, a napięcie zasilania około zero wolt, to znaczy ziemia, jest przyłożone do piątego zacisku 205 obwodu sterownika szyny 94. Szósty zacisk 208 jest sprzężony z drenami 210, 215, 220, 225 wszystkich czterech tranzystorów 145, 155, 165, 175. Z szóstego zacisku 208 emitowany jest sygnał wyjściowy poprzez szynę zbiorczą łączności 78 (fig. 2).

Elementy obwodu sterownika szyny 94 są, według przykładu realizacji wynalazku, zintegrowane w mikrokomputerze 44 i w mikroukładzie rozszerzającym 68. Jednakże należy zauważyć, że alternatywnie elementy obwodu sterownika szyny 94 mogą być w postaci dyskretnych elementów, takich jak podane w poniższej tabeli:

element obwodu oznaczenie symbol części inwertery bramki koniunkcji AND bramki dysjunkcji NAND tranzystory

120, 125 110, 115 130, 135

145, 155,165, 175

HC04

HC08A

HC00A

MPM3004

Przepływ sygnałów można łatwo prześledzić na podstawie fig. 5 wraz z fig. 4. Fig. 5 jest tablicą stanów logicznych w różnych punktach węzłowych a, b, c, d, e i f oraz stanów pracy tranzystorów 145,155,165,175, w odniesieniu do sygnału danych DS podawanego na pierwszy zacisk 100, sygnału włączenia podawanego na drugi zacisk 105 oraz sygnału sterowania prędkością SC podawanego na trzeci zacisk 108 obwodu sterownika szyny 94. Jak opisano powyżej, obwód sterownika szyny 94 w każdym urządzeniu jest włączany w celu nadawania informacji i wyłączany, kiedy informacja jest odbierana. Korzystnie obwód sterownika szyny 94 jest wyłączany, kiedy sygnał włączenia ma stan niski i sygnał sterowani prędkością ma stan niski. Kiedy sygnał włączenia jest niski, wyjście drugiej bramki dysjunkcji NAND 135 (węzeł c) ma stan wysoki, na skutek czego drugi tranzystor 155 nie przewodzi, podczas gdy wyjście pierwszej bramki koniunkcji AND 110 (węzeł f) ma stan niski, na skutek czego trzeci tranzystor 165 nie przewodzi. Kiedy sygnał sterowania prędkości ma również stan niski, wyjście

173 961 pierwszej bramki dysjunkcji NAND 130 (węzeł d) ma stan wysoki, co powoduje, że pierwszy tranzystor 145 nie przewodzi. Dodatkowo niski sygnał sterowania prędkością podowuje, że wyjście drugiej bramki koniunkcji AND 115 (węzeł e) przyjmuje stan niski, na skutek czego czwarty tranzystor 175 nie przewodzi. W związku z tym szósty zacisk 208 obwodu sterowania szyny 94, z którego jest emitowany sygnał wyjściowy, pozostaje nie sprzężony ani z zaciskiem napięcia dodatniego, ani z ziemią, co skutecznie wyłącza obwód sterowania szyny 94.

Gdy na drugim zacisku 105 obwodu sterowania szyny 94 pojawia się sygnał włączania o wysokim poziomie napięcia obwód sterowania szyny 94 wytwarza sygnał wyjściowy. Kiedy oprócz wysokiego sygnału włączania obwód sterownika szyny 94 otrzymuje niskonapięciowy sygnał sterowania prędkością na trzecim zacisku 108 obwodu sterowania szyny 94 wtedy łączność odbywa się z małą prędkością.

Kiedy sygnał sterowania prędkością ma stan niski, jak opisano powyżej, wyjście pierwszej bramki dysjunkcji NAND 130 (węzeł d) ma nadal stan wysoki a wyjście drugiej bramki koniunkcji AND 115 (węzeł e) ma nadal stan niski. Pierwszy i czwarty tranzystor 145,175 nadal przewodzi niezależnie od poziomów napięcia sygnału włączania i sygnału danych. Stany węzłów c i f zmieniają się jednak, gdy zmieniają się poziomy napięcia sygnału włączania i sygnału danych. Kiedy sygnał włączania ma stan wysoki a sygnał danych ma stan niski, wyjście drugiego inwertera 125 (węzeł a) ma stan wysoki, a wyjście drugiej bramki dysjunkcji NAND 135 (węzeł c) ma stan niski. Wobec tego drugi tranzystor 155 przewodzi. Równocześnie wyjście pierwszej bramki koniunkcji AND 110 (węzeł f) przyjmuje stan niski i trzeci tranzystor 165 przestaje przewodzić. W tej sytuacji drugi tranzystor 155 podaje napięcie dodatnie na szósty zacisk 208 obwodu sterowania szyny 94, powodując że pierwszy uprzednio określony prąd skutecznie ładuje obciążenie pojemnościowe, np.mikrokomputer 44 lub mikroukład rozszerzający 68 dołączony do szóstego zacisku 208 obwodu sterowania szyny 94. Kiedy oba sygnały włączania i danych mają stan wysoki, wyjście drugiego inwertera 125 (węzeł a) ma stan niski, a wyjście pierwszej bramki koniunkcji AND 110 (węzeł c) ma stan wysoki, co powoduje, że trzeci tranzystor 165 przewodzi. W rezultacie szósty zacisk 208 obwodu sterownika szyny 94 zostaje dołączony, poprzez trzeci tranzystor 165, do ziemi, powodując skuteczne rozładowanie pojemnościowego obciążenia.

Figura 6 przedstawia przebieg sygnału danych (pokazany linią przerywaną) podawany na pierwszy zacisk 100 obwodu sterownika szyny (94) i sygnał wyjściowy (pokazany linią ciągłą) uzyskiwany z niego na zacisku 208 kiedy sygnał włączania ma stan wysoki a sygnał sterowania prędkością ma stan niski. Można zobaczyć, że pojemnościowe obciążenie, to znaczy mikrokomputer 44 (fig. 2) lub mikroukład rozszerzający 68 połączony z zaciskiem 208 jest na przemian ładowany i rozładowywany, gdy sygnał danych zmienia swój stan na niski i na wysoki, w wyniku uprzednio określonych czasów narastania i odpadania sygnału wyjściowego. Czasy te, w rozwiązaniu według wynalazku, są stosunkowo małe, kiedy sygnał sterowania prędkością ma stan niski, to znaczy kiedy układ odbiorczy 42 jest włączony, ponieważ wyjście interfejsu szynowego powoduje wprowadzanie przez źródło stosunkowo małego prądu wyjściowego. Można zauważyć, że czasy narastania i opadania mogą być regulowane przez dobór geometrii tranzystorów drugiego i trzeciego 155, 165, co decyduje o rezystancji drcn-źródło, a więc o wypadkowym prądzie, przy którym działa obwód sterownika szyny 94.

Wracając do fig. 4 i 5, centralny sterownik 58 dostarcza sygnał sterowania prędkością o wysokim poziomie napięcia do zacisku 108, kiedy łączność poprzez szynę zbiorczą 78 ma się odbywać z dużą prędkością danych. Kiedy sygnał sterowania prędkością ma stan wysoki, a sygnał danych ma stan niski, wyjście pierwszej bramki dysjunkcji NAND 130 (węzeł d) ma stan niski. Na skutek tego pierwszy tranzystor 145 przewodzi. Kiedy sygnał włączania ma równocześnie stan wysoki, jak opisano powyżej, drugi tranzystor 155 również przewodzi. Dzięki temu oba tranzystory 145, 155 podają potencjał dodatni na zacisk 208. Kiedy tranzystory 145, 155 mają jednakowe możliwości przepuszczania prądu i jednakową rezystancję dren-źródło, obciążenie pojemnościowe dołączone do zacisku 208 jest ładowane w przybliżeniu dwukrotnie szybciej niż kiedy przewodzi tylko drugi tranzystor 155. Należy jednak zauważyć, że szybkość ładowania obciążenia pojemnościowego zależy od doboru geometrii pierwszego i drugiego tranzystora 145, 150.

179161

Kiedy wszystkie trzy sygnały, to znaczy sygnał sterowania prędkością, sygnał włączania i sygnał danych, mają stan wysoki, wyjścia inwerterów 125, 120 (węzły a i b) mają stan niski. W związku z tym wyjścia bramek dysjunkcji NAND 130, 135 (węzły c i d) mają stan wysoki, a tranzystory 145, 155 nie przewodzą. Wyjścia bramek koniunkcji AND 110, 115 (węzły e i f) mają jednak stan wysoki. Powoduje to, że przewodzą tranzystory trzeci i czwarty 165, 175, doprowadzają ziemię do zacisku 208, dzięki czemu pojemnościowe obciążenie rozładowuje się szybciej niż kiedy tylko jeden tranzystor 165 tworzy drogę pomiędzy zaciskiem 208 a ziemią, co ma miejsce wtedy gdy sygnał sterowania prędkością ma stan niski.

Na fig. 7 przedstawiony jest przebieg sygnału danych (pokazany linią przerywaną), podawany na obwód sterownika szyny danych z fig, 4 i wynikowy sygnał wyjściowy (pokazany linią ciągłą), otrzymywany z niego, kiedy sygnał sterowania prędkością ma stan wysoki i sygnał włączania ma stan wysoki. Jak pokazano, czasy narastania i opadania sygnału wyjściowego są stosunkowo krótkie w porównaniu z sygnałami z fig. 6. Wynika to z tego, że kiedy sygnał sterowania prędkością ma stan wysoki, dwa tranzystory równocześnie działają równolegle, zapewniając przez to silnoprądowe działanie obwodu sterownika szyny 94. Przeciwnie, kiedy sygnał sterowania pnędkt^ością jest niski, a sygnał włączania jest wysoki, tranzystory pierwszy i czwarty 145, 175 nie działają, i mniejszy prąd jest wykorzystywany przez obwód 94.

W ten sposób, kiedy układ odbiorczy 42 jest włączony, na przykład kiedy komunikaty są odbierane przez odbiornik radiowy 40 (fig. 2), sygnał sterowania prędkością podawany na obwód sterownika szyny 94 ma stan niski. W związku z tym obwód sterownika szyny 94 pracuje w sposób opisany powyżej w trybie pracy z małym prądem i z małą prędkością. Czasy narastania i opadania sygnału wyjściowego są stosunkowo małe i dane są przenoszone, poprzez szynę łączności 78, ze stosunkowo małą prędkością transmisji danych, np. 10 kb/s - 30 kb/s. Takie czasy narastania i opadania są korzystnie na tyle powolne, aby łączność poprzez szynę zbiorczą łączności 78 nie zakłócała działania układu odbiorczego 42. Kiedy z drugiej strony układ odbiorczy 42 jest wyłączony, centralny procesor 58 wysyła wysoki sygnał sterowania prędkością, który powoduje działanie obwodu sterownika szyny 94 z dużym prądem i z dużą prędkością. W tym trybie działania czasy narastania i opadania sygnału wyjściowego są stosunkowo krótkie i trransmisj a dany ch popi^zzziz szynę zbiorczą ł^i^i^^s^nośici 78 odbywa się z dużą prędkością transirnsji danych,np. 1 Mb/s- 10 Mb/s.Łącznośćzdużąprędkościądanychjejtny tyle szybka, że powstaje znaczny szum o częstotliwości radiowej, ale ponieważ obwód odbiorczy 42 jest wyłączony, wielkość wytwarzanego szumu jest nieistotna.

Wracając do fig. 4 i 5, obwód sterownika szyny 94 działa, jeśli trzeba, w czwartym trybie pracy (według tablicy na fig. 5), w którym sygnał włączania jest niski, a sygnał sterowania prędkością jest wysoki. Jednakże należy pamiętać, że obwód sterownika szyny 94 będzie tylko wtedy pracował kiedy sygnał włączenia będzie wysoki, a mikrokomputer 44 będzie utrzymywał niski sygnał sterowania prędkością, kiedy sygnał włączenia jest niski, co powoduje wyłączenie obwodu sterownika szyny 94, jak pokazano w tabeli stanów logicznych na fig. 5.

Na fig. 8 pokazany jest jednokierunkowy dwuprędkościowy obwód sterownika szyny 94' według alternatywnego przykładu realizacji wynalazku. Ten jednokierunkowy obwód sterownika szyny 94' może być wykorzystywany przykładowo w sytuacjach, gdy jedno urządzenie, takie jak mikrokomputer 44, nieprzerwanie nadaje informacje do innych urządzeń z dwiema różnymi prędkościami. Obwód sterownika szyny 94' ma pierwszy zacisk 400 do odbioru sygnału danych DS z poziomem napięciowym wysokim lub niskim, oraz drugi zacisk 405 do odbioru sygnału sterowania prędkością SC wytwarzanego przez urządzenie nadawcze. Pierwszy zacisk 400 jest połączony z pierwszym wejściem bramki koniunkcji AND 410 i z wejściem inwertera 415, którego wyjście jest połączone z drugim wejściem bramki dysjunkcji NAND 420. Drugi zacisk 405 jest sprzężony z drugim wejściem bramki koniunkcji AND 410 i z drugim wejściem bramki dysjunkcji NAND 420.

Pierwszy zacisk 400 jest ponadto połączony z bramką 425 pierwszego tranzystora 430, który jest korzystnie tranzystorem polowym z kanałem typu n, oraz z bramką 435 drugiego tranzystora 440, który jest korzystnie tranzystorem polowym z kanałem typu p. Dodatkowo, wyjście bramki dysjunkcji NAND 420 jest połączone z bramką 445 trzeciego tranzystora 450, który jest korzystnie tranzystorem polowym z kanałem typu n. Bramka 455 czwartego tranzy173 961 stora 460, korzystnie tranzystora polowego z kanałem typu p, jest połączona z wyjściem bramki koniunkcji AND 410. Trzeci zacisk 461, na który podawane jest dodatnie napięcie V+, jest połączony ze źródłami 465, 470 tranzystorów pierwszego i trzeciego 430, 450, podczas gdy źródła 475,480 tranzystorów drugiego i czwartego 440,460 są połączone z czwartym zaciskiem 462, do którego doprowadzone jest napięcie zasilania około zero wolt, to znaczy ziemia. Piąty zacisk 482 wysyłający sygnał wyjściowy OS, poprzez szynę łączności, jest dołączony do drenów 484,486,488, 490 wszystkich czterech tranzystorów 430, 440, 450,460.

Przebieg sygnału w obwodzie sterownika szyny 94' można łatwo prześledzić na podstawie fig. 8 i fig. 9, na której przedstawiono tabelę stanów logicznych w punktach węzłowych a, b i c oraz stan pracy tranzystorów 430,440,450,460 w odniesieniu do sygnału danych DS podawanego na pierwszy zacisk 400 i sygnału sterowania prędkością SC podawanego na drugi zacisk 405. Kiedy sygnał sterowania prędkością ma stan niski, oznaczający że układ odbiorczy 42 (nie pokazano) jest włączony, wówczas wyjście bramki dysjunkcji NAND 420 (węzeł b) ma zawsze stan wysoki. Trzeci tranzystor 450 wtedy nadal nie przewodzi. Dodatkowo wyjście bramki koniunkcji AND 410 (węzeł c) ma stan niski, na skutek czego czwarty tranzystor 460 również nie przewodzi niezależnie od napięcia sygnału danych podawanego na pierwszy zacisk 400.

Stany tranzystorów pierwszego i drugiego 430,440 zmieniają się w zależności od napięcia na pierwszym zacisku 400, kiedy sygnał sterowania prędkością ma stan niski. Kiedy sygnał danych podawany na pierwszy zacisk 400 ma stan niski, pierwszy tranzystor 430 przewodzi, a drugi tranzystor 440 nie przewodzi. W tej sytuacji napięcie V+jest podawane na piąty zacisk 482 przez pierwszy tranzystor 430, na skutek czego pierwszy uprzednio określony prąd jest dostarczany dla skutecznego ładowania pojemnościowego obciążenia dołączonego do piątego zacisku 482. Kiedy sygnał danych ma stan wysoki, pierwszy tranzystor 430 nie przewodzi, a drugi tranzystor 440 przewodzi. Na skutek tego piąty zacisk 482 jest połączony poprzez drugi tranzystor 440 z ziemią, co powoduje skuteczne rozładowanie pojemnościowego obciążenia.

Kiedy sygnał sterowania prędkością ma stan wysoki, co oznacza że obwód odbiorczy (nie pokazano) jest wyłączony, a sygnał danych ma stan niski, to wyjście inwertera 415 (węzeł a) jest wysokie. Z tego powodu wyjście bramki dysjunkcji NAND 420 (węzeł b) jest niskie, na skutek czego trzeci tranzystor 450 przewodzi. Wyjście bramki koniunkcji AND 410 (węzeł c) jest niskie a czwarty tranzystor 460 nie przewodzi. Równocześnie pierwszy tranzystor 430 jest wprowadzony w stan przewodzenia, a drugi tranzystor 440 przestaje przewodzić na skutek działania niskiego sygnału danych. Kiedy zatem sygnał sterowania prędkością jest wysoki, a sygnał danych jest niski, oba tranzystory pierwszy 430 i tr^ieci 450 podają napięcie V+ na piąty zacisk 482, przez co pojemnościowe obciążenie jest ładowane szybciej niż gdyby przewodził tylko pierwszy tranzystor 430.

Kiedy sygnał sterowania prędkością ma stan wysoki i sygnał danych ma stan wysoki, wyjście inwertera 415 (węzeł a) ma stan niski. Z tego powodu wyjście bramki dysjunkcji NAND 120 (węzeł b) przyjmuje stan wysoki, a trzeci tranzystor 450 przestaje przewodzić. Równocześnie wyjście bramki koniunkcji AND 110 (węzeł c) przyjmuje stan wysoki, i czwarty tranzystor 460 przewodzi. Ponadto wysoki sygnał danych powoduje, że pierwszy tranzystor 430 nie przewodzi, a drugi tranzystor 440 przewodzi. W związku z tym oba tranzystory pierwszy i trzeci 430, 450 izolują napięcie V+ od piątego zacisku 482, a tranzystory drugi i czwarty 440, 460 przewodzą, łącząc piąty zacisk 482 z ziemią i rozładowując pojemnościowe obciążenie. W tej sytuacji pojemnościowe obciążenie jest rozładowywane szybciej niż gdyby tylko drugi tranzystor 440 zapewniał przejście pomiędzy piątym zaciskiem 482 a ziemią, co ma miejsce w przypadku, gdy sygnał sterowania prędkością ma stan niski.

Figura 10 przedstawia diagram czasowy włączenia układu odbiorczego 42 zawartego w odbiorniku radiowym i synchronizację łączności poprzez szynę zbiorczą łączności 78 pomiędzy mikrokomputerem 44 a mikroukładem rozszerzającym 68 sprzężonym z mikrokomputerem 44, według alternatywnego przykładu realizacji wynalazku. W tym przypadku połączenie poprzez szynę zbiorczą łączności 78 jest uniemożliwione, kiedy układ odbiorczy 42 jest włączony w chwili t1, aż do czasu, kiedy zostanie on wyłączony w chwili t2. Dzięki temu szyna łączności 78 nie wytwarza żadnego szumu radiowego, podczas gdy włączony jest układ odbiorczy 42, i me jest zakłócane działanie odbiornika radiowego na częstotliwości radiowej RF. Po wyłączeniu

173 961 układu odbiorczego 42 w chwili 12 łączność poprzez szynę łączności 78 zostaje wznowiona pomiędzy t2 a 13. W tym czasie łączność pomiędzy mikrokomputerem 44 a mikroukładem rozszerzającym 68 odbywa się z dużą prędkością transmisji danych. Według tego alternatywnego przykładu realizacji wynalazku można wykorzystywać raczej konwencjonalny obwód sterowania szyny, a nie obwód sterownika szyny 94 (fig. 4), ponieważ łączność odbywa się tylko z jedną dużą prędkością. Jednakże pewne operacje, takie jak dekodowanie czy wyświetlanie, które wymagają łączności pomiędzy komputerem 44 a mikroukładem rozszerzającym 68, nie mogą być przeprowadzane dopóty dopóki układ odbiorczy 42 nie zostanie wyłączony.

Reasumując, odbiornik radiowy opisany powyżej wykorzystuje konwencjonalne sposoby oszczędzania baterii, polegające na włączaniu i wyłączaniu układu odbiorczego 42 w określonych przedziałach czasu. Kiedy układ odbiorczy 42 jest włączony, transmisja danych pomiędzy mikrokomputerem 44 a mikroukładem rozszerzającym 68 odbywa się ze stosunkowo małą prędkością danych, przy której sygnał danych ma powolne czasy narastania i spadku. W rezultacie wytwarzany jest minimalny szum radiowy, a czułość układu odbiorczego 42 nie ulega zmniejszeniu przez sygnał danych. Alternatywnie, kiedy układ odbiorczy 42 jest wyłączony, łączność pomiędzy mikrokomputerem 44 a mikroukładem rozszerzającym 68 jest wznawiana z dużą prędkością transmisji danych i może być wytwarzany silny szum radiowy. Jednakże nie powoduje to pogorszenia działania odbiornika radiowego, ponieważ układ odbiorczy 42 nie odbiera w tym czasie informacji.

W konwencjonalnych odbiornikach radiowych łączność poprzez szynę łączności odbywa się z dużymi prędkościami transmisji danych nawet wtedy, gdy układ odbiorczy w odbiorniku radiowym jest włączony. Ta łączność z dużą prędkością wytwarza silne zakłócenia radiowe, które mogą w znacznym stopniu pogorszyć działanie układu odbiorczego. W rezultacie informacje, które mają być odebrane przez odbiornik radiowy, mogą być odbierane błędnie lub nawet całkowicie stracone.

Urządzenie do sterowania zakłóceniami radiowymi według wynalazku może mieć zastosowanie w rozszerzonym systemie mikrokomputerowym posiadającym jeden lub kilka mikroukładów połączonych wewnętrznie z mikrokomputerem poprzez szynę łączności.

173 961

VDD

FIG. 2

WYŚWIETLACZ fpel·

173 961

-135

SYGNAŁ STEROWANIA PRĘDKOŚCI (SC)

-o

FIG. 4

SYGNAŁ 215 WYJŚCIOWY (OS)

SYGNAŁ WŁĄCZE- NIA	NISKI	WYSOKI
SC	NISKI	WYSOKI	NISKI	WYSOKI
DS	NISKI	WYSOKI	NISKI	WYSOKI	NISKI	WYSOKI	NISKI	WYSOKI
a	WYSOKI	NISKI	WYSOKI	NISKI	WYSOKI	NISKI	WYSOKI	NISKI
b	WYSOKI	NISKI	WYSOKI	NISKI	WYSOKI	NISKI	WYSOKI	NISKI
c	WYSOKI	WYSOKI	WYSOKI	WYSOKI	NISKI	WYSOKI	NISKI	WYSOKI
d	WYSOKI	WYSOKI	NISKI	WYSOKI	WYSOKI	WYSOKI	NISKI	WYSOKI
e	NISKI	NISKI	NISKI	WYSOKI	NISKI	NISKI	NISKI	WYSOKI
f	NISKI	NISKI	NISKI	NISKI	NISKI	WYSOKI	NISKI	WYSOKI
145	WYŁ.	WYŁ.	WŁĄCZ.	WYŁ.	WYŁ.	WYŁ.	WŁĄCZ.	WYŁ.
175	WYŁ.	WYŁ.	WYŁ.	WŁĄCZ.	WYŁ.	WYŁ.	WYŁ.	WŁĄCZ.
155	WYŁ.	WYŁ.	WYŁ.	WYŁ.	WŁĄCZ.	WYŁ.	WŁĄCZ.	WYŁ.
165	WYŁ.	WYŁ.	WYŁ.	WYŁ.	WYŁ.	WŁĄCZ.	WYŁ.	WŁĄCZ.

FIG. 5

173 961 '420

461

SYGNAŁ

WYJŚCIOWY (OS)

430 465

SYGNAŁ DANYCH (DS)

405—.

400 J			25
6—			435-

SYGNAŁ STEROWANIA

PRĘDKOŚCI (SC) 410

462

FIG. 8

SC	NISKI	WYSOKI
OS	NISKI	WYSOKI	NISKI	WYSOKI
a	WYSOKI	NISKI	WYSOKI	NISKI
b	WYSOKI	WYSOKI	NISKI	WYSOKI
c	NISKI	NISKI	NISKI	WYSOKI
430	WŁĄCZ.	WYŁ.	WŁĄCZ.	WYŁ.
440	WYŁ.	WŁĄCZ.	WYŁ.	WŁĄCZ.
450	WYŁ.	WYŁ.	WŁĄCZ.	WYŁ.
460	WYŁ.	WYŁ.	WYŁ.	WŁĄCZ.

FIG. 9

173 961

FIG. 6

FIG. 7

1-1- SYNCHRO- GRUPA iNIZACJa! , SYGNAŁ RF 1 I ¹	GRUPA 2	GRUPA 3	GRUPA 4 \|	GRUPA 5	GRUPA 6
CZAS WŁĄCZĘ- NIA UKŁADU ''		-1- 1 1 1 -1-

ODBIORCZEGO |

I

SYNCHRONIZACJA ŁĄCZNOŚCI —

POPRZEZ SZYNĘ

FIG. 10

173 961

STAN TECHNIKI

FIG. 1

i-1- SYGNAŁ RE SYNCHHO- GRUPA NIZACJA . 1 1 ¹	GRUPA ²	GRUPA 3	GRUPA 4	GRUPA 5	GRUPA 6
			-1- 1
CZAS WŁĄCZĘ·			1 1
ODBIORCZEGO			1
		β
SYNCHRONIZACJA		MW/.
ŁĄLZHóśd POPRZEZ SZYNĘ	t,

FIG. 3

Departament Wydawnictw UF RF. Nakład 90 egz. Cena 4,00 zł

Claims

Zastrzeżenia patentowe

1. Odbiornik radiowy z obwodem do sterowania zakłóceniami częstotliwości radiowej, którego układ odbiorczy z wejściem sygnału RF swoim wyjściem sygnału zdemodulowanego jest sprzężony z wejściem sygnału zdemodulowanego mikrokomputera, którego wejście/wyjście sygnału danych jest sprzężone z mikroukładem rozszerzającym, znamienny tym, że wejście sygnału zezwalającego układu odbiorczego (42) jest sprzężone z wyjściem sygnału zezwalającego mikrokomputera (44), którego wyjście sygnału sterowania prędkością jest sprzężone z wejściem sygnału sterowania prędkością mikroukładu rozszerzającego (68).
2. Odbiornik radiowy według zastrz. 1, znamienny tym, że mikrokomputer (44) jest sprzężony z mikroukładem rozszerzającym (68) poprzez szynę zbiorczą łączności (78).
3. Odbiornik radiowy według zastrz. 2, znamienny tym, że sprzężony z układem odbiorczym (42) centralny procesor (58) mikrokomputera (44) jest sprzężony z szyną zbiorczą łączności (78) poprzez interfejs szyny (76).
4. Odbiornik radiowy według zastrz. 3, znamienny tym, że interfejs szyny (76) zawiera dwuprędkościowy obwód sterownika szyny (94), którego pierwszy zacisk (100) jest sprzężony z wejściem/wyjściem sygnału danych, trzeci zacisk (108) jest sprzężony z wyjściem sygnału sterowania prędkością mikrokomputera (44), szósty zacisk (208) jest sprzężony z szyną zbiorczą łączności (78), zaś pomiędzy pierwszy (100), trzeci (108) i szósty zacisk (208) włączony jest element sterujący.
5. Odbiornik radiowy według zastrz. 4, znamienny tym, że element sterujący zawiera obwód małej prędkości sterowania złożony z pary tranzystorów, z których drugi tranzystor (155) włączony jest między dodatni biegun napięcia (190) a szósty zacisk (208) obwodu sterownika szyny (94), zaś trzeci tranzystor (165) jest włączony między szósty zacisk (208) obwodu sterownika szyny (94) a masę (205).
6. Odbiornik radiowy według zastrz. 5, znamienny tym, że element sterujący zawiera także obwód dużej prędkości sterowania złożony z pary tranzystorów, z których pierwszy tranzystor (145) włączony jest między dodatni biegun napięcia (190) a szósty zacisk (208) obwodu sterownika szyny (94), zaś czwarty tranzystor (175) jest włączony między szósty zacisk (208) obwodu sterownika szyny (94) a masę (205).
7. Odbiornik radiowy według zastrz. 5 albo 6, znamienny tym, że pierwszy i drugi tranzystor (145, 155) są tranzystorami polowymi z kanałem typu n, a trzeci i czwarty tranzystor (165,175) są tranzystorami polowymi z kanałem typu p.
8. Odbiornik radiowy według zastrz. 5 albo 6, znamienny tym, że element sterujący zawiera inwertery pierwszy i drugi (120, 125) z wejściami dołączonymi do pierwszego zacisku (100) obwodu sterownika szyny (94), a wyjściami dołączonymi do pierwszych wejść bramek dysjunkcji NAND odpowiednio pierwszej i drugiej (130, 135), których drugie wejścia są dołączone odpowiednio do trzeciego i drugiego zacisku (108, 105) obwodu sterownika szyny (94), zaś wyjścia bramek dysjunkcji NAND pierwszej i drugiej (130,135), są dołączone odpowiednio do bramek (14(0,150) pierwszego i drugiego tranzystora (145,155), natomiast do bramek (170, 160) czwartego i trzeciego tranzystora (1715,165) są dołączone wyjścia bramek koniunkcji AND odpowiednio drugiej i pierwszej (115, 110), których pierwsze wejścia są dołączone do pierwszego zacisku (100) obwodu sterownika szyny (94), a drugie wejścia odpowiednio do trzeciego i drugiego zacisku (108,105), obwodu sterownika szyny (94), przy czym źródła (185,180) drugiego i pierwszego tranzystora (155,145) są połączone z biegunem dodatnim napięcia (190), źródła (195, 200) trzeciego i czwartego tranzystora (165, 175) są połączone z masą (205), a dreny (215, 220, 210, 225) pierwszego, drugiego, trzeciego oraz

173 961 czwartego tranzystora (1^^£5,155, 165,175) są połączone z szóstym zaciskiem (208) obwodu sterownika szyny (94).
9. Odbiomib ranikwy według zastre.a, znamierany tym, że drugi dauisk (105) dw5pręWkościowego obwodu sterownika szyny (94) jest dołączony do wyjścia sygnału zezwalającego mikrokomputera (44).