-
GEBIET DER TECHNIK
-
Die vorliegende Offenbarung betrifft das Gebiet der Halbleiterchip-Packages.
-
HINTERGRUND
-
Ein Halbleiterchip-Package kann einen Halbleiterchip, einen Verkapselungskörper, welcher den Halbleiterchip verkapselt, und elektrische Kontaktelemente, welche mit dem Halbleiterchip verbunden sind und sich durch den Verkapselungskörper erstrecken, um externe Kontaktelemente auszubilden, umfassen. Die externen Kontaktelemente können in unterschiedlicher Weise für verschiedene kundenseitige Wünsche oder Anforderungen ausgebildet werden. Gemäß einer Variante ist das Halbleiterchip-Package als eine Durchgangslochvorrichtung ausgebildet, in der die externen Kontaktelemente als Kontaktstifte ausgebildet sind, um in Durchgangslochsockel auf der Seite des Kunden eingeführt zu werden. Gemäß einer weiteren Variante ist das Halbleiterchip-Package als eine Oberflächenmontagevorrichtung ausgebildet, in der die externen Kontaktelemente mit flachen, koplanaren unteren Oberflächen ausgebildet sind, um auf einer geeigneten Kontaktoberfläche auf der Seite des Kunden angebracht zu werden.
-
Für die Herstellung von Halbleiterchip-Packages und ihren elektrischen Kontaktelementen müssen auch andere Aspekte berücksichtigt werden. Ein Aspekt kann sein, dass der Halbleiterchip während des Betriebs Wärme erzeugen kann und das vollständige Design des Halbleiterchip-Packages muss möglicherweise optimiert werden, um die effizienteste Wärmeableitung zu ermöglichen. Ein weiterer Aspekt betrifft die Beschriftung des Halbleiterchip-Packages, insbesondere das Problem, wie und wo eine Kennzeichnung bereitgestellt wird, um die Erkennung des Typs oder der Art eines Halbleiterchip-Packages oder des Halbleiterchips durch den Kunden oder andere Personen zu ermöglichen.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die beigefügten Zeichnungen sind enthalten, um ein weiteres Verständnis der Beispiele bereitzustellen, und sind in diese Beschreibung einbezogen und bilden einen Teil dieser Beschreibung. Die Zeichnungen veranschaulichen Beispiele und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Beispiele. Weitere Beispiele und viele der vorgesehenen Vorteile der Beispiele werden leicht erkannt, da sie unter Bezugnahme auf die folgende detaillierte Beschreibung besser verstanden werden.
-
Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgerecht in Bezug zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
-
1 umfasst 1A–1C und zeigt eine schematische perspektivische Draufsichtdarstellung (A), eine schematische Seitenansichtsdarstellung (B) und eine schematische Querschnittsseitenansichtsdarstellung (C) eines Halbleiterchip-Packages, welches für Oberflächenmontagetechnologie gemäß einem Beispiel entworfen ist.
-
2 zeigt eine schematische perspektivische Unteransichtsdarstellung einer beispielhaften Anordnung, welche noch verkapselt werden soll, um ein Halbleiterchip-Package, wie beispielsweise das aus 1, auszubilden.
-
3 umfasst 3A–3C und zeigt eine schematische Seitenansichtsdarstellung (A), eine schematische Querschnittsseitenansichtsdarstellung (B) und eine Draufsichtdarstellung (C) eines Halbleiterchip-Packages, welches für Durchgangslochmontagetechnologie gemäß einem Beispiel entworfen ist.
-
DETAILLIERTE BESCHREIBUNG
-
In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, welche einen Teil hiervon bilden und in denen als Veranschaulichung spezielle Beispiele gezeigt sind, in denen die Offenbarung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben”, „unten”, „vorne”, „hinten”, „führend”, „nachlaufend” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten der Beispiele in einer Reihe verschiedener Orientierungen angeordnet sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keinerlei weise beschränkend. Es versteht sich, dass andere Beispiele verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzbereich der vorliegenden Offenbarung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in einem begrenzenden Sinne aufzufassen, und der Schutzbereich der vorliegenden Offenbarung wird durch die angefügten Ansprüche definiert.
-
Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Beispiele miteinander kombiniert werden können, soweit nicht ausdrücklich anders vermerkt.
-
Wie in dieser Beschreibung verwendet, sollen die Begriffe „gebondet”, „angeschlossen”, „verbunden”, „gekoppelt” und/oder „elektrisch verbunden/elektrisch gekoppelt” nicht bedeuten, dass die Elemente oder Schichten direkt miteinander in Kontakt gebracht werden müssen; dazwischen liegende Elemente oder Schichten können zwischen den jeweils „gebondeten”, „angeschlossenen”, „verbundenen”, „gekoppelten” und/oder „elektrisch verbundenen/elektrisch gekoppelten” Elementen bereitgestellt sein. Jedoch haben die oben erwähnten Begriffe gemäß der Offenbarung gegebenenfalls ebenfalls die spezielle Bedeutung, dass die Elemente oder Schichten direkt miteinander in Kontakt gebracht werden, das heißt, dass keine dazwischen liegenden Elemente oder Schichten zwischen den jeweils „gebondeten”, „angeschlossenen”, „verbundenen”, „gekoppelten” und/oder „elektrisch verbundenen/elektrisch gekoppelten” Elementen bereitgestellt sind.
-
Ferner kann das Wort „über”, welches in Bezug auf ein Teil, ein Element oder eine Materialschicht verwendet wird, das/die „über” einer Oberfläche ausgebildet oder angeordnet ist, hierin verwendet werden, um zu bedeuten, dass das Teil, das Element oder die Materialschicht „indirekt auf” der implizierten Oberfläche angeordnet (z. B. positioniert, ausgebildet, abgeschieden usw.) ist, wobei zwischen der implizierten Oberfläche und dem Teil, dem Element oder der Materialschicht ein(e) oder mehrere zusätzliche Teile, Elemente oder Schichten angeordnet sind. Jedoch kann das Wort „über”, welches in Bezug auf ein Teil, ein Element oder eine Materialschicht verwendet wird, das/die „über” einer Oberfläche ausgebildet oder angeordnet ist, optional auch die spezielle Bedeutung haben, dass das Teil, das Element oder die Materialschicht „direkt auf” der implizierten Oberfläche angeordnet (z. B. positioniert, ausgebildet, abgeschieden usw.) ist, z. B. in direktem Kontakt mit ihr ist.
-
Darüber hinaus, obgleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform mit Bezug auf nur eine von mehreren Implementierungen offenbart sein kann, kann ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für eine beliebige gegebene oder bestimmte Anwendung erwünscht oder vorteilhaft sein mag. Ferner ist, soweit die Begriffe „einschließen”, „aufweisen”, „mit” oder andere Varianten derselben entweder in der detaillierten Beschreibung oder in den Ansprüchen verwendet werden, beabsichtigt, dass diese Begriffe einschließend sind, auf eine ähnliche Weise wie der Begriff „umfassen”. Die Begriffe „gekoppelt” und „verbunden” können zusammen mit Ableitungen verwendet werden. Es sollte sich verstehen, dass diese Begriffe verwendet werden können, um anzuzeigen, dass zwei Elemente miteinander zusammenwirken oder in Wechselwirkung treten, ungeachtet dessen, ob sie sich in einem unmittelbaren physischen oder elektrischen Kontakt oder nicht in unmittelbarer Kontakt miteinander befinden. Außerdem ist der Begriff „beispielhaft” lediglich als ein Beispiel gemeint, statt als Bestes oder Optimales. Die folgende detaillierte Beschreibung ist daher nicht in einem begrenzenden Sinne aufzufassen, und der Schutzbereich der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.
-
Vorrichtungen oder Halbleiterchip-Packages mit Halbleiterchips werden nachfolgend beschrieben. Die Halbleiterchips können von verschiedenen Typen sein, können durch verschiedene Technologien hergestellt werden und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen und/oder passive Elemente umfassen. Die Halbleiterchips können beispielsweise als logische integrierte Schaltungen, analoge integrierte Schaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Elemente entwickelt sein. Sie können Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten umfassen. Ferner können sie als Leistungshalbleiterchips, wie beispielsweise Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors, Metalloxid-Halbleiter-Feldeffekttransistoren), IGBTs (Insulated Gate Bipolar Transistors, Bipolartransistoren mit isolierter Gate-Elektrode), JFETs (Junction Gate Field Effect Transistors, Sperrschicht-Feldeffekttransistoren), bipolare Leistungstransistoren oder Leistungsdioden, ausgelegt sein. Insbesondere können Halbleiterchips mit einer vertikalen Struktur involviert sein, das heißt, dass die Halbleiterchips in einer solchen weise hergestellt werden können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Kontaktelemente insbesondere auf seinen beiden Hauptflächen aufweisen, das heißt auf seiner Oberseite und Unterseite. Insbesondere können Leistungshalbleiterchips eine vertikale Struktur aufweisen. Beispielhaft können die Source-Elektrode und die Gate-Elektrode eines Leistungs-MOSFETs auf einer Hauptfläche angeordnet sein, während die Drain-Elektrode des Leistungs-MOSFETs auf der anderen Hauptfläche angeordnet ist. Ferner können die nachfolgend beschriebenen elektronischen Vorrichtungen integrierte Schaltungen umfassen, um die integrierten Schaltungen anderer Halbleiterchips zu steuern, beispielsweise die integrierten Schaltungen von Leistungshalbleiterchips. Die Halbleiterchips können basierend auf einem speziellen Halbleitermaterial hergestellt sein, beispielsweise Si, SiC, SiGe, GaAs, GaN, AlGaAs, können aber auch basierend auf einem anderen Halbleitermaterial hergestellt sein und können ferner anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie beispielsweise Isolatoren, Kunststoffe oder Metalle.
-
Die Beispiele eines Halbleiterchip-Packages können ein Verkapselungsmittel oder Verkapselungsmaterial zum Einbetten des Halbleiterchips oder andere isolierende oder dielektrische Materialien umfassen. Diese verkapselnden, isolierenden oder dielektrischen Materialien können ein beliebiges elektrisch isolierendes Material sein, wie beispielsweise jede Art von Formmaterial, jede Art von Harzmaterial oder jede Art von Epoxymaterial. Die genannten Materialien können auch ein oder mehrere von einem Polymermaterial, einem Polyimidmaterial, einem Thermoplastmaterial, einem Silikonmaterial, einem Keramikmaterial und einem Glasmaterial umfassen. Die genannten Materialien können auch eines der oben genannten Materialien umfassen und ferner Füllstoffmaterialien umfassen, welche darin eingebettet sind, wie beispielsweise thermisch leitfähige Inkremente. Diese Füllstoffinkremente können beispielsweise aus AlO oder Al2O3, AlN, BN oder SiN hergestellt sein. Ferner können die Füllstoffinkremente die Form von Fasern aufweisen und beispielsweise aus Kohlenstofffasern oder Nanoröhrchen hergestellt sein. Nach seiner Abscheidung kann das Verkapselungsmittel beispielsweise nur teilweise gehärtet werden und kann nach Anwendung von Energie (z. B. Wärme, UV-Licht usw.) vollständig gehärtet werden, um ein Verkapselungsmittel auszubilden. Verschiedene Techniken können verwendet werden, um die Halbleiterchips mit dem Verkapselungsmittel zu bedecken, beispielsweise eines oder mehrere von Formpressen, Transferformen, Spritzgießen, Pulverformen, Flüssigkeitsformen, Dispensen oder Laminieren.
-
1 umfasst 1A–1C und zeigt ein Beispiel eines Halbleiterchip-Packages gemäß einem Beispiel in einer schematischen perspektivischen Draufsichtdarstellung (A), einer schematischen Seitenansichtsdarstellung (B) und einer schematischen Querschnittsseitenansichtsdarstellung (C), wobei Letztere in einer Ebene ist, wie durch die Linie C-C in 1A angezeigt. Das Halbleiterchip-Package 10 umfasst einen Halbleiterchip 11 und einen Verkapselungskörper 12, welcher den Halbleiterchip 11 verkapselt. Der Verkapselungskörper 12 umfasst zwei gegenüberliegende Hauptflächen 12A und 12B und Seitenflächen 12C, welche die beiden Hauptflächen 12A und 12B miteinander verbinden. Die Seitenflächen 12C weisen einen kleineren Oberflächenbereich als jeweils die Hauptflächen 12A bzw. 12B auf, und eine Kennzeichnung 14 ist auf wenigstens einer der Seitenflächen 12C bereitgestellt.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 umfasst die Kennzeichnung 14 eine Information über den Halbleiterchip 11. Gemäß einem weiteren Beispiel davon umfasst die Information über den Halbleiterchip 11 eine Beschriftung oder einen Code, wobei die Beschriftung oder der Code den Typ oder die Art des Halbleiterchips 11 charakterisiert.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 umfasst die Information über den Halbleiterchip 11 eines oder mehrere aus der folgenden Gruppe von Informationselementen: Typ oder Art des Halbleiterchips, Stromklasse, Spannungsklasse, Leistungsklasse, Polarität, Sperrfähigkeit, Herstellungsdatum (Tagescode).
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 umfasst die Kennzeichnung 14 eine Information über das Halbleiterchip-Package 10 oder den Verkapselungskörper 12. Gemäß einem weiteren Beispiel davon umfasst die Information eine Beschriftung oder einen Code, wobei die Beschriftung oder der Code den Typ oder die Art des Halbleiterchip-Packages 10 oder des Verkapselungskörpers 12 charakterisiert.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 umfasst die Kennzeichnung 14 wenigstens ein alphanumerisches Zeichen oder eine Kombination von alphanumerischen Zeichen, wie beispielsweise die Kennzeichnung „L5719H”, wie in 1 gezeigt. Die Kennzeichnung „L5719H” ist hier lediglich symbolisch gemeint und hat keine technische Bedeutung.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 umfasst die Kennzeichnung 14 einen Teil umfassend das Firmenlogo oder Firmenzeichen des Herstellers des Halbleiterchip-Packages 10.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 wird die Kennzeichnung 14 durch eines oder mehrere der Folgenden erzeugt: Drucken, Lasern, Einbrennen und Aufbringen einer Flüssigkeit, insbesondere Druckfarbe, auf die Seitenfläche 12C.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 wird die Kennzeichnung 14 auf zwei gegenüberliegenden Seitenflächen 12C bereitgestellt.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 1 aus 1 umfasst das Halbleiterchip-Package 10 die Form eines Quaders. Gemäß einem weiteren Beispiel davon umfasst das Halbleiterchip-Package 10 vier Seitenflächen 12C, 12D, wobei die vier Seitenflächen ein erstes Paar von ersten gegenüberliegenden Seitenflächen 12C eines ersten Oberflächenbereichs und ein zweites Paar von zweiten gegenüberliegenden Seitenflächen 12D eines zweiten Oberflächenbereichs umfassen, wobei der erste Oberflächenbereich größer als der zweite Oberflächenbereich ist. Gemäß einem weiteren Beispiel davon wird die Kennzeichnung 14 auf einer oder beiden der ersten gegenüberliegenden Seitenflächen 12C bereitgestellt.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 umfasst das Halbleiterchip-Package 10 ferner elektrische Kontaktelemente 13.1, welche mit dem Halbleiterchip 11 verbunden sind und sich nach außen erstrecken, wobei die elektrischen Kontaktelemente 13.1 sich durch zwei gegenüberliegende Seitenflächen 12D erstrecken und die Kennzeichnung auf einer der anderen beiden gegenüberliegenden Seitenflächen 12C bereitgestellt ist. Gemäß einem weiteren Beispiel davon erstrecken sich die elektrischen Kontaktelemente 13.1 ausschließlich durch zwei gegenüberliegende Seitenflächen 12D, welche kleinere Oberflächenbereiche als die anderen beiden gegenüberliegenden Seitenflächen 12C aufweisen.
-
Gemäß einem Beispiel des Halbleiterchip-Packages aus 1 umfasst das Halbleiterchip-Package 10 ferner ein Chip-Pad 13.2, wobei der Halbleiterchip 11 auf dem Chip-Pad 13.2 angeordnet ist und eine erste vom Halbleiterchip 11 abgewandte Hauptfläche des Chip-Pads 13.2 wenigstens teilweise nach außen freigelegt ist. Gemäß einem weiteren Beispiel davon ist die erste Hauptfläche des Chip-Pads 13.2 zur Außenseite an einer der beiden gegenüberliegenden Hauptflächen 12A und 12B des Verkapselungskörpers 12 freigelegt. Im Beispiel, wie in 10 gezeigt, ist die erste Hauptfläche des Chip-Pads 13.2 an der Hauptfläche 12A des Verkapselungskörpers 12 freigelegt. Die freigelegte erste Hauptfläche des Chip-Pads 13.2 soll dazu dienen, dass ein Substrat oder Träger eines Kühlkörpers darauf aufgebracht wird, insbesondere auf der Seite des Kunden.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 umfasst das Halbleiterchip-Package 10 ferner einen Lead-Frame oder Leiterrahmen 13 umfassend die elektrischen Kontaktelemente 13.1 und das Chip-Pad 13.2. Gemäß einem weiteren Beispiel davon umfassen die elektrischen Kontaktelemente 13.1 erste elektrische Kontaktelemente, welche an einer ersten Seite der zwei gegenüberliegenden Seitenflächen 12D angeordnet sind und mit dem Chip-Pad 13.2 elektrisch verbunden sind, und zweite elektrische Kontaktelemente, welche auf einer zweiten Seite der zwei gegenüberliegenden Seitenflächen 12D angeordnet sind und vom Chip-Pad 13.2 elektrisch isoliert sind.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 wird die Kennzeichnung 14 auch (oder ausschließlich) auf einer oder beiden der gegenüberliegenden Hauptflächen 12A und 12B des Verkapselungskörpers 12 bereitgestellt.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 umfasst der Halbleiterchip 11 einen oder mehrere von einem Transistor, einem Metalloxid-Halbleiter-Transistor, einem vertikalen Transistor, einem Bipolartransistor mit isolierter Gate-Elektrode (IGBT, Insulated Gate Bipolar Transistor) und einem Leistungstransistor. Gemäß einem weiteren Beispiel davon umfasst der Halbleiterchip 11 eine erste Hauptfläche, eine zweite Hauptfläche gegenüber der ersten Hauptfläche, ein erstes Kontakt-Pad, welches auf der ersten Hauptfläche angeordnet ist, und ein zweites Kontakt-Pad, welches auf der zweiten Hauptfläche angeordnet ist, wobei der Halbleiterchip 11 mit der zweiten Hauptfläche auf einem Chip-Pad 13.2 angeordnet ist. Gemäß einem weiteren Beispiel davon ist das erste Kontakt-Pad durch einen Drahtbond mit wenigstens einem der elektrischen Kontaktelemente 13.1 verbunden.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 umfassen ein oder beide des Halbleiterchip-Packages 10 und des Verkapselungskörpers 12 eine Form eines Quaders. Gemäß einem weiteren Beispiel davon liegt ein Verhältnis zwischen einer Länge einer langen Seite des Quaders und einer Länge einer kurzen Seite des Quaders zwischen 2 und 3 oder ist größer als 3. Gemäß einem Beispiel liegt eine Länge der langen Seite des Quaders in einem Bereich von 10 mm–25 mm und eine Länge der kurzen Seite des Quaders in einem Bereich von 4 mm–10 mm.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 erstrecken sich die elektrischen Kontaktelemente 13.1 nach außen in einer lateralen oder horizontalen Richtung und sind dann in einer Weise gebogen, dass ihre unteren Oberflächen koplanar miteinander und insbesondere auch koplanar mit einer unteren Hauptfläche 12B des Verkapselungskörpers 12 sind. Ein solches Beispiel ist in 1 dargestellt.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 ist das Halbleiterchip-Package 10 als eine oberflächenmontierte Vorrichtung ausgelegt, wie das in 1 gezeigte Beispiel. Gemäß einem weiteren Beispiel davon ist das Halbleiterchip-Package 10 eines vom Typ TO 252 oder TO 263.
-
Gemäß einem weiteren Beispiel eines Halbleiterchip-Packages ist das Halbleiterchip-Package als eine Durchgangslochvorrichtung ausgelegt, wie in einem weiteren Beispiel unten gezeigt wird. Gemäß einem Beispiel davon ist das Halbleiterchip-Package eines vom Typ TO 220 oder TO 247.
-
Gemäß einem Beispiel des Halbleiterchip-Packages 10 aus 1 umfasst eine Hauptfläche 12A des Halbleiterchip-Packages 10 einen zentralen Teil, welcher von der freigelegten Hauptfläche eines Chip-Pads 13.2 ausgebildet ist, und einen Randteil, welcher von einem Teil des Verkapselungskörpers 12 ausgebildet ist. Gemäß einem weiteren Beispiel kann der zentrale Teil eine rechteckige Form aufweisen. Gemäß einem weiteren Beispiel kann der zentrale Teil mehr als 50%, insbesondere mehr als 60%, insbesondere mehr als 70%, insbesondere mehr als 80%, insbesondere mehr als 90%, des Gesamtoberflächenbereichs der Hauptfläche 12A des Verkapselungskörpers 12 abdecken. Gemäß einem Beispiel ist der Randteil ausgelegt, um den zentralen Teil zu umgeben, und ist ferner so ausgelegt, dass gegenüberliegende Teile des Randteils gleiche Breiten aufweisen.
-
Auf der Seite des Kunden kann ein Halbleiterchip-Package 10, wie beispielsweise das in 1 gezeigte, durch Anbringen eines Kühlkörpers auf der Hauptfläche 12A des Verkapselungskörpers 12 verwendet werden, wodurch der Kühlkörper direkt auf der freigelegten Hauptfläche des Chip-Pads 13.2 angebracht wird. Auf diese Weise kann ein sehr effizienter Wärmeableitungspfad vom Halbleiterchip 11 zur Außenseite ausgebildet werden, was im Falle von Leistungsvorrichtungen wie Leistungstransistoren, insbesondere IGBTs (Insulated Gate Bipolar Transistors, Bipolartransistoren mit isolierter Gate-Elektrode), besonders nützlich ist.
-
Für den Fall, dass ein Kühlkörper an der Hauptfläche 12A des Verkapselungskörpers 12 befestigt wird, würde jede auf dem Randteil der Hauptfläche 12A bereitgestellte Kennzeichnung wahrscheinlich für den Kunden nicht sichtbar sein, da sie vom Kühlkörper abgedeckt sein würde. In diesem Fall kann der Kunde jedoch die Kennzeichnung 14 auf der Seitenfläche 12C noch erkennen und kann somit entweder ein oder beide des Halbleiterchip-Packages 10 oder des Halbleiterchips 11 erkennen und identifizieren.
-
2 zeigt eine Anordnung umfassend einen Lead-Frame 23 und einen Halbleiterchip 21, welcher mit dem Lead-Frame 23 verbunden ist. Die wie in 2 gezeigte Anordnung zeigt, wie das Halbleiterchip-Package 10 aus 1 in einer perspektivischen Unteransichtsdarstellung vor dem Aufbringen des Verkapselungskörpers 12 darauf ausgesehen haben könnte. Der Lead-Frame 23 umfasst elektrische Kontaktelemente 23.1 und ein Chip-Pad 23.2. Der Halbleiterchip 21 kann einen Bipolartransistor mit isolierter Gate-Elektrode (IGBT, Insulated Gate Bipolar Transistor) aufweisen, welcher mit seiner Drain-Pad-Oberfläche am Chip-Pad 23.2 angebracht ist. Die elektrischen Kontaktelemente 23.1 umfassen obere rechte elektrische Kontaktelemente 23.1 und untere linke elektrische Kontaktelemente 23.1. Die oberen rechten elektrischen Kontaktelemente 23.1 können zusammenhängend oder einstückig mit dem Chip-Pad 23.2 sein und können sich somit auf dem gleichen elektrischen Potential wie der Drain-Kontakt des Halbleiterchips 21 befinden. Die obere Oberfläche des Halbleiterchips 21 umfasst einen großen Source-Pad-Bereich und kleine Gate-Pad- und Source-Sense-Pad-Bereiche. Der große Source-Pad-Bereich ist mit drei der unteren linken elektrischen Kontaktelemente 23.1 mittels zweier Drahtbonds 24 verbunden, welche beide mit zwei verschiedenen Kontaktbereichen des großen Source-Kontakt-Pads verbunden sind. Die anderen beiden unteren linken elektrischen Kontaktelemente 23.1 sind mittels Drahtbonds 25 mit den Gate- und Source-Sense-Pads verbunden.
-
3 umfasst 3A bis 3C und zeigt ein Beispiel eines Halbleiterchip-Packages gemäß einem Beispiel in einer schematischen Seitenansichtsdarstellung (A), einer schematischen Querschnittsseitenansichtsdarstellung (B) und einer Draufsichtdarstellung (C), wobei die Querschnittsseitenansichtsdarstellung aus 3B entlang einer Ebene ist, welche durch die Linie A-A in 3C angedeutet ist. Das Halbleiterchip-Package 30 aus 3 umfasst einen Halbleiterchip 31 und einen Verkapselungskörper 32, welcher den Halbleiterchip 31 verkapselt. Der Verkapselungskörper 32 umfasst zwei gegenüberliegende Hauptflächen 32A und 32B und Seitenflächen 320, welche die beiden Hauptflächen 32A und 32B miteinander verbinden. Die Seitenflächen 32C weisen jeweils einen kleineren Oberflächenbereich als die Hauptflächen 32A und 32B auf. Eine Kennzeichnung 34 ist auf wenigstens einer der Seitenflächen 32C bereitgestellt. Die Kennzeichnung „34B6221” ist lediglich symbolisch gemeint und hat keine technische Bedeutung.
-
Das Halbleiterchip-Package 30 aus 3 kann ein Chip-Pad 33.2 mit dem darauf angeordneten Halbleiterchip 31 und elektrische Kontaktelemente 33.1, welche mit dem Halbleiterchip 31 verbunden sind und sich durch den Verkapselungskörper 32 in einer Richtung nach außen erstrecken, umfassen. Die elektrischen Kontaktelemente 33.1 können als Kontaktstifte ausgelegt sein, wie in 3A und 3B gezeigt, so dass das Halbleiterchip-Package 30 als eine Durchgangslochvorrichtung ausgelegt wird.
-
Neben den unterschiedlich ausgebildeten elektrischen Kontaktelementen 33.1, im Vergleich zum Halbleiterchip-Package 10 aus 1, können alle Merkmale, welche in Verbindung mit dem Halbleiterchip-Package 10 beschrieben wurden, auch auf das Halbleiterchip-Package 30 aus 3 angewendet werden, so dass sie nicht erneut wiederholt werden.
-
Insbesondere können die elektrischen Kontaktelemente 33.1 erste elektrische Kontaktelemente umfassen, welche an der Seitenfläche 32D angeordnet sind und zusammenhängend oder einstückig mit dem Chip-Pad 33.2 sein können, und zweite elektrische Kontaktelemente 33.1 können an der Seitenfläche 12C angeordnet sein, welche nicht zusammenhängend oder nicht einstückig mit dem Chip-Pad 33.2 sind. Genauer gesagt kann es sein, dass der Halbleiterchip 31 aus einem Bipolartransistor mit isolierter Gate-Elektrode (IGBT, Insulated Gate Bipolar Transistor) mit einem Drain-Kontakt-Pad an einer oberen Oberfläche davon und einem Gate-Kontakt-Pad, welches auf einer unteren Oberfläche angeordnet ist, einem Source-Kontakt-Pad, welches auf der unteren Oberfläche angeordnet ist, und einem Source-Erfassungskontakt-Pad, welches auf der unteren Oberfläche angeordnet ist, besteht. In diesem Fall sind die ersten elektrischen Kontaktelemente 33.1, welche an der Seitenfläche 32D angeordnet sind, alle elektrisch mit dem Chip-Pad 33.2 und somit mit dem Drain-Kontaktelement verbunden und werden daher mit „D” in 3C bezeichnet. Die zweiten elektrischen Kontaktelemente 33.1 werden mit „S” und „G” in 3C bezeichnet, was bedeutet, dass sie mittels Drahtbonds 34 mit einem der Gate-, Source- oder Source-Sense-Kontaktpads auf der unteren Oberfläche des Halbleiterchips 31 verbunden sind.
-
Die vorliegende Offenbarung betrifft auch ein Verfahren zum Herstellen eines Halbleiterchip-Packages, das Verfahren umfassend:
Bereitstellen eines Halbleiterchips,
Herstellen eines Verkapselungskörpers durch Verkapseln des Halbleiterchips derart, dass der Verkapselungskörper zwei gegenüberliegende Hauptflächen und Seitenflächen, welche die beiden Hauptflächen miteinander verbinden, umfasst, wobei die Seitenflächen jeweils einen kleineren Oberflächenbereich als die Hauptflächen aufweisen, und
Bereitstellen einer Kennzeichnung auf wenigstens einer der Seitenflächen.
-
Gemäß einem Beispiel des Verfahrens wird die Kennzeichnung durch eines oder mehrere der Folgenden erzeugt: Drucken, Lasern, Einbrennen und Aufbringen einer Flüssigkeit, insbesondere Druckfarbe, auf die Seitenfläche. Beim Lasern oder Einbrennen kann der Mechanismus so sein, dass eine obere Schicht des Verkapselungskörpers abgetragen oder verändert wird, beide in einer Weise, dass ein Kontrast erzeugt wird, durch den die Kennzeichnung erkennbar und sichtbar wird.
-
Gemäß weiteren Beispielen des Verfahrens werden oben mit Bezug auf die Halbleiterchip-Packages beschriebene Beispiele in Beispiele des Verfahrens transformiert, was bedeutet, dass geeignete Verfahrensschritte durchgeführt werden, um ein Halbleiterchip-Package gemäß einem oder mehreren der oben beschriebenen Beispiele eines Halbleiterchip-Packages herzustellen.
-
Wenngleich spezielle Ausführungsformen hierin veranschaulicht und beschrieben wurden, werden Durchschnittsfachleute auf dem Gebiet verstehen, dass eine Vielzahl von alternativen und/oder äquivalenten Implementierungen für die gezeigten und beschriebenen speziellen Ausführungsformen substituiert werden können, ohne vom Schutzbereich der vorliegenden Offenbarung abzuweichen. Diese Anmeldung soll alle Adaptionen oder Variationen der hierin erörterten speziellen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.
