DE102015101674A1 - Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern - Google Patents

Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern Download PDF

Info

Publication number
DE102015101674A1
DE102015101674A1 DE102015101674.5A DE102015101674A DE102015101674A1 DE 102015101674 A1 DE102015101674 A1 DE 102015101674A1 DE 102015101674 A DE102015101674 A DE 102015101674A DE 102015101674 A1 DE102015101674 A1 DE 102015101674A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
semiconductor
electrical contact
chip
contact elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015101674.5A
Other languages
English (en)
Other versions
DE102015101674B4 (de
Inventor
Ralf Otremba
Chee Voon Tan
Chooi Mei Chong
Teck Sim Lee
Wee Boon Tay
Klaus Schiess
Raynold Talavera Corocotchia
Sanjay Kumar Murugan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102015101674.5A priority Critical patent/DE102015101674B4/de
Priority to US15/016,039 priority patent/US10037934B2/en
Priority to CN201610082035.3A priority patent/CN105870095B/zh
Publication of DE102015101674A1 publication Critical patent/DE102015101674A1/de
Application granted granted Critical
Publication of DE102015101674B4 publication Critical patent/DE102015101674B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Das Halbleiterchipgehäuse umfasst einen Halbleiterchip, einen Einkapselungskörper, der den Halbleiterchip einkapselt, einen Chipanschlussfleck und elektrische Kontaktelemente, die mit dem Halbleiterchip verbunden sind und sich auswärts erstrecken, wobei der Einkapselungskörper sechs Seitenflächen umfasst und die elektrischen Kontaktelemente sich ausschließlich durch zwei gegenüberliegende Seitenflächen erstrecken, welche die kleinsten Oberflächeninhalte von allen Seitenflächen aufweisen, wobei der Halbleiterchip auf dem Chipanschlussfleck platziert und eine Hauptfläche des Chipanschlussflecks entfernt vom Halbleiterchip mindestens teilweise zur Außenseite hin freigelegt ist.

Description

  • GEBIET DER TECHNIK
  • Die vorliegende Offenbarung betrifft das Gebiet der Halbleiterchipgehäuse.
  • ALLGEMEINER STAND DER TECHNIK
  • Ein Halbleitergehäuse kann einen Halbleiterchip, einen Einkapselungskörper, der den Halbleiterchip einkapselt, und elektrische Kontaktelemente umfassen, die mit dem Halbleiterchip verbunden sind und sich in einer Auswärtsrichtung durch den Einkapselungskörper erstrecken. Die elektrischen Kontaktelemente können in unterschiedlicher Art ausgebildet sein, um unterschiedlichen Wünschen oder Anforderungen auf Kundenseite gerecht zu werden. Gemäß einer Variante ist das Halbleitergehäuse als bedrahtetes Bauelement ausgebildet, dessen elektrische Kontaktelemente als Kontaktstifte ausgebildet sind, die auf Kundenseite in Durchkontaktlöcher einzuführen sind. Gemäß einer anderen Variante ist das Halbleitergehäuse als oberflächenmontiertes Bauelement ausgebildet, dessen elektrische Kontaktelemente mit flachen, komplanaren, tieferen Oberflächen ausgebildet sind, die auf einer geeigneten Kontaktoberfläche auf Kundenseite anzubringen sind. Für die Fertigung von Halbleiterchipgehäusen und ihrer elektrischen Kontaktelemente müssen auch noch andere Aspekte berücksichtigt werden. Ein Aspekt kann darin bestehen, dass der Halbleiterchip während des Betriebs Wärme erzeugen kann und die gesamte Auslegung des Halbleiterchipgehäuses möglicherweise optimiert werden muss, um die effizienteste Wärmeableitung zu ermöglichen. Ein anderer Aspekt hat mit dem Fertigungsprozess des Halbleiterchipgehäuses zu tun, insbesondere dem Problem, wie sich die Leiterrahmendichte beim Fertigungsprozess erhöhen lässt und dadurch die Fertigungskosten pro Halbleiterchipgehäuse verringert werden können.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beiliegenden Zeichnungen werden aufgenommen, um ein weitergehendes Verständnis von Ausführungsformen zu ermöglichen, und sind in diese Patentschrift eingefügt und stellen einen Bestandteil von ihr dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung dazu, Prinzipien von Ausführungsformen zu erläutern. Andere Ausführungsformen und viele der vorgesehenen Vorteile von Ausführungsformen werden ohne Weiteres ersichtlich, wenn zur besseren Verständlichkeit auf die folgende ausführliche Beschreibung Bezug genommen wird.
  • Die Elemente der Zeichnungen sind relativ zueinander nicht zwingend maßstabgetreu. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
  • 1 umfasst 1A und 1B und zeigt eine schematische Querschnittsseitenansichtdarstellung (A) und eine Draufsichtdarstellung (B) eines Beispiels für ein Halbleiterchipgehäuse, das einen freigelegten Chipanschlussfleck und stiftartige elektrische Kontaktelemente gemäß einem Beispiel umfasst.
  • 2 umfasst 2A und 2B und zeigt eine schematische Querschnittsseitenansichtdarstellung (A) und eine schematische perspektivische Draufsichtdarstellung (B) eines Halbleiterchipgehäuses, das einen freigelegten Chipanschlussfleck und elektrische Kontaktelemente, die für die Oberflächenmontagetechnik ausgelegt sind, gemäß einem Beispiel umfasst.
  • 3 zeigt eine schematische perspektivische Draufsichtdarstellung einer beispielhaften Baugruppe, die noch einzukapseln ist, um ein Halbleiterchipgehäuse auszubilden.
  • BESCHREIBUNG VON BEISPIELEN
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Bestandteil dieser Patentschrift bilden und in denen zur Veranschaulichung spezielle Ausführungsformen gezeigt werden, gemäß denen sich die Erfindung praktisch umsetzen lässt. In diesem Zusammenhang werden mit Bezug zur Orientierung der Figur(en), die beschrieben wird/werden, Richtungsbegriffe wie „Ober-”, „Unter-”, „Front-”, „Rück-”, „vordere”, „hintere” etc. verwendet. Da Komponenten von Ausführungsformen in etlichen unterschiedlichen Orientierungen positioniert sein können, werden die Richtungsbegriffe zu Zwecken der Veranschaulichung verwendet und schränken in keiner Weise ein. Es versteht sich, dass noch andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne den Schutzbereich der vorliegenden Erfindung zu verlassen. Die folgende ausführliche Beschreibung ist deshalb nicht als einschränkend aufzufassen, und der Schutzbereich der vorliegenden Erfindung wird von den beigefügten Ansprüchen definiert.
  • Es versteht sich, dass sich die Merkmale der verschiedenen Ausführungsbeispiele, die hierin beschrieben werden, miteinander kombinieren lassen, sofern nicht ausdrücklich anders angemerkt.
  • Wie in dieser Patentschrift gebraucht, sollen die Begriffe „gebondet”, „angebracht”, „verbunden”, „gekoppelt” und/oder „elektrisch verbunden/elektrisch gekoppelt” nicht bedeuten, dass die Elemente oder Schichten in direkten Kontakt gebracht sein müssen; zwischen den „gebondeten”, „angebrachten”, „verbundenen”, „gekoppelten” und/oder „elektrisch verbundenen/elektrisch gekoppelten” Elementen können jeweils Zwischenelemente oder -schichten bereitgestellt sein. Jedoch können die oben erwähnten Begriffe gemäß der Offenbarung optional auch die spezielle Bedeutung haben, dass die Elemente oder Schichten in direkten Kontakt gebracht sind, d. h. dass zwischen den „gebondeten”, „angebrachten”, „verbundenen”, „gekoppelten” und/oder „elektrisch verbundenen/elektrisch gekoppelten” Elementen jeweils keine Zwischenelemente oder -schichten bereitgestellt sind.
  • Weiter kann das Wort „über”, das mit Bezug auf ein Teil, ein Element oder eine Materialschicht verwendet wird, das bzw. die „über” einer Oberfläche ausgebildet ist oder sich „über” ihr befindet, hierin in der Bedeutung verwendet werden, dass sich das Teil, das Element oder die Materialschicht „indirekt auf” der gemeinten Oberfläche befinden kann (z. B. darauf gesetzt, ausgebildet, abgeschieden etc. sein kann) und ein/eine oder mehrere zusätzliche Teile, Elemente oder Schichten zwischen der gemeinten Oberfläche und dem Teil, dem Element oder der Materialschicht angeordnet sein können. Jedoch kann das Wort „über”, das mit Bezug auf ein Teil, ein Element oder eine Materialschicht verwendet wird, das bzw. die „über” einer Oberfläche ausgebildet ist oder sich „über” ihr befindet, optional auch die spezielle Bedeutung haben, dass sich das Teil, das Element oder die Materialschicht „direkt auf”, d. h. in direktem Kontakt mit, der gemeinten Oberfläche befinden kann (z. B. darauf gesetzt, ausgebildet, abgeschieden etc. sein kann).
  • Bauelemente oder Halbleitergehäuse, die Halbleiterchips enthalten, werden unten beschrieben. Die Halbleiterchips können von unterschiedlichen Typen sein, können durch unterschiedliche Techniken angefertigt werden und können zum Beispiel integrierte elektrische, elektrooptische oder elektromechanische Schaltungen und/oder passive Bauteile beinhalten. Die Halbleiterchips sind zum Beispiel möglicherweise ausgelegt als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Bauteile. Sie beinhalten möglicherweise Steuerkreise, Mikroprozessoren oder mikroelektromechanische Komponenten. Weiter sind sie möglicherweise ausgestaltet als Leistungshalbleiterchips wie Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren), IGBTs (Bipolartransistoren mit isoliertem Gate), JFETs (Sperrschichtfeldeffekttransistoren), Leistungsbipolartransistoren oder Leistungsdioden. Insbesondere können Halbleiterchips mit vertikaler Struktur eingesetzt werden, das heißt, die Halbleiterchips sind möglicherweise derart gefertigt, dass elektrische Ströme in einer zu den Hauptflächen der Halbleiterchips senkrechten Richtung fließen können. Ein Halbleiterchip mit vertikaler Struktur kann Kontaktelemente insbesondere auf seinen zwei Hauptflächen aufweisen, das heißt auf seiner Oberseite und seiner Unterseite. Insbesondere können Leistungshalbleiterchips eine vertikale Struktur aufweisen. Zum Beispiel befinden sich die Source-Elektrode und die Gate-Elektrode eines Leistungs-MOSFETs möglicherweise auf einer Hauptfläche, während die Drain-Elektrode des Leistungs-MOSFETs auf der anderen Hauptfläche angeordnet ist. Des Weiteren können die unten beschriebenen elektronischen Bausteine integrierte Schaltungen beinhalten, um die integrierten Schaltungen anderer Halbleiterchips zu steuern, zum Beispiel die integrierten Schaltungen von Leistungshalbleiterchips. Die Halbleiterchips können basierend auf einem speziellen Halbleitermaterial, zum Beispiel Si, SiC, SiGe, GaAs, GaN, AlGaAs, angefertigt werden, können aber auch basierend auf einem beliebigen anderen Halbleitermaterial angefertigt werden und können des Weiteren anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie zum Beispiel Isolatoren, Kunststoffe oder Metalle.
  • Die Halbleiterchips oder mindestens Teile der Halbleiterchips sind mit einem Einkapselungsmaterial bedeckt, um eine Einkapselung (z. B. einen Formkörper) auszubilden, die möglicherweise elektrisch isolierend ist. Die Einkapselung ist möglicherweise ein Dielektrikum und kann aus einem beliebigen zweckmäßigen duroplastischen, thermoplastischen oder wärmehärtbaren Material oder einem Schichtpressstoff (Prepreg) hergestellt sein. Die Einkapselungsmasse kann Füllstoffe enthalten. Nach ihrer Abscheidung ist die Einkapselungsmasse möglicherweise erst teilweise gehärtet und wird möglicherweise erst nach einer Beaufschlagung mit Energie (z. B. Wärme, UV-Licht etc.) ganz gehärtet, um eine Einkapselungsmasse auszubilden. Es können verschiedene Techniken gebraucht werden, um die Halbleiterchips mit der Einkapselungsmasse einzukapseln, zum Beispiel Formpressen, Spritzgießen, Pulverpressen, Flüssigpressen, Auftragen oder Laminieren.
  • 1 zeigt ein Beispiel für ein Halbleiterchipgehäuse gemäß einem Beispiel in einer schematischen Querschnittseitenansichtdarstellung (A) und in einer Draufsichtdarstellung (B). Die Querschnittdarstellung von 1A wurde in einer Ebene erstellt, wie durch die Linie A-A in 1B angezeigt. Das Halbleiterchipgehäuse 10 umfasst einen Halbleiterchip 11, einen Einkapselungskörper 12, der den Halbleiterchip 11 einkapselt, einen Chipanschlussfleck 13.2 mit dem darauf platzierten Halbleiterchip 11 und elektrische Kontaktelemente 13.1, die mit dem Halbleiterchip 11 verbunden sind und sich in einer Auswärtsrichtung durch den Einkapselungskörper 12 erstrecken. Der Einkapselungskörper 12 umfasst sechs Seitenflächen 12A bis 12F. Die elektrischen Kontaktelemente 13.1 erstrecken sich ausschließlich durch zwei gegenüberliegende Seitenflächen 12C und 12D, welche die kleinsten Oberflächeninhalte von allen Seitenflächen 12A bis 12F aufweisen. Eine Hauptfläche des Chipanschlussflecks 13.2 entfernt vom Halbleiterchip 11 ist mindestens teilweise zur Außenseite hin freigelegt.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 10 von 1 umfassen die sechs Seitenflächen 12A bis 12F zwei gegenüberliegende Hauptflächen 12E und 12F, welche die größten Oberflächeninhalte von allen Seitenflächen 12A bis 12F aufweisen. Der Halbleiterchip 11 kann innerhalb des Einkapselungskörpers 12 derart platziert sein, dass die Hauptebene des Chips parallel zu den zwei Hauptflächen 12E und 12F angeordnet ist.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 10 von 1 umfasst das Halbleiterchipgehäuse 10 einen Leiterrahmen 13, der die elektrischen Kontaktelemente 13.1 und den Chipanschlussfleck 13.2 umfasst. In dem in 1 gezeigten Beispiel ist die gesamte obere Hauptfläche des Chipanschlussflecks 13.2 zur Außenseite hin freigelegt. Es kann aber auch der Fall sein, dass nur ein Abschnitt der oberen Hauptfläche des Chipanschlussflecks 13.2 zur Außenseite hin freigelegt ist. In jedem Fall erlaubt eine solche Ausgestaltung, dass der Benutzer eine Wärmesenke auf dem Halbleiterchipgehäuse 10 anbringt, sodass übermäßige Wärme, die vom Halbleiterchip 11 erzeugt wird, effektiv abgeleitet werden kann. Somit ist es möglich, effektiv die Strom- und die Wärmewege räumlich voneinander zu trennen, da eine größere Menge der Wärme durch den Chipanschlussfleck 13.2 und die Wärmesenke abgeleitet wird.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 10 von 1 ist der Chipanschlussfleck 13.2 mit einem oder mehreren der elektrischen Kontaktelemente 13.1 verbunden. Er kann zum Beispiel mit einem oder mehreren der elektrischen Kontaktelemente 13.1 zusammenhängen, insbesondere aus einem Abschnitt eines Leiterrahmens ausgebildet sein. Gemäß einem anderen Beispiel ist der Chipanschlussfleck mit keinem der elektrischen Kontaktelemente verbunden.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 10 von 1 sind die elektrischen Kontaktelemente 13.1 als Kontaktstifte ausgestaltet, wie in 1A gezeigt, sodass das Gehäuse als bedrahtetes Bauelement gestaltet ist. Gemäß einem anderen Beispiel kann das Halbleiterchipgehäuse auch als oberflächenmontiertes Bauelement gestaltet sein. Eine Ausführungsform davon wird später gezeigt.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 10 von 1 umfassen die elektrischen Kontaktelemente 13.1 erste elektrische Kontaktelemente, die an der Seitenfläche 12D angeordnet sind und mit dem Chipanschlussfleck 13.2 zusammenhängen, und zweite elektrische Kontaktelemente 13.1, die an der Seitenfläche 12C angeordnet sind und nicht mit dem Chipanschlussfleck 13.2 zusammenhängen. Noch spezieller ist es möglicherweise der Fall, dass der Halbleiterchip 11 aus einem Bipolartransistor mit isoliertem Gate (IGBT) besteht, der einen Drain-Kontaktfleck an einer oberen Oberfläche davon und einen auf einer unteren Oberfläche angeordneten Gate-Kontaktfleck, einen auf der unteren Oberfläche angeordneten Source-Kontaktfleck und einen auf der unteren Oberfläche angeordneten Source-Messkontaktfleck aufweist. In diesem Fall sind die ersten elektrischen Kontaktelemente 13.1, die an der Seitenfläche 12D angeordnet sind, alle elektrisch mit dem Chipanschlussfleck 13.2 und mithin mit dem Drain-Kontaktelement verbunden und werden deshalb in 1B mit „D” bezeichnet. Die zweiten elektrischen Kontaktelemente 13.1 werden in 1B mit „S” und „G” bezeichnet, was bedeutet, dass sie durch Drahtbondungen 14 mit jeweils einem der Gate-, Source- oder Source-Messkontaktflecke auf der unteren Oberfläche des Halbleiterchips 11 verbunden sind. Eine spezielle Ausführungsform davon wird in Verbindung mit 3 gezeigt und ausführlicher erläutert.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 10 von 1 umfasst das Halbleiterchipgehäuse 10 einen und nur einen Halbleiterchip 11, wie in 1 gezeigt, oder es kann auch mehr als einen Halbleiterchip enthalten. Es enthält möglicherweise auch einen oder mehrere Halbleiterchips und zusätzlich dazu ein oder mehrere passive Bauelemente wie z. B. Widerstände, Spulen oder Kondensatoren, die möglicherweise auch auf Abschnitten des Leiterrahmens angeordnet sind. Gemäß einem Beispiel umfasst der Halbleiterchip 11 einen oder mehrere von einem Transistor, einem Metall-Oxid-Halbleiter-Transistor, einem Vertikaltransistor, einem Bipolartransistor mit isoliertem Gate und einem Leistungstransistor.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 10 von 1 umfasst der Einkapselungskörper 12 einen rechteckigen Querschnitt, wie in 1A gezeigt, und die elektrischen Kontaktelemente 13.1 erstrecken sich ausschließlich durch zwei gegenüberliegende kurze Seiten des Rechtecks, die den in 1A mit den Bezugszeichen 12C und 12D versehenen Seitenflächen entsprechen. Gemäß einem Beispiel dafür ist ein Verhältnis zwischen einer Länge der langen Seite des Rechtecks, d. h. einer Länge einer der Seitenflächen 12E und 12F, und einer Länge der kurzen Seite des Rechtecks, d. h. einer Länge einer der Seitenflächen 12C und 12D, zwischen 2 und 3 oder größer als 3.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 10 von 1 umfasst das Halbleiterchipgehäuse 10 die Ausbildung eines Quaders. Eine Länge des Halbleiterchipgehäuses 10 kann definiert sein als Abstand zwischen den Seitenflächen 12C und 12D, eine Breite des Halbleiterchipgehäuses 10 kann definiert sein als Abstand zwischen den Seitenflächen 12A und 12B, und eine Höhe des Halbleiterchipgehäuses 10 kann definiert sein als Abstand zwischen den Seitenflächen 12E und 12F. Gemäß einem Beispiel liegt die Länge des Halbleiterchipgehäuses 10 möglicherweise in einem Bereich von 10 mm bis 25 mm, die Breite des Halbleiterchipgehäuses 10 liegt möglicherweise in einem Bereich von 4 mm bis 10 mm, und die Höhe des Halbleiterchipgehäuses 10 liegt möglicherweise in einem Bereich von 1 mm bis 4 mm.
  • 2 zeigt ein Beispiel für ein als oberflächenmontiertes Bauelement gestaltetes Halbleiterchipgehäuse in einer Querschnittdarstellung (A) und in einer perspektivischen Draufsichtdarstellung (B). Das Halbleiterchipgehäuse 20 von 2 umfasst einen Halbleiterchip (nicht gezeigt), einen Einkapselungskörper 22 und elektrische Kontaktelemente 23.1, die mit dem Halbleiterchip verbunden sind und sich in einer Auswärtsrichtung durch den Einkapselungskörper 22 erstrecken. Die elektrischen Kontaktelemente 23.1 erstrecken sich zuerst in einer Querrichtung, etwa die elektrischen Kontaktelemente 13.1 des Beispiels von 1, sind aber dann derart gebogen, dass ihre unteren Oberflächen komplanar sind, sodass das Halbleiterchipgehäuse 20 auf Kundenseite als oberflächenmontiertes Bauelement verwendet werden kann.
  • Die anderen Details des Halbleiterchipgehäuses 20 von 2 können denjenigen des Beispiels wie in 1 gezeigt ähnlich sein. Insbesondere können die elektrischen Kontaktelemente 23.1 ein Bestandteil eines Leiterrahmens 23 sein, wobei der Leiterrahmen 23 weiter einen Chipanschlussfleck 23.2 umfasst, an dem der Halbleiterchip angebracht ist.
  • 3 zeigt eine Baugruppe, die einen Leiterrahmen 33 und einen mit dem Leiterrahmen 33 verbundenen Halbleiterchip 31 umfasst. Die Baugruppe, wie in 3 gezeigt, zeigt, wie das Halbleiterchipgehäuse 20 von 2 in einer Darstellung einer perspektivischen Ansicht von oben vor dem Applizieren des Einkapselungskörpers 22 darauf ausgesehen haben kann. Der Halbleiterchip 31 kann aus einem Bipolartransistor mit isoliertem Gate (IGBT) bestehen, der mit seiner Drain-Anschlussfleckoberfläche am Chipanschlussfleck 33.2 angebracht ist. Die oberen, rechten elektrischen Kontaktelemente 33.1 hängen mit dem Chipanschlussfleck 33.2 zusammen und liegen mithin auf demselben elektrischen Potential wie der Drain-Kontakt. Die obere Oberfläche des Halbleiterchips 31 umfasst eine große Source-Anschlussfläche und kleine Gate-Anschluss- und Source-Messflächen. Die große Source-Anschlussfläche ist mithilfe von zwei Drahtbondungen 34, die beide mit zwei unterschiedlichen Kontaktflächen des großen Source-Kontaktflecks verbunden sind, mit drei der unteren, linken elektrischen Kontaktelemente 33.1 verbunden. Die anderen zwei unteren, linken elektrischen Kontaktelemente 33.1 sind mittels Drahtbondungen mit den Gate- und Source-Messanschlussflecken verbunden.
  • Auch wenn hierin spezielle Ausführungsformen veranschaulicht und beschrieben wurden, versteht es sich für den Durchschnittsfachmann, dass diverse alternative und/oder äquivalente Implementierungen an die Stelle der speziellen gezeigten und beschriebenen Ausführungsformen treten können, ohne den Schutzbereich der vorliegenden Erfindung zu verlassen. Diese Anmeldung soll jegliche Anpassungen oder Abwandlungen der speziellen hierin erörterten Ausführungsformen einschließen. Deshalb soll diese Erfindung nur von den Ansprüchen und den Äquivalenten davon eingeschränkt sein.

Claims (20)

  1. Halbleiterchipgehäuse, das Folgendes umfasst: einen Halbleiterchip; einen Einkapselungskörper, der den Halbleiterchip einkapselt; elektrische Kontaktelemente, die mit dem Halbleiterchip verbunden sind und sich auswärts erstrecken, wobei der Einkapselungskörper sechs Seitenflächen umfasst und die elektrischen Kontaktelemente sich ausschließlich durch zwei gegenüberliegende Seitenflächen erstrecken, welche die kleinsten Oberflächeninhalte von allen Seitenflächen aufweisen; und einen Chipanschlussfleck, wobei der Halbleiterchip auf dem Chipanschlussfleck platziert und eine Hauptfläche des Chipanschlussflecks entfernt vom Halbleiterchip mindestens teilweise zur Außenseite hin freigelegt ist.
  2. Halbleiterchipgehäuse nach Anspruch 1, das weiter Folgendes umfasst: einen Leiterrahmen, der die elektrischen Kontaktelemente und den Chipanschlussfleck umfasst.
  3. Halbleiterchipgehäuse nach Anspruch 1 oder 2, wobei die elektrischen Kontaktelemente erste elektrische Kontaktelemente, die an einer ersten Seite der zwei gegenüberliegenden Seitenflächen angeordnet und mit dem Chipanschlussfleck elektrisch verbunden sind, und zweite elektrische Kontaktelemente, die an einer zweiten Seite der zwei gegenüberliegenden Seitenflächen angeordnet und vom Chipanschlussfleck elektrisch isoliert sind, umfassen.
  4. Halbleiterchipgehäuse nach einem der vorhergehenden Ansprüche, wobei der Chipanschlussfleck mit einem der elektrischen Kontaktelemente verbunden ist.
  5. Halbleiterchipgehäuse nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip einen oder mehrere von einem Transistor, einem Metall-Oxid-Halbleiter-Transistor, einem Vertikaltransistor, einem Bipolartransistor mit isoliertem Gate und einem Leistungstransistor umfasst.
  6. Halbleiterchipgehäuse nach Anspruch 5, wobei der Halbleiterchip eine erste Hauptfläche, eine zweite Hauptfläche gegenüber der ersten Hauptfläche, einen ersten Kontaktfleck, der auf der ersten Hauptfläche platziert ist, und einen zweiten Kontaktfleck, der auf der zweiten Hauptfläche angeordnet ist, umfasst, wobei der Halbleiterchip mit der zweiten Hauptfläche auf einem Chipanschlussfleck platziert ist.
  7. Halbleiterchipgehäuse nach Anspruch 6, wobei der erste Kontaktfleck über eine Drahtbondung mit mindestens einem der elektrischen Kontaktelemente verbunden ist.
  8. Halbleiterchipgehäuse nach einem der vorhergehenden Ansprüche, wobei der Einkapselungskörper einen rechteckigen Querschnitt umfasst und die elektrischen Kontaktelemente sich ausschließlich durch zwei gegenüberliegende kurze Seiten des Rechtecks erstrecken.
  9. Halbleiterchipgehäuse nach Anspruch 8, wobei ein Verhältnis zwischen einer Länge der langen Seite des Rechtecks und einer Länge der kurzen Seite des Rechtecks zwischen 2 und 3 oder größer als 3 ist.
  10. Halbleiterchipgehäuse nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip eine Vielzahl elektrischer Bauelemente umfasst.
  11. Halbleiterchipgehäuse nach einem der vorhergehenden Ansprüche, wobei das Halbleitergehäuse eine Vielzahl von Halbleiterchips umfasst.
  12. Halbleiterchipgehäuse nach einem der vorhergehenden Ansprüche, wobei das Halbleitergehäuse als oberflächenmontiertes Bauelement gestaltet ist.
  13. Halbleiterchipgehäuse, das Folgendes umfasst: einen Halbleiterchip; einen Chipanschlussfleck, wobei der Halbleiter auf dem Chipanschlussfleck platziert ist; einen Einkapselungskörper, der den Halbleiterchip einkapselt; und elektrische Kontaktelemente, die mit dem Halbleiterchip verbunden sind und sich auswärts erstrecken, wobei der Einkapselungskörper einen rechteckigen Querschnitt umfasst und die elektrischen Kontaktelemente sich ausschließlich durch zwei gegenüberliegende kurze Seiten des Rechtecks erstrecken und eine Hauptfläche des Chipanschlussflecks entfernt vom Halbleiterchip mindestens teilweise zur Außenseite hin freigelegt ist.
  14. Halbleiterchipgehäuse nach Anspruch 13, wobei ein Verhältnis zwischen einer Länge der langen Seite des Rechtecks und einer Länge der kurzen Seite des Rechtecks zwischen 2 und 3 oder größer als 3 ist.
  15. Halbleiterchipgehäuse nach Anspruch 13 oder 14, wobei eine Länge der langen Seite des Rechtecks in einem Bereich von 10 mm bis 25 mm liegt und eine Länge der kurzen Seite des Rechtecks in einem Bereich von 4 mm bis 10 mm liegt.
  16. Halbleiterchipgehäuse nach einem der Ansprüche 13 bis 15, wobei die elektrischen Kontaktelemente sich in einer Querrichtung auswärts erstrecken und dann derart gebogen sind, dass ihre unteren Oberflächen komplanar sind.
  17. Halbleiterchipgehäuse, das Folgendes umfasst: einen Leiterrahmen, der einen Chipanschlussfleck und elektrische Kontaktelemente umfasst; einen auf dem Chipanschlussfleck platzierten Halbleiterchip; und einen Einkapselungskörper, der den Halbleiterchip und einen Abschnitt des Leiterrahmens derart einkapselt, dass eine Hauptfläche des Chipanschlussflecks entfernt vom Halbleiterchip zur Außenseite hin freigelegt ist, wobei die elektrischen Kontaktelemente mit dem Halbleiterchip verbunden sind und sich auswärts erstrecken.
  18. Halbleiterchipgehäuse nach Anspruch 17, wobei der Einkapselungskörper sechs Seitenflächen umfasst und die elektrischen Kontaktelemente sich durch zwei gegenüberliegende Seitenflächen erstrecken, welche die kleinsten Oberflächeninhalte von allen Seitenflächen umfassen.
  19. Halbleiterchipgehäuse nach Anspruch 17 oder 18, wobei der Halbleiterchip einen oder mehrere von einem Transistor, einem Metall-Oxid-Halbleiter-Transistor, einem Vertikaltransistor, einem Bipolartransistor mit isoliertem Gate und einem Leistungstransistor umfasst.
  20. Halbleiterchipgehäuse nach einem der Ansprüche 17 bis 19, wobei eine Hauptfläche des Halbleitergehäuses einen Mittelabschnitt, der von der freigelegten Hauptfläche des Chipanschlussflecks ausgebildet wird, und einen Randabschnitt, der von einem Abschnitt des Einkapselungskörpers ausgebildet wird, umfasst.
DE102015101674.5A 2015-02-05 2015-02-05 Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern Active DE102015101674B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015101674.5A DE102015101674B4 (de) 2015-02-05 2015-02-05 Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
US15/016,039 US10037934B2 (en) 2015-02-05 2016-02-04 Semiconductor chip package having contact pins at short side edges
CN201610082035.3A CN105870095B (zh) 2015-02-05 2016-02-05 在短边缘处具有接触销的半导体芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015101674.5A DE102015101674B4 (de) 2015-02-05 2015-02-05 Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern

Publications (2)

Publication Number Publication Date
DE102015101674A1 true DE102015101674A1 (de) 2016-08-11
DE102015101674B4 DE102015101674B4 (de) 2021-04-29

Family

ID=56498455

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015101674.5A Active DE102015101674B4 (de) 2015-02-05 2015-02-05 Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern

Country Status (3)

Country Link
US (1) US10037934B2 (de)
CN (1) CN105870095B (de)
DE (1) DE102015101674B4 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972576B2 (en) 2015-11-25 2018-05-15 Infineon Technologies Austria Ag Semiconductor chip package comprising side wall marking
DE102017120747A1 (de) 2017-09-08 2019-03-14 Infineon Technologies Austria Ag SMD-Gehäuse mit Oberseitenkühlung
DE102017120753A1 (de) 2017-09-08 2019-03-14 Infineon Technologies Austria Ag SMD-Package mit Oberseitenkühlung
DE102018107094A1 (de) 2018-03-26 2019-09-26 Infineon Technologies Austria Ag Multi-Package-Oberseitenkühlung
DE102018115509A1 (de) 2018-06-27 2020-01-02 Infineon Technologies Ag Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben
EP3654373A1 (de) 2018-11-19 2020-05-20 Infineon Technologies AG Mehr-chip gehäuse
EP3699956A1 (de) 2019-02-25 2020-08-26 Infineon Technologies AG Gehäuse für mehrfachchip-leistungshalbleiterbauelement
EP3790047A1 (de) 2019-09-05 2021-03-10 Infineon Technologies AG Multi-chip-modul
DE102017012366B3 (de) 2017-09-08 2023-06-29 Infineon Technologies Austria Ag SMD-Package mit Oberseitenkühlung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017202770B4 (de) 2016-08-31 2023-06-07 Infineon Technologies Austria Ag Halbleiterchipgehäuse mit einem sich wiederholenden Grundflächenmuster
US11183436B2 (en) 2020-01-17 2021-11-23 Allegro Microsystems, Llc Power module package and packaging techniques
US11150273B2 (en) 2020-01-17 2021-10-19 Allegro Microsystems, Llc Current sensor integrated circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208818B2 (en) * 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625226A (en) * 1994-09-19 1997-04-29 International Rectifier Corporation Surface mount package with improved heat transfer
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
CN1179626A (zh) 1996-09-05 1998-04-22 国际整流器公司 一种改进的表面封装的大功率半导体封壳及其制造方法
JP2003110077A (ja) 2001-10-02 2003-04-11 Mitsubishi Electric Corp 半導体装置
US6911718B1 (en) * 2003-07-03 2005-06-28 Amkor Technology, Inc. Double downset double dambar suspended leadframe
US7034385B2 (en) * 2003-08-05 2006-04-25 International Rectifier Corporation Topless semiconductor package
TWI238499B (en) * 2003-11-03 2005-08-21 Siliconware Precision Industries Co Ltd Semiconductor package
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
JP2007134486A (ja) 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
CN101174602B (zh) 2006-10-06 2011-10-05 万国半导体股份有限公司 高电流半导体功率器件小外形集成电路封装
JP2008166621A (ja) 2006-12-29 2008-07-17 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4489100B2 (ja) 2007-06-18 2010-06-23 株式会社東芝 半導体パッケージ
US8227908B2 (en) * 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
US8008758B1 (en) * 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
JP5275019B2 (ja) 2008-12-26 2013-08-28 株式会社東芝 半導体装置
JP5361426B2 (ja) 2009-02-05 2013-12-04 株式会社東芝 半導体デバイス
JP2011181697A (ja) 2010-03-01 2011-09-15 Toshiba Corp 半導体パッケージおよびその製造方法
JP5975911B2 (ja) 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208818B2 (en) * 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972576B2 (en) 2015-11-25 2018-05-15 Infineon Technologies Austria Ag Semiconductor chip package comprising side wall marking
DE102017120747A1 (de) 2017-09-08 2019-03-14 Infineon Technologies Austria Ag SMD-Gehäuse mit Oberseitenkühlung
DE102017120753A1 (de) 2017-09-08 2019-03-14 Infineon Technologies Austria Ag SMD-Package mit Oberseitenkühlung
US10566260B2 (en) 2017-09-08 2020-02-18 Infineon Technologies Austria Ag SMD package with top side cooling
DE102017012366B3 (de) 2017-09-08 2023-06-29 Infineon Technologies Austria Ag SMD-Package mit Oberseitenkühlung
US10699978B2 (en) 2017-09-08 2020-06-30 Infineon Technologies Austria Ag SMD package with top side cooling
DE102017120747B4 (de) 2017-09-08 2020-07-30 Infineon Technologies Austria Ag SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102017120753B4 (de) * 2017-09-08 2021-04-29 Infineon Technologies Austria Ag SMD-Package mit Oberseitenkühlung
US10903133B2 (en) 2017-09-08 2021-01-26 Infineon Technologies Austria Ag Method of producing an SMD package with top side cooling
DE102018107094B4 (de) * 2018-03-26 2021-04-15 Infineon Technologies Austria Ag Multi-Package-Oberseitenkühlung und Verfahren zu deren Herstellung
DE102018107094A1 (de) 2018-03-26 2019-09-26 Infineon Technologies Austria Ag Multi-Package-Oberseitenkühlung
US10755999B2 (en) 2018-03-26 2020-08-25 Infineon Technologies Austria Ag Multi-package top-side-cooling
DE102018115509A1 (de) 2018-06-27 2020-01-02 Infineon Technologies Ag Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben
EP3654373A1 (de) 2018-11-19 2020-05-20 Infineon Technologies AG Mehr-chip gehäuse
EP3699956A1 (de) 2019-02-25 2020-08-26 Infineon Technologies AG Gehäuse für mehrfachchip-leistungshalbleiterbauelement
US11329000B2 (en) 2019-02-25 2022-05-10 Infineon Technologies Ag Package for a multi-chip power semiconductor device
EP3790047A1 (de) 2019-09-05 2021-03-10 Infineon Technologies AG Multi-chip-modul
US11355424B2 (en) 2019-09-05 2022-06-07 Infineon Technologies Ag Multi-chip package

Also Published As

Publication number Publication date
CN105870095A (zh) 2016-08-17
US10037934B2 (en) 2018-07-31
CN105870095B (zh) 2018-10-23
DE102015101674B4 (de) 2021-04-29
US20160233149A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
DE102015101674B4 (de) Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
DE102018123857A1 (de) Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind
DE102017202770B4 (de) Halbleiterchipgehäuse mit einem sich wiederholenden Grundflächenmuster
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE112009001315T5 (de) Vollbrückenmodul mit vier MOSFETs
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102014118836A1 (de) Halbleiterbauteil
DE4021871A1 (de) Hochintegriertes elektronisches bauteil
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
WO2006133664A1 (de) Halbleiterleistungsbauteilstapel in flachleitertechnik mit oberflächenmontierbaren aussenkontakten und ein verfahren zur herstellung desselben
DE102015120396A1 (de) Halbleiterchip-Package umfassend Seitenwandkennzeichnung
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE102015109073A1 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102015100862A1 (de) Elektronisches Bauelement und Verfahren zum Fertigen eines elektronischen Bauelements
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102018201013A1 (de) Halbleiter-package mit kühlkörper und nietfreiem die-befestigungsbereich
DE102013103351B4 (de) Elektronikmodul
DE102010016798B4 (de) Halbleiterchip-Package
DE102015104956A1 (de) Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips
DE102016109227B4 (de) Verfahren und Vorrichtung zum simultanen Verkapseln von Halbleiter-Dies mit geschichteten Leadframe-Streifen
DE102017202345A1 (de) Leiterrahmen, halbleitergehäuse, das einen leiterrahmen umfasst, und verfahren zum bilden eines halbleitergehäuses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative