KR100510470B1 - 신뢰도를 개선할 수 있는 반도체 패키지의 본딩부 및 본딩방법 - Google Patents
신뢰도를 개선할 수 있는 반도체 패키지의 본딩부 및 본딩방법 Download PDFInfo
- Publication number
- KR100510470B1 KR100510470B1 KR10-1998-0023206A KR19980023206A KR100510470B1 KR 100510470 B1 KR100510470 B1 KR 100510470B1 KR 19980023206 A KR19980023206 A KR 19980023206A KR 100510470 B1 KR100510470 B1 KR 100510470B1
- Authority
- KR
- South Korea
- Prior art keywords
- bond
- chip
- semiconductor package
- bond pad
- bonding
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 6
- 238000000465 moulding Methods 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims 3
- 238000007789 sealing Methods 0.000 claims 1
- 230000007797 corrosion Effects 0.000 abstract description 4
- 238000005260 corrosion Methods 0.000 abstract description 4
- 238000002161 passivation Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
본드패드의 부식을 억제하고, 본드 와이어(bond wire)와 본드패드간의 접착력을 향상시킬 수 있는 반도체 패키지의 본딩부 및 본딩방법에 관해 개시한다. 이를 위해 본 발명은 칩의 본드패드를 본드 와이어를 사용하여 칩 외부로 연결하는 제1 공정과, 본드 와이어가 연결된 본드패드 상부를 절연막으로 덮는 제2 공정을 구비하는 것을 특징으로 하는 반도체 패키지의 본딩방법 및 이러한 본딩에 의한 반도체 패키지의 본딩부를 제공한다.
Description
본 발명은 반도체 패키지(Package) 제조방법에 관한 것으로, 더욱 상세하게는 본드패드를 본드와이어로 외부로 연결하는 반도체 패키지의 와이어 본딩부(Wire bonding section) 및 본딩방법에 관한 것이다.
일반적으로 반도체 패키지 제조공정은 칩(Chip)을 리드프레임(leadframe)이나 인쇄회로기판(PCB: Print Circuit Board)의 칩패드(Chippad)에 탑재(mounting)하고 칩의 기능을 외부로 연결하기 위한 와이어 본딩(Wire bonding)을 수행한다. 그 후, 몰딩(Molding) 공정을 진행하여 칩이 외부 환경으로부터 보호되게 한다. 이때, 칩에서 본드 와이어(bond wire)와 연결되는 본드패드(Bondpad)는 도전막으로 구성되고 칩의 다른 영역과 달리 칩을 외부로부터 보호하는 역할을 수행하는 패시베이션층(Passivation Layer)이 덮여지지 않고 개방된 상태가 된다. 따라서, 패키징(Packaging) 공정을 완료한 후에 이 부분에 부식(Corrosion) 등의 문제가 발생하여 누설전류를 발생시켜 반도체 소자의 특성을 저하시키고 심한 경우에는 단선(Short) 결함이 발생하여 여러 가지 문제의 원인이 되고 있다.
본 발명이 이루고자 하는 기술적 과제는 와이어 본딩(wire bonding) 공정이 끝난 후에 칩의 본드패드를 보호할 수 있는 공정을 추가하여 상술한 본딩공정에서 발생하는 문제점을 해결할 수 있는 반도체 패키지의 본딩방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 패키지의 본딩방법에 의한 본딩부를 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 칩의 본드패드를 본드 와이어를 사용하여 칩 외부로 연결하는 제1 공정과, 상기 본드 와이어가 연결된 본드패드 상부를 절연막으로 덮는 제2 공정을 구비하는 것을 특징으로 하는 반도체 패키지의 본딩방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 절연막은 폴리이미드(Polyimide)를 사용하는 것이 적합하고, 상기 제2 공정 후에 상기 절연막의 경화를 위한 베이킹(baking) 공정을 추가로 진행하는 것이 적합하다.
바람직하게는 상기 제2 공정의 절연막은 칩의 모든 본드패드를 덮거나 부분적으로 덮도록 형성하는 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 집적회로를 포함하는 반도체 칩과, 상기 칩의 상부에 노출된 도전막으로 구성된 본드패드(bondpad)와, 상기 본드패드와 연결되어 칩 외부로 상기 집적회로의 기능을 확장시키는 본드 와이어(bond wire) 및 상기 칩의 본드패드를 덮으면서 본드와이어를 고정하는 역할을 하는 절연막을 구비하는 것을 특징으로 하는 반도체 패키지의 와이어 본딩부를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 절연막은 폴리이미드(Polyimide)를 재질로 하는 것이 적합하다.
본 발명에 따르면, 첫째 반도체 소자의 패키징 공정에서 칩의 본드패드에서 발생하는 부식을 억제하여 누설전류의 증가나 단선결함과 같은 전기적인 특성저하를 방지하고, 둘째 본드 와이어간의 기생 커패시턴스를 억제하고, 셋째 본드 와이어와 본드패드간의 접착력을 향상시켜 신뢰도가 높은 반도체 패키지를 실현할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명에 의한 본딩방법을 설명하기 위해 도시한 본딩(bonding)된 칩(Chip)의 평면도이다.
도 1을 참조하면, 리드프레임(leadframe)이나 인쇄회로 기판(PCB)의 칩패드에 탑재된 반도체 칩(100)을 와이어 본딩 장비(Wire bonding machine)를 이용하여 본드 와이어(102)가 칩에 본드패드(104)에 연결되어 칩의 외부, 예컨대 리드프레임의 인너 리드 팁(Inner lead tip)에 연결되도록 한다. 이때, 본드 패드(104)는 본드 와이어(102)의 접합을 위해 도전막 위에 보호막이 없는 상태로 다음 공정인 몰딩(molding) 공정으로 진행되었다. 그러나, 본 발명에서는 절연막(106), 예컨대 폴리이미드(Polyimide)와 같은 막질은 한 방울씩 떨어뜨리는 방식으로 본드 패드(104)를 덮도록 하는 공정을 추가함으로써 본드 패드(104)가 후속공정 또는 사용자가 사용하는 동안 부식되어 반도체 소자의 전기적인 특성이 저하되는 문제점을 방지할 수 있다. 이러한 절연막은 칩에 있는 모든 본드 패드(104)를 전부 덮도록 형성할 수도 있고, 전원이 주로 인가되는 특정 본드패드(104)에만 선별적으로 형성할 수 있다.
도 2는 상기 도 1의 A부분을 절개(Cross section)하였을 때의 단면도이다.
도 2를 참조하면, 집적회로가 형성된 칩(100)에는 외부 연결을 위해 도전막으로 구성된 본드패드(104)와, 상기 본드패드(104)와 연결된 본드 와이어(102)가 구성되어 있다. 그리고 본드패드(104)를 제외한 칩의 표면에는 보호막의 역할을 하는 패시베이션층(108)이 덮여 있다. 그리고 본 발명에 의한 절연막, 예컨대 폴리이미드(Polyimide)막이 패시베이션층(108)과 본드패드(104)를 덮으면서 본드 와이어(102)를 고정하도록 구성되어 있다. 여기서 상기 절연막(106)은 본 발명의 핵심사상으로 본드패드(104)가 부식되는 것을 방지하고, 복수개의 본드 와이어(102) 상호간에 발생할 수 있는 기생용량을 억제하고, 본드와이어(102)와 본드패드(104)간의 접착력을 강화시키는 중요한 역할을 한다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 본드패드를 덮는 절연막 형성공정을 반도체 패키지 제조공정에 추가함으로써, 첫째 반도체 소자의 패키징 공정에서 칩의 본드패드에서 발생하는 부식을 억제하여 누설전류의 증가나 단선결함과 같은 전기적인 특성저하를 방지하고, 둘째 본드 와이어간의 기생 커패시턴스를 억제하고, 셋째 본드 와이어와 본드패드간의 접착력을 향상시켜 신뢰도가 높은 반도체 패키지를 실현할 수 있다.
도 1은 본 발명에 의한 본딩방법을 설명하기 위해 도시한 본딩(bonding)된 칩(Chip)의 평면도이다.
도 2는 상기 도 1의 본딩방법에 의해 본딩된 칩의 구조를 설명하기 위한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 칩(Chip), 102: 본딩와이어(Bonding wire),
104: 본드패드, 106: 절연막,
108: 패시베이션층(Passivation layer).
Claims (4)
- 칩의 본드패드를 본드 와이어를 사용하여 칩 외부로 연결하는 제1 공정;상기 본드 와이어가 연결된 본드패드 상부를 폴리이미드로 이루어진 절연막으로 덮는 제2 공정; 및상기 본드 와이어가 연결된 결과물에 몰딩 컴파운드로 몰딩을 진행하는 제3 공정을 구비하는 것을 특징으로 하는 반도체 패키지의 본딩방법.
- 제 1항에 있어서, 상기 절연막은 칩의 모든 본드패드를 덮거나 부분적으로 제한된 개수의 본드패드를 덮도록 형성하는 것을 특징으로 하는 반도체 패키지의 본딩방법.
- 제 1항에 있어서,상기 제2 공정 후에 베이킹 공정을 추가로 진행하는 것을 특징으로 하는 반도체 패키지의 본딩방법.
- 집적회로를 포함하는 반도체 칩;상기 칩의 상부에 노출된 도전막으로 구성된 본드패드(bondpad);상기 본드패드와 연결되어 칩 외부로 상기 집적회로의 기능을 확장시키는 본드 와이어(bond wire);상기 칩의 본드패드를 덮으면서 본드와이어를 고정하는 역할을 하는 폴리이미드로 이루어진 절연막; 및상기 반도체 칩, 본드 와이어, 절연막을 밀봉하는 몰딩 컴파운드를 구비하는 것을 특징으로 하는 반도체 패키지의 와이어 본딩부.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0023206A KR100510470B1 (ko) | 1998-06-19 | 1998-06-19 | 신뢰도를 개선할 수 있는 반도체 패키지의 본딩부 및 본딩방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0023206A KR100510470B1 (ko) | 1998-06-19 | 1998-06-19 | 신뢰도를 개선할 수 있는 반도체 패키지의 본딩부 및 본딩방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000002451A KR20000002451A (ko) | 2000-01-15 |
| KR100510470B1 true KR100510470B1 (ko) | 2005-10-25 |
Family
ID=19540130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0023206A KR100510470B1 (ko) | 1998-06-19 | 1998-06-19 | 신뢰도를 개선할 수 있는 반도체 패키지의 본딩부 및 본딩방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100510470B1 (ko) |
-
1998
- 1998-06-19 KR KR10-1998-0023206A patent/KR100510470B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000002451A (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304681B1 (ko) | 몰드bga형반도체장치및그제조방법 | |
| US5357139A (en) | Plastic encapsulated semiconductor device and lead frame | |
| US7247944B2 (en) | Connector assembly | |
| KR950704838A (ko) | 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips) | |
| KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
| EP0710982B1 (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
| KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
| KR100510470B1 (ko) | 신뢰도를 개선할 수 있는 반도체 패키지의 본딩부 및 본딩방법 | |
| US7492038B2 (en) | Semiconductor device | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| KR100248202B1 (ko) | 칩 크기의 패키지 및 그의 형성방법 | |
| JP3218816B2 (ja) | 半導体装置 | |
| US6632996B2 (en) | Micro-ball grid array package tape including tap for testing | |
| KR100475335B1 (ko) | 반도체칩패키지 | |
| JPH04252041A (ja) | 混成集積回路の製造方法 | |
| JP2771475B2 (ja) | 半導体装置 | |
| KR100251331B1 (ko) | 리드 프레임 및 그것을 이용한 반도체 디바이스 | |
| JPH0567708A (ja) | 半導体集積回路のパツケージ方法 | |
| KR0138301B1 (ko) | 리드 온 칩(loc) 구조의 패키지 | |
| KR100476667B1 (ko) | 리드프레임및이를이용한반도체칩패키지 | |
| KR100468024B1 (ko) | Loc패키지 | |
| KR100206961B1 (ko) | 칩 사이즈 패키지 | |
| KR20010058356A (ko) | 기판을 사용하는 반도체 칩 패키지 | |
| KR200161011Y1 (ko) | 리드 프레임 | |
| KR200313831Y1 (ko) | 바텀리드패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |