KR101692956B1 - 테이프 패키지 - Google Patents

테이프 패키지 Download PDF

Info

Publication number
KR101692956B1
KR101692956B1 KR1020100092507A KR20100092507A KR101692956B1 KR 101692956 B1 KR101692956 B1 KR 101692956B1 KR 1020100092507 A KR1020100092507 A KR 1020100092507A KR 20100092507 A KR20100092507 A KR 20100092507A KR 101692956 B1 KR101692956 B1 KR 101692956B1
Authority
KR
South Korea
Prior art keywords
output
pads
wirings
input
edge
Prior art date
Application number
KR1020100092507A
Other languages
English (en)
Other versions
KR20120030776A (ko
Inventor
김동한
임소영
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100092507A priority Critical patent/KR101692956B1/ko
Priority to US13/223,624 priority patent/US8581373B2/en
Priority to TW100131941A priority patent/TWI597214B/zh
Priority to CN201110289613.8A priority patent/CN102412222B/zh
Publication of KR20120030776A publication Critical patent/KR20120030776A/ko
Application granted granted Critical
Publication of KR101692956B1 publication Critical patent/KR101692956B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은, 미세한 피치를 가지는 입출력부를 다량으로 제공할 수 있는 테이프 패키지를 제공한다. 본 발명의 일부 실시예들에 따른 테이프 패키지는, 제1 배선 및 제2 배선을 포함하는 테이프 배선 기판; 및 테이프 배선 기판 상에 실장되고, 제1 에지를 포함하고, 제1 에지로부터 인접하여 위치하는 제1 패드 및 제1 에지로부터 제1 패드보다 이격되어 위치하는 제2 패드를 포함하는 반도체 칩;을 포함하고, 제1 배선은 제1 패드의 제1 에지로부터 가까이 위치하는 부분에 연결되고, 제2 배선은 제2 패드의 제1 에지로부터 멀리 위치하는 부분에 연결된다.

Description

테이프 패키지{Tape package}
본 발명의 사상은 테이프 패키지에 관한 것으로서, 더욱 상세하게는, 얇은 테이프 상에 반도체 칩이 실장된 테이프 패키지에 관한 것이다.
최근에는, 액정 디스플레이(LCD)와 같은 평판 디스플레이 장치의 발달에 따라 디스플레이 장치의 드라이버 칩 부품으로 사용되는 테이프 패키지의 제조 산업이 함께 발전하고 있다. 이러한 테이프 패키지는 외부접속단자로 테이프 배선기판 위에 형성되고 인쇄회로기판이나 디스플레이 패널에 직접 부착하여 실장되는 입/출력 배선 패턴을 사용하는 탭(tape automated bonding, TAB) 방식을 이용한다.
평판 표시 장치의 경박화에 따라 테이프 패키지는 보다 미세한 선폭의 배선 패턴이 요구되고 있다. 이에 따라, 상기 반도체 칩의 범프들 간의 피치(pitch)와 상기 입/출력 배선들 간의 피치는 지속적으로 축소되고 있다. 또한, 평판 표시장치의 대면적화 및 구동 칩의 고집적화 경향에 따라서, 더 많은 입출력부를 제공하는 테이프 패키지가 요구되고 있다.
이에 따라, 본 발명의 사상이 이루고자 하는 기술적 과제는, 미세한 피치를 가지는 입출력부를 다량으로 제공할 수 있는 테이프 패키지를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 사상에 따른 테이프 패키지는, 제1 배선 및 제2 배선을 포함하는 테이프 배선 기판; 및 상기 테이프 배선 기판 상에 실장되고, 제1 에지를 포함하고, 상기 제1 에지로부터 인접하여 위치하는 제1 패드 및 상기 제1 에지로부터 상기 제1 패드보다 이격되어 위치하는 제2 패드를 포함하는 반도체 칩;을 포함한다. 상기 제1 배선은 상기 제1 패드의 상기 제1 에지로부터 가까이 위치하는 부분에 연결될 수 있다. 상기 제2 배선은 상기 제2 패드의 상기 제1 에지로부터 멀리 위치하는 부분에 연결될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제1 배선 및 상기 제2 배선은 상기 제1 패드 및 상기 제2 패드에 서로 반대방향으로 연결될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제1 배선과 상기 제2 배선의 부분은 서로에 대하여 평행하게 연장될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 배선은 하나 또는 그 이상의 절곡 부분들을 가질 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 절곡 부분들의 적어도 일부는 직각형(perpendicular type) 또는 만곡형(curved type)일 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 배선은, 제1 방향으로 연장된 제1 부분; 상기 제1 부분과 연결되고, 상기 제1 부분으로부터 상기 제1 방향에 대하여 제1 각도를 가지는 제2 방향으로 연장된 제2 부분; 및 상기 제2 부분과 연결되고, 상기 제2 부분으로부터 상기 제2 방향에 대하여 제2 각도를 가지는 제3 방향으로 연장되고, 상기 제2 패드의 상기 제1 에지로부터 멀리 위치하는 부분에 연결된 제3 부분;을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 부분은 상기 제1 부분 및 상기 제3 부분의 말단 영역에 연결될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 부분은 상기 제1 부분 및 상기 제3 부분과 교차하도록 연결될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 배선은, 제1 방향으로 연장된 제1 부분; 및 상기 제1 부분과 연결되고, 상기 제1 부분으로부터 상기 제1 방향에 대하여 제1 각도를 가지는 제2 방향으로 연장되고, 상기 제2 패드의 상기 제1 에지로부터 멀리 위치하는 부분에 연결된 제2 부분;을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 패드는 상기 제1 에지의 수직 방향을 따라서 상기 제1 패드에 대하여 정렬되도록 배열될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 사상에 따른 테이프 패키지는, 하나 또는 그 이상의 제1 배선들 및 하나 또는 그 이상의 제2 배선들을 포함하는 테이프 배선 기판; 및 상기 테이프 배선 기판 상에 실장되고, 제1 에지를 포함하고, 상기 제1 에지로부터 인접하여 위치하는 제1 열에 배열된 하나 또는 그 이상의 제1 패드들 및 상기 제1 에지로부터 상기 제1 패드들보다 이격되어 위치하는 제2 열에 배열된 하나 또는 그 이상의 제2 패드들을 포함하는 반도체 칩;을 포함한다. 상기 제1 배선들 각각은 상기 제1 패드들 각각의 상기 제1 에지로부터 가까이 위치하는 부분에 연결될 수 있다. 상기 제2 배선들 각각은 상기 제2 패드들 각각의 상기 제1 에지로부터 멀리 위치하는 부분에 연결될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 패드들의 일부는 서로 인접하여 위치할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 배선들의 일부는 서로 인접하여 위치할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 배선들의 일부는 동일한 방향으로 향하도록 연장되어 상기 제2 패드들과 연결될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 배선들의 일부는 서로 반대 방향을 향하도록 연장되어 상기 제2 패드들과 연결될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 패드들 각각은 자신과 연결된 상기 제2 배선들 각각과 인접하여 위치할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 사상에 따른 테이프 패키지는, 하나 또는 그 이상의 입력 배선들, 하나 또는 그 이상의 제1 출력 배선들, 및 하나 또는 그 이상의 제2 출력 배선들을 포함하는 테이프 배선 기판; 및 상기 테이프 배선 기판 상에 실장되고, 제1 에지를 포함하고, 상기 입력 배선들과 연결된 입력 패드들; 상기 제1 에지로부터 인접하여 위치하는 제1 열에 배열된 하나 또는 그 이상의 제1 출력 패드들; 및 제1 에지로부터 상기 제1 출력 패드들보다 이격되어 위치하는 제2 열에 배열된 하나 또는 그 이상의 제2 출력 패드들을 포함하는 반도체 칩;을 포함한다. 상기 제1 출력 배선들 각각은 상기 제1 출력 패드들 각각의 상기 제1 에지로부터 가까이 위치하는 부분에 연결될 수 있다. 상기 제2 출력 배선들 각각은 상기 제2 출력 패드들 각각의 상기 제1 에지로부터 멀리 위치하는 부분에 연결될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 입력 패드들은, 상기 제1 에지로부터 인접하여 위치하는 제3 열에 배열된 하나 또는 그 이상의 제2 입력 패드들 및 상기 제1 에지로부터 상기 제2 입력 패드들보다 이격되어 위치하는 제4 열에 배열된 하나 또는 그 이상의 제2 입력 패드들을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 입력 배선들은 제1 입력 배선들 및 제2 입력 배선들을 포함할 수 있다. 상기 제1 입력 배선들 각각은 상기 제1 입력 패드들 각각의 상기 제1 에지로부터 가까이 위치하는 부분에 연결될 수 있다. 상기 제2 입력 배선들 각각은 상기 제2 입력 패드들 각각의 상기 제1 에지로부터 멀리 위치하는 부분에 연결될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제1 입력 배선들 각각은 상기 제1 입력 패드들 각각의 상기 제1 에지로부터 가까이 위치하는 부분에 연결될 수 있다. 상기 제2 입력 배선들 각각은 상기 제2 입력 패드들 각각의 상기 제1 에지로부터 가까이 위치하는 부분에 연결될 수 있다.
본 발명의 사상에 따른 테이프 패키지는, 두 개 또는 그 이상의 열로 배열된 패드들를 포함하고, 반도체 칩의 에지에 대한 위치에 따라, 배선들을 다른 방향에서 연결한다. 이에 따라, 패드 영역을 축소시킬 수 있으므로, 반도체 칩의 단위 면적에 대하여 더 많은 패드를 집적할 수 있다. 또한, 반도체 칩 내의 회로 구조물 형성 영역을 증가시키는 효과를 제공할 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 테이프 패키지를 나타내는 평면도이다.
도 2는 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지에 포함되는 반도체 칩을 도시하는 배면도이다.
도 3은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지의 A영역을 확대하여 도시하는 평면도이다.
도 4는 본 발명의 일부 실시예들에 따른, 도 3의 B영역을 확대하여 도시한 개략도이다.
도 5는 본 발명의 일부 실시예들에 따른 테이프 패키지(1)에 대하여, 패드 및 배선의 배열에 따른 패드 영역의 축소를 다른 비교예들과 비교하여 설명한 도면들이다.
도 6 내지 도 9는 본 발명의 일부 실시예들에 따른, 도 4에 도시된 제2 출력 배선들의 다른 예를 도시한 개략도이다.
도 10 내지 도 12는 본 발명의 일부 실시예들에 따른, 도 4에 도시된 출력 패드들의 다른 예를 도시한 개략도이다.
도 13 내지 도 16은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지의 A영역을 확대하여 도시하는 평면도이다.
도 17은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지에 포함되는 반도체 칩을 도시하는 배면도이다.
도 18 내지 도 21은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지의 A영역을 확대하여 도시하는 평면도이다.
도 22는 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지에 포함되는 반도체 칩을 도시하는 배면도이다.
도 23은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지의 A영역을 확대하여 도시하는 평면도이다.
도 24는 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지에 포함되는 반도체 칩을 도시하는 배면도이다.
도 25는 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지의 A영역을 확대하여 도시하는 평면도이다.
도 26은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지에 포함되는 반도체 칩을 도시하는 배면도이다.
도 27은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지의 A영역을 확대하여 도시하는 평면도이다.
도 28은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지에 포함되는 반도체 칩을 도시하는 배면도이다.
도 29는 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지의 A영역을 확대하여 도시하는 평면도이다.
도 30은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지에 포함되는 반도체 칩을 도시하는 배면도이다.
도 31은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지의 A영역을 확대하여 도시하는 평면도이다.
도 32는 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지에 포함되는 반도체 칩을 도시하는 배면도이다.
도 33은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지의 A영역을 확대하여 도시하는 평면도이다.
도 34는 본 발명의 일부 실시예들에 따른 테이프 패키지에 포함되는 반도체 칩의 패드 배치에 따른 열적 응력 효과를 설명하는 그래프들이다.
도 35는 본 발명의 일부 실시예들에 따른 테이프 패키지를 포함하는 디스플레이 장치를 도시한다.
도 36은 본 발명의 일 실시예에 따른 테이프 패키지를 포함하는 시스템을 보여주는 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
도 1은 본 발명의 일부 실시예들에 따른 테이프 패키지(1)를 나타내는 평면도이다.
도 1을 참조하면, 테이프 패키지(1)는 테이프 배선 기판(10)과 테이프 배선 기판(10) 상에 실장된 반도체 칩(20)을 포함할 수 있다.
테이프 배선 기판(10)은 베이스 필름(100) 및 베이스 필름(100) 상에 형성된 입력 배선들(110)과 출력 배선들(130)을 포함할 수 있다.
베이스 필름(100)은 유연성을 가지는 물질로 구성될 수 있고, 예를 들어 유기물을 포함할 수 있다. 베이스 필름(100)은 예를 들어 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리에스테르(polyester), 또는 에폭시(epoxy) 등을 포함할 수 있다. 또한, 본 발명의 사상은 테이프 배선 기판(10)이 상술한 물질로 구성될 경우에 한정되는 것은 아니다. 즉, 테이프 배선 기판(10)은 유리(glass), 세라믹(ceramic), 또는 플라스틱(plastic)일 수 있다. 유리로 구성된 테이프 배선 기판(10) 상에 반도체 칩(20) 실장된 패키지는 칩-온-글래스(chip-on-glass, COG) 패키지로 지칭될 수 있다.
베이스 필름(100)의 중앙 영역에는 반도체 칩(20)이 실장되는 실장 영역을 포함할 수 있다. 상기 실장 영역은 반도체 칩(20)의 형상에 상응하는 형상을 가질 수 있고, 예를 들어 직사각형 또는 정사각형의 형상을 가질 수 있다. 다시 말하면, 베이스 필름(100)은, 반도체 칩(20)이 상기 실장 영역에 실장되어 입력 배선들(110)과 출력 배선들(130)과 전기적으로 연결됨으로써, 하나의 유니트의 테이프 패키지(1)를 구성하는 패키지 영역(PA) 및 패키지 영역(PA)의 양측에 형성되는 입출력 테스트 패드 영역(TP)을 포함할 수 있다. 입출력 테스트 패드 영역(TP)을 이용하여 테이프 패키지(1)의 전기적 검사를 종료한 후에, 패키지 영역(PA)과 입출력 테스트 패드 영역(TP) 사이를 절단선(CL)을 따라 절단하여 하나의 유니트의 테이프 패키지(1)를 제조할 수 있다.
베이스 필름(100)은 패턴이 반복되어 형성되어 있는 연속된 롤(roll)로서 제공될 수 있다. 하나의 유니트의 테이프 패키지(1)가 유니트 길이(L1) 내에서 형성될 수 있으며, 이러한 유니트가 베이스 필름(100) 상에 반복될 수 있다. 베이스 필름(100)을 연속적으로 제공하고 또한 테이프 패키지(1)의 가공을 용이하게 하기 위하여, 베이스 필름(100)의 양측의 가장자리를 따라 스프로켓 홀(112, sprocket hole)들이 서로 이격되어 형성될 수 있다. 도시되지는 않았지만, 스프로켓 홀(112)에 삽입되어 회전하는 스프로켓(미도시)에 의하여 베이스 필름(100)이 이동할 수 있다. 또한, 스프로켓 홀(112)은 패키지 영역(PA)의 위치 보정을 위해 사용될 수 있다.
입력 배선들(110)과 출력 배선들(130)은 베이스 필름(100) 상에 위치할 수 있고, 상기 실장 영역 내로 연장되어 반도체 칩(20)과 각각 전기적으로 연결될 수 있다. 여기에서, 입력 배선들(110)과 출력 배선들(130)의 명칭은 예시적이며, 본 발명의 사상은 이에 한정되는 것은 아니다. 즉, 입력 배선들(110)과 출력 배선들(130)은 그 기능이 서로 반대일 수 있다. 또한, 도면에 도시된 입력 배선들(110) 및 출력 배선들(130)의 갯수, 위치, 및 배열 상태는 예시적이며, 본 발명의 사상은 이에 한정되는 것은 아니다.
입력 배선들(110)은 각각 양 끝에 연결부를 가지며, 상기 연결부의 일단부는 반도체 칩(20)의 입력 패드에 전기적으로 연결될 수 있고, 상기 연결부의 타단부는 외부 장치, 예를 들어 디스플레이 장치의 구동회로기판과 전기적으로 연결될 수 있다. 또한, 출력 배선들(130)은 각각 양 끝에 연결부를 가지며, 상기 연결부의 일단부는 반도체 칩(20)의 출력 패드에 전기적으로 연결될 수 있고, 상기 연결부의 타단부는 외부 장치, 예를 들어 상기 디스플레이 장치의 글라스 패널과 전기적으로 연결될 수 있다.
입력 배선들(110)과 출력 배선들(130)의 일부는 동일한 방향으로 연장되어 반도체 칩(20)과 전기적으로 연결될 수 있다. 또한, 출력 배선들(130)의 일부는 입력 배선들(110)과 다른 방향으로 연장되어 반도체 칩(20)과 전기적으로 연결될 수 있다. 또한, 입력 배선들(110)과 출력 배선들(130)은 서로 다른 방향으로 연장되어 상기 외부 장치와 각각 연결될 수 있다.
입력 배선들(110) 및 출력 배선들(130)은 금속을 포함할 수 있고, 예를 들어 구리(Cu), 알루미늄(Al), 금(Au), 주석(Sn), 납(Pb), 은(Ag), 백금(Pt), 니켈(Ni), 팔라듐(Pd), 루비듐(Ru) 또는 이들의 합금을 포함할 수 있다. 또한, 입력 배선들(110) 및 출력 배선들(130)은 베이스 필름(100)의 표면 상에 금속 박막을 전착(electrodeposition)하거나 열압착하여 접착한 후, 포토리소그래피 및 식각 공정 등을 이용하여 형성될 수 있다. 도시되지는 않았지만, 입력 배선들(110) 및 출력 배선들(130)은 전기 도금법을 이용하여 다른 금속들을 소정 두께로 형성한 코팅층(미도시)을 더 포함할 수 있다.
또한, 도시되지는 않았지만 입력 배선들(110) 및 출력 배선들(130)은 솔더 레지스트(solder resist)와 같은 절연 물질(미도시)에 의하여 덮일 수 있다. 이러한 경우에는, 입력 배선들(110) 및 출력 배선들(130)의 상기 연결부들은 상기 절연 물질로부터 노출될 수 있다.
반도체 칩(20)은 디스플레이 구동 드라이버 반도체 칩일 수 있고, 예를 들어 소스 구동 반도체 칩 또는 게이트 구동 반도체 칩일 수 있다. 또는, 반도체 칩(20)은 메모리 반도체 칩일 수 있고, 예를 들어 디램(DRAM), 에스램(SRAM), 또는 비휘발성 메모리 반도체 칩일 수 있다.
도 2는 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)에 포함되는 반도체 칩(20)을 도시하는 배면도이다.
도 2를 참조하면, 반도체 칩(20)은 회로 소자층이 형성되는 활성면과 상기 활성면에 대하여 반대면에 위치하고 테이프 배선 기판(10)에 부착되는 배면을 포함한다. 반도체 칩(20)은 상기 배면 상에 입력 패드들(210) 및 출력 패드들(230)을 포함할 수 있다. 입력 패드들(210) 및 출력 패드들(230)은 반도체 칩(20) 내부에 형성된 회로 구조물들(미도시)과 전기적으로 각각 연결될 수 있다. 입력 패드들(210) 및 출력 패드들(230)은 금속을 포함할 수 있고, 예를 들어 구리(Cu), 알루미늄(Al), 금(Au), 주석(Sn), 납(Pb), 은(Ag), 백금(Pt), 니켈(Ni), 팔라듐(Pd), 루비듐(Ru) 또는 이들의 합금을 포함할 수 있다. 여기에서, 입력 패드들(210)과 출력 패드들(230)의 명칭은 예시적이며, 본 발명의 사상은 이에 한정되는 것은 아니다. 즉, 입력 패드들(210)과 출력 패드들(230)은 그 기능이 서로 반대일 수 있다. 또한, 도면에 도시된 입력 패드들(210)과 출력 패드들(230)의 갯수, 위치, 및 배열 상태는 예시적이며, 본 발명의 사상은 이에 한정되는 것은 아니다.
입력 패드들(210) 및 출력 패드들(230)은 베이스 필름(100) 상에 형성된 입력 배선들(110, 도 1 참조) 및 출력 배선들(130, 도 1 참조)과 각각 연결될 수 있다. 따라서, 입력 패드들(210)과 출력 패드들(230)의 갯수는 각각 입력 배선들(110) 및 출력 배선들(130)의 갯수와 상응할 수 있다. 입력 배선들(110)과 입력 패드들(210)을 연결하기 위하여 입력 패드들(210)과 입력 배선들(110) 사이에 범프(미도시)가 위치할 수 있다. 또한, 출력 배선들(130)과 출력 패드들(230)을 연결하기 위하여 출력 패드들(230)과 출력 배선들(130) 사이에 범프(미도시)가 위치할 수 있다. 본 명세서에서, "배선들과 패드들이 연결됨"의 의미는 "배선들과 패드들이 물리적으로 또는 직접적으로 연결됨"을 의미할 뿐만 아니라, 그 사이에 제3 층이 개재되는 경우 등과 같이 "배선들과 패드들이 전기적으로 연결됨"을 의미할 수 있음을 본 기술분야의 당업자는 이해할 수 있다.
반도체 칩(20)은 서로 대향하는 제1 에지(21)과 제2 에지(22) 및 서로 대향하는 제3 에지(23)과 제4 에지(24)을 포함할 수 있다. 제3 에지(23)과 제4 에지(24)는 제1 에지(21) 및 제2 에지(22)에 대하여 일정한 각도를 가질 수 있고, 예를 들어 수직일 수 있다.
제1 에지(21)에 인접하여 입력 패드들(210) 및 출력 패드들(230)이 위치할 수 있고, 제2 에지(22), 제3 에지(23), 및 제4 에지(24)에 각각 인접하여 출력 패드들(230) 만이 위치할 수 있다. 입력 패드들(210)은 출력 패드들(230) 사이의 중앙 부분에 위치할 수 있다. 제1 에지(21)에 인접하여 위치하는 출력 패드들(230)은 복수의 열로 배열될 수 있고, 예를 들어 두 개의 열 또는 그 이상의 열로 배열될 수 있다. 출력 패드들(230)은 제1 에지(21)로부터 인접하게 위치하는 제1 열에 배열된 제1 출력 패드들(231) 및 제1 에지(21)로부터 제1 출력 패드들(231)보다 이격되어 위치하는 제2 열에 배열된 제2 출력 패드들(232)을 포함할 수 있다. 제2 출력 패드들(232)은 제1 에지(21)의 수직 방향을 따라서 제1 출력 패드들(231)에 대하여 동일 선상에 정렬되도록 배열될 수 있다. 그러나, 이러한 출력 패드들(230)의 정렬은 예시적이며, 본 발명의 사상은 이에 한정되는 것은 아니다. 제1 출력 패드들(231)의 일부는 상기 동일 선상에 정렬된 제2 출력 패드들(232)을 포함하지 않을 수 있다. 또한, 입력 패드들(210)과 출력 패드들(230)의 배치는 이는 예시적이며, 본 발명의 사상은 이에 한정되는 것은 아니다.
입력 패드들(210)과 출력 패드들(230)은 하기에 설명하는 바와 같이 직사각형, 정사각형, 원형, 또는 타원형 등의 다양한 형상을 가질 수 있다. 입력 패드들(210)과 출력 패드들(230)는 동일한 크기를 가지거나, 또는 어느 한쪽이 다른 쪽에 비하여 클 수 있다. 통상적으로 반도체 칩(20)이 디스플레이 구동 드라이버 반도체 칩인 경우에는, 입력 패드들(210)과 출력 패드들(230)은 직사각형의 형상을 가지며, 입력 패드들(210)의 크기가 출력 패드들(230)의 크기에 비하여 클 수 있다. 그러나, 입력 패드들(210)과 출력 패드들(230)의 형상과 크기는 예시적이며, 본 발명의 사상은 이에 한정되는 것은 아니다.
도 3은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)의 A영역을 확대하여 도시하는 평면도이다. 도 3에 도시된 반도체 칩(20)은 도 2를 참조하여 설명한 반도체 칩(20)에 상응한다. 도 3은 테이프 배선 기판(10)의 입력 배선들(110)과 반도체 칩(20)의 입력 패드들(210)의 전기적 연결 및 테이프 배선 기판(10)의 출력 배선들(130)과 반도체 칩(20)의 출력 패드들(230)의 전기적 연결을 설명하는 도면이다. 따라서, 입력 패드들(210) 및 출력 패드들(230) 외의 반도체 칩(20)의 다른 구성 요소들은 생략되어 있다. 도 3에서 입력 배선들(110), 출력 배선들(130), 입력 패드들(210) 및 출력 패드들(230)의 갯수는 예시적으로 도시되어 있음을 유의한다.
도 3을 참조하면, 테이프 배선 기판(10) 상에 실장된 반도체 칩(20)의 제1 에지(21)에 인접하여 입력 패드들(210) 및 출력 패드들(230)이 위치할 수 있다 또한, 제1 에지(21)에 인접하여 입력 패드들(210)에 각각 연결된 입력 배선들(110) 및 출력 패드들(230)에 각각 연결된 출력 배선들(130)이 위치할 수 있다. 출력 배선들(130)은 제1 출력 배선들(131) 및 제2 출력 배선들(132)을 포함할 수 있다. 반면, 반도체 칩(20)의 제2 에지(22), 제3 에지(23), 제4 에지(24)에 인접하여 출력 패드들(230)이 1열로 위치하며, 입력 패드들(210)은 위치하지 않을 수 있다.
제1 에지(21)에 인접하여 입력 패드들(210)은 1열로 배열되어 위치할 수 있다. 이는 예시적이며, 본 발명은 이에 한정되는 것은 아니다. 즉, 입력 패드들(210)은 반도체 칩(20)의 중앙에 위치하는 센터 패드들일 수 있다.
제1 에지(21)에 인접하여 출력 패드들(230)은 복수의 열, 예를 들어 두 개의 열로 배열되어 위치할 수 있다. 즉, 출력 패드들(230)은 반도체 칩(20)의 제1 에지(21)로부터 인접하게 위치하는 제1 열에 배열된 제1 출력 패드들(231) 및 제1 에지(21)로부터 제1 출력 패드들(231)보다 이격되어 위치하는 제2 열에 배열된 제2 출력 패드들(232)을 포함할 수 있다. 출력 패드들(230)의 일부는 서로 인접하여 위치할 수 있다. 제1 출력 패드들(231)의 일부는 서로 인접하여 위치할 수 있다. 제2 출력 패드들(232)의 일부는 서로 인접하여 위치할 수 있다.
입력 배선들(110) 각각의 일측은 입력 패드들(210) 각각의 제1 에지(21)로부터 가까이 위치하는 부분을 향하여 연장되어 입력 패드들(210) 각각과 연결될 수 있다. 입력 배선들(110) 각각의 타측은 반도체 칩(20)의 외부로 연장된다. 입력 배선들(110)은 직선형으로 구성될 수 있으며, 구부러진 형상 등의 다른 형상으로 구현되는 경우도 본 발명의 사상에 포함된다.
제1 출력 배선들(131) 각각의 일측은 제1 출력 패드들(231) 각각의 제1 에지(21)로부터 가까이 위치하는 부분을 향하여 연장되어 제1 출력 패드들(231) 각각과 연결될 수 있다. 제1 출력 배선들(131) 각각의 타측은 반도체 칩(20)의 외부로 연장될 수 있다. 제1 출력 배선들(131)은 직선형으로 구성될 수 있으며, 구부러진 형상 등의 다른 형상으로 구현되는 경우도 본 발명의 사상에 포함된다.
제2 출력 배선들(132) 각각의 일측은 제2 출력 패드들(232) 각각의 제1 에지(21)로부터 멀리 위치하는 부분을 향하여 연장되어 제2 출력 패드들(232) 각각과 연결될 수 있다. 제2 출력 배선들(132) 각각의 타측은 반도체 칩(20)의 외부로 연장될 수 있다. 제2 출력 배선들(132)은 절곡(折曲) 형태를 가질 수 있다. 이러한 절곡 형태를 구현하기 위하여, 제2 출력 배선들(132)은 제1 부분(141), 제2 부분(142), 및 제3 부분(143)을 포함할 수 있다. 제2 출력 배선들(132)에 대한 설명은 도 4를 참조하여 하기에 상세하게 설명하기로 한다.
이하에서는 입력 패드들(210), 출력 패드들(230), 및 제2 출력 배선들(132)의 상대적인 위치 관계에 대하여 설명하기로 한다. 본 명세서에서 입력 패드들(210)을 포함하는 영역을 입력 패드 영역(I), 출력 패드들(230)을 포함하는 영역을 출력 패드 영역(II), 제2 출력 배선들(132)이 반도체 칩(20)의 제1 에지(21)를 향하여 연장된 영역을 출력 배선 영역(III)으로 지칭하기로 한다.
입력 패드 영역(I)은 반도체 칩(20)의 제1 에지(21)에 인접하여 중앙 영역에 위치할 수 있고, 또한 출력 패드 영역들(II) 사이에 위치할 수 있다. 입력 패드 영역(I) 내에서 입력 패드들(210)은 서로 인접하여 위치할 수 있다. 출력 패드 영역(II) 내에서 출력 패드들(230)은 서로 인접하여 위치할 수 있다. 출력 배선 영역(III) 내에서 제2 출력 배선들(132)은 서로 인접하여 위치할 수 있다. 입력 패드 영역(I)과 출력 배선 영역(III)은 서로 인접하여 위치할 수 있다. 출력 패드 영역(II)과 출력 배선 영역(III)은 서로 인접하여 위치할 수 있다. 입력 패드 영역(I)과 출력 패드 영역(II)은 출력 배선 영역(III)을 사이에 두고 이격되어 위치할 수 있다. 이에 따라, 입력 패드들(210)과 출력 패드들(230) 사이의 영역에 제2 출력 배선들(132)이 위치할 수 있다. 또한, 입력 패드 영역(I) 내의 최 외측에 위치하는 입력 패드(210)는 출력 배선 영역(III) 내의 최 외측에 위치하는 제2 출력 배선(132)과 인접하여 위치할 수 있다. 또한, 출력 패드 영역(II) 내의 최 외측에 위치하는 출력 패드들(230)는 출력 배선 영역(III) 내의 최 외측에 위치하는 제2 출력 배선(132)과 인접하여 위치할 수 있다. 즉, 반도체 칩(20)의 제1 에지(21)에 인접하여 중앙 영역으로부터 외곽 영역으로 순차적으로 입력 패드 영역(I), 출력 배선 영역(III), 및 출력 패드 영역(II)이 위치할 수 있고, 이에 따라 반도체 칩(20)의 제1 에지(21)에 인접하여 중앙 영역으로부터 외곽 영역으로 순차적으로 입력 패드들(210), 제2 출력 배선들(132), 및 출력 패드들(230)이 위치할 수 있다.
제2 출력 배선들(132)의 일부는, 즉 하나의 출력 배선 영역(III) 내에 포함된 제2 출력 배선들(132)은 서로 인접하여 위치할 수 있다. 제2 출력 배선들(132)의 일부는, 즉 하나의 출력 배선 영역(III) 내에 포함된 제2 출력 배선들(132)은 동일한 방향으로 향하도록 연장되어 제2 출력 패드들(232)과 연결될 수 있다. 즉, 입력 패드 영역(I)에 대하여 좌측에 위치하는 출력 배선 영역(III) 내에 포함되는 제2 출력 배선들(132) 모두는 좌측 방향으로 절곡되어 제2 출력 패드들(232)에 연결될 수 있다. 반면, 입력 패드 영역(I)에 대하여 우측에 위치하는 출력 배선 영역(III) 내에 포함되는 제2 출력 배선들(132) 모두는 우측 방향으로 절곡되어 제2 출력 패드들(232)에 연결될 수 있다. 본 명세서에서 "좌측" 및 "우측"은 도면을 바라보는 방향을 기준으로 판단되는 상대적인 방향들을 지칭함에 유의한다.
도 3에서 "IC" 영역은 반도체 칩(20) 내부에 회로 구조물들(미도시)이 형성될 수 있는 영역을 도시한 것이다. 상기 회로 구조물에 영향을 주지 않도록, 상기 회로 구조물들은 반도체 칩(20) 상에 형성되는 입력 패드들(210) 및 출력 패드들(230)이 형성되는 영역과 중첩되지 않는 것이 바람직하다. 반면, 테이프 배선 기판(10) 상에 형성되는 입력 배선들(110) 및 출력 배선들(130)은 상기 회로 구조물에 영향을 주지 않는다. 따라서, 제2 출력 배선들(132)의 일부는 상기 IC 영역 내에 위치할 수 있다. 그러므로, 본 발명의 사상에 따른 테이프 패키지는 더 많은 패드들을 제공함과 동시에 반도체 칩 내의 회로 구조물 형성 영역을 증가시키는 효과를 제공할 수 있다.
도 4는 본 발명의 일부 실시예들에 따른, 도 3의 B영역을 확대하여 도시한 개략도이다.
도 4를 참조하면, 제1 출력 패드들(231)과 제2 출력 패드들(232)은 반도체 칩(20)의 제1 에지(21)의 수직 방향을 따라서 서로 대면하도록 위치할 수 있다. 또한, 제2 출력 패드들(232)은 제1 에지(21)의 수직 방향을 따라서 제1 출력 패드들(231)에 대하여 동일 선상에 정렬되도록 배열될 수 있다. 제1 출력 패드들(231)은 제1 에지(21)로부터 인접하게 위치하는 제1 열에 배열되고, 제2 출력 패드들(232)은 제1 에지(21)로부터 이격되어 위치하는 제2 열에 배열될 수 있다.
제1 출력 배선들(131)은 제1 에지(21)의 수직 방향을 따라서 연장되어, 제1 출력 패드들(231)과 연결될 수 있다. 제1 출력 배선들(131)은 제1 출력 패드들(231)을 지나도록 연장될 수 있다. 다시 말하면, 제1 출력 배선들(131)은 제1 출력 패드들(231)의 제1 에지(21)로부터 가까이 위치하는 제1 측(241)에 연결될 수 있다. 또한, 제1 출력 배선들(131)은 제1 출력 패드들(231)을 지나서 (점선으로 도시됨) 제1 출력 패드들(231)의 제1 에지(21)로부터 제1 측(241)보다 멀리 위치하는 제2 측(242)까지 연장될 수 있고, 또한 제2 측(242)의 외측으로 돌출되도록 연장될 수 있다. 이러한 제1 출력 배선들(131)의 형상은 제1 출력 패드들(231)과의 전기적 연결을 향상시킬 수 있다.
제2 출력 배선들(132)은 절곡 형상을 가질 수 있고, 하나 또는 그 이상의 절곡 부분을 포함할 수 있다. 예를 들어 제2 출력 배선들(132)은 제1 부분(141), 제2 부분(142), 및 제3 부분(143)을 포함할 수 있다.
제2 출력 배선들(132)의 제1 부분(141)은 제1 에지(21)로부터 제1 방향으로 연장되고, 예를 들어 제1 에지(21)의 수직 방향을 따라서 연장될 수 있다. 제1 부분(141)은 제2 출력 패드들(232)로부터 이격되어 연장될 수 있고, 또한 제2 출력 패드들(232)을 이격되어 지나도록 연장될 수 있다. 그러나, 제1 부분(141)은 제2 출력 패드들(232)과 연결되지는 않는다. 다시 말하면, 제1 부분(141)은 제1 에지(21)로부터 연장되어 제2 출력 패드들(232)의 제1 에지(21)로부터 가까이 위치하는 제3 측(243) 및 제2 출력 패드들(232)의 제1 에지(21)로부터 제3 측(243)보다 멀리 위치하는 제4 측(244)을 이격되어 지나도록 연장될 수 있다. 이때, 제1 출력 배선들(131)과 제2 출력 배선들(132)의 제1 부분(141)은 서로에 대하여 평행하게 연장될 수 있다.
제2 출력 배선들(132)의 제2 부분(142)은 제1 부분(141)의 일부 영역, 예를 들어 말단 영역에 절곡 부분(144)을 형성하도록 연결되고, 상기 제1 방향에 대하여 제1 각도(θ1)를 가지는 제2 방향으로 연장된다. 제1 각도(θ1)는 임의의 각도일 수 있고, 예를 들어 90도일 수 있다. 즉, 절곡 부분(144)은 직각형(perpendicular type)일 수 있다. 제2 부분(142)은 제2 출력 패드들(232)을 향하여 연장될 수 있으나, 제2 출력 패드들(232)과 연결되지는 않는다.
제2 출력 배선들(132)의 제3 부분(143)은 제2 부분(142)의 일부 영역, 예를 들어 말단 영역에 절곡 부분(145)을 형성하도록 연결되고, 상기 제2 방향에 대하여 제2 각도(θ2)를 가지는 제3 방향으로 연장된다. 제2 각도(θ2)는 임의의 각도일 수 있고, 예를 들어 90도일 수 있다. 즉, 절곡 부분(145)은 직각형일 수 있다. 상기 제3 방향과 상기 제1 방향은 서로에 대하여 반대 방향으로 팽행일 수 있으나, 이는 예시적이며, 본 발명의 사상은 이에 한정되는 것은 아니다. 제3 부분(143)은 제2 출력 패드들(232)을 향하여 연장되어 제2 출력 패드들(232)과 연결될 수 있다. 제3 부분(143)은 제2 출력 패드들(232)을 지나도록 연장될 수 있다. 다시 말하면, 제2 출력 배선들(132)의 제3 부분(143)은 제2 출력 패드들(232)의 제1 에지(21)로부터 제3 측(243)보다 멀리 위치하는 제4 측(244)에 연결될 수 있다. 또한, 제3 부분(143)은 제2 출력 패드들(232)을 지나서 (점선으로 도시됨) 제2 출력 패드들(232)의 제1 에지(21)로부터 가까이 위치하는 제3 측(243)까지 연장될 수 있고, 또한 제3 측(243)의 외측으로 돌출되도록 연장될 수 있다. 이러한 제2 출력 배선들(132)의 형상은 제2 출력 패드들(232)과의 전기적 연결을 향상시킬 수 있다.
결과적으로, 제1 출력 배선들(131) 및 제2 출력 배선들(132)은 제1 출력 패드들(231) 및 제2 출력 패드들(232)을 각각 향하여 서로 반대방향으로 연장되어 연결될 수 있다. 또한, 제1 출력 패드들(231)은 제1 출력 배선들(131)의 제1 에지(21)로부터 가까이 위치하는 부분에서(즉, 제1 측(241)) 연결되고, 제2 출력 패드들(232)은 제2 출력 배선들(132)의 제1 에지(21)로부터 멀리 위치하는 부분에서(즉, 제4 측(244)) 연결될 수 있다.
다시 도 3 및 도 4를 참조하면, 제2 열에 배열된 제2 출력 패드들(232)은 제2 출력 배선들(132)과 상술한 방식으로 연결될 수 있다. 여기에서, 제2 출력 배선들(132)의 제1 부분들(141)은 서로에 대하여 인접하게 위치하도록 배열되고, 입력 패드들(210)에 인접하게 위치할 수 있다. 또한, 제2 출력 배선들(132)의 제2 부분들(142)은 서로에 대하여 인접하게 위치하도록 배열되어 있다. 제2 출력 배선들(132)의 제2 부분들(142)은 동일한 방향으로 향하도록 연장될 수 있다. 제2 출력 배선들(132)의 제3 부분들(143)은 서로에 대하여 인접하게 위치하도록 배열되어 있다. 제2 출력 배선들(132)의 제3 부분들(143)은 동일한 방향으로 향하도록 연장되어 제2 출력 배선들(132)에 연결될 수 있다.
제2 출력 배선들(132)은 도 1에 도시된 스프로켓 홀들(112)이 배열된 방향과 평행한 방향으로 제2 출력 패드들(232)에 연결될 수 있다. 일반적으로, 스프로켓 홀들(112)이 배열된 방향이 이에 수직한 방향에 비하여 제조 오차가 크다. 본 발명의 사상은 스프로켓 홀들(112)이 배열된 방향으로 긴 길이를 가지는 제2 출력 배선들(132), 즉 제 3 부분(143)을 제공할 수 있고, 따라서, 스프로켓의 이동에 따른 오차를 감소시킬 수 있다. 이에 따라 제2 출력 배선들(132)과 제2 출력 패드들(232)의 신뢰성있는 전기적 연결을 제공할 수 있다.
도 5는 본 발명의 일부 실시예들에 따른 테이프 패키지(1)에 대하여, 패드 및 배선의 배열에 따른 패드 영역의 축소를 다른 비교예들과 비교하여 설명한 도면들이다. 여기에서, a는 패드 폭, p는 최소 피치, b는 배선 폭을 나타낸다. 발명의 간명한 설명을 위하여 패드가 4개인 경우에 대하여 설명하기로 한다.
비교예1의 경우에 있어서, 4개의 패드들(P1)이 동일 선상에서 일렬로 배열되어 있고, 배선들(W1)에 각각 연결될 수 있다. 최소 피치(p)는 패드들(P1) 사이에서 한정된다. 따라서, 비교예1의 패드 영역의 전체 길이(L1)는 수학식 1과 같다.
Figure 112010061279910-pat00001
비교예2의 경우에 있어서, 4개의 패드들(P2)이 2열로 배열되고, 배열 형상은 지그재그 형태이다. 최소 피치(p)는 패드(P2)와 배선(W2) 사이에서 한정된다. 따라서, 비교예2의 패드 영역의 전체 길이(L2)는 수학식 2와 같다.
Figure 112010061279910-pat00002
본 발명의 일부 실시예들의 경우에 있어서, 4개의 패드들(230)이 2열로 배열되고, 배열 형상은 도 4에서 설명한 바와 같다. 최소 피치(p)는 패드들(230) 사이, 배선들(130), 및 패드(230)와 배선(130) 사이에서 한정된다. 따라서, 본 발명의 일부 실시예들의 패드 영역의 전체 길이(L3)는 수학식 3과 같다.
Figure 112010061279910-pat00003
수학식 1에서 수학식 3을 차감하면, 수학식 4와 같다. 이는 비교예1의 패드 영역의 전체 길이(L1)와 본 발명의 일부 실시예들의 패드 영역의 전체 길이(L3)의 차이(ΔL1)에 상응한다.
Figure 112010061279910-pat00004
또한, 수학식 2에서 수학식 3을 차감하면, 수학식 5와 같다. 이는 비교예2의 패드 영역의 전체 길이(L2)와 본 발명의 일부 실시예들의 패드 영역의 전체 길이(L3)의 차이(ΔL2)에 상응한다.
Figure 112010061279910-pat00005
일반적으로 패드 폭(a)은 배선 폭(b)에 비하여 크며, 이는 도 5에 도시된 바와 같다. 본 발명의 일부 실시예들의 경우에 있어서, 패드 영역은 4개에 패드들에 대하여 비교예 1에 비하여 ΔL1 (즉,
Figure 112010061279910-pat00006
)의 길이 축소를 나타내며, 비교예 2에 비하여 ΔL2 (즉,
Figure 112010061279910-pat00007
)의 길이 축소를 나타낸다. 이에 따라, 본 발명의 사상에 따른 테이프 패키지는 패드 영역이 축소되는 효과를 나타내며, 다시 말하면, 더 많은 패드를 집적할 수 있다.
도 6 내지 도 9는 본 발명의 일부 실시예들에 따른, 도 4에 도시된 제2 출력 배선들(132)의 다른 예를 도시한 개략도이다. 상술한 실시예들과 중복되는 설명은 생략하기로 한다. 또한, 이러한 제2 출력 배선들(132)의 실시예들은 하기에 설명하는 제2 입력 배선들(112, 도 17 내지 도 20 참조) 에 대한 실시예에도 적용될 수 있다.
도 6을 참조하면, 제2 출력 배선들(132a)의 제2 부분(142a)은 제1 부분(141a)과 교차하고 또한 제3 부분(143a)과 교차하도록 연결될 수 있다. 도 4를 참조하여 설명한 실시예와 비교하면, 제2 부분(142a)이 제1 부분(141a) 및/또는 제3 부분(143a)의 말단에서 교차되어 연결된다. 제2 부분(142a)이 교차되는 부분은 제1 부분(141a), 제3 부분(143a), 또는 이들 모두의 중간 부분이거나 또는 단부일 수 있다. 본 실시예에 있어서, 제2 출력 배선들(132a)을 형성하는 경우, 일 방향으로 연장되는 제1 부분(141a)과 제3 부분(143a)을 먼저 형성한 후, 타 방향으로 연장되는 제2 부분(142a)을 차후에 형성하거나, 또는 이와 반대로 형성하는 것이 가능하다. 이에 따라, 중첩되거나 교차된 배선 패턴들을 함께 형성하는 경우 발생할 수 있는 배선 패턴의 단락, 불균일성, 및 설계패턴과의 제조 오차를 감소시킬 수 있다.
도 7을 참조하면, 제2 출력 배선들(132b)은 하나 또는 그 이상의 절곡 부분들(144b, 145b)을 포함할 수 있다. 도 4를 참조하여 설명한 실시예와 비교하면, 절곡 부분들(144b, 145b)이 직각형이 아니다. 즉, 이러한 절곡 부분들(144b, 145b)의 적어도 일부는 만곡형(curved type)일 수 있다. 즉, 제1 부분(141b)과 제2 부분(142b) 사이에 만곡형 절곡 부분(144b)이 형성될 수 있다. 또한, 제2 부분(142b)과 제3 부분(143) 사이에 만곡형 절곡 부분(145b)이 형성될 수 있다. 예를 들어, 도 4에서 절곡 부분들(144, 145)은 직각형으로 도시되었으나, 설계 패턴 상에 직각형으로 도시된 절곡 부분들이 실제 제조를 수행하면, 도 7의 만곡형 절곡 부분들(144b, 145b)로 나타날 수 있다. 또는, 설계 패턴에서 절곡 부분들을 만곡형으로 설계하고, 이에 따라 만곡형 절곡 부분들(144b, 145b)을 제조할 수 있다.
도 8을 참조하면, 제2 출력 배선들(132c)은 제1 부분(141c), 제2 부분(142c), 및 제3 부분(143c)을 포함할 수 있다. 도 4를 참조하여 설명한 실시예와 비교하면, 제2 부분(142c)이 전체적으로 만곡형으로 구성된다. 만곡된 제2 부분(142c)에 의하여 제2 출력 배선들(132c)이 차지하는 면적이 넓어지지만, 상술한 바와 같이, 제2 출력 배선들(132c)의 면적은 반도체 칩(20)의 회로 구조물의 형성에 대하여 영향을 주지 않는다. 따라서, 반도체 칩(20)의 배면의 잔여 영역을 이용하여 만곡부를 가지고 넓은 면적을 차지하는 제2 출력 배선들(132c)을 형성할 수 있으며, 이에 따라 제2 출력 배선들(132c)을 단락, 불균일성 등의 결함을 감소시킬 수 있으므로 전기적 신뢰성을 증가시킬 수 있다.
도 9를 참조하면, 제2 출력 배선들(132d)은 제1 부분(141d)과 제2 부분(142d)을 포함할 수 있다. 도 4를 참조하여 설명한 실시예와 비교하면, 제2 출력 배선들(132d)이 제3 영역(143, 도 4 참조)을 포함하지 않는다. 제2 출력 배선들(132d)의 제1 부분(141d)은 제1 에지(21)로부터 제1 방향으로 연장되고, 예를 들어 제1 에지(21)의 수직 방향을 따라서 연장될 수 있다. 제1 부분(141d)은 제2 출력 패드들(232)로부터 이격되어 연장되고, 또한 제2 출력 패드들(232)을 지나도록 연장된다. 그러나, 제1 부분(141d)은 제2 출력 패드들(232)과 연결되지는 않는다. 제2 출력 배선들(132d)의 제2 부분(142d)은 제1 부분(141d)의 일부 영역, 예를 들어 말단 영역에 절곡 부분(145)을 형성하도록 연결되고, 상기 제2 방향에 대하여 제3 각도(θ1d)를 가지는 제2 방향으로 연장된다. 제3 각도(θ1d)는 임의의 각도일 수 있다. 제2 부분(142d)은 제2 출력 패드들(232)을 향하여 연장되어 제2 출력 패드들(232)과 연결될 수 있다. 제2 부분(142d)은 제2 출력 패드들(232)을 지나도록 연장될 수 있다.
도 10 내지 도 12는 본 발명의 일부 실시예들에 따른, 도 4에 도시된 출력 패드들(230)의 다른 예를 도시한 개략도이다.
도 10 내지 도 12를 참조하면, 제1 출력 패드들(231a, 231b, 231c) 및 제2 출력 패드들(232a, 232b, 232c)은 도 10에 도시된 정사각형, 도 11에 도시된 원형, 또는 도 12에 도시된 타원형을 가질 수 있다. 특히, 정사각형 패드 형상은 메모리 반도체 칩에 통상적으로 사용되는 패드 형상임에 유의한다. 그러나, 이러한 형상들은 예시적이며, 본 발명의 사상은 이에 한정되는 것은 아니다. 또한, 이러한 형상들이 조합되어 하나의 테이프 패키지에 함께 구현되는 경우도 본 발명의 사상에 포함된다. 또한, 이러한 출력 패드들의 형상이 본 명세서에 설명된 입력 패드들에도 적용되는 경우도 본 발명의 사상에 포함된다. 또한, 본 실시예들이 도 6 내지 도 9를 참조하여 설명한 실시예들과 조합한 경우들도 본 발명의 사상에 포함된다.
도 13 내지 도 16은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)의 A영역을 확대하여 도시하는 평면도이다. 도 13 내지 도 16에 도시된 반도체 칩(20)은 도 2를 참조하여 설명한 반도체 칩(20)에 상응한다.
도 13 내지 도 16에 도시된 실시예들은 도 3에 도시된 실시예와 비교하여, 입력 패드들(210), 출력 패드들(230), 및 제2 출력 배선들(132)의 상대적인 위치 관계가 상이한 경우에 관한 것이다. 따라서, 도 3을 참조하여 설명한 실시예와 중복되는 설명은 생략하기로 한다. 또한, 도 6 내지 도 9를 참조하여 설명한 제2 출력 배선들의 실시예들과 조합한 경우들 및 도 10 내지 도 12를 참조하여 설명한 출력 패드의 실시예들과 조합한 경우들도 본 발명의 사상에 포함된다.
도 13을 참조하면, 입력 패드 영역(I)은 반도체 칩(20)의 제1 에지(21)에 인접하여 중앙 영역에 위치할 수 있고, 또한 출력 패드 영역들(II) 사이에 위치할 수 있다. 입력 패드 영역(I) 내에서 입력 패드들(210)은 서로 인접하여 위치할 수 있다. 출력 패드 영역(II) 내에서 출력 패드들(230)은 서로 인접하여 위치할 수 있다. 출력 배선 영역(III) 내에서 제2 출력 배선들(132)은 서로 인접하여 위치할 수 있다. 입력 패드 영역(I)과 출력 패드 영역(II)은 서로 인접하여 위치할 수 있다. 출력 패드 영역(II)과 출력 배선 영역(III)은 서로 인접하여 위치할 수 있다. 입력 패드 영역(I)과 출력 배선 영역(III)은 출력 패드 영역(II)을 사이에 두고 이격되어 위치할 수 있다. 이에 따라, 입력 패드들(210)과 제2 출력 배선들(132) 사이의 영역에 제2 출력 배선들(132)과 연결된 출력 패드들(230)이 위치할 수 있다. 또한, 입력 패드 영역(I) 내의 최 외측에 위치하는 입력 패드(210)는 출력 패드 영역(II) 내의 최 외측에 위치하는 출력 패드(230)와 인접하여 위치할 수 있다. 또한, 출력 패드 영역(II) 내의 최 외측에 위치하는 출력 패드(230)는 출력 배선 영역(III) 내의 최 외측에 위치하는 제2 출력 배선(132)과 인접하여 위치할 수 있다. 즉, 반도체 칩(20)의 제1 에지(21)에 인접하여 중앙 영역으로부터 외곽 영역으로 순차적으로 입력 패드 영역(I), 출력 패드 영역(II), 및 출력 배선 영역(III)이 위치할 수 있다. 이에 따라 반도체 칩(20)의 제1 에지(21)에 인접하여 중앙 영역으로부터 외곽 영역으로 순차적으로 입력 패드들(210), 출력 패드들(230), 및 제2 출력 배선들(132)이 위치할 수 있다.
제2 출력 배선들(132)의 일부는, 즉 하나의 출력 배선 영역(III) 내에 포함된 제2 출력 배선들(132)은 서로 인접하여 위치할 수 있다. 제2 출력 배선들(132)의 일부는, 즉 하나의 출력 배선 영역(III) 내에 포함된 제2 출력 배선들(132)은 동일한 방향으로 향하도록 연장되어 제2 출력 패드들(232)과 연결될 수 있다. 즉, 입력 패드 영역(I)에 대하여 좌측에 위치하는 출력 배선 영역(III) 내에 포함되는 제2 출력 배선들(132) 모두는 우측 방향으로 절곡되어 제2 출력 패드들(232)에 연결될 수 있다. 반면, 입력 패드 영역(I)에 대하여 우측에 위치하는 출력 배선 영역(III) 내에 포함되는 제2 출력 배선들(132) 모두는 좌측 방향으로 절곡되어 제2 출력 패드들(232)에 연결될 수 있다.
도 14를 참조하면, 입력 패드들(210)을 포함하는 입력 패드 영역(I)은 반도체 칩(20)의 제1 에지(21)에 인접하여 중앙 영역에 위치할 수 있고, 또한 출력 패드들(230)을 포함하는 출력 패드 영역들(II) 사이에 위치할 수 있다. 입력 패드 영역(I) 내에서 입력 패드들(210)은 서로 인접하여 위치할 수 있다. 출력 패드 영역(II) 내에서 출력 패드들(230)은 서로 인접하여 위치할 수 있다. 출력 배선 영역(III) 내에서 제2 출력 배선들(132)은 서로 인접하여 위치할 수 있다. 입력 패드 영역(I)과 출력 패드 영역(II)은 서로 인접하여 위치할 수 있다. 출력 패드 영역(II)과 출력 배선 영역(III)은 서로 인접하여 위치할 수 있다. 입력 패드 영역(I)과 출력 배선 영역(III)은 출력 패드 영역(II)을 사이에 두고 이격되어 위치할 수 있다. 또한, 출력 배선 영역(III)은 출력 패드 영역(II) 사이에 위치할 수 있다. 또한, 입력 패드 영역(I) 내의 최 외측에 위치하는 입력 패드(210)는 출력 패드 영역(II) 내의 최 외측에 위치하는 출력 패드(230)와 인접하여 위치할 수 있다. 또한, 출력 패드 영역(II) 내의 최 외측에 위치하는 출력 패드(230)는 출력 배선 영역(III) 내의 최 외측에 위치하는 제2 출력 배선(132)과 인접하여 위치할 수 있다. 즉, 반도체 칩(20)의 제1 에지(21)에 인접하여 중앙 영역으로부터 외곽 영역으로 순차적으로 입력 패드 영역(I), 출력 패드 영역(II), 출력 배선 영역(III), 및 출력 패드 영역(II)이 위치할 수 있다. 이에 따라 반도체 칩(20)의 제1 에지(21)에 인접하여 중앙 영역으로부터 외곽 영역으로 순차적으로 입력 패드들(210), 출력 패드들(230), 제2 출력 배선들(132), 및 출력 패드들(230)이 위치할 수 있다.
하나의 출력 배선 영역(III) 내에 포함된 제2 출력 배선들(132)은 서로 인접하여 위치할 수 있다. 하나의 출력 배선 영역(III) 내에 포함된 제2 출력 배선들(132)의 일부는 동일한 방향으로 향하도록 연장되어 제2 출력 패드들(232)의 일부와 연결될 수 있다. 또한, 하나의 출력 배선 영역(III) 내에 포함된 제2 출력 배선들(132)의 다른 일부는 동일한 방향으로 연장된 후(즉, 상술한 제1 부분(141)을 의미함), 서로 반대 방향을 향하도록 연장되어 제2 출력 패드들(232)의 일부와 연결될 수 있다. 즉, 출력 배선 영역(III)에 대하여 좌측에 위치하는 출력 패드 영역(II)에 연결되는 제2 출력 배선들(132) 모두는 좌측 방향으로 절곡되어 제2 출력 패드들(232)에 연결될 수 있다. 반면, 출력 배선 영역(III)에 대하여 우측에 위치하는 출력 패드 영역(II)에 연결되는 제2 출력 배선들(132) 모두는 우측 방향으로 절곡되어 제2 출력 패드들(232)에 연결될 수 있다.
도 15를 참조하면, 입력 패드들(210)을 포함하는 입력 패드 영역(I)은 반도체 칩(20)의 제1 에지(21)에 인접하여 중앙 영역에 위치할 수 있고, 또한 제2 출력 배선들(132)을 포함하는 출력 배선 영역(III) 사이에 위치할 수 있다. 입력 패드 영역(I) 내에서 입력 패드들(210)은 서로 인접하여 위치할 수 있다. 출력 패드 영역(II) 내에서 출력 패드들(230)은 서로 인접하여 위치할 수 있다. 출력 배선 영역(III) 내에서 제2 출력 배선들(132)은 서로 인접하여 위치할 수 있다. 입력 패드 영역(I)과 출력 배선 영역(III)은 서로 인접하여 위치할 수 있다. 출력 패드 영역(II)과 출력 배선 영역(III)은 서로 인접하여 위치할 수 있다. 입력 패드 영역(I)과 출력 패드 영역(II)은 출력 배선 영역(III)을 사이에 두고 이격되어 위치할 수 있다. 또한, 출력 패드 영역(II)은 출력 배선 영역(III) 사이에 위치할 수 있다. 또한, 입력 패드 영역(I) 내의 최 외측에 위치하는 입력 패드(210)는 출력 배선 영역(III) 내의 최 외측에 위치하는 제2 출력 배선(132)과 인접하여 위치할 수 있다. 또한, 출력 패드 영역(II) 내의 최 외측에 위치하는 출력 패드(230)는 출력 배선 영역(III) 내의 최 외측에 위치하는 제2 출력 배선(132)과 인접하여 위치할 수 있다. 즉, 반도체 칩(20)의 제1 에지(21)에 인접하여 중앙 영역으로부터 외곽 영역으로 순차적으로 입력 패드 영역(I), 출력 배선 영역(III), 출력 패드 영역(II), 및 출력 배선 영역(III)이 위치할 수 있다. 이에 따라 반도체 칩(20)의 제1 에지(21)에 인접하여 중앙 영역으로부터 외곽 영역으로 순차적으로 입력 패드들(210), 제2 출력 배선들(132), 출력 패드들(230), 및 제2 출력 배선들(132)이 위치할 수 있다.
하나의 출력 배선 영역(III) 내에 포함된 제2 출력 배선들(132)은 서로 인접하여 위치할 수 있다. 하나의 출력 배선 영역(III) 내에 포함된 제2 출력 배선들(132)은 모두 동일한 방향으로 향하도록 연장되어 제2 출력 패드들(232)과 연결될 수 있다. 반면, 출력 패드 영역(II)을 사이에 두고 위치하는 출력 배선 영역들(III) 각각에 포함된 제2 출력 배선들(132)은 서로 반대 방향을 향하도록 연장되어 제2 출력 패드들(232)과 연결될 수 있다. 즉, 출력 패드 영역(II)에 대하여 좌측에 위치하는 출력 배선 영역(III)에 포함되는 제2 출력 배선들(132) 모두는 우측 방향으로 절곡되어 제2 출력 패드들(232)에 연결될 수 있다. 반면, 출력 패드 영역(II)에 대하여 우측에 위치하는 출력 배선 영역(III)에 포함되는 제2 출력 배선들(132) 모두는 좌측 방향으로 절곡되어 제2 출력 패드들(232)에 연결될 수 있다
도 16을 참조하면, 입력 패드들(210)을 포함하는 입력 패드 영역(I)은 반도체 칩(20)의 제1 에지(21)에 인접하여 중앙 영역에 위치할 수 있고, 또한 출력 패드들(230) 및 제2 출력 배선들(132)을 함께 포함하는 혼합 영역(IV) 사이에 위치할 수 있다. 입력 패드 영역(I) 내에서 입력 패드들(210)은 서로 인접하여 위치할 수 있다. 혼합 영역(IV) 내에서 출력 패드들(230)과 제2 출력 배선들(132)은 서로 교차하여 위치할 수 있다. 즉, 출력 패드들(230) 각각에 인접하여 제2 출력 배선들(132) 각각이 위치할 수 있다. 특히, 출력 패드들(230) 각각은 자신과 연결된 제2 출력 배선들(132) 각각과 인접하여 위치할 수 있다. 도면에 도시된 출력 패드들(230) 각각에 연결된 제2 출력 배선들(132)의 위치는 예시적이며, 본 발명의 사상은 이에 한정되는 것은 아니다. 즉, 출력 패드들(230)에 각각 연결되고 출력 패드들(230)에 대하여 좌측에 위치하는 제2 출력 배선들(132)은 우측에 위치할 수 있다. 또한, 출력 패드들(230)에 각각 연결되고 출력 패드들(230)에 대하여 우측에 위치하는 제2 출력 배선들(132)은 좌측에 위치할 수 있다.
하나의 혼합 영역(IV) 내에 포함된 제2 출력 배선들(132)은 모두 동일한 방향으로 향하도록 연장되어 제2 출력 패드들(232)과 연결될 수 있다. 즉, 입력 패드 영역(I)에 대하여 좌측에 위치하는 혼합 영역(IV)에 포함되는 제2 출력 배선들(132) 모두가 좌측 방향으로 절곡되어 제2 출력 패드들(232)에 연결될 수 있다. 또한, 입력 패드 영역(I)에 대하여 우측에 위치하는 혼합 영역(IV)에 포함되는 제2 출력 배선들(132) 모두가 우측 방향으로 절곡되어 제2 출력 패드들(232)에 연결될 수 있다.
도시되지는 않았지만, 입력 패드 영역(I)에 대하여 좌측에 위치하는 혼합 영역(IV)에 포함되는 제2 출력 배선들(132) 모두가 우측 방향으로 절곡되어 제2 출력 패드들(232)에 연결되는 경우도 본 발명의 사상에 포함된다. 또한, 도시되지는 않았지만, 입력 패드 영역(I)에 대하여 우측에 위치하는 혼합 영역(IV)에 포함되는 제2 출력 배선들(132) 모두가 좌측 방향으로 절곡되어 제2 출력 패드들(232)에 연결되는 경우도 본 발명의 사상에 포함된다.
도 17은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)에 포함되는 반도체 칩(20a)을 도시하는 배면도이다. 도 2를 참조하여 설명한 반도체 칩(20)과 중복되는 부분은 생략하기로 한다.
도 17을 참조하면, 반도체 칩(20a)은 배면 상에 입력 패드들(410) 및 출력 패드들(430)을 포함할 수 있다. 본 실시예에 있어서, 제1 에지(21)에 인접하여 입력 패드들(410) 및 출력 패드들(430)이 위치할 수 있고, 제2 에지(22), 제3 에지(23), 및 제4 에지(24)에 각각 인접하여 출력 패드들(430) 만이 위치할 수 있다. 입력 패드들(410)은 출력 패드들(430) 사이의 중앙 부분에 위치할 수 있다. 제1 에지(21)에 인접하여 위치하는 입력 패드들(410)은 복수의 열로 배열될 수 있고, 예를 들어 두 개의 열 또는 그 이상의 열로 배열될 수 있다. 입력 패드들(410)은 제1 에지(21)로부터 인접하게 위치하는 제3 열에 배열된 제1 입력 패드들(411) 및 제1 에지(21)로부터 제1 입력 패드들(411)보다 이격되어 위치하는 제4 열에 배열된 제2 입력 패드들(412)을 포함할 수 있다. 제2 입력 패드들(412)은 제1 에지(21)의 수직 방향을 따라서 제1 입력 패드들(411)에 대하여 동일 선상에 정렬되도록 배열될 수 있다. 그러나, 이러한 입력 패드들(410)의 정렬은 예시적이며, 본 발명의 사상은 이에 한정되는 것은 아니다. 입력 패드들(410)과 출력 패드들(430)의 배치는 이는 예시적이며, 본 발명의 사상은 이에 한정되는 것은 아니다.
도 18 내지 도 21은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)의 A영역을 확대하여 도시하는 평면도이다. 도 18 내지 도 21에 도시된 반도체 칩(20a)은 도 17를 참조하여 설명한 반도체 칩(20a)에 상응한다.
도 18 내지 도 21에 각각 도시된 실시예들에서, 출력 배선들(130) 및 출력 패드들(230)에 대하여 상술한 기술적 특징들이 입력 배선들(310) 및 입력 패드들(410)에 적용된 경우에 해당된다. 도 18의 실시예는 도 3 및 도 13의 실시예들에 대한 설명을 참조할 수 있다. 도 19의 실시예는 도 14의 실시예들에 대한 설명을 참조할 수 있다. 도 20의 실시예는 도 15의 실시예들에 대한 설명을 참조할 수 있다. 도 21의 실시예는 도 16의 실시예들에 대한 설명을 참조할 수 있다. 또한, 이하의 실시예에서 입력 배선들(310)과 출력 배선들(330)은 도 1에 도시된 입력 배선들(110) 및 출력 배선들(130)에 상응함에 유의한다.
도 18을 참조하면, 테이프 배선 기판(10) 상에 실장된 반도체 칩(20a)의 제1 에지(21)에 인접하여 입력 패드들(410) 및 출력 패드들(430)이 위치할 수 있고, 입력 패드들(410)에 각각 연결된 입력 배선들(310) 및 출력 패드들(430)에 각각 연결된 출력 배선들(330)이 위치할 수 있다. 입력 패드들(410)은 제1 입력 패드들(411) 및 제2 입력 패드들(412)을 포함할 수 있다. 반면, 반도체 칩(20a)의 제2 에지(22), 제3 에지(23), 제4 에지(24)에 인접하여 출력 패드들(430)이 1열로 위치하며, 입력 패드들(410)은 위치하지 않을 수 있다.
출력 패드들(430)은 1열로 배열되어 위치할 수 있고, 입력 패드들(410)은 복수의 열, 예를 들어 두 개의 열로 배열되어 위치할 수 있다. 즉, 입력 패드들(410)은 반도체 칩(20a)의 제1 에지(21)로부터 인접하게 위치하는 제3 열에 배열된 제1 입력 패드들(411) 및 제1 에지(21)로부터 제1 입력 패드들(411) 보다 이격되어 위치하는 제4 열에 배열된 제2 입력 패드들(412)을 포함할 수 있다. 입력 패드들(410)의 일부는 서로 인접하여 위치할 수 있다. 제1 입력 패드들(411)의 일부는 서로 인접하여 위치할 수 있다. 제2 입력 패드들(412)의 일부는 서로 인접하여 위치할 수 있다.
출력 배선들(330) 각각의 일측은 출력 패드들(430) 각각의 제1 에지(21)로부터 가까이 위치하는 부분을 향하여 연장되어 출력 패드들(430) 각각과 연결될 수 있다. 출력 배선들(330) 각각의 타측은 반도체 칩(20a)의 외부로 연장된다.
제1 입력 배선들(311) 각각의 일측은 제1 입력 패드들(411) 각각의 제1 에지(21)로부터 가까이 위치하는 부분을 향하여 연장되어 제1 입력 패드들(411) 각각과 연결될 수 있다. 제1 입력 배선들(311) 각각의 타측은 반도체 칩(20a)의 외부로 연장된다.
제2 입력 배선들(312) 각각의 일측은 제2 입력 패드들(412) 각각의 제1 에지(21)로부터 멀리 위치하는 부분을 향하여 연장되어 제2 입력 패드들(412) 각각과 연결될 수 있다. 제2 입력 배선들(312) 각각의 타측은 반도체 칩(20a)의 외부로 연장된다. 제2 입력 배선들(312)은 절곡(折曲) 형태를 가질 수 있다. 제2 입력 배선들(312)에 대하여는 도 4 내지 도 9를 참조하여 설명한 제2 출력 배선들(132)의 기술적 특징과 조합될 수 있다.
도 18에서는 입력 패드들(410), 출력 패드들(430), 및 제2 입력 배선들(312)의 상대적인 위치 관계가 도시되어 있고, 이러한 위치 관계는 도 3을 참조하여 설명한 실시예를 참조할 수 있다. 입력 패드들(410)은 반도체 칩(20a)의 제1 에지(21)에 인접하여 중앙 영역에 위치할 수 있고, 또한 출력 패드들(430) 사이에 위치할 수 있다. 출력 패드들(430)은 서로 인접하여 위치할 수 있다. 입력 패드들(410)은 서로 인접하여 위치할 수 있다. 제2 입력 배선들(312) 모두는 입력 패드들(410)에 대하여 좌측에 위치할 수 있다. 반도체 칩(20a)의 제1 에지(21)에 인접하여 중앙 영역으로부터 외곽 영역으로 좌측 방향을 따라서 순차적으로 입력 패드들(410), 제2 입력 배선들(312), 및 출력 패드들(430)이 위치할 수 있고, 우측 방향을 따라서, 입력 패드들(410) 및 출력 패드들(430)이 위치할 수 있다. 제2 입력 배선들(312)이 입력 패드들(410)에 대하여 우측에 위치하는 경우도 본 발명의 사상에 포함된다.
제2 입력 배선들(312)은 서로 인접하여 위치할 수 있다. 제2 입력 배선들(312)은 동일한 방향으로 향하도록 연장되어 제2 입력 패드들(412)과 연결될 수 있다. 제2 입력 패드들(412)에 대하여 좌측에 위치하는 제2 입력 배선들(312) 모두는 우측 방향으로 절곡되어 제2 입력 패드들(412)에 연결될 수 있다. 도시되지는 않았지만, 제2 입력 패드들(412)에 대하여 우측에 위치하는 제2 입력 배선들(312) 모두는 좌측 방향으로 절곡되어 제2 입력 패드들(412)에 연결될 수 있다.
도 19를 참조하면, 입력 패드들(410), 출력 패드들(430), 및 제2 입력 배선들(312)의 상대적인 위치 관계가 도시되어 있고, 이러한 위치 관계는 도 14을 참조하여 설명한 실시예를 참조할 수 있다. 입력 패드들(410)은 반도체 칩(20a)의 제1 에지(21)에 인접하여 중앙 영역에 위치할 수 있고, 또한 출력 패드들(430) 사이에 위치할 수 있다. 출력 패드들(430)은 서로 인접하여 위치할 수 있다. 입력 패드들(410)의 일부는 서로 인접하여 위치할 수 있다. 제2 입력 배선들(312)은 서로 인접하여 위치할 수 있다. 제2 입력 배선들(312) 모두는 입력 패드들(410) 사이에 위치할 수 있다. 반도체 칩(20a)의 제1 에지(21)에 인접하여 중앙 영역으로부터 외곽 영역으로 순차적으로 제2 입력 배선들(312), 입력 패드들(410), 및 출력 패드들(430)이 위치할 수 있다.
제2 입력 배선들(312)의 일부는 동일한 방향으로 향하도록 연장되어 제2 입력 패드들(412)의 일부와 연결될 수 있다. 또한, 제2 입력 배선들(312)의 다른 일부는 동일한 방향으로 연장된 후(즉, 상술한 제1 부분(141)에 상응함), 서로 반대 방향을 향하도록 연장되어 제2 입력 패드들(412)의 다른 일부와 연결될 수 있다. 즉, 제2 입력 배선들(312)에 대하여 좌측에 위치하는 제2 입력 패드들(412)에 연결되는 제2 입력 배선들(312) 모두는 좌측 방향으로 절곡되어 제2 입력 패드들(412)에 연결될 수 있다. 반면, 제2 입력 배선들(312)에 대하여 우측에 위치하는 제2 입력 패드들(412)에 연결되는 제2 입력 배선들(312) 모두는 우측 방향으로 절곡되어 제2 입력 패드들(412)에 연결될 수 있다.
도 20을 참조하면, 입력 패드들(410), 출력 패드들(430), 및 제2 입력 배선들(312)의 상대적인 위치 관계가 도시되어 있고, 이러한 위치 관계는 도 15를 참조하여 설명한 실시예를 참조할 수 있다. 입력 패드들(410)은 반도체 칩(20a)의 제1 에지(21)에 인접하여 중앙 영역에 위치할 수 있고, 또한 출력 패드들(430) 사이에 위치할 수 있다. 출력 패드들(430)은 서로 인접하여 위치할 수 있다. 입력 패드들(410)은 서로 인접하여 위치할 수 있다. 제2 입력 배선들(312)의 일부는 서로 인접하여 위치할 수 있다. 입력 패드들(410) 모두는 제2 입력 배선들(312) 사이에 위치할 수 있다. 반도체 칩(20a)의 제1 에지(21)에 인접하여 중앙 영역으로부터 외곽 영역으로 순차적으로 입력 패드들(410), 제2 입력 배선들(312), 및 출력 패드들(430)이 위치할 수 있다.
제2 입력 배선들(312)의 일부는 동일한 방향으로 향하도록 연장되어 제2 입력 패드들(412)의 일부와 연결될 수 있다. 또한, 제2 입력 배선들(312)의 다른 일부는 동일한 방향으로 연장된 후(즉, 상술한 제1 부분(141)에 상응함), 서로 반대 방향을 향하도록 연장되어 제2 입력 패드들(412)의 다른 일부와 연결될 수 있다. 즉, 제2 입력 패드들(412)에 대하여 좌측에 위치하는 제2 입력 배선들(312) 모두는 우측 방향으로 절곡되어 제2 입력 패드들(412)에 연결될 수 있다. 반면, 제2 입력 패드들(412)에 대하여 우측에 위치하는 제2 입력 배선들(312) 모두는 좌측 방향으로 절곡되어 제2 입력 패드들(412)에 연결될 수 있다.
도 21을 참조하면, 입력 패드들(410), 출력 패드들(430), 및 제2 입력 배선들(312)의 상대적인 위치 관계가 도시되어 있고, 이러한 위치 관계는 도 16을 참조하여 설명한 실시예를 참조할 수 있다. 입력 패드들(410)은 반도체 칩(20a)의 제1 에지(21)에 인접하여 중앙 영역에 위치할 수 있고, 또한 출력 패드들(430) 사이에 위치할 수 있다. 출력 패드들(430)은 서로 인접하여 위치할 수 있다. 입력 패드들(410)과 제2 입력 배선들(312)은 서로 교차하여 위치할 수 있다. 즉, 입력 패드들(410) 각각에 인접하여 제2 입력 배선들(312) 각각이 위치할 수 있다. 특히, 입력 패드들(410) 각각은 자신과 연결된 제2 입력 배선들(312) 각각과 인접하여 위치할 수 있다. 도면에서는 입력 패드들(410) 각각에 대하여 자신과 연결된 제2 입력 배선들(312) 각각이 좌측에 위치하는 것으로 도시되어 있으나, 본 발명의 사상은 이에 한정되는 것은 아니다. 즉, 입력 패드들(410) 각각에 대하여 자신과 연결된 제2 입력 배선들(312) 각각이 우측에 위치하는 경우도 본 발명의 사상에 포함된다.
제2 입력 배선들(312)은 모두 동일한 방향으로 향하도록 연장되어 제2 입력 패드들(412)과 연결될 수 있다. 즉, 제2 입력 배선들(312) 모두가 우측 방향으로 절곡되어 제2 입력 패드들(412)에 연결될 수 있다. 또한, 도시되지는 않았지만, 제2 입력 배선들(312) 모두가 좌측 방향으로 절곡되어 제2 입력 패드들(412)에 연결되는 경우도 본 발명의 사상에 포함된다.
도 22는 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)에 포함되는 반도체 칩(20b)을 도시하는 배면도이다.
도 22를 참조하면, 반도체 칩(20b)은 배면 상에 제1 입력 패드들(411), 제3 입력 패드들(413) 및 출력 패드들(230)을 포함할 수 있다. 도 2를 참조하여 설명한 바와 같이, 출력 패드들(230)은 반도체 칩(20b)의 제1 에지(21)로부터 인접하게 위치하는 제1 열에 배열된 제1 출력 패드들(231) 및 제1 에지(21)로부터 제1 출력 패드들(231)보다 이격되어 위치하는 제2 열에 배열된 제2 출력 패드들(232)을 포함할 수 있다. 출력 패드들(230)에 대한 설명은 상술한 바와 같으므로 생략하기로 한다.
본 실시예에 있어서, 제1 에지(21)에 인접하여 제1 입력 패드들(411) 및 출력 패드들(230)이 위치할 수 있고, 제2 에지(22)에 인접하여 제3 입력 패드들(413) 및 출력 패드들(230)이 위치할 수 있다. 반면, 제3 에지(23) 및 제4 에지(24)에 각각 인접하여 출력 패드들(230) 만이 위치할 수 있다. 제1 입력 패드들(411)은 제1 에지(21)에 인접하여 출력 패드들(230) 사이의 중앙 부분에 위치할 수 있다. 제3 입력 패드들(413)은 제2 에지(22)에 인접하여 출력 패드들(230) 사이의 중앙 부분에 위치할 수 있다. 제3 입력 패드들(413)의 위치는 예시적이며, 본 발명의 사상은 이에 한정되는 것은 아니다.
도 23은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)의 A영역을 확대하여 도시하는 평면도이다. 도 23에 도시된 반도체 칩(20b)은 도 22를 참조하여 설명한 반도체 칩(20b)에 상응한다.
본 실시예에서, 상술한 바와 같은 실시예들과 조합한 경우들도 본 발명의 사상에 포함된다. 즉, 상술한 바와 같은, 제1 출력 배선들(131) 및 제2 출력 배선들(132)을 포함하는 출력 배선들(130) 및 제1 출력 패드들(231) 및 제2 출력 패드들(232)을 포함하는 출력 패드들(230)의 다양한 배열들이 본 실시예에 적용된 경우들도 본 발명의 사상에 포함된다.
도 23을 참조하면, 테이프 배선 기판(10) 상에 실장된 반도체 칩(20b)의 제1 에지(21)에 인접하여 제1 입력 패드들(411) 및 출력 패드들(230)이 위치할 수 있고, 제1 입력 패드들(411)에 각각 연결된 제1 입력 배선들(311) 및 출력 패드들(230)에 각각 연결된 출력 배선들(130)이 위치할 수 있다.
테이프 배선 기판(10) 상에 실장된 반도체 칩(20b)의 제2 에지(22)에 인접하여 제3 입력 패드들(413)이 위치할 수 있다. 또한, 제3 입력 패드들(413)은 제3 입력 배선들(313)을 통하여 제1 입력 패드들(411)에 연결될 수 있다. 제1 입력 패드들(411) 중의 일부는 제3 입력 패드들(413)에 연결될 수 있고, 제1 입력 패드들(411) 중의 다른 일부는 제3 입력 패드들(413)에 연결되지 않을 수 있다. 따라서, 제1 입력 패드들(411) 및 제3 입력 패드들(413)은 제1 에지(21)로부터 가까이 위치하는 부분에서 각각 상기 제1 입력 배선들(311) 및 제3 입력 배선들(313)과 연결될 수 있다.
도 24는 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)에 포함되는 반도체 칩(20c)을 도시하는 배면도이다.
도 24를 참조하면, 반도체 칩(20c)은 배면 상에 제1 에지(21)에 인접하여 입력 패드들(410) 및 출력 패드들(230)을 포함할 수 있다. 도 24에 도시된 반도체 칩(20c)은 도 2에 도시된 실시예와 도 17에 도시된 실시예를 조합한 경우에 해당된다. 도 2에 도시된 실시예와 같이, 출력 패드들(230)은 복수의 열로 배열될 수 있고, 예를 들어 두 개의 열 또는 그 이상의 열로 배열될 수 있다. 출력 패드들(230)은 제1 에지(21)로부터 인접하게 위치하는 제1 열에 배열된 제1 출력 패드들(231) 및 제1 에지(21)로부터 제1 출력 패드들(231)보다 이격되어 위치하는 제2 열에 배열된 제2 출력 패드들(232)을 포함할 수 있다. 또한, 도 17에 도시된 실시예와 같이, 입력 패드들(410)은 복수의 열로 배열될 수 있고, 예를 들어 두 개의 열 또는 그 이상의 열로 배열될 수 있다. 입력 패드들(410)은 제1 에지(21)로부터 인접하게 위치하는 제3 열에 배열된 제1 입력 패드들(411) 및 제1 에지(21)로부터 제1 입력 패드들(411)보다 이격되어 위치하는 제4 열에 배열된 제2 입력 패드들(412)을 포함할 수 있다.
도 25는 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)의 A영역을 확대하여 도시하는 평면도이다. 도 25에 도시된 반도체 칩(20c)은 도 24를 참조하여 설명한 반도체 칩(20c)에 상응한다. 본 실시예에서, 상술한 바와 같은 실시예들과 조합한 경우들도 본 발명의 사상에 포함된다.
도 25를 참조하면, 테이프 배선 기판(10) 상에 실장된 반도체 칩(20c)의 제1 에지(21)에 인접하여 출력 패드들(230) 및 입력 패드들(410)이 위치할 수 있다. 출력 패드들(230)은 제1 에지(21)로부터 인접하게 위치하는 제1 열에 배열된 제1 출력 패드들(231) 및 제1 에지(21)로부터 제1 출력 패드들(231)보다 이격되어 위치하는 제2 열에 배열된 제2 출력 패드들(232)을 포함할 수 있다. 또한, 입력 패드들(410)은 제1 에지(21)로부터 인접하게 위치하는 제3 열에 배열된 제1 입력 패드들(411) 및 제1 에지(21)로부터 제1 입력 패드들(411)보다 이격되어 위치하는 제4 열에 배열된 제1 입력 패드들(412)을 포함할 수 있다.
출력 배선들(130)은 제1 출력 배선들(131) 및 제2 출력 배선들(132)을 포함할 수 있다. 제1 출력 배선들(131) 각각은 제1 출력 패드들(231) 각각의 제1 에지(21)로부터 가까이 위치하는 부분을 향하여 연장되어 제1 출력 패드들(231) 각각과 연결될 수 있다. 제2 출력 배선들(132) 각각은 제2 출력 패드들(232) 각각의 제1 에지(21)로부터 멀리 위치하는 부분을 향하여 연장되어 제2 출력 패드들(232) 각각과 연결될 수 있다.
입력 배선들(310)은 제1 입력 배선들(311) 및 제2 입력 배선들(312)을 포함할 수 있다. 제1 입력 배선들(311) 각각은 제1 입력 패드들(411) 각각의 제1 에지(21)로부터 가까이 위치하는 부분을 향하여 연장되어 제1 입력 패드들(411) 각각과 연결될 수 있다. 제2 입력 배선들(312) 각각은 제2 입력 패드들(412) 각각의 제1 에지(21)로부터 멀리 위치하는 부분을 향하여 연장되어 제2 입력 패드들(412) 각각과 연결될 수 있다.
도 26은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)에 포함되는 반도체 칩(20d)을 도시하는 배면도이다.
도 26을 참조하면, 반도체 칩(20d)은 배면 상에 제1 에지(21)에 인접하여 위치하는 입력 패드들(410) 및 제1 에지(21)에 인접하여 위치하는 출력 패드들(230)을 포함할 수 있다. 도 26에 도시된 반도체 칩(20d)은 도 2에 도시된 실시예와 도 17에 도시된 실시예를 조합한 경우를 포함할 수 있다. 도 2에 도시된 실시예와 같이, 출력 패드들(230)은 복수의 열로 배열될 수 있고, 예를 들어 두 개의 열 또는 그 이상의 열로 배열될 수 있다. 출력 패드들(230)은 제1 에지(21)로부터 인접하게 위치하는 제1 출력 패드들(231) 및 제1 에지(21)로부터 제1 출력 패드들(231)보다 이격되어 위치하는 제2 출력 패드들(232)을 포함할 수 있다. 또한, 도 17에 도시된 실시예와 같이, 입력 패드들(410)은 복수의 열로 배열될 수 있고, 예를 들어 두 개의 열 또는 그 이상의 열로 배열될 수 있다. 입력 패드들(410)은 제1 에지(21)로부터 인접하게 위치하는 제1 입력 패드들(411) 및 제1 에지(21)로부터 제1 입력 패드들(411)보다 이격되어 위치하는 제2 입력 패드들(412)을 포함할 수 있다.
또한, 반도체 칩(20d)은 배면 상에 제2 에지(22)에 인접하여 위치하는 출력 패드들(230a)을 더 포함할 수 있다. 출력 패드들(230a)은 복수의 열로 배열될 수 있고, 예를 들어 두 개의 열 또는 그 이상의 열로 배열될 수 있다. 출력 패드들(230a)은 제2 에지(22)로부터 인접하게 위치하는 제3 출력 패드들(233) 및 제2 에지(22)로부터 제1 출력 패드들(233)보다 이격되어 위치하는 제4 출력 패드들(234)을 포함할 수 있다.
도 27은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)의 A영역을 확대하여 도시하는 평면도이다. 도 27에 도시된 반도체 칩(20d)은 도 26을 참조하여 설명한 반도체 칩(20d)에 상응한다. 본 실시예에서, 상술한 바와 같은 실시예들과 조합한 경우들도 본 발명의 사상에 포함된다.
도 27을 참조하면, 테이프 배선 기판(10) 상에 실장된 반도체 칩(20d)의 제1 에지(21)에 인접하여 출력 패드들(230) 및 입력 패드들(410)이 위치할 수 있다. 또한, 반도체 칩(20d)의 제1 에지(21)에 대향하는 제2 에지(22)에 인접하여 출력 패드들(230a)이 위치할 수 있다. 제1 에지(21)에 인접하여 위치하는 출력 패드들(230)은 제1 에지(21)로부터 인접하게 위치하는 제1 출력 패드들(231) 및 제1 에지(21)로부터 제1 출력 패드들(231)보다 이격되어 위치하는 제2 출력 패드들(232)을 포함할 수 있다. 또한, 입력 패드들(410)은 제1 에지(21)로부터 인접하게 위치하는 제1 입력 패드들(411) 및 제1 에지(21)로부터 제1 입력 패드들(411)보다 이격되어 위치하는 제1 입력 패드들(412)을 포함할 수 있다. 또한, 제2 에지(22)에 인접하여 위치하는 출력 패드들(230a)은 제2 에지(22)로부터 인접하게 위치하는 제3 출력 패드들(233) 및 제2 에지(22)로부터 제3 출력 패드들(233)보다 이격되어 위치하는 제4 출력 패드들(234)을 포함할 수 있다.
제1 에지(21)에 인접하여 위치하는 출력 배선들(130)은 제1 출력 배선들(131) 및 제2 출력 배선들(132)을 포함할 수 있다. 제1 출력 배선들(131) 각각은 제1 출력 패드들(231) 각각의 제1 에지(21)로부터 가까이 위치하는 부분을 향하여 연장되어 제1 출력 패드들(231) 각각과 연결될 수 있다. 제2 출력 배선들(132) 각각은 제2 출력 패드들(232) 각각의 제1 에지(21)로부터 멀리 위치하는 부분을 향하여 연장되어 제2 출력 패드들(232) 각각과 연결될 수 있다.
입력 배선들(310)은 제1 입력 배선들(311) 및 제2 입력 배선들(312)을 포함할 수 있다. 제1 입력 배선들(311) 각각은 제1 입력 패드들(411) 각각의 제1 에지(21)로부터 가까이 위치하는 부분을 향하여 연장되어 제1 입력 패드들(411) 각각과 연결될 수 있다. 제2 입력 배선들(312) 각각은 제2 입력 패드들(412) 각각의 제1 에지(21)로부터 멀리 위치하는 부분을 향하여 연장되어 제2 입력 패드들(412) 각각과 연결될 수 있다.
제2 에지(22)에 인접하여 위치하는 출력 배선들(130a)은 제3 출력 배선들(133) 및 제4 출력 배선들(134)을 포함할 수 있다. 제3 출력 배선들(133) 각각은 제3 출력 패드들(233) 각각의 제2 에지(22)로부터 가까이 위치하는 부분을 향하여 연장되어 제3 출력 패드들(233) 각각과 연결될 수 있다. 제4 출력 배선들(134) 각각은 제4 출력 패드들(234) 각각의 제2 에지(22)로부터 멀리 위치하는 부분을 향하여 연장되어 제4 출력 패드들(234) 각각과 연결될 수 있다.
도 28은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)에 포함되는 반도체 칩(20e)을 도시하는 배면도이다.
도 28을 참조하면, 반도체 칩(20e)은 배면 상에 제1 에지(21)에 인접하여 위치하는 입력 패드들(410) 및 제1 에지(21)에 인접하여 위치하는 출력 패드들(230)을 포함할 수 있다. 도 28에 도시된 반도체 칩(20e)은 도 2에 도시된 실시예와 도 17에 도시된 실시예를 조합한 경우를 포함할 수 있다. 도 2에 도시된 실시예와 같이, 출력 패드들(230)은 복수의 열로 배열될 수 있고, 예를 들어 두 개의 열 또는 그 이상의 열로 배열될 수 있다. 출력 패드들(230)은 제1 에지(21)로부터 인접하게 위치하는 제1 출력 패드들(231) 및 제1 에지(21)로부터 제1 출력 패드들(231)보다 이격되어 위치하는 제2 출력 패드들(232)을 포함할 수 있다. 또한, 도 17에 도시된 실시예와 같이, 입력 패드들(410)은 복수의 열로 배열될 수 있고, 예를 들어 두 개의 열 또는 그 이상의 열로 배열될 수 있다. 입력 패드들(410)은 제1 에지(21)로부터 인접하게 위치하는 제1 입력 패드들(411) 및 제1 에지(21)로부터 제1 입력 패드들(411)보다 이격되어 위치하는 제2 입력 패드들(412)을 포함할 수 있다.
또한, 반도체 칩(20e)은 배면 상에 제3 에지(23)에 인접하여 위치하는 출력 패드들(230b)을 더 포함할 수 있다. 출력 패드들(230b)은 복수의 열로 배열될 수 있고, 예를 들어 두 개의 열 또는 그 이상의 열로 배열될 수 있다. 출력 패드들(230b)은 제3 에지(23)로부터 인접하게 위치하는 제5 출력 패드들(235) 및 제3 에지(23)로부터 제5 출력 패드들(235)보다 이격되어 위치하는 제6 출력 패드들(236)을 포함할 수 있다.
또한, 반도체 칩(20e)은 배면 상에 제4 에지(23)에 인접하여 위치하는 출력 패드들(230c)을 더 포함할 수 있다. 출력 패드들(230c)은 복수의 열로 배열될 수 있고, 예를 들어 두 개의 열 또는 그 이상의 열로 배열될 수 있다. 출력 패드들(230c)은 제4 에지(24)로부터 인접하게 위치하는 제7 출력 패드들(237) 및 제4 에지(24)로부터 제7 출력 패드들(237)보다 이격되어 위치하는 제8 출력 패드들(238)을 포함할 수 있다.
여기에서, 반도체 칩(20e)은 제3 에지(23)에 인접하여 위치하는 출력 패드들(230b) 및 제4 에지(24)에 인접하여 위치하는 출력 패드들(230c) 중 어느 하나 또는 이들 모두를 포함할 수 있다. 즉, 반도체 칩(20e)은 제3 에지(23) 및 제4 에지(23) 중 적어도 어느 하나에 복수의 열로 배열된 출력 패드들을 포함할 수 있다.
도 29는 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)의 A영역을 확대하여 도시하는 평면도이다. 도 29에 도시된 반도체 칩(20e)은 도 28을 참조하여 설명한 반도체 칩(20e)에 상응한다. 본 실시예에서, 상술한 바와 같은 실시예들과 조합한 경우들도 본 발명의 사상에 포함된다.
도 29를 참조하면, 테이프 배선 기판(10) 상에 실장된 반도체 칩(20e)의 제1 에지(21)에 인접하여 출력 패드들(230) 및 입력 패드들(410)이 위치할 수 있다. 또한, 반도체 칩(20e)의 제3 에지(23), 제4 에지(24), 또는 이들 모두에 인접하여 출력 패드들(230b, 230c)이 위치할 수 있다. 제1 에지(21)에 인접하여 위치하는 출력 패드들(230)은 제1 에지(21)로부터 인접하게 위치하는 제1 출력 패드들(231) 및 제1 에지(21)로부터 제1 출력 패드들(231)보다 이격되어 위치하는 제2 출력 패드들(232)을 포함할 수 있다. 또한, 입력 패드들(410)은 제1 에지(21)로부터 인접하게 위치하는 제1 입력 패드들(411) 및 제1 에지(21)로부터 제1 입력 패드들(411)보다 이격되어 위치하는 제1 입력 패드들(412)을 포함할 수 있다. 또한, 제3 에지(23)에 인접하여 위치하는 출력 패드들(230b)은 제3 에지(23)로부터 인접하게 위치하는 제5 출력 패드들(235) 및 제3 에지(23)로부터 제5 출력 패드들(235)보다 이격되어 위치하는 제6 출력 패드들(236)을 포함할 수 있다. 또한, 제4 에지(24)에 인접하여 위치하는 출력 패드들(230c)은 제4 에지(24)로부터 인접하게 위치하는 제7 출력 패드들(237) 및 제4 에지(24)로부터 제7 출력 패드들(237)보다 이격되어 위치하는 제8 출력 패드들(238)을 포함할 수 있다.
제1 에지(21)에 인접하여 위치하는 출력 배선들(130)은 제1 출력 배선들(131) 및 제2 출력 배선들(132)을 포함할 수 있다. 제1 출력 배선들(131) 각각은 제1 출력 패드들(231) 각각의 제1 에지(21)로부터 가까이 위치하는 부분을 향하여 연장되어 제1 출력 패드들(231) 각각과 연결될 수 있다. 제2 출력 배선들(132) 각각은 제2 출력 패드들(232) 각각의 제1 에지(21)로부터 멀리 위치하는 부분을 향하여 연장되어 제2 출력 패드들(232) 각각과 연결될 수 있다.
입력 배선들(310)은 제1 입력 배선들(311) 및 제2 입력 배선들(312)을 포함할 수 있다. 제1 입력 배선들(311) 각각은 제1 입력 패드들(411) 각각의 제1 에지(21)로부터 가까이 위치하는 부분을 향하여 연장되어 제1 입력 패드들(411) 각각과 연결될 수 있다. 제2 입력 배선들(312) 각각은 제2 입력 패드들(412) 각각의 제1 에지(21)로부터 멀리 위치하는 부분을 향하여 연장되어 제2 입력 패드들(412) 각각과 연결될 수 있다.
제3 에지(23)에 인접하여 위치하는 출력 배선들(130b)은 제5 출력 배선들(135) 및 제6 출력 배선들(136)을 포함할 수 있다. 제5 출력 배선들(135) 각각은 제5 출력 패드들(235) 각각의 제3 에지(23)로부터 가까이 위치하는 부분을 향하여 연장되어 제5 출력 패드들(235) 각각과 연결될 수 있다. 제6 출력 배선들(136) 각각은 제6 출력 패드들(236) 각각의 제3 에지(23)로부터 멀리 위치하는 부분을 향하여 연장되어 제6 출력 패드들(236) 각각과 연결될 수 있다.
제4 에지(24)에 인접하여 위치하는 출력 배선들(130c)은 제7 출력 배선들(137) 및 제8 출력 배선들(138)을 포함할 수 있다. 제7 출력 배선들(137) 각각은 제7 출력 패드들(237) 각각의 제4 에지(24)로부터 가까이 위치하는 부분을 향하여 연장되어 제7 출력 패드들(235) 각각과 연결될 수 있다. 제8 출력 배선들(138) 각각은 제8 출력 패드들(238) 각각의 제4 에지(24)로부터 멀리 위치하는 부분을 향하여 연장되어 제8 출력 패드들(238) 각각과 연결될 수 있다.
도 30은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)에 포함되는 반도체 칩(20f)을 도시하는 배면도이다.
도 30을 참조하면, 반도체 칩(20f)은 배면 상에 제1 에지(21)에 인접하여 위치하는 입력 패드들(410) 및 제1 에지(21)에 인접하여 위치하는 출력 패드들(230)을 포함할 수 있다. 또한, 제2 에지(22)에 인접하여 위치하는 출력 패드들(230a), 제3 에지(23)에 인접하여 위치하는 출력 패드들(230b), 및 제4 에지(24)에 인접하여 위치하는 출력 패드들(230c)을 더 포함할 수 있다. 도 30에 도시된 반도체 칩(20f)은 도 2에 도시된 실시예와 도 17에 도시된 실시예를 조합한 경우를 포함할 수 있다. 또한, 도 30에 도시된 반도체 칩(20f)은 도 26에 도시된 실시예와 도 28에 도시된 실시예를 조합한 경우를 포함할 수 있다.
도 31은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)의 A영역을 확대하여 도시하는 평면도이다. 도 31에 도시된 반도체 칩(20f)은 도 30을 참조하여 설명한 반도체 칩(20f)에 상응한다. 본 실시예에서, 상술한 바와 같은 실시예들과 조합한 경우들도 본 발명의 사상에 포함된다.
도 31을 참조하면, 테이프 배선 기판(10) 상에 실장된 반도체 칩(20f)의 모든 에지에 인접하여 복수의 열로 배열된 패드들을 포함한다. 즉, 제1 에지(21)에 인접하여 출력 패드들(230) 및 입력 패드들(410)이 위치할 수 있고, 반도체 칩(20f)의 제1 에지(21)에 대향하는 제2 에지(22)에 인접하여 출력 패드들(230a)이 위치할 수 있고, 반도체 칩(20f)의 제1 에지(21)에 수직한 제3 에지(23), 제4 에지(24), 또는 이들 모두에 인접하여 출력 패드들(230b, 230c)이 위치할 수 있다. 입력 패드들(410) 및 출력 패드들(230, 230a, 230b, 230c)에 각각 연결되는 입력 배선들(310) 및 출력 배선들(130, 130a, 130b, 130c)은 도 25, 도 27, 및 도 29를 참조하여 설명한 바와 같다.
도 32는 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)에 포함되는 반도체 칩(20g)을 도시하는 배면도이다.
도 32를 참조하면, 반도체 칩(20g)은 배면 상에 제1 에지(21)에 인접하여 위치하는 패드들(630), 제2 에지(22)에 인접하여 위치하는 패드들(630a), 제3 에지(23)에 인접하여 위치하는 패드들(630b), 및 제4 에지(24)에 인접하여 위치하는 패드들(630c)을 포함할 수 있다. 패드들(630, 630a, 630b, 630c)은 입력 기능 및 출력 기능을 수행할 수 있으며, 예를 들어 메모리 반도체 칩의 배면 상에 형성되는 패드들일 수 있다. 이에 따라 패드들(630, 630a, 630b, 630c) 모두의 형상은 동일할 수 있고, 예를 들어 정사각형의 형상을 가질 수 있다. 또한, 반도체 칩(20g)은 메모리 반도체 칩일 수 있다.
패드들(630, 630a, 630b, 630c)은 각각 복수의 열로 배열된 패드들을 포함한다. 이러한 패드들에 대하여는 도 2에 도시된 실시예와 도 17에 도시된 실시예를 조합한 경우 및 도 26에 도시된 실시예와 도 28에 도시된 실시예를 조합한 경우가 적용될 수 있다.
도 33은 본 발명의 일부 실시예들에 따른, 도 1의 테이프 패키지(1)의 A영역을 확대하여 도시하는 평면도이다. 도 33에 도시된 반도체 칩(20g)은 도 32를 참조하여 설명한 반도체 칩(20g)에 상응한다. 본 실시예에서, 상술한 바와 같은 실시예들과 조합한 경우들도 본 발명의 사상에 포함된다.
도 33을 참조하면, 테이프 배선 기판(10) 상에 실장된 반도체 칩(20g)의 모든 에지에 인접하여 복수의 열로 배열된 패드들을 포함한다. 즉, 제1 에지(21)에 인접하여 패드들(630)이 위치할 수 있고, 반도체 칩(20g)의 제1 에지(21)에 대향하는 제2 에지(22)에 인접하여 패드들(630a)이 위치할 수 있고, 반도체 칩(20g)의 제1 에지(21)에 수직한 제3 에지(23), 제4 에지(24), 또는 이들 모두에 인접하여 패드들(630b, 630c)이 위치할 수 있다.
패드들(630, 630a, 630b, 630c)에 각각 연결되는 배선들(530, 530a, 530b, 530c)은 도 25, 도 27, 및 도 29를 참조하여 설명한 바와 같다. 즉, 제1 에지(21)에 인접하여 위치하는 배선들(530)은 제1 배선(531) 및 제2 배선(532)을 포함하고, 이들은 각각 상술한 제1 출력 배선들(131) 및 제2 출력 배선들(132)에 상응할 수 있다. 또한, 제2 에지(22)에 인접하여 위치하는 배선들(530a)은 제3 배선(533) 및 제4 배선(534)을 포함하고, 이들은 각각 상술한 제3 출력 배선들(133) 및 제4 출력 배선들(134)에 상응할 수 있다. 제3 에지(23)에 인접하여 위치하는 배선들(530b)은 제5 배선(535) 및 제6 배선(536)을 포함하고, 이들은 각각 상술한 제5 출력 배선들(135) 및 제6 출력 배선들(136)에 상응할 수 있다. 또한, 제4 에지(24)에 인접하여 위치하는 배선들(530c)은 제7 배선(537) 및 제8 배선(538)을 포함하고, 이들은 각각 상술한 제7 출력 배선들(137) 및 제8 출력 배선들(138)에 상응할 수 있다.
도 34는 본 발명의 일부 실시예들에 따른 테이프 패키지에 포함되는 반도체 칩의 패드 배치에 따른 열적 응력 효과를 설명하는 그래프들이다. 반도체 칩이 동작하면, 패드들에는 열이 전달되어 상기 반도체 칩의 에지를 따라서 열적 응력 분포가 나타난다.
Case A는 반도체 칩의 에지를 따라서 패드들이 균일하게 배치된 경우이다. 이 경우에는 중앙 부분에 비하여 외곽 부분에 높은 열적 응력이 나타난다. 최외곽 부분에서는 열전달 등에 의하여 열적 응력이 낮게 나타난다. 열이 중앙부로부터 외곽으로 퍼지게 되므로 반도체 칩의 신뢰도를 안정하게 유지시킬 수 있다.
Case B는 반도체 칩의 중앙 부분에 복수의 열로 패드들이 배치된 경우이다. 이 경우에는 중앙부에 높은 열적 응력이 나타나며, 이는 상기 반도체 칩의 신뢰도를 열화시킬 우려가 있다.
Case C는 반도체 칩의 외곽 부분에 복수의 열로 패드들이 배치된 경우이다. 이 경우에는 Case A와 유사한 열적 응력을 나타낸다. 하나의 열로 배열된 경우(점선으로 도시됨)에 비하여 열적 응력이 증가되지만, 열이 중앙부로부터 외곽으로 퍼지게 되므로 반도체 칩의 신뢰도를 안정하게 유지시킬 수 있다. 예를 들어, 도 3에 도시된 실시예의 경우, 이러한 효과를 가질 수 있다.
도 35는 본 발명의 일부 실시예들에 따른 테이프 패키지를 포함하는 디스플레이 장치(1000)를 도시한다.
도 35를 참조하면, 디스플레이 장치(1000)는 액정표시장치(TFT-LCD, thin firm transistor-liquid crystal display), 플라즈마 표시장치(PDP, plasma display panel), 유기발광 표시장치(OLED, organic light emitting diode), 전계방출표시장치(FED, Field emission display) 등과 같은 표시장치가 사용될 수 있다. 디스플레이 장치(1000)는 TFT-LCD 표시 장치에 대해 예시한 것이다.
디스플레이 장치(1000)는 화상을 표시하고, 전측 패널(1110)과 후측 패널(1120)로 구성된 표시 패널(1100)을 포함한다. 표시 패널(1100)은 복수의 게이트 라인들(미도시), 복수의 데이터 라인들(미도시) 및 복수의 픽셀들(미도시)을 포함할 수 있다. 상기 픽셀들은 상기 게이트 라인과 상기 데이터 라인의 교차점에 형성될 수 있다. 상기 픽셀들 각각은 상기 게이트 라인에 연결되는 게이트 전극 및 상기 데이터 라인에 연결되는 소스 전극을 구비하는 박막 트랜지스터(미도시)를 포함할 수 있다.
표시 패널(1100)의 후측에는 샤시 베이스(chassis base, 1200)가 위치하는이다. 샤시 베이스(1200)에는 복수의 인쇄회로기판(1130)이 부착되어 있다. 인쇄회로기판(1130)에는 본 발명의 일부 실시예들에 따른 테이프 패키지(1)가 전기적으로 연결될 수 있다. 테이프 패키지(1)의 입력 배선들(110)은 인쇄회로기판(1130)과 전기적으로 연결될 수 있다. 테이프 패키지(1)의 출력 배선들(130)은 표시 패널(1100)과 전기적으로 연결될 수 있다.
테이프 패키지(1)에 실장되는 반도체 칩(20)은 표시 패널(1100)을 구동하기 위한 구동 회로들을 포함할 수 있고, 예를 들어 상기 게이트 라인을 구동하기 위한 게이트 드라이버 또는 상기 데이터 라인을 구동하기 위한 데이터 드라이버를 포함할 수 있다.
인쇄회로기판(1130)은 타이밍 제어부(미도시) 및 전원 공급부(미도시)를 포함할 수 있다. 상기 타이밍 제어부는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어항 수 있다. 상기 전원 공급부는 표시패널(1100)및 테이프 패키지(1)에 실장되는 반도체 칩(20)의 구동회로들에 필요한 전원을 공급할 수 있다.
도 36은 본 발명의 일 실시예에 따른 테이프 패키지(1)를 포함하는 시스템을 보여주는 개략도이다.
도 36을 참조하면, 시스템(6000)은 제어기(6100), 입/출력 장치(6200), 메모리(6300) 및 인터페이스(6400)을 포함할 수 있다. 시스템(6000)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 상기 모바일 시스템은 PDA, 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player) 또는 메모리 카드(memory card)일 수 있다. 제어기(6100)는 프로그램을 실행하고, 시스템(6000)을 제어하는 역할을 할 수 있다. 제어기(6100)는, 예를 들어 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 마이크로콘트롤러(microcontroller) 또는 이와 유사한 장치일 수 있다. 입/출력 장치(6200)는 시스템(6000)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(6000)은 입/출력 장치(6200)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(6200)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다. 메모리(6300)는 제어기(6100)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 제어기(6100)에서 처리된 데이터를 저장할 수 있다. 메모리(6300)는 본 발명의 실시예들 중 어느 하나에 따른 테이프 패키지를 포함할 수 있다. 인터페이스(6400)는 상기 시스템(6000)과 외부의 다른 장치 사이의 데이터 전송통로일 수 있다. 제어기(6100), 입/출력 장치(6200), 메모리(6300) 및 인터페이스(6400)는 버스(6500)를 통하여 서로 통신할 수 있다. 예를 들어, 이러한 시스템(6000)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player, PMP), 고상 디스크(solid state disk; SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.
이상에서 설명한 본 발명의 사상이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
1: 테이프 패키지, 10: 테이프 배선 기판,
20: 반도체 칩, 100: 베이스 필름,
110: 입력 배선들, 130: 출력 배선들,
210: 입력 패드들, 230: 출력 패드들

Claims (20)

  1. 제1 배선 및 제2 배선을 포함하는 테이프 배선 기판; 및
    상기 테이프 배선 기판 상에 실장되고, 제1 에지를 포함하고, 상기 제1 에지로부터 인접하게 위치하는 제1 패드 및 상기 제1 에지로부터 상기 제1 패드보다 이격되어 위치하는 제2 패드를 포함하는 반도체 칩;
    을 포함하고,
    상기 제1 배선은 상기 제1 패드의 상기 제1 에지로부터 가까이 위치하는 부분에 연결되고,
    상기 제2 배선은 상기 제2 패드의 상기 제1 에지로부터 멀리 위치하는 부분에 연결되고,
    상기 제1 배선은 제1 부분, 제2 부분, 및 제3 부분을 포함하고, 상기 제1 부분은 상기 제1 배선과 나란히 제1 방향으로 연장되고, 상기 제2 부분은 상기 제1 부분과 연결되고 상기 제1 부분으로부터 상기 제1 방향에 대하여 제1 각도를 가지는 제2 방향으로 연장되고, 상기 제3 부분은 상기 제2 부분과 연결되고 상기 제2 부분으로부터 상기 제2 방향에 대하여 제2 각도를 가지는 제3 방향으로 연장되어 상기 제2 패드의 상기 제1 에지로부터 멀리 위치하는 부분에 연결되고,
    상기 제2 배선의 상기 제3 부분은 상기 제1 배선과 일 직선 상에 배열되고,
    상기 제2 패드는 상기 제3 부분과 상기 제1 배선과의 사이에서 상기 일 직선상에 배치된 테이프 패키지.
  2. 제 1 항에 있어서, 상기 제1 배선 및 상기 제2 배선은 상기 제1 패드 및 상기 제2 패드에 서로 반대방향으로 연결된 것을 특징으로 하는 테이프 패키지.
  3. 제 1 항에 있어서, 상기 제1 배선과 상기 제2 배선의 부분은 서로에 대하여 평행하게 연장된 것을 특징으로 하는 테이프 패키지.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 복수의 제1 배선들 및 복수의 제2 배선들을 포함하는 테이프 배선 기판; 및
    상기 테이프 배선 기판 상에 실장되고, 제1 에지를 포함하고, 상기 제1 에지로부터 인접하여 위치하는 제1 열에 배열된 복수의 제1 패드들 및 상기 제1 에지로부터 상기 제1 패드들보다 이격되어 위치하는 제2 열에 배열된 복수의 제2 패드들을 포함하는 반도체 칩;
    을 포함하고,
    상기 제1 배선들 각각은 상기 제1 패드들 각각의 상기 제1 에지로부터 가까이 위치하는 부분에 연결되고,
    상기 제2 배선들 각각은 상기 제2 패드들 각각의 상기 제1 에지로부터 멀리 위치하는 부분에 연결되고,
    상기 제2 배선들은 각각 제1 부분, 제2 부분, 및 제3 부분을 포함하고, 상기 제1 부분은 상기 제1 배선들과 나란히 제1 방향으로 연장되고, 상기 제2 부분은 상기 제1 부분과 연결되고 상기 제1 부분으로부터 상기 제1 방향과 다른 방향으로 연장되고, 상기 제3 부분은 상기 제2 부분과 연결되고 상기 제2 부분으로부터 연장되어 상기 제2 패드들 중 대응하는 하나의 제2 패드의 상기 제1 에지로부터 멀리 위치하는 부분에 연결되고,
    상기 제2 배선들 각각의 상기 제3 부분은 상기 제1 배선들 중 대응하는 하나의 제1 배선과 일 직선 상에 배열되고,
    상기 제2 패드들은 이들 각각의 제3 부분과 상기 제1 배선들 중 대응하는 제1 배선과의 사이에서 상기 일 직선상에 배치된 테이프 패키지.
  12. 삭제
  13. 삭제
  14. 제 11 항에 있어서, 상기 제2 배선들 중 차례로 배열된 적어도 3 개의 제2 배선들은 서로 다른 배선 길이를 가지고 배치 순서에 따라 배선 길이가 점차적으로 감소 또는 증가하도록 배치된 것을 특징으로 하는 테이프 패키지.
  15. 제 11 항에 있어서, 상기 제2 배선들은 서로 반대 방향을 향하도록 연장되는 제2 부분을 포함하는 2 개의 제2 배선을 포함하는 것을 특징으로 하는 테이프 패키지.
  16. 삭제
  17. 복수의 입력 배선들, 복수의 제1 출력 배선들, 및 복수의 제2 출력 배선들을 포함하는 테이프 배선 기판; 및
    상기 테이프 배선 기판 상에 실장되고, 제1 에지를 포함하고, 상기 입력 배선들과 연결된 입력 패드들; 상기 제1 에지로부터 인접하여 위치하는 제1 열에 배열된 복수의 제1 출력 패드들; 및 제1 에지로부터 상기 제1 출력 패드들보다 이격되어 위치하는 제2 열에 배열된 복수의 제2 출력 패드들을 포함하는 반도체 칩;
    을 포함하고,
    상기 제1 출력 배선들 각각은 상기 제1 출력 패드들 각각의 상기 제1 에지로부터 가까이 위치하는 부분에 연결되고,
    상기 제2 출력 배선들 각각은 상기 제2 출력 패드들 각각의 상기 제1 에지로부터 멀리 위치하는 부분에 연결되고,
    상기 제2 출력 배선들은 각각 제1 부분, 제2 부분, 및 제3 부분을 포함하고, 상기 제1 부분은 상기 제1 출력 배선들과 나란히 제1 방향으로 연장되고, 상기 제2 부분은 상기 제1 부분과 연결되고 상기 제1 부분으로부터 상기 제1 방향과 다른 방향으로 연장되고, 상기 제3 부분은 상기 제2 부분과 연결되고 상기 제2 부분으로부터 연장되어 상기 제2 출력 패드들 중 대응하는 하나의 제2 출력 패드의 상기 제1 에지로부터 멀리 위치하는 부분에 연결되고,
    상기 제2 출력 배선들 각각의 상기 제3 부분은 상기 제1 출력 배선들 중 대응하는 하나의 제1 출력 배선과 일 직선 상에 배열되고,
    상기 제2 출력 패드들은 이들 각각의 제3 부분과 상기 제1 출력 배선들 중 대응하는 제1 출력 배선과의 사이에서 상기 일 직선상에 배치된 테이프 패키지.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020100092507A 2010-09-20 2010-09-20 테이프 패키지 KR101692956B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100092507A KR101692956B1 (ko) 2010-09-20 2010-09-20 테이프 패키지
US13/223,624 US8581373B2 (en) 2010-09-20 2011-09-01 Tape package
TW100131941A TWI597214B (zh) 2010-09-20 2011-09-05 捲帶封裝
CN201110289613.8A CN102412222B (zh) 2010-09-20 2011-09-20 带式封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100092507A KR101692956B1 (ko) 2010-09-20 2010-09-20 테이프 패키지

Publications (2)

Publication Number Publication Date
KR20120030776A KR20120030776A (ko) 2012-03-29
KR101692956B1 true KR101692956B1 (ko) 2017-01-04

Family

ID=45817025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100092507A KR101692956B1 (ko) 2010-09-20 2010-09-20 테이프 패키지

Country Status (4)

Country Link
US (1) US8581373B2 (ko)
KR (1) KR101692956B1 (ko)
CN (1) CN102412222B (ko)
TW (1) TWI597214B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
JP6449599B2 (ja) * 2014-09-04 2019-01-09 株式会社Ｖｔｓタッチセンサー フィルム状タッチパネルセンサーおよびその検査方法
CN105511659B (zh) * 2014-10-16 2018-10-02 南京瀚宇彩欣科技有限责任公司 触控装置以及触控显示装置
CN109168250B (zh) * 2018-10-24 2020-04-17 合肥鑫晟光电科技有限公司 一种电路板及其制作方法、使用方法、显示装置
WO2020096405A1 (ko) * 2018-11-09 2020-05-14 동우 화인켐 주식회사 패드 전극부 및 이를 갖는 터치센서
KR102634290B1 (ko) * 2018-11-09 2024-02-06 동우 화인켐 주식회사 패드 전극부 및 이를 갖는 터치센서
CN110689847B (zh) * 2019-11-12 2021-03-05 京东方科技集团股份有限公司 显示面板、显示装置
TWI736096B (zh) * 2019-12-31 2021-08-11 頎邦科技股份有限公司 電路板
US11791272B2 (en) 2021-03-03 2023-10-17 Qualcomm Incorporated Integrated circuits (ICs) with multi-row columnar die interconnects and IC packages including high density die-to-die (D2D) interconnects
WO2023228045A1 (en) * 2022-05-26 2023-11-30 3M Innovative Properties Company Flexible electronic devices including internally routed channels

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920115A (en) 1995-06-16 1999-07-06 Hitachi, Ltd. Semiconductor device and display unit using the semiconductor device and notebook-size personal computer
JP2007227579A (ja) 2006-02-23 2007-09-06 Hitachi Displays Ltd 表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182631A (en) * 1988-04-15 1993-01-26 Nippon Telegraph And Telephone Corporation Film carrier for RF IC
US4862322A (en) * 1988-05-02 1989-08-29 Bickford Harry R Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
JP2812627B2 (ja) * 1992-10-30 1998-10-22 三菱電機株式会社 テープキャリア、半導体装置試験方法及び装置
US5414299A (en) * 1993-09-24 1995-05-09 Vlsi Technology, Inc. Semi-conductor device interconnect package assembly for improved package performance
JP2710544B2 (ja) * 1993-09-30 1998-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション プローブ構造、プローブ構造の形成方法
DE69523010T2 (de) * 1994-10-04 2002-07-04 Nec Corp Mittels automatischer Bandmontage hergestelltes Halbleitergehäuse
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
US6239384B1 (en) * 1995-09-18 2001-05-29 Tessera, Inc. Microelectric lead structures with plural conductors
JPH11191577A (ja) * 1997-10-24 1999-07-13 Seiko Epson Corp テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器
US6870276B1 (en) * 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
JP4076933B2 (ja) 2003-09-12 2008-04-16 松下電器産業株式会社 半導体装置およびその製造方法
JP3736639B2 (ja) 2003-12-12 2006-01-18 セイコーエプソン株式会社 半導体装置及び電子デバイス並びにそれらの製造方法
KR20080088796A (ko) * 2007-03-30 2008-10-06 스템코 주식회사 반도체 장치
US8174110B2 (en) * 2007-09-04 2012-05-08 Epson Imaging Devices Corporation Semiconductor device having at least two terminals among the plurality of terminals electrically connected to each other while not being adjacent to one other and not being connected to internal circuit
JP4588748B2 (ja) * 2007-09-25 2010-12-01 Ｏｋｉセミコンダクタ株式会社 Ｃｏｆパッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920115A (en) 1995-06-16 1999-07-06 Hitachi, Ltd. Semiconductor device and display unit using the semiconductor device and notebook-size personal computer
JP2007227579A (ja) 2006-02-23 2007-09-06 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
US20120068349A1 (en) 2012-03-22
KR20120030776A (ko) 2012-03-29
US8581373B2 (en) 2013-11-12
CN102412222B (zh) 2016-02-10
TW201219271A (en) 2012-05-16
CN102412222A (zh) 2012-04-11
TWI597214B (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
KR101692956B1 (ko) 테이프 패키지
KR100861153B1 (ko) 반도체장치
KR101951956B1 (ko) 반도체 패키지용 연성회로기판
US7599193B2 (en) Tape circuit substrate with reduced size of base film
JP4094656B2 (ja) 半導体装置
TWI302290B (en) Structure for circuit assembly
US20070138654A1 (en) Semiconductor chip, film substrate, and related semiconductor chip package
US7109575B2 (en) Low-cost flexible film package module and method of manufacturing the same
US11508651B2 (en) Chip-on-film packages and display apparatuses including the same
EP1753026A2 (en) Semiconductor device
KR20130011621A (ko) 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
TWI509750B (zh) 多晶片捲帶封裝結構
KR20190050171A (ko) 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR101457335B1 (ko) 배선기판, 이를 갖는 테이프 패키지 및 표시장치
WO2024120485A1 (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
US9807881B2 (en) Semiconductor device
US10256174B2 (en) Film type semiconductor package
TW201327728A (zh) 薄膜覆晶封裝之基板
TWI361476B (en) Semiconductor package and display apparatus
CN112086424A (zh) 接合垫结构
US20240204009A1 (en) Film package and display module including same
JP4585564B2 (ja) 半導体装置
JP5259674B2 (ja) 半導体装置
TW202001360A (zh) 電子裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 4