TWI597214B - 捲帶封裝 - Google Patents

捲帶封裝 Download PDF

Info

Publication number
TWI597214B
TWI597214B TW100131941A TW100131941A TWI597214B TW I597214 B TWI597214 B TW I597214B TW 100131941 A TW100131941 A TW 100131941A TW 100131941 A TW100131941 A TW 100131941A TW I597214 B TWI597214 B TW I597214B
Authority
TW
Taiwan
Prior art keywords
pad
input
edge
output
tape
Prior art date
Application number
TW100131941A
Other languages
English (en)
Other versions
TW201219271A (en
Inventor
金東漢
林沼英
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201219271A publication Critical patent/TW201219271A/zh
Application granted granted Critical
Publication of TWI597214B publication Critical patent/TWI597214B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

捲帶封裝 【相關申請案】
本申請案根據35 U.S.C.§ 119主張於2010年9月20日向韓國智慧財產局申請之韓國專利申請案第10-2010-0092507號的優先權，該專利申請案的揭露系完整結合於參考中。
發明構思是有關於一種捲帶封裝，且特別是有關於半導體晶片裝設在薄捲帶上的捲帶封裝。
近來，隨著平面顯示面板例如液晶螢幕顯示器(liquid crystal display,LCD)已經發展成熟，一種用於顯示裝置的驅動晶片之構件的捲帶封裝的工業也跟著發展。捲帶封裝使用捲帶自動接合(tape automated bonding,TAB)的方法，係將裝設在捲帶配線基板上的輸入/輸出配線圖案直接附接在印刷電路板(printed circuit board,PCB)或顯示面板上。
本發明構思提供一種半導體晶片裝設在薄捲帶上的捲帶封裝。
本申請之總的發明構思的額外的特徵與功效將在某種程度上在之後的描述中提出，並且在某種程度上從描述中將是明顯的或者是可藉由實現本申請之總的發明構思而可被學習的。
本申請之總的發明構思的示範性實施例提供一種捲帶封裝，包括一捲帶配線基底與一半導體晶片。捲帶配線基底包括第一配線與第二配線。半導體晶片裝設於捲帶配線基底上，且半導體晶片包括一第一邊緣、一第一焊墊以及一第二焊墊。第一焊墊配置於第一邊緣旁，第二焊墊與第一邊緣的間隔比第一焊墊與第一邊緣的間隔更遠，其中第一配線連接於第一焊墊的一部分，其與第一邊緣間隔一第一距離，其中第二配線連接於第二焊墊的一部分，其與第一邊緣間隔一第二距離，且藉由第二距離大於第一距離。
在本申請之總的發明構思的示範性實施例中，第一配線與第二配線沿相反方向分別地連接於第一焊墊與第二焊墊。
在本申請之總的發明構思的示範性實施例中，第一配線與第二配線彼此平行地延伸。
在本申請之總的發明構思的示範性實施例中，第二配線可包括一或多個彎折部。
在本申請之總的發明構思的示範性實施例中，彎折部的至少一些是垂直型式或是彎曲型式。
在本申請之總的發明構思的示範性實施例中，第二配線包括一第一部分、一第二部分及一第三部分。第一部分沿一第一方向延伸。第二部分連接於第一部分，且從第一部分沿著一第二方向延伸，第二方向相對於第一方向具有一第一角度。第三部分連接於第二部分，且從第二部分沿著一第三方向延伸，第三方向相對於第二方向具有一第二 角度，且第三部分連接於第二焊墊的一部分，其與所述第一邊緣間隔一第二距離。
在本申請之總的發明構思的示範性實施例中，第二部分連接於第一部分及第三部分的未端區。
在本申請之總的發明構思的示範性實施例中，第二部分連接於第一部分及第三部分，以跨越第一部分及第三部分。
在本申請之總的發明構思的示範性實施例中，第二配線可包括一第一部分與一第二部分。第一部分沿一第一方向延伸。第二部分連接於第一部分，第二部分從第一部分沿著一第二方向延伸，第二方向相對於第一方向具有一第一角度，且第二部分連接於第二焊墊相對遠離第一邊緣的一部分。
在本申請之總的發明構思的示範性實施例中，第二焊墊相對於第一焊墊沿相對於第一邊緣的垂直方向排列。
本申請之總的發明構思的示範性實施例也可以提供一種捲帶封裝，其包括一捲帶配線基底與一半導體晶片。捲帶配線基底包括一或多個第一配線與一或多個第二配線。半導體晶片裝設於捲帶配線基底上，且半導體晶片包括一第一邊緣、一或多個第一焊墊及一或多個第二焊墊。第一焊墊排列成第一列以配置於第一邊緣旁，且與第一邊緣間隔一第一距離。第二焊墊排列成第二列且與藉由第一邊緣間隔一第二距離，第二距離大於第一距離。其中每一第一配線連接於每一第一焊墊的一部分，其與第一邊緣間隔第 一距離。其中每一第二配線連接於每一第二焊墊的一部分，其與第一邊緣間隔第二距離。
在本申請之總的發明構思的示範性實施例中，多個第二焊墊是彼此鄰接。
在本申請之總的發明構思的示範性實施例中，多個第二配線是彼此鄰接。
在本申請之總的發明構思的示範性實施例中，多個第二配線分別沿相同方向延伸連接到第二焊墊。
在本申請之總的發明構思的示範性實施例中，多個第二配線分別沿相反方向延伸連接到第二焊墊。
在本申請之總的發明構思的示範性實施例中，每一第二焊墊配置於與其連接的每一第二配線旁。
本申請之總的發明構思的示範性實施例也可以提供一種捲帶封裝，其包括一捲帶配線基底與一半導體晶片。捲帶配線基底包括一或多個輸入配線、一或多個第一輸出配線以及一或多個第二輸出配線。半導體晶片裝設於捲帶配線基底上，且半導體晶片包括一第一邊緣、多個輸入焊墊、一或多個第一輸出焊墊以及一或多個第二焊墊。輸入焊墊分別地連接於輸入配線。第一輸出焊墊排列成第一列以配置於第一邊緣旁，第二焊墊排列成一第二列，且第二焊墊與第一邊緣的間隔比第一焊墊與第一邊緣的間隔更遠。其中每一第一輸出配線連接於每一第一輸出焊墊的一部分，其與第一邊緣間隔一第一距離。其中每一第二輸出配線連接於每一第二輸出焊墊的一部分，其與第一邊緣間隔一第 二距離，且第二距離大於第一距離。
在本申請之總的發明構思的示範性實施例中，輸入焊墊可包括一或多個第一輸入焊墊與一或多個第二輸入焊墊。第一輸入焊墊排列成第三列以配置於第一邊緣旁。第二輸入焊墊排列成一第四列，且第二輸入焊墊與第一邊緣的間隔比第一輸入焊墊與第一邊緣的間隔更遠。
在本申請之總的發明構思的示範性實施例中，輸入配線可包括多個第一輸入配線及多個第二輸入配線，每一第一輸入配線連接於每一第一輸入焊墊與第一邊緣間隔的一部分，且每一第二輸入配線連接於每一第二輸入焊墊相對於第一邊緣的間隔比第一輸入焊墊與第一邊緣的間隔更遠的一部分。
在本申請之總的發明構思的示範性實施例中，每一第一輸入配線連接於每一第一輸入焊墊與第一邊緣間隔且鄰近的一部分，且每一第二輸入配線連接於每一第二輸入焊墊與第一邊緣間隔且鄰近的一部分。
本申請之總的發明構思的示範性實施例也提供一種捲帶封裝，包括一捲帶配線基底、一半導體晶片、一第一焊墊及一第二焊墊。捲帶配線基底包括多個第一配線與第二配線。半導體晶片裝設在捲帶配線基底上，半導體晶片具有一第一邊緣。第一焊墊配置於半導體晶片上，以置中在一第一軸上且與第一邊緣間隔一第一距離，第一焊墊耦接於第一配線。第二焊墊配置於半導體晶片上，以置中在第一軸上且與第一邊緣間隔一第二距離，第二距離大於第一 距離，第二焊墊耦接於第二配線。
捲帶封裝可包括至少一輸入焊墊，配置於第一焊墊旁，其中捲帶配線基底包括一輸入配線以耦接於至少一輸入焊墊。
捲帶封裝可包括至少一輸入焊墊，配置於第二配線旁。
捲帶封裝可包括一第一輸入焊墊與一第二輸入焊墊。第一輸入焊墊配置於半導體晶片上，以置中在第三軸上且與第一邊緣間隔一第三距離，第一輸入焊墊耦接於包括在捲帶配線基底中的一第一輸入配線。第二輸入焊墊配置於半導體晶片上，以置中在第三軸上與第一邊緣間隔一第四距離，第四距離大於第三距離，第二輸入焊墊耦接於包括在捲帶配線基底中的一第二輸入配線。
捲帶封裝可包括其中第二輸入配線配置於第一輸入焊墊與第二輸入焊墊旁。
捲帶封裝可包括其中第二輸入配線鄰接於第一焊墊與第二焊墊中的至少一個。
捲帶封裝可包括其中第二輸入焊墊與第一邊緣間隔第四距離，以鄰接於半導體晶片的第二邊緣。
本申請之總的發明構思的示範性實施例也可提供一種捲帶封裝，其包括一捲帶配線基底、一半導體晶片、多個第一焊墊及多個第二焊墊。捲帶配線基底包括多個第一配線與第二配線，半導體晶片裝設於捲帶配線基底上，半導體晶片具有一第一邊緣。多個第一焊墊配置於半導體晶片上，以分別置中在多個相互平行的軸上，多個第一焊墊與 第一邊緣間隔一第一距離，且每一第一焊墊耦接於第一配線。多個第二焊墊配置在半導體晶片上，以分別置中在多個軸上，且與第一邊緣間隔藉一第二距離，且第二距離大於第一距離，且每一第二焊墊耦接於第二配線。
捲帶封裝可包括至少一輸入焊墊，配置於多個第一焊墊中的至少一個旁，其中捲帶配線基底包括一輸入配線以耦接於至少一輸入焊墊。
捲帶封裝可包括至少一輸入焊墊，配置於第二配線旁。
捲帶封裝可包括一第一輸入焊墊與一第二輸入焊墊。第一輸入焊墊配置於半導體晶片上，以置中在第三軸上且與第一邊緣間隔一第三距離。第一輸入焊墊耦接於包括在捲帶配線基底的一第一輸入配線。第二輸入焊墊配置於半導體晶片上，以置中在第三軸上且與第一邊緣間隔一第四距離，第四距離大於第三距離，第二輸入焊墊耦接於包括在捲帶配線基底的一第二輸入配線。
捲帶封裝可包括其中第二輸入配線配置於第一輸入焊墊與第二輸入焊墊旁。
捲帶封裝可包括其中第二輸入配線配置於多個第一焊墊的至少一個與多個第二焊墊中的至少一個旁。
捲帶封裝可包括其中第二輸入焊墊與第一邊緣間隔一第四距離，以鄰接於半導體晶片的一第二邊緣。
示範性實施例將伴隨圖式進行詳細描述，以作為參考。然而，示範性實施例不僅限於在之後所描述的實施例， 更對示範性實施例之範圍和精神提供容易的與完整的理解。在圖式中，為了清楚，層和區的厚度可能被放大。
應理解的是，當提到一元件(例如層、區域或基板)在另一元件“上”、“連接於”或“耦接至”另一元件時，此元件可直接在另一元件上、連接或耦接至另一元件或可存在著介入元件。相對而言，當提到一元件“直接”在另一元件“上”、“直接連接於”或“直接耦接至另一元件或層時，則不存在介入元件或層。類似的元件符號用來指代類似的元件。在此所用的名詞“及/或”包括一個或多個相關列舉項的任意及全部組合。
應理解的是，雖然使用名稱“第一”、“第二”、“第三”等描述各種元件、構件、區域、層及/或區段，但是這些元件、構件、區域、層及/或區段不應被這些名稱限制。這些名稱僅僅是用來區別一個元件、構件、區域、層或區段與其他區域、層或區段。因此，在不脫離示範性實施例之教示的前提下，下文所提及的第一元件、構件、區域、層或區段也可稱為第二元件、構件、區域、層或區段。
可使用例如“上面”、“上方”、“在下”、“下面”、“下方”等與空間有關的名稱來容易描述一個元件或特徵相對於另一元件或特徵的關係，如圖所示。應理解的是，與空間有關的名稱除了具有圖式所示之方位外，在裝置的使用和運作中也意圖包括其他不同的方位。舉例來說，若將圖中的裝置翻轉過來，那麼原本位於其他元件或特徵“下面”或“在下”的元件就會變成位於其他元件或 特徵的“上面”。因此，這個作為示範性的名詞“上面”可包含上面和下面這兩種方位。此裝置也可採用其他定位(旋轉90度或其他方位)，且在此所用的與空間有關的字眼應做對應的理解。
在此所用的術語僅僅用來描述特定實施例，而非意圖限定示範性實施例。在此所用的單數形式“一”、“一種”及“所述”意圖也包括複數形式，除非文中另行明確規定。更應理解的是，當本說明書中使用名稱“包括”及/或“包括”時，表明存在著所述特徵、整體、步驟、操作、元件及/或構件，但並不排除存在或增加一個或多個其他特徵、整體、步驟、操作、元件、構件及/或其群組。
描述示範性實施例與在此參考的橫切面圖是概略式的示範性實施例的繪示(及中間的結構)。據此，例如製造技術或者容忍值而造成繪示的形狀上偏差是被預期的。所以，示範性實施例不應該被認為要對於特殊說明區域的形狀有限制，而是去包括，例如因製造而形成形狀的偏差。舉例來說，例如繪示為矩形的植入區域，典型的會在邊緣上有圓形或彎曲且/或埋置濃度梯度的特徵而非從植入區域到非直入區域的二元性變化。同樣的，藉植入而形成的埋置區域可能造成介於埋置區域和表面之間的區域有一些植入的情形，在穿過此區域時植入會發生。因此，在圖中繪示的區域本質上是概略的而且它們的形狀並不是要解釋成實際元件區域的樣子且也不是要限制示範性實施例的範圍。
除非有其他的定義，在此所用的全部名稱(包括技術上的和科學的名稱)都與示範性實施例所屬之技藝領域中具備通常技能者普遍理解的含義相同。更進一步理解的是，例如普通的字典裡定義的那些名稱應按照相關技藝中這些術語的含義來解釋，而不應解釋得理想化或過於正式，除非有此明確規定。
圖1為根據本申請之總的發明構思的示範性實施例子，繪示一種捲帶封裝1的平面圖。
參考圖1，捲帶封裝1可包括一捲帶配線基底10與一半導體晶片20，半導體晶片20裝設在捲帶配線基底10上。
捲帶配線基底10可包括一基膜100、多個輸入配線110以及多個輸出配線130，這些輸出配線130形成在基膜100上。
基膜100可被具有可曲性(flexibility)的材料例如有機材料所形成。基膜100可例如包括聚醯亞胺(polyimid)、聚醯胺(polyamide)、聚酯(polyester)或環氧樹脂(epoxy)。本申請之總的發明構思是不限制形成於上述的材料的捲帶配線基底10。舉例來說，捲帶配線基底10可包括玻璃(glass)、陶瓷(ceramic)或塑膠(plastic)或任何其結合。半導體晶片20裝設在捲帶配線基底10的封裝可以是被稱為玻璃覆晶封裝(chip-on-glass,COG)而形成於玻璃。
裝設半導體晶片20的裝設區可形成在基膜100的中 心區域中。裝設區可具有與半導體晶片20相對應的形狀，舉例來說，裝設區可具有矩形或正方形。換言之，基膜100可包括一封裝區PA與輸入/輸出測試焊墊區TP，輸入/輸出測試焊墊區TP分別形成在封裝區PA的側邊。在封裝區PA中，半導體晶片20裝設在裝設區中，且電性連接於輸入配線110與輸出配線130以形成一個單元的捲帶封裝1。藉由使用輸入/輸出測試焊墊區TP在捲帶封裝1上執行電性測試之後，封裝區PA與輸入/輸出測試焊墊區TP之間的邊界沿著一切割線CL切割，從而製造捲帶封裝1。
基膜100可以是圖案重複形成的連續捲軸膜。在一單位長度L內可形成捲帶封裝1的一個單元，且這樣的單元可重複形成在基膜100上。為了要連續提供基膜100且促使捲帶封裝1的製程，可形成多個傳動孔112，傳動孔112沿著基膜100的邊緣彼此間隔。雖然在圖1中未顯示，基膜100可經由扣鏈齒輪(未繪示)的轉動而來移動(例如在第一方向中前進)，扣鏈齒輪插入在傳動孔112中。傳動孔112也可用於判斷且/或校正封裝區PA的位置。
輸入配線110與輸出配線130可配置在基膜100上，且可延伸至裝設區以電性連接於半導體晶片20。在此，輸入配線110與輸出配線130的名字僅是例子，且本申請之總的發明構思不限於此。也就是說，輸入配線110與輸出配線130可以是相反的。在圖1中繪示的輸入配線110與輸出配線130的編號與位置以及輸入配線110與輸出配線 130的排列僅是例子，且本申請之總的發明構思不限於此。
輸入配線110可以包括在其兩端的連接部。也就是說，各輸入配線110的輸入線可以包括在輸入線的兩端的連接部。連接部的一端可電性連接於半導體晶片20的輸入焊墊，且連接部的另一端可電性連接於例如顯示裝置的驅動電路板。輸入配線130可以包括在其兩端的連接部。也就是說，各輸出配線130的輸出線可以包括在輸出線的兩端的連接部。連接部的一端可以是電性連接於半導體晶片20的輸出焊墊，且連接部的另一端可以是電性連接於例如顯示裝置的玻璃面板。
一或多個輸入配線110與一或多個輸出配線130可以沿相同方向延伸以電性連接於半導體晶片20。一或多個輸出配線130可以沿著一方向延伸以電性連接於半導體晶片20，其中此方向不同於一些輸入配線110延伸的方向，。一或多個輸入配線110與一或多個輸出配線130沿著不同的方向延伸以連接到外部設備。
輸入配線110與輸出配線130可以包括是選自組成銅(Cu)、鋁(Al)、金(Au)、鋅(Sn)、鉛(Pb)、銀(Ag)、鉑(Pt)、鎳(Ni)、鈀(Pb)、銣(Rb)以及其合金的金屬。藉由金屬薄膜透過電沉積(electro-depostion)或熱壓(thermal press)黏附至基膜100的表面上，且在其上進行微影與蝕刻製程可形成輸入配線110與輸出配線130。輸入配線110與輸出配線130可更包括一塗佈層(未繪示)，塗佈層由具預定厚度的其 他金屬藉由使用鍍膜方法形成。
舉例來說，藉由阻焊劑(solder resist)的絕緣材料(未繪示)可覆蓋輸入配線110與輸出配線130。在此案例中，輸入配線110與輸出配線130的連接部可暴露於絕緣材料外。
半導體晶片20可以是顯示器驅動半導體晶片(display driving driver semiconductor chip)，舉例來說，源極驅動半導體晶片(source driving semiconductor chip)，或閘極驅動半導體晶片(gate driving semiconductor chip)。選擇性地，半導體晶片20可以是記憶體半導體晶片(memory semiconductor chip)，舉例來說，動態隨機存取記憶體(dynamic random access memory,DRAM)、靜態隨機存取記憶體(synamic random access memory,SRAM)或非揮發性記憶體(nonvolatile memory)半導體晶片。半導體晶片20可以是介面控制器(諸如繪示在圖36中以控制介面單元6400)、控制器(諸如繪示在圖36中與下述的控制器6100)、或輸入/輸出單元控制器(諸如繪示在圖36中與下述的控制器控制輸入/輸出單元6200)。半導體晶片20可以是處理器(processor)、現場可程式閘陣列(field programmable gate array,FPGA)、可程式化邏輯元件(programmable logic device,PLD)或控制器。
圖2為根據本申請之總的發明構思的示範性實施例，繪示半導體晶片20的後視圖，所述半導體晶片20包括在圖1的捲帶封裝中。
參考圖2，半導體晶片20包括一主動面及一背面，且背面附接於捲帶配線基底10，其中主動面形成在電路元件層中，背面相對於主動面。半導體晶片20可包括在背面上的多個輸入焊墊210與多個輸出焊墊230。輸入焊墊210與輸出焊墊230可電性連接於線路結構(未繪示)，其形成在半導體晶片20內。輸入焊墊210與輸出焊墊230可包括選自組成銅(Cu)、鋁(Al)、金(Au)、鋅(Sn)、鉛(Pb)、銀(Ag)、鉑(Pt)、鎳(Ni)、鈀(Pb)、銣(Rb)以及其合金的金屬。在此，輸入焊墊210與輸出焊墊230的名字僅是例子，且本申請之總的發明構思不限於此。也就是說，輸入焊墊210與輸出焊墊230的功能可以是相反的。在圖2中繪示的輸入焊墊210與輸出焊墊230的編號與位置以及輸入焊墊210與輸出焊墊230的排列僅是例子，且本申請之總的發明構思不限於此。
輸入焊墊210與輸出焊墊230可分別連接於圖1的輸入配線110與輸出配線130，其配置在基膜100上。於是，輸入焊墊210與輸出焊墊230的編號可分別對應於輸入配線110與輸出配線130的編號。在輸入配線110與輸入焊墊210之間可形成凸塊(未繪示)，以連接輸入配線110與輸入焊墊210。另外，在輸出配線130與輸出焊墊230之間可形成凸塊(未繪示)，以連接輸出配線130與輸出焊墊230。在技藝中的通常技能者將理解配線與焊墊之間的連接，在本說明書中意指配線與焊墊是物理性地或直接地彼此連接，且也配線與焊墊是例如藉由第三層而彼此電 性連接，第三層介入在配線與焊墊之間。
半導體晶片20可包括一第一邊緣21、一第二邊緣22、一第三邊緣23以及一第四邊緣24，其中第一邊緣21與第二邊緣22彼此面向，第三邊緣23與第四邊緣24彼此面向。由第一邊緣21與第二邊緣22的預定角度可形成第三邊緣23與第四邊緣24。舉例來說，如繪示在圖2中，第三邊緣23與第四邊緣24可以是垂直於第一邊緣21與第二邊緣22。
輸入焊墊210與輸出焊墊230可配置於第一邊緣21旁。如繪示在圖2中，輸出焊墊230可配置於第二邊緣22、第三邊緣23及第四邊緣24旁。輸入焊墊210可配置於在輸出焊墊230之間的預定位置(諸如在中央區中)。第一邊緣21旁的輸出焊墊230可沿著多個列(舉例來說，二或多個列)排列。輸出焊墊230可包括多個輸出焊墊231以及多個第二輸出焊墊232，第一輸出焊墊231排列成第一列以鄰接於第一邊緣21，第二輸出焊墊232排列成第二列，且第二輸出焊墊232與第一邊緣21的間隔比第一焊墊231與第一邊緣21的間隔更遠。第二輸出焊墊232相對於第一輸出焊墊231沿相對於第一邊緣21的垂直方向可共線排列。也就是說，第二輸出焊墊232可沿著如第一輸出焊墊231的相同軸排列，其中第二輸出焊墊232與第一邊緣21間隔一距離，其大於第一輸出焊墊231與第一邊緣21間隔距離。然而，輸出焊墊230的排列僅是一個例子，且本申請之總的發明構思不限於此。第一輸出焊墊 231的一些可不相對於第二輸出焊墊232共線排列。輸入焊墊210與輸出焊墊230的排列僅是例子，且本申請之總的發明構思不限於此。
輸入焊墊210與輸出焊墊230可具有任意的各種形狀，舉例來說，長方形、矩形，或橢圓形。輸入焊墊210與輸出焊墊230可以是相同或不同的尺寸。一般來說，當半導體晶片20是顯示器驅動半導體晶片，輸入焊墊210與輸出焊墊230可為長方形，且輸入焊墊210的尺寸可大於輸出焊墊230的尺寸。然而，輸入焊墊210與輸出焊墊230的形狀及尺寸僅是例子，且本申請之總的發明構思不限於此。
圖3為根據本申請之總的發明構思的示範性實施例，繪示圖1的捲帶封裝的A區的放大平面圖，。圖3所繪示的半導體晶片20對應於圖2描述的半導體晶片20。圖3繪示為捲帶配線基底10的輸入配線110與半導體晶片20的輸入焊墊210之間的電性連接，以及捲帶配線基底10的輸出配線130與半導體晶片20的輸出焊墊230的電性連接。所以，除了輸入焊墊210與輸出焊墊230外其他半導體晶片20的構件在圖3中省略。在圖3中，輸入配線110、輸出配線130、輸入焊墊210以及輸出焊墊230的編號僅是例子。
參考圖3，輸入焊墊210與輸出焊墊230可配置於半導體晶片20的第一邊緣21旁，其裝設在捲帶配線基底10上。輸入配線110與輸出配線130可配置於半導體晶片20 的第一邊緣21旁，輸入配線110分別連接於輸入焊墊210，輸出配線130分別地連接於輸出焊墊230。每一輸出配線130分別連接於第一邊緣21旁的輸出焊墊230，每一輸出配線130可包括第一輸出配線131與第二輸出配線132。輸出焊墊230可配置沿著每一第二邊緣22、第三邊緣23與第四邊緣24旁的一列排列，其中輸入焊墊210是不與其相鄰配置。
輸入焊墊210可配置成一列以鄰接於第一邊緣21。然而，這僅是一個例子，且本申請之總的發明構思不限於此。也就是說，輸入焊墊210可配置在半導體晶片20的中間的中央的焊墊。
第一邊緣21旁的輸出焊墊230可沿著多個列(舉例來說，兩列)排列。也就是說，第一邊緣21旁的輸出焊墊230可包括多個第一輸出焊墊231以及多個第二輸出焊墊232，第一輸出焊墊231排列成一第一列以鄰接於第一邊緣21，第二輸出焊墊232排列成一第二列，第二列與第一邊緣21的間隔比第一焊墊231與第一邊緣21的間隔更遠。第一邊緣21旁的一或多個輸入焊墊230可彼此相鄰配置。舉例來說，一或多個第一輸出焊墊231可彼此相鄰配置，且一或多個第二輸出焊墊232可彼此相鄰配置。也就是說，第一輸出焊墊231可分別沿著多個軸配置，並且第二輸出焊墊232可沿著多個軸分別對應配置，其中第二輸出焊墊232與第一邊緣21間隔一距離，此距離大於第一輸出焊墊231與第一邊緣21間隔距離。各軸可包括第 一輸出焊墊231與第二輸出焊墊232。
輸入配線110的第一側可朝輸出焊墊210相對鄰近於第一邊緣21的部分延伸，以分別連接於輸入焊墊210。輸入配線110的第二側可延伸至半導體晶片20外。輸入配線110可以是直線或可為任意適合的路徑。然而，本申請之總的發明構思不限於此，且輸入配線110可舉例來說為彎曲的線(諸如彎曲的線具有一或多個彎曲)。
第一輸出配線131的第一側可朝第一輸出焊墊231相對鄰近於第一邊緣21的部分延伸，以分別連接於第一輸出焊墊231。第一輸出配線131的第二側可延伸至半導體晶片20外。第一輸出配線131可以是直線。然而，本申請之總的發明構思不限於此，且舉例來說第一輸出配線131可配置成彎曲的線(諸如彎曲的線具有一或多個彎曲)
第二輸出配線132的第一側可朝第二輸出焊墊232相隔(諸如相對遠離)第一邊緣21的部分延伸，以分別連接於第二輸出焊墊232。第二輸出配線132的第二側可延伸至半導體晶片20外。每一第二輸出配線132可以是包括第一部分141、第二部分142與第三部分143的彎曲的線。第二輸出配線132將在圖4詳細描述。
在此之後，將描述輸入焊墊210、輸出焊墊230與第二輸出配線132之間的相對位置關係。在本說明書中，包括輸入焊墊210的區被稱為一輸入焊墊區I，包括輸出焊墊230的區被稱為一輸出焊墊區II，並且第二輸出配線132朝半導體晶片20的第一邊緣20延伸的區被稱為輸出配線 區III。舉例來說，輸入焊墊區I、輸出焊墊區II與輸出配線區III繪示在圖3中。
輸入焊墊區I可配置在中央區以鄰接於半導體晶片20的第一邊緣20，且可配置在輸出焊墊區II之間。在輸入焊墊區I中，輸入焊墊210可彼此相鄰配置。在輸出焊墊區II中，輸出焊墊230可彼此相鄰配置。在輸出配線區III中，第二輸出配線232可彼此相鄰配置。輸入焊墊區I與輸出配線區III可彼此相鄰配置。輸出焊墊區II與輸出配線區III可彼此相鄰配置。輸入焊墊區I與輸出焊墊區II可藉由插入輸出配線區III而彼此相互間隔。因此，第二輸出配線132可配置在輸入焊墊210與輸出焊墊230之間。輸出焊墊210可鄰接於第二輸出配線132，輸出焊墊210配置在輸入焊墊區I的最外區域中(諸如最外區域是輸入焊墊區I靠近於輸出配線區III的部分)，第二輸出配線132配置在輸出配線區III的最外區域中(諸如輸出配線區III的最外區域是輸出配線區III靠近於輸入焊墊區I的部分)。輸出焊墊230可鄰接於第二輸出配線132，輸出焊墊230配置在輸出焊墊區II的最外區域中(諸如最外區域是輸出焊墊區II靠近於輸出配線區III的部分)，第二輸出配線132配置在輸出配線區III中的最外區域(諸如最外區域是輸出配線區III靠近於輸出焊墊區II的部分)。換言之，輸出焊墊區I、輸出配線區III與輸出焊墊區II可依序配置成從中央區至外圍區鄰接於半導體晶片20的第一邊緣21，且因此輸入焊墊210、第二輸出配線 132與輸出焊墊230可依序配置成從中央區至外圍區鄰接於半導體晶片20的第一邊緣21。
第二輸出配線132包括在各輸出配線區III中，其可彼此相鄰配置。第二輸出配線132包括在各輸出配線區III中，其可分別沿著相同方向延伸以連接於第二輸出焊墊232。換言之，所有第二輸出配線132包括在輸出配線區III中，其配置在輸出焊墊區I，且可以分別沿左邊方向彎曲以連接於第二輸出焊墊232。第二輸出配線132包括在輸出配線區III中，其配置在輸出焊墊區I的右邊上，且可以分別沿著右邊方向彎曲以連接於第二輸出焊墊232。在本說明書中，“左”與“右”可以是被稱為基於在圖式上的相對方向。
在圖3中，線路結構(未繪示)的“IC”區可配置在半導體晶片20中。線路結構可不覆蓋於輸入焊墊210與輸出焊墊230的區域，其配置在半導體晶片20上，而不被輸入焊墊210與輸出焊墊230所影響。輸入配線110與輸出配線130配置在捲帶配線基底10上，且可不被線路結構影響。於是，在IC區域中可配置一或多個第二輸出配線132。所以，根據本申請之總的發明構思的捲帶封裝(諸如在圖1中繪示的捲帶封裝1)可提供多個焊墊與增加配置在半導體晶片上的線路結構之區域。
圖4為根據本申請之總的發明構思的示範性實施例，繪示圖3的B區的概要放大圖。
參考圖4，第一輸出焊墊231與第二輸出焊墊232可 配置以沿相對於半導體晶片20的第一邊緣21的垂直方向彼此面向。第二輸出焊墊232可沿相對於第一邊緣21的垂直方向共線排列。也就是說，輸出焊墊包括第一輸出焊墊231與第二輸出焊墊232，且輸出焊墊的各行可具有沿著相同的軸排列的第一與第二輸出焊墊。第一輸出焊墊231可排列成第一列以鄰接於第一邊緣21，且第二輸出焊墊232可排列成一第二列，其與第一邊緣間隔。
第一輸出配線131可分別沿相對於第一邊緣21的垂直方向延伸以連接於第一輸出焊墊231。第一輸出配線131可延伸以穿過第一輸出焊墊231。換言之，第一輸出配線131可連接於第一輸出焊墊231的第一側241，其靠近於第一邊緣21。第一輸出配線131可延伸到第一輸出焊墊231的第二側242以穿過第一輸出焊墊(繪示在虛線中)，且可延伸出第二側242外，第二側242與第一邊緣21的間隔比第一側241與第一邊緣21的間隔更遠。第一輸出配線131可具有一形狀以增加在第一輸出配線131與第一輸出焊墊231之間的電性連接。
第二輸出配線132可具有彎曲的形狀並且可包含一或多個彎折部。舉例來說，每一第二輸出配線132可包括第一部分141、第二部分142與第三部分143。
第二輸出配線132的第一部分141可從第一邊緣21的第一方向(舉例來說，相對於第一邊緣21的垂直方向)延伸。藉由穿過第二輸出焊墊232，第一部分141可延伸以與第二輸出焊墊232間隔。在本申請之總的發明構思的 示範性實施例中，第一部分141可不連接於第二輸出焊墊232。換言之，第一部分141可從第一邊緣21延伸穿過第三側243與第四側244，以與第二輸出焊墊232的第三側243及第四側244間隔，其中第三側243靠近於第一邊緣21，第四側244遠離於第一邊緣21。第一輸出配線131與第二輸出配線132的第一部分141可彼此平行延伸。
第二輸出配線132的第二部分142可連接於第一部分141以形成部分第一部分141中的彎折部144，舉例來說，在第一部分141的末端區中，並且可沿著一第二方向延伸，第二方向相對於第一方向具有一第一角度θ1。第一角度θ1可以是任意角度，舉例來說90°。也就是說，彎折部144可以是垂直型式。第二部分142可朝第二輸出焊墊232延伸，而可不連接於第二輸出焊墊232。
第二輸出配線132的第三部分143可連接於第二部分142以形成部分第一部分141中的彎折部145。舉例來說，在第二部分142的末端區，並且可沿著一第三方向延伸，第三方向相對於第二方向具有一第二角度θ2。第二角度θ2可以是任意角度，舉例來說90°。也就是說，彎折部145可以是垂直型式。在本申請之總的發明構思的示範性實施例中，第一角度θ1與第二角度θ2可具有相同的數值。第三方向與第一方向可以是彼此反平行(例如不平行)，而本申請之總的發明構思不限於此。第三部分143可朝第二輸出焊墊232延伸以連接於第二輸出焊墊232。第三部分143可延伸以穿過第二輸出焊墊232。換言之，第二輸出 配線132的第三部分143可連接於第二輸出焊墊232的第四側244，其中第四側244與第一邊緣21的間隔比第三側243與第一邊緣21的間隔更遠。藉由穿過第二輸出焊墊232(如在圖4中以虛線繪示)，第三部分143可延伸至第二輸出焊墊232的第三側243且可延伸出第三側243外，其中第三側243比第四側244鄰近於第一邊緣21。第二輸出配線132可具有一形狀以增加在第二輸出配線132與第二輸出焊墊232之間的電性連接。
因此，第一輸出配線131與第二輸出配線132可沿相反方向分別朝第一輸出焊墊231與第二輸出焊墊232延伸，且分別與第一輸出焊墊231與第二輸出焊墊232連接。第一輸出焊墊231可連接於第一輸出配線131的一部分，其鄰近於第一邊緣21，也就是第一側241，以及第二輸出焊墊232可連接於第二輸出配線132的一部分，其與第一邊緣21間隔(諸如遠離第一邊緣21)，也就是第四側244。
返回至圖3與圖4，第二輸出焊墊232排列成第二列，並可透過上述的方法來連接到第二輸出配線132。在此，第二輸出配線132的第一部分141可排列以彼此相鄰，並且也可鄰接於輸入焊墊210。第二輸出配線132的第二部分142可排列以彼此相鄰。第二輸出配線132的第二部分142可沿相同方向延伸。第二輸出配線132的第三部分143可彼此相鄰排列。第二輸出配線132的第三部分143可沿相同方向延伸以連接到第二輸入配線132。
第二輸出配線132可在一方向中連接於第二輸出焊墊232，此方向為平行圖1的傳動孔112排列的方向。一般來說，傳動孔112排列的方向比與其垂直的方向具有更大的製造錯誤。也就是說，製造輸入配線110、輸出配線130與捲帶封裝1的半導體晶片20的任何錯誤一般來說在傳動孔112配置在基膜100上的方向中比在與傳動孔112垂直的方向中更頻繁發生。本申請之總的發明構思可提供第二輸出配線132，第二輸出配線132配置(諸如具有長的長度)在傳動孔112排列的方向中。也就是說，第二輸出配線132可包括與第一部分141以及第二部分142一樣的第三部分143，且因此由於傳動孔112的移動的錯誤可減少(諸如分別藉由具有第一部分141、第二部分142與第三部分143配置在不同方向中)，從而提供在第二輸出配線132與第二輸出焊墊232之間可靠的電性連接。
圖5為根據相對於比較在捲帶封裝的比較例中的焊墊與配線的排列，繪示焊墊區的尺寸的縮減圖，其根據本申請之總的發明構思的示範性實施例。在圖5中，“a”表示焊墊的寬度，“p”表示最小間距，以及“b”表示配線的寬度。為了清楚地描述本發明構思，將描述有四個焊墊的案例。
在比較例1中，四個焊墊P1分別共線排列一個列中，且可連接於配線W1。在焊墊P1之間界定出最小間距p。所以在比較例1中焊墊區的總長度L1由下面公式1代表。
L1=4a+3p (1)
在比較例2中，四個焊墊P2排列成一個列。四個焊墊P2的排列具有鋸齒形(zigzag)的形狀。在焊墊P2與配線W2之間界定出最小間距p。所以在比較例2中焊墊區的總長度L2由下面公式2代表。
在本申請之總的發明構思的示範性實施例中，四個焊墊230排列成兩條線，且四個焊墊230的排列具有如繪示在圖4中方形或矩形的形狀。在焊墊230之間、配線130之間以及焊墊230與配線130之間界定出最小間距p。所以，在本申請之總的發明構思的示範性實施例中焊墊區的總長度L3由下面公式3代表。
L3=2a+3p+2b (3)
當公式3減去公式1獲得公式4。公式4對應於在比較例1中焊墊區域的總長度L1與在本申請之總的發明構思的示範性實施例中焊墊區的總長度L3之間的差距ΔL1。
ΔL1=L1-L3=2a-2b (4)
當公式3減去公式2獲得公式5。公式5對應於在比較例2中焊墊區域的總長度L2與在本申請之總的發明構思的示範性實施例中焊墊區的總長度L3之間的差距ΔL2。
一般來說，繪示在圖5中焊墊的寬度“a”是大於配線的寬度“b”。在本申請之總的發明構思的示範性實施例，相對於四個焊墊，繪示焊墊區的長度L3比較於比較例1藉由差距ΔL1(也就是2a-2b)減少，以及繪示比較於比較例2藉由差距ΔL2(也就是　　　)減少。因此，根據本申請之總的發明構思的示範性實施例的捲帶封裝1具有一減少焊墊區域的尺寸。換言之，更多的焊墊可在半導體晶片20上排列。
圖6至9為繪示圖4的第二輸出配線132的不同例子的概要圖，其根據本申請之總的發明構思的示範性實施例。與上述示範性實施例有關的描述將不在此重複。第二輸出配線132的示範性實施例可應用於一些與以下描述的第二輸入配線312有關的實施例(見圖17至20)。在圖6~9中繪示的彎折部的示範性實施例可結合在任何適當的事件中。舉例來說，輸出配線的彎折部可與其他輸出配線結合，其中輸出配線的彎折部具有角度(例如繪示在圖4與圖9中)，其他輸出配線具有彎曲式的彎折部(例如繪示在圖7~圖8中)。
參考圖6，第二部分142a可連接於第一部分141a與第二輸出配線132a的第三部分143a以與他們交叉。圖6的示範性實施例相較於圖4的示範性實施例，圖6的示範性實施例的不同處在於，第二部分142a連接於第一部分141a及/或第三部分，以使與他們交叉在第一部分141a及/或第三部分143a的末端。第二部分142a與第一部分141a或第三部分143a可交叉在第一部分141a或第三部分143a的中間或在其端點。在圖6繪示的示範性實施例中，當形成第二輸出配線132a，沿一個方向延伸形成第一部分141a與第三部分143a，且沿另一個方向延伸形成第二部分142a，或者順序可以是相反的，從而降低在配線圖案中短路的可能性、不均勻度，以及可能發生當在配線圖案與設計圖案之間一起形成覆蓋或交叉的配線圖案的製造錯誤。
參考圖7，多個第二輸出配線132b各可包括一或多個彎折部144b、145b。圖7繪示的示範性實施例相較於上述圖4的實施例，其中圖7的示範性實施例的不同處在於彎折部144b、145b不是垂直型式。也就是說，彎折部144b、145b的至少一些可以是彎曲型式。換言之，在第一部分141b與第二部分142b之間可以形成彎曲型式的彎折部144b。在第二部分142b與第三部分143b之間可以形成彎曲型式的彎折部145b。舉例來說，繪示在圖4中的彎折部144、145為垂直型式。然而，若實質上製造繪示在設計圖案上如垂直型式的彎折部，彎折部可以是繪示如圖7的彎曲型式的彎折部144b、145b。選擇性地，彎折部在設 計圖案上設計成彎曲型式，且因此製造彎曲型式的彎折部144b、145b。
參考圖8，多個第二輸出配線132c各可包括第一部分141c、第二部分142c與第三部分143c。圖8繪示的示範性實施例相較於上述圖4的實施例，其中圖8的示範性實施例的不同處在於在第二部分142c是彎曲的是不同的。雖然第二輸出配線132c的區域因為彎曲的第二部分142c而增大，但第二輸出配線132c的區域不會影響如上所述半導體晶片20的線路結構的形成。於是，各別具有彎曲部分的第二輸出配線132c可藉由半導體晶片20背面的剩餘區而被形成在寬廣的區域上，因此第二輸出配線132c的缺點例如短路與不均勻度的可能性可降低，從而提升電性可靠度。
參考圖9，多個第二輸出配線132d各可包括第一部分141d與第二部分142d。圖9的示範性實施例相較於上述圖4的實施例，其中本實施例的不同處在於第二輸出配線132d，第二輸出配線132d不包括第三部分143(見圖4)。第二輸出配線132d的第一部分141d可從第一邊緣21沿第一方向延伸，舉例來說，沿相對於第一邊緣21的垂直方向。第一部分141d延伸以與第二輸出焊墊232間隔，並穿過第二輸出焊墊232。然而，第一部分141d不連接於第二輸出焊墊232。第二輸出配線132d的第二部分142d連接於第一部分141d，以形成第一部分141d的部分，其中第一部分141d的部分為彎折部144d(舉例來說， 在末端區)，並且彎折部144d沿一第二方向延伸，第二方向相對於第一方向具有一第三角度。第三角度θ1d可以是任意角度。第二部分142d可朝第二輸出焊墊232延伸以連接於第二輸出焊墊232。第二部分142d可延伸穿過於第二輸出焊墊232。
圖10至12為根據本申請之總的發明構思的示範性實施例，繪示圖4之輸出焊墊230的不同範例的概要圖。
參考圖10至圖12，第一輸出焊墊231a、231b及231c與第二輸出焊墊232a、232b及232c可分別具有圖10所繪示的方形、圖11所繪示的圓形，以及圖12所繪示的橢圓形形狀。特別的是，具有方形形狀的焊墊通常可使用在記憶體半導體晶片。然而，這僅是一個例子，且本申請之總的發明構思不限於此。本發明構思可包括一個捲帶封裝的案例，其為結合這些形狀所形成。本申請之總的發明構思也可包括輸出焊墊的形狀的案例，其中該案例應用在本說明書中所描述的輸入焊墊。舉例來說，捲帶封裝可包括輸出焊墊，其具有方形形狀、圓形形狀與橢圓形形狀的至少一個。本申請之總的發明構思可包括圖10至12所繪示的一或多個示範性實施例與上述圖6至圖9所繪示的實施例結合的案例。
圖13至16為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝1的A區的放大平面圖。圖13至圖16所繪示的半導體晶片20對應於圖2所繪示且描述的半導體晶片20。
圖13至圖16所繪示的示範性實施例相較於圖3所繪示的示範性實施例，其中圖13至圖16的不同處在於輸入焊墊210、輸出焊墊230與第二輸出配線132之間的相對位置關係。因此，圖3有關的示範性實施例的描述將不在此重複。本申請之總的發明構思也包括圖6至圖9的實施例中第二輸出配線132結合的案例，以及圖10至圖12的實施例中輸出焊墊230結合在一起的案例。
參考圖13，輸出焊墊區域I可配置在中央區以鄰接於半導體晶片20的第一邊緣21，並且可配置在輸出焊墊區域II之間。在輸出焊墊區域I中，輸出焊墊210可彼此相鄰配置。在輸出焊墊區域II中，輸出焊墊230可彼此相鄰配置。在輸出配線區域III中，第二輸出配線132可彼此相鄰配置。輸出焊墊區I與輸出焊墊區II可彼此相鄰配置。輸出焊墊區II與輸出配線區III可彼此相鄰配置。輸出焊墊區I與輸出配線區III藉由插入輸出焊墊區II可彼此相互間隔。因此，連接於第二輸出配線132的輸出焊墊230，其可配置在輸入焊墊210與第二輸出配線132之間的區域中。配置在輸入焊墊區I的最外區域中的輸入焊墊210可鄰接於輸出焊墊230，其中輸出焊墊230配置在輸出焊墊區II的最外區域中。配置在輸出焊墊區II中的最外區域的輸出焊墊230，其可鄰接於第二輸出配線132，其中第二輸出配線132配置在輸出配線區III的最外區域中。換言之，輸入焊墊區I、輸出焊墊區II與輸出配線區III可依序配置成從中央區至外圍區鄰接於半導體晶片20 的第一邊緣21，且因此輸入焊墊210、輸出焊墊230與第二輸出配線132可依序配置成從中央區至外圍區鄰接於半導體晶片20的第一邊緣21。
在各輸出配線區III內的第二輸出配線132，其可彼此相鄰配置。在各輸出配線區III內的第二輸出配線132，其可分別沿相同方向延伸以連接於第二輸出焊墊232。換言之，配置在輸入焊墊區I的左邊的輸出配線區III內的所有第二輸出配線132，其分別沿右邊方向彎曲以連接於第二輸出焊墊232。在輸出配線區III內的所有第二輸出配線132分別沿左邊方向彎曲以連接於第二輸出焊墊232，其中第二輸出配線132配置在輸入焊墊區I的右邊。
參考圖14，包括輸入焊墊210的輸入焊墊區I，其可配置在中央區以鄰接於半導體晶片20的第一邊緣21，且可配置在輸出焊墊區II之間。在輸入焊墊區I中，輸入焊墊210可彼此相鄰配置。在輸出焊墊區II中，輸出焊墊230可彼此相鄰配置。在輸出配線區III中，第二輸出配線132可彼此相鄰配置。輸入焊墊區I與輸出焊墊區II可彼此相鄰配置。輸出焊墊區II與輸出配線區III可彼此相鄰配置。輸入焊墊區I與輸出配線區III可藉由插入輸出焊墊區域II而彼此相互間隔。輸出配線區III可配置在輸出焊墊區域II之間。配置在輸入焊墊區I的最外區域中的輸入焊墊210，其可鄰接於輸出焊墊230，其中輸出焊墊230配置在輸出焊墊區II的最外區域中。配置在輸出焊墊區II的最外區域中的輸出焊墊230，其可鄰接於第二輸出配線 132，其中第二輸出配線132配置在輸出配線區III的最外區域中。換言之，輸入焊墊區I、輸出焊墊區II、輸出配線區III與輸出焊墊區II可依序配置成從中央區至外圍區鄰接於半導體晶片20的第一邊緣21，且因此輸入焊墊210、輸出焊墊230、第二輸出配線132與輸出焊墊230可依序配置成從中央區至外圍區鄰接於半導體晶片20的第一邊緣21。
在各輸出配線區III中的第二輸出配線132，其可彼此相鄰配置。在各輸出配線區III中的一或多個第二輸入配線132，其可分別沿相同方向延伸，且接著沿第一方向延伸以連接於一些第二輸出焊墊232。在各輸出配線區III中的一或多個第二輸入配線132，其可分別沿相同方向(相近於上述第一部分141)延伸，並且沿一第二方向延伸以連接於其他的第二輸出焊墊232，其中第二方向相對於第一方向。也就是說，所有第二輸出配線132分別沿左邊方向彎曲以連接於第二輸出焊墊232，其中所有第二輸出配線132連接於輸出焊墊區II，其配置在輸出配線區III左邊。連接於輸出焊墊區II的所有第二輸出配線132分別沿右邊方向彎曲以連接於第二輸出焊墊232，其中第二輸出配線132配置在輸出配線區III右邊。
參考圖15，包括輸入焊墊210的輸入焊墊區I，其可配置在中央區以鄰接於半導體晶片20的第一邊緣21，且可配置在輸出配線區III之間，其中輸出配線區III包括第二輸出配線132。在輸入焊墊區I中，輸入焊墊210可彼 此相鄰配置。在輸出焊墊區II中，輸出焊墊230可彼此相鄰配置。在輸出配線區III中，第二輸出配線132可彼此相鄰配置。輸入焊墊區I與輸出配線區III可彼此相鄰配置。輸出焊墊區II與輸出配線區III可彼此相鄰配置。輸入焊墊區I與輸出焊墊區II可藉由插入輸出配線區III而彼此相互間隔。輸出焊墊區II可配置在輸出配線區III之間。配置在輸入焊墊區I中的最外區域的輸入焊墊210，其可鄰接於配置第二輸出配線132，其中第二輸出配線132在輸出配線區III的最外區域中。配置在輸出焊墊區II中的最外區域的輸出焊墊230，其可鄰接於第二輸出配線132，其中第二輸出配線132配置在輸出配線區III的最外區域中。換言之，輸入焊墊區I、輸出配線區III、輸出焊墊區II與輸出配線區III可依序配置成從中央區至外圍區鄰接於半導體晶片20的第一邊緣21，且因此輸入焊墊210、第二輸出配線132、輸出焊墊230與第二輸出配線132可依序配置成從中央區至外圍區鄰接於半導體晶片20的第一邊緣21。
在各輸出配線區III中的第二輸出配線132，其可彼此相鄰配置。在各輸出配線區III中的所有第二輸出配線132，其可分別沿相同方向延伸以連接於第二輸出焊墊232。第二輸出配線132分別沿相反方向延伸以連接於第二輸出焊墊232，其中第二輸出配線132包括在每一輸出配線區III中，輸出配線區III藉由插入輸出焊墊區II而配置。換言之，在輸入配線區III中的所有第二輸出配線 132，其分別沿右邊方向彎曲以連接於第二輸出焊墊232，其中輸入配線區III配置在輸出焊墊區II左邊。在輸入配線區III中的所有第二輸出配線132，其分別沿右邊方向彎曲以連接於第二輸出焊墊232，其中輸入配線區III配置在輸出焊墊區III右邊。
參考圖16，包括輸入焊墊210的輸入焊墊區I，其可配置在中央區以鄰接於半導體晶片20的第一邊緣21，且可配置在混合區IV之間，其包括輸出焊墊230與第二輸出配線132兩者。在輸入焊墊區I中，輸入焊墊210可彼此相鄰配置。在混合區IV中，輸出焊墊230與第二輸出配線132可選擇性配置。換言之，第二輸出配線132可分別與輸出焊墊230相鄰配置。特別的是，輸出焊墊230可分別與其連接的第二輸出配線132相鄰配置。圖6所繪示第二輸出配線132的位置僅是例子，且本申請之總的發明構思不限制於此，其中第二輸出配線132分別連接於輸出焊墊230。換言之，第二輸出配線132可配置在圖1的捲帶封裝1的A區的右邊，其中第二輸出配線132分別連接於輸出焊墊230，且配置在輸出焊墊230左邊。第二輸出配線132配置在圖1的捲帶封裝1的A區的左邊，其中第二輸出配線132分別連接於輸出焊墊230，且配置在輸出焊墊230左邊。
在各混合區IV中的所有第二輸出配線132，其可分別沿相同方向延伸以連接於第二輸出焊墊232。也就是說，在混合區IV中的所有第二輸出配線132，其分別沿 左邊方向彎曲以連接於第二輸出焊墊232，其中混合區IV配置在輸入焊墊區I的左邊。在混合區IV中的所有第二輸出配線132，其分別沿右邊方向彎曲以連接於第二輸出焊墊232，其中混合區IV配置在輸入焊墊區I的右邊。
雖然圖16未繪示，本申請之總的發明構思可包括所有第二輸出配線132，其配置在輸入焊墊區I左邊上的混合區IV中，第二輸出配線132分別沿右邊方向彎曲以連接於第二輸出焊墊232。雖然圖16未繪示，本申請之總的發明構思也包括一案例，其為包括在混合區IV中的所有第二輸出配線132，第二輸出配線132分別沿左邊方向彎曲以連接於第二輸出焊墊232，其中混合區IV配置在輸入焊墊區I的右邊。
圖17為根據本申請之總的發明構思的示範性實施例，繪示包括在圖1的捲帶封裝中的半導體晶片20a的後視圖。有關圖2所描述之半導體晶片20將不在此重複。
參考圖17，半導體晶片20a在其背面上可包括輸入焊墊410與輸出焊墊430。圖17所繪示本申請之總的發明構思的示範性實施例中，輸入焊墊410與輸出焊墊430可配置在第一邊緣21旁，且僅有輸出焊墊430可配置在第二邊緣22、第三邊緣23及第四邊緣24旁。輸入焊墊410可配置在輸入焊墊430之間的中央區中。輸入焊墊410配置在第一邊緣21旁，輸入焊墊410可排列成多個列(舉例來說，兩或多個列)。輸入焊墊410可包括多個第一輸入焊墊411與多個第二輸入焊墊412。第一輸入焊墊411 排列成第三列以鄰接於第一邊緣21。第二輸入焊墊412排列成第四列，其與第一邊緣21的間隔比第一焊墊231與第一邊緣21的間隔更遠。第二輸入焊墊412可沿一垂直方向相對於第一輸入焊墊411共線排列，其中垂直方向相對於第一邊緣21。也就是說，第一輸入焊墊411與第二輸入焊墊412可沿著相同軸排列以形成輸入焊墊的柱。然而，第一輸入焊墊411的排列僅是一個例子，且本申請之總的發明構思不限於此。輸入焊墊410與輸出焊墊430的排列僅是例子，且本申請之總的發明構思不限於此。
圖18至21為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝1的A區的放大平面圖。圖18至圖21所繪示的半導體晶片20a對應圖17所描述的半導體晶片20a。
圖18至21的示範性實施例所繪示關於輸出配線130與輸出焊墊230的技術特徵的案例，其應用在輸入配線310與輸入焊墊410。圖18的示範性實施例可涉及關於圖3與圖13的示範性實施例的描述。圖19的示範性實施例可涉及關於圖14的實施例的描述。圖20的示範性實施例可涉及關於圖15的實施例的描述。圖21的示範性實施例可提及有關於圖16的實施例的描述。在此描述的示範性實施例中，輸入配線310與輸出配線330可對應於圖1的輸入配線110與輸出配線130。
參考圖18，輸入焊墊410與輸出焊墊430可配置在半導體晶片20a的第一邊緣21旁，半導體晶片20a裝設 在捲帶配線基底10上。輸入配線310與輸出配線330可配置在半導體晶片20a的第一邊緣21旁，其中輸入配線310分別地連接於輸入焊墊410，輸出配線330分別地連接於輸出焊墊430，半導體晶片20a裝設在捲帶配線基底10上。輸入焊墊410可包括第一輸入焊墊411與第二輸入焊墊412。輸出焊墊430可配置成一列，其沿著半導體晶片20a的每一第二邊緣22、第三邊緣23及第四邊緣24旁，且輸入焊墊410可不配置於每一第二邊緣22、第三邊緣23及第四邊緣24旁。
輸出焊墊430可排列成單一列，且輸入焊墊410可排列成多個列(舉例來說，兩個列)。也就是說，輸入焊墊410可包括第一輸入焊墊411與第二輸入焊墊412，第一輸入焊墊411排列成第三列以鄰接於半導體晶片20a的第一邊緣21，第二輸入焊墊412排列成第四列，其與第一邊緣21的間隔比第一輸入焊墊411與第一邊緣21間隔更遠。也就是說，第一輸入焊墊411與第二輸入焊墊412可配置成沿著彼此平行的軸(例如第一輸入焊墊與第二輸入焊墊沿著相同軸彼此間隔)，以形成輸入焊墊的柱。輸入焊墊410的一些可彼此相鄰。舉例來說，第一輸入焊墊411的一些可彼此相鄰，且第二輸入焊墊412一些可彼此相鄰。
輸出配線330的第一側可朝輸出焊墊430的部分延伸以分別連接於輸出焊墊430，其中輸出焊墊430的部分鄰近於第一邊緣21。輸出配線330的第二側可延伸出半導體晶片20a外。
第一輸出配線331的第一側可朝第一輸出焊墊411的部分延伸以分別地連接於第一輸出焊墊411，其中第一輸出焊墊411的部分鄰近於第一邊緣21。第一輸出配線311的第二側可延伸出半導體晶片20a外。
第二輸入配線312的第一側可朝第二輸入焊墊412的部分延伸以分別連接於第二輸入焊墊412，其中第二輸入焊墊412的部分間隔於第一邊緣21(諸如間隔相對地遠離)。第二輸入配線312的第二側可延伸出半導體晶片20a外。第二輸入配線312可以是彎曲的線(例如：具有預定角度或預定彎曲部分的彎曲的線)。第二輸入配線312可包括圖4至圖9所描述的第二輸入配線132的技術特徵。
圖18繪示在輸入焊墊410、輸出焊墊430與第二輸入配線312之間的相對位置關係。相對位置關係可涉及圖3描述的示範性實施例。輸入焊墊410可配置在中央區以鄰接於半導體晶片20a的第一邊緣21，且可配置在輸出焊墊430之間。輸出焊墊430可彼此相鄰。輸入焊墊410可彼此相鄰。所有第二輸入配線312可配置在輸入焊墊410左邊。輸入焊墊410、第二輸入配線312與輸出焊墊430可沿左邊方向從中央區至外圍區鄰接於半導體晶片20的第一邊緣21依序配置。輸入焊墊410與輸出焊墊430可沿右邊方向依序配置。本申請之總的發明構思可包括第二輸入配線312配置在輸入焊墊410右邊。
第二輸入配線312可彼此相鄰。第二輸入配線312可分別沿相同方向延伸連接於第二輸入焊墊412。所有第二 輸入配線312分別沿右邊方向彎曲連接於第二輸入焊墊412，第二輸入配線312配置在第二輸入焊墊412的左邊。雖然圖18未繪示，第二輸入配線312可配置在第二輸入焊墊412的右邊，且配置在第二輸入焊墊412右邊的所有第二輸入配線312分別沿左邊方向彎曲連接於第二輸入焊墊412。
圖19繪示在輸入焊墊410、輸出焊墊430與第二輸入配線312之間的相對位置關係。相對位置關係可涉及圖14描述的示範性實施例。輸入焊墊410可配置在中央區以鄰接於半導體晶片20a的第一邊緣21，且可配置在輸出焊墊430之間。輸出焊墊430可彼此相鄰。一或多個輸入焊墊410可彼此相鄰。第二輸入配線312可彼此相鄰。所有第二輸入配線312可配置在輸入焊墊410之間。第二輸入配線312、輸入焊墊410與輸出焊墊430可從中央區至外圍區鄰接於半導體晶片20a的第一邊緣21依序配置。
一或多個第二輸入配線312可分別沿相同方向延伸，且接著沿第一方向延伸連接一些第二輸入焊墊412。一或多個第二輸入配線312可分別沿相同方向延伸(相近於上述第一部分141)，且沿第二方向延伸連接於一或多個第二輸入焊墊412，其中第二方向相對於第一方向。也就是說，所有第二輸入配線312可以分別沿左邊方向彎曲連接於第二輸入焊墊412，其中第二輸入焊墊412配置在第二輸入配線312的左邊。所有第二輸入配線312可以分別沿右邊方向彎曲連接於第二輸入焊墊412，其中第二輸 入焊墊412配置在第二輸入配線312的右邊。
圖20繪示在輸入焊墊410、輸出焊墊430與第二輸入配線312之間的相對位置關係。相對位置關係可涉及圖15描述的示範性實施例。輸入焊墊410可配置在中央區以鄰接於半導體晶片20a的第一邊緣21，且可配置在輸出焊墊430之間。輸出焊墊430可彼此相鄰。輸入焊墊410可彼此相鄰。一或多個第二輸入配線312可彼此相鄰。所有輸入焊墊410可配置在第二輸入配線312之間。輸入焊墊410、第二輸入配線312與輸出焊墊430可從中央區至外圍區鄰接於半導體晶片20a的第一邊緣21依序配置。
一或多個第二輸入配線312可分別沿相同方向延伸，且接著沿第一方向延伸連接於一些第二輸入焊墊412。一或多個第二輸入配線312可分別沿相同方向延伸(相近於上述第一部分141)，且沿第二方向延伸連接於其他第二輸入焊墊412，其中第二方向相對於第一方向。也就是說，所有第二輸入配線312可分別沿右邊方向彎曲連接於第二輸入焊墊412，其中第二輸入配線312配置在第二輸入焊墊412的左邊。所有第二輸入配線312可分別沿左邊方向彎曲連接於第二輸入焊墊412，其中第二輸入配線312配置在第二輸入焊墊412的右邊。
圖21繪示在輸入焊墊410、輸出焊墊430與第二輸入配線312之間的相對位置關係。相對位置關係可涉及圖16描述的示範性實施例。輸入焊墊410可配置在中央區以鄰接於半導體晶片20a的第一邊緣21，且可配置在輸出焊 墊430之間。輸出焊墊430可彼此相鄰。輸入焊墊410與第二輸入配線312可選擇性配置。也就是說，第二輸入配線132可分別配置在輸入焊墊410旁。特別的是，輸入焊墊410可分別配置在與其連接的第二輸入配線312旁。在圖21中，第二輸入配線312配置在A區中左邊，其中第二輸入配線312連接於輸入焊墊410，但本申請之總的發明構思不限於此。也就是說，本發明構思包括第二輸入配線312配置在A區中右邊上的案例，其中第二輸入配線312連接於輸入焊墊410。
所有第二輸入配線312可分別沿相同方向延伸連接於第二輸入焊墊412。也就是說，所有第二輸入配線312分別沿右邊方向彎曲連接於第二輸入焊墊412。雖然在圖21中未繪示，本發明構思可包括所有第二輸入配線312分別沿左邊方向彎曲連接第二輸入焊墊412。
圖22為根據本申請之總的發明構思的示範性實施例，繪示包括在圖1中的捲帶封裝1之半導體晶片20b的後視圖。
參考圖22，半導體晶片20b在其背面上可包括第一輸入焊墊411、第三輸入焊墊413與輸出焊墊230。如上所述之圖2，輸入焊墊230可包括第一輸出焊墊231與第二輸出焊墊232，第一輸出焊墊231排列成第一列以鄰接於半導體晶片20b的第一邊緣21，第二輸出焊墊232排列成第二列，其與第一邊緣21的間隔比第一輸入焊墊411與第一邊緣21的間隔更遠。輸入焊墊230已如上所述且 不在此重複。
圖22所繪示的示範性實施例中，第一輸入焊墊411與輸出焊墊230可配置在第一邊緣21旁，並且第三輸入焊墊413與輸出焊墊230可配置在第二邊緣22旁。在本申請之總的發明構思的示範性實施例中，只有輸出焊墊230可配置在第三邊緣23與第四邊緣24旁。第一輸入焊墊411可配置在中央區以鄰接於第一邊緣21，並且可在輸出焊墊230之間配置。第三輸入焊墊413可配置在中央區以鄰接於第二邊緣22，並且可在輸出焊墊230之間配置。第三輸入焊墊413的位置僅是一個例子，且本申請之總的發明構思不限於此。
圖23為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝的A區的放大平面圖。圖23所繪示的半導體晶片20b對應於圖22所描述的半導體晶片20b。
本申請之總的發明構思可包括圖23所繪示的示範性實施例與上述實施例結合的案例。也就是說，本申請之總的發明構思可包括多個輸出配線130與輸出焊墊230的各種排列應用於繪示在圖23中示範性實施例的案例，其中輸出配線130包括第一輸出配線131與第二輸出配線132，輸出焊墊230包括第一輸出焊墊231與第二輸出焊墊232。
參考圖23，第一輸入焊墊411與輸出焊墊230可配置在半導體晶片20b的第一邊緣21旁，半導體晶片20b 裝設在捲帶配線基底10上。第一輸入配線311與輸出配線130可配置在半導體晶片20b的第一邊緣21旁，其中第一輸入配線311分別連接於第一輸入焊墊411，輸出配線130分別連接於輸出焊墊230。
第三輸入焊墊413可配置在半導體晶片20b的第二邊緣22旁，半導體晶片20b裝設在捲帶配線基底10上。第三輸入焊墊413可透過第三輸入配線313而分別連接於第一輸入焊墊411。一或多個第一輸入焊墊411可分別連接於第三輸入焊墊413，且一或多個第一輸入焊墊411可不連接於第三輸入焊墊413。因此，第一輸入焊墊411與第三輸入焊墊413可分別連接於第一輸入配線311與第三輸入配線313的部分，其鄰近第一邊緣21。
圖24為根據本申請之總的發明構思的示範性實施例，繪示包括在圖1中的捲帶封裝1之半導體晶片20c的後視圖。
參考圖24，半導體晶片20c在其背面上可包括輸入焊墊410與輸出焊墊230，其鄰接於第一邊緣21。圖24所繪示的半導體晶片20c對應於圖2與圖17中的示範性實施例結合在一起的案例。圖2所繪示的示範性實施例，輸出焊墊230可排列成多個列(舉例來說，二或多個列)。輸出焊墊230可包括第一輸出焊墊231與第二輸出焊墊232，第一輸出焊墊231排列成第一列以鄰接於第一邊緣21，第二輸出焊墊232排列成第二列，其與第一邊緣21的間隔比第一輸出焊墊231與第一邊緣21的間隔更遠。 圖17所繪示的示範性實施例，輸入焊墊410可排列成多個列(舉例來說，二或多個列)。輸入焊墊410可包括第一輸入焊墊411與第二輸入焊墊412，第一輸入焊墊411排列成第三列以鄰接於第一邊緣21，第二輸入焊墊412排列成第四列，其與第一邊緣21的間隔比第一輸入焊墊411與第一邊緣21的間隔更遠。第一輸出焊墊231與第二輸出焊墊232可排列成沿著彼此平行的軸以形成輸出焊墊230的柱，其中第二輸出焊墊232與第一邊緣21的間隔比第一輸出焊墊231與第一邊緣21的間隔更遠。第一輸入焊墊411與第二輸入焊墊412可排列成沿著彼此平行的軸以形成輸入焊墊410的柱，其中第二輸入焊墊412與第一邊緣21的間隔比第一輸入焊墊411與第一邊緣21的間隔更遠。
圖25為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝1的A區的放大平面圖。圖25所繪示的半導體晶片20c對應於圖24所描述的半導體晶片20c。本申請之總的發明構思可包括繪示在圖25中的示範性實施例與上述實施例結合的案例。
參考圖25，輸出焊墊230與輸入焊墊410可配置在半導體晶片20c的第二邊緣22旁，半導體晶片20c裝設在捲帶配線基底10上。輸出焊墊230可包括第一輸出焊墊231與第二輸出焊墊232，第一輸出焊墊231排列成第一列以鄰接於第一邊緣21，第二輸出焊墊232排列成第二列，其與第一邊緣21的間隔比第一輸出焊墊231與第一 邊緣21的間隔更遠。輸入焊墊410可包括排列成第三列以鄰接於第一邊緣21的第一輸入焊墊411與排列成比第一輸入焊墊411間隔第一邊緣21遠的第四列的第二輸入焊墊412。
輸出配線130可包括第一輸出配線131與第二輸出配線132。第一輸出配線131可朝第一輸出焊墊231的部分延伸，其為鄰近於第一邊緣21的部分，以分別連接於第一輸出焊墊231。第二輸出配線132可朝第二輸出焊墊232的部分延伸，其為第二輸出焊墊232與第一邊緣21的間隔比第一輸出焊墊231與第一邊緣21間隔更遠的部分，以分別地連接於第二輸出焊墊232。
輸入配線310可包括第一輸入配線311與第二輸入配線312。第一輸入配線311可朝第一輸入焊墊411的部分延伸，其鄰近於第一邊緣21，以分別地連接於第一輸入焊墊411。第二輸入配線312可朝第二輸入焊墊412的部分延伸，其與第一邊緣21的間隔比第一輸入焊墊411與第一邊緣21的間隔更遠，以分別連接於第二輸入焊墊412。
圖26為，其根據本申請之總的發明構思的示範性實施例，繪示的半導體晶片20d的後視圖，其包括在圖1中的捲帶封裝1。
參考圖26，半導體晶片在其背面上可包括輸入焊墊410與輸出焊墊230，其鄰接於第一邊緣21。圖26所繪示的半導體晶片20d對應於一案例，其為圖2與圖17中的示範性實施例結合在一起的案例。圖2所繪示的示範性實 施例，輸出焊墊230可排列成多個列(舉例來說，二或多個列)。輸出焊墊230可包括第一輸出焊墊231與第二輸出焊墊232，第一輸出焊墊231排列成鄰接於第一邊緣21，第二輸出焊墊232排列成與第一邊緣21間隔比第一輸出焊墊231與第一邊緣21間隔更遠。圖17所繪示的示範性實施例中，輸入焊墊410可排列成多個列(舉例來說，二或多個列)。輸入焊墊410可包括第一輸入焊墊411與第二輸入焊墊412，第一輸入焊墊411排列成鄰接於第一邊緣21，第二輸入焊墊412排列成與第一邊緣21間隔比第一輸入焊墊411與第一邊緣21間隔更遠。第一輸入焊墊411與第二輸入焊墊412可排列成彼此平行的軸以形成輸入焊墊410的柱。
半導體晶片20d在其背面上可更包括輸出焊墊230a，其配置在第二邊緣22旁。輸出焊墊230a可排列成多個列(舉例來說，二或多個列)。輸出焊墊230a可包括多個第三輸出焊墊233與多個第四輸出焊墊234，第三輸出焊墊233鄰接於第二邊緣22，第四輸出焊墊234與第一邊緣21的間隔比第三輸出焊墊233與第一邊緣21間隔更遠。第三輸出焊墊233與第四輸出焊墊234可排列成彼此平行的軸以形成輸出焊墊230a的柱。
圖27為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝的A區的放大平面圖。圖27所繪示的半導體晶片20d對應於圖26描述的半導體晶片20d。本申請之總的發明構思可包括圖27所繪示的示範性實施 例與上述實施例結合的案例。
參考圖27，輸出焊墊230與輸入焊墊410可配置在半導體晶片20d的第一邊緣21旁，半導體晶片20d裝設在捲帶配線基底10上。輸出焊墊230可配置在第二邊緣22旁，其面對半導體晶片20d的第一邊緣21。輸出焊墊230配置在第一邊緣21旁，輸出焊墊230可包括第一輸出焊墊231與第二輸出焊墊232，第一輸出焊墊231配置在第一邊緣21旁，第二輸出焊墊232配置在與第一邊緣21間隔比第一輸出焊墊231與第一邊緣21間隔更遠。輸入焊墊410可包括第一輸入焊墊411與第二輸入焊墊412，第一輸入焊墊411配置在第一邊緣21旁，第二輸入焊墊412配置在其與第一邊緣21間隔比第一輸入焊墊411與第一邊緣21間隔遠。輸出焊墊230a配置在第二邊緣22旁，輸出焊墊230a可包括第三輸入焊墊233與第四輸出焊墊234，第三輸入焊墊233配置在第二邊緣22旁，第四輸出焊墊234配置在其與第二邊緣22間隔比第三輸入焊墊233與第二邊緣22間隔更遠。
輸出配線130配置在第一邊緣21旁，其可包括第一輸出配線131與第二輸出配線132。第一輸出配線131可朝第一輸出焊墊231的部分延伸，其相對鄰近於第一邊緣21，以分別連接於第一輸出焊墊231。第二輸出配線132可朝第二輸出焊墊232的部分延伸，其相對遠離於第一邊緣21，以分別連接於第二輸出焊墊232。
輸入配線310可包括第一輸入配線311與第二輸入配 線312。第一輸入配線311可朝第一輸入焊墊411的部分延伸，其相對鄰近第一邊緣21，以分別地連接於第一輸入焊墊411。第二輸入配線312可朝第二輸入焊墊412的部分延伸，其相對地遠離第一邊緣21，以分別地連接於第二輸入焊墊412。
多個輸出配線130a配置在第二邊緣22旁，其可包括第三輸出配線133與第四輸出配線134。第三輸出配線133可朝第三輸出焊墊233的部分延伸，其為相對鄰近第二邊緣22的部分，以分別地連接於第三輸出焊墊233。第四輸出配線134可朝第四輸出焊墊234的部分延伸，其相對遠離第二邊緣22的部分，以分別連接於第四輸出焊墊234。
圖28為根據本申請之總的發明構思的示範性實施例，繪示包括在圖1中的捲帶封裝1之半導體晶片20e的後視圖。
參考圖28，半導體晶片20e在其背面上可包括輸入焊墊410與輸出焊墊230，輸入焊墊410與輸出焊墊230鄰接於第一邊緣21。圖28所繪示的半導體晶片20e對應於一案例，其為圖2與圖17的示範性實施例結合的案例。圖2所繪示的實施例中，輸出焊墊230可排列成多個列(舉例來說，二或多個列)。輸出焊墊230可包括第一輸出焊墊231與第二輸出焊墊232，第一輸出焊墊231排列成第一邊緣21旁，第二輸出焊墊232排列成與第一邊緣21的間隔比第一輸出焊墊231與第一邊緣21的間隔更遠。輸出焊墊230可排列成沿著彼此平行的多個軸，以使第一輸 出焊墊231與第二輸出焊墊232形成柱。如繪示在圖17的實施例中，輸入焊墊410可排列成多個列(舉例來說，二或多個列)。輸入焊墊410可包括第一輸入焊墊411與第二輸入焊墊412，第一輸入焊墊411排列成鄰接於第一邊緣21旁，第二輸入焊墊412排列成與第一邊緣21的間隔比第一輸入焊墊411與第一邊緣21的間隔更遠。輸入焊墊410可排列成沿著彼此平行的多個軸，以使第一輸入焊墊411與第二輸入焊墊412形成柱。
半導體晶片20e可更包括在輸出焊墊230b，其配置在半導體晶片20e背面上的第三邊緣23旁。輸出焊墊230b可排列成多個列(舉例來說，二或多個列)。輸出焊墊230b可包括多個第五輸出焊墊235與多個第六輸出焊墊236，第五輸出焊墊235鄰接於第三邊緣23，第六輸出焊墊236與第三邊緣23的間隔比第五輸出焊墊235與第三邊緣23的間隔更遠。輸出焊墊230b可排列成沿著彼此平行的多個軸，以使第五輸出焊墊235與第六輸出焊墊236形成柱。
半導體晶片20e可更包括輸出焊墊230c，其配置在半導體晶片20e背面上的第四邊緣24旁。輸出焊墊230c可排列成多個列(舉例來說，二或多個列)。輸出焊墊230c可包括多個第七輸出焊墊237與多個第八輸出焊墊238，第七輸出焊墊237鄰接於第四邊緣24，第八輸出焊墊238與第四邊緣24的間隔比第七輸出焊墊237與第四邊緣24間隔更遠。輸出焊墊230c可排列成沿著彼此平行的多個軸，以使第七輸出焊墊237與第八輸出焊墊238形成柱。
在此，半導體晶片20e可包括任何一或所有輸出焊墊230b與任何一或所有輸出焊墊230c，其中輸出焊墊230b配置在第三邊緣23旁，輸出焊墊230c配置在第四邊緣24旁。也就是說，半導體晶片可包括排列成多個列的輸出焊墊，其在至少一個第三邊緣23與第四邊緣24。
圖29為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝的A區的放大平面圖，。圖29所繪示的半導體晶片20e對應於圖28描述的半導體晶片20e。本申請之總的發明構思可包括圖29所繪示的示範性實施例與上述實施例結合的案例。
參考圖29，輸出焊墊230與輸入焊墊410可配置在半導體晶片20e的第一邊緣21旁，半導體晶片20e裝設在捲帶配線基底10上。輸出焊墊230b、230c可配置在第三邊緣23、第四邊緣24或第三邊緣23與第四邊緣24兩者旁。輸出焊墊230配置在第一邊緣21旁，輸出焊墊230可包括第一輸出焊墊231與第二輸出焊墊232，第一輸出焊墊231配置在第一邊緣21旁，第二輸出焊墊232配置其與第一邊緣21間隔比第一輸出焊墊231與第一邊緣21間隔更遠。輸入焊墊410可包括第一輸入焊墊411與第二輸入焊墊412，第一輸入焊墊411配置在第一邊緣21旁，第二輸入焊墊412配置其與第一邊緣21的間隔比第一輸入焊墊411與第一邊緣21間隔更遠。輸出焊墊230b配置在第三邊緣23旁，輸出焊墊230b可包括第五輸出焊墊235與第六輸出焊墊236，第五輸出焊墊235配置在第三邊緣 23旁，第六輸出焊墊236配置其與第三邊緣23間隔比第五輸出焊墊235與第三邊緣23間隔更遠。輸出焊墊230c配置在第四邊緣24旁，輸出焊墊230c可包括第七輸出焊墊237與第八輸出焊墊238，第七輸出焊墊237配置在第四邊緣24旁，第八輸出焊墊238配置其與第四邊緣24間隔比第七輸出焊墊237與第四邊緣24間隔更遠。
輸出配線130配置在第一邊緣21旁，輸出配線130可包括第一輸出配線131與第二輸出配線132。第一輸出配線131可朝第一輸出焊墊231的部分延伸以分別連接於第一輸出焊墊231，其靠近第一邊緣21。第二輸出配線132可朝第二輸出焊墊232的部分延伸，其與第一邊緣間隔比第一輸出焊墊231與第一邊緣21間隔更遠的部分，以分別連接於第二輸出焊墊232。
輸入配線310可包括第一輸入配線311與第二輸入配線312。第一輸入配線311可朝第一輸入焊墊411的部分延伸，其為鄰近第一邊緣21的部分，以分別連接於第一輸入焊墊411。第二輸入配線312可朝第二輸入焊墊412的部分延伸，其為，其與第一邊緣21間隔比第一輸入焊墊411與第一邊緣21間隔更遠的部分，以分別連接於第二輸入焊墊412。
多個輸出配線130b配置在第三邊緣23旁，多個輸出配線130b可包括第五輸出配線135與第六輸出配線136。第五輸出配線135可朝第五輸出焊墊235的部分延伸，其為鄰近第三邊緣23的部分，以分別連接於第五輸出焊墊 235。第六輸出配線136可朝第六輸出焊墊236的部分延伸，其與第三邊緣23間隔比第五輸出焊墊235與第三邊緣23間隔更遠，以分別連接於第六輸出焊墊236。
多個輸出配線130c配置在第四邊緣24旁，多個輸出配線130c可包括第七輸出配線137與第八輸出配線138。第七輸出配線137可朝第七輸出焊墊237的部分延伸以分別連接於第七輸出焊墊237，其鄰近第四邊緣24。第八輸出配線138可朝第八輸出焊墊238的部分延伸，其與第四邊緣24間隔比第七輸出焊墊237與第四邊緣24間隔更遠，以分別連接於第八輸出焊墊238。
圖30為根據本申請之總的發明構思的示範性實施例，繪示包括在圖1中的捲帶封裝1的半導體晶片20f的後視圖。
參考圖30，半導體晶片20f在其背面上可包括鄰接於第一邊緣21的輸入焊墊410與輸出焊墊230。半導體晶片20f可更包括輸出焊墊230a、輸出焊墊230b與輸出焊墊230c，輸出焊墊230a配置在第二邊緣22旁，輸出焊墊230b配置在第三邊緣23旁，輸出焊墊230a配置在第四邊緣24旁。圖30所繪示的半導體晶片20f對應於一案例，其為圖26與圖28中的示範型實施例結合在一起的案例。
圖31為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝1的A區的放大平面圖，。圖31所繪示的半導體晶片20f對應於圖30描述的半導體晶片20f。本申請之總的發明構思包括繪示在圖31中的示範 型實施例與上述實施例結合的案例。
參考圖31，焊墊排列成多個列以鄰接於半導體晶片20f的所有邊緣，半導體晶片20f裝設在捲帶配線基底10上。也就是說，輸出焊墊230與輸入焊墊410可配置在第一邊緣21旁、輸出焊墊230a可配置在第二邊緣22旁，以及輸出焊墊230b、230c可配置在第三邊緣23或第四邊緣24旁，或者配置在第三邊緣23與第四邊緣24兩者旁，其中第二邊緣22面對於半導體晶片20f的第一邊緣21，第三邊緣23或第四邊緣24垂直於第一邊緣21。輸入配線310與輸出配線130、130a、130b、130c分別連接於輸入焊墊410，並且輸出焊墊230、230a、230b、230c已於圖25、27與29描述。
圖32根據本申請之總的發明構思的示範性實施例，繪示包括在圖1中的捲帶封裝1之半導體晶片20g的後視圖。
參考圖32，半導體晶片20g在其背面上可包括焊墊630、焊墊630a、焊墊630b以及焊墊630c，焊墊630配置在第一邊緣21旁，焊墊630a配置在第二邊緣22旁，焊墊630b配置在第三邊緣23旁，焊墊630c配置在第四邊緣24旁。焊墊630、630a、630b、630c可執行輸入與輸出功能。舉例來說，焊墊630、630a、630b、630c可形成在記憶體半導體晶片的背面上。再者，焊墊630、630a、630b、630c可具有相同的形狀(舉例來說，方形形狀)。另外，半導體晶片20g可以是記憶體半導體晶片。
焊墊630、630a、630b、630c各包括排列成多個列。 焊墊630、630a、630b、630c可對應於一案例，其為圖2與圖17的示範性實施例結合的案例，以及圖26與圖28的示範性實施例結合的案例。也就是說，焊墊630可包括第一輸出焊墊631與第二輸出焊墊632。焊墊630a可包括第三輸出焊墊633與第四輸出焊墊634。焊墊630b可包括第五輸出焊墊635與第六輸出焊墊636。焊墊630c可包括第七輸出焊墊637與第八輸出焊墊638。圖32所繪示的第一輸出焊墊631、第二輸出焊墊632、第三輸出焊墊633、第四輸出焊墊634、第五輸出焊墊635、第六輸出焊墊636、第七輸出焊墊637與八輸出焊墊638是與上述本申請之總的發明構思的示範性實施例相似之處在於第一輸出焊墊、第二輸出焊墊、第三輸出焊墊、第四輸出焊墊、第五輸出焊墊、第六輸出焊墊、第七輸出焊墊與第八輸出焊墊。
圖33為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝1的A區的放大平面圖，。圖33所繪示的半導體晶片20g對應於圖32描述的半導體晶片20g。本發明構思可包括圖33所繪示的示範性實施例與上述實施例結合的案例。
參考圖33，焊墊排列成多個列以鄰接於半導體晶片20g的所有邊緣，半導體晶片20g裝設在捲帶配線基底10上。焊墊630可配置在第一邊緣21旁、焊墊630a可配置在第二邊緣22旁，以及焊墊630b、630c可配置在第三邊緣23或第四邊緣24旁，或者配置在第三邊緣23與第四 邊緣24兩者旁，其中第二邊緣22面對於半導體晶片20g的第一邊緣21，第三邊緣23或第四邊緣24垂直於第一邊緣21。焊墊630可包括第一輸出焊墊631與第二輸出焊墊632。焊墊630a可包括第三輸出焊墊633與第四輸出焊墊634。焊墊630b可以包括第五輸出焊墊635與第六輸出焊墊636。焊墊630c可包括第七輸出焊墊637與第八輸出焊墊638。圖33所繪示的第一輸出焊墊631、第二輸出焊墊632、第三輸出焊墊633、第四輸出焊墊634、第五輸出焊墊635、第六輸出焊墊636、第七輸出焊墊637與第八輸出焊墊638與本申請之總的發明構思的示範性實施例相似之處在於第一輸出焊墊、第二輸出焊墊、第三輸出焊墊、第四輸出焊墊、第五輸出焊墊、第六輸出焊墊、第七輸出焊墊與第八輸出焊墊。
多個配線530、530a、530b、530c分別連接於焊墊630、630a、630b、630c已在圖25、圖27及圖29描述。也就是說，配線530可包括多個第一配線531與多個第二配線532，其中配線530配置在第一邊緣21旁，第一配線531對應於上述第一輸出配線131，第二配線532對應於上述第二輸出配線132。配線530a可包括多個第三配線533與多個第四配線534，其中配線530a配置在第二邊緣22旁，第三配線533對應於上述第三輸出配線133，第四配線534對應於上述第四輸出配線134。配線530b可包括多個第五配線535與多個第六配線536，其中配線530b配置在第三邊緣23旁，第五配線535對應於上述第五輸 出配線135，第六配線536對應於上述第六輸出配線136。配線530c可包括多個第七配線537與多個第八配線538，配線530c其中配置在第四邊緣24旁，第七配線537對應於上述第七輸出配線137，第八配線538對應於上述第八輸出配線138。
圖34為根據本申請之總的發明構思的示範性實施例繪示熱應力作用的圖表，其中熱應力作用的圖表根據半導體晶片的焊墊的排列(諸如包括在捲帶封裝1中的半導體晶片20)所繪示。圖表為操作半導體晶片因為熱傳導而傳至焊墊，所繪示沿著半導體晶片的邊緣的熱應力分佈。
在圖34中，案例A繪示當焊墊均勻排列成沿著半導體晶片(諸如半導體晶片20)的邊緣。在此案例中，半導體晶片(諸如鄰接於半導體晶片20的第三邊緣23與第四邊緣24的部分)在外圍部分的熱應力比在中央部分的熱應力高。在最外圍部分因為熱傳導，所以最外圍部分的熱應力是低。因此熱從中央部分散佈至外圍部分，可穩定的維持半導體晶片的可靠度。
案例B繪示當焊墊排列成半導體晶片的中央部分的多個列。在此案例中，在半導體晶片的中央部分中的熱應力是高的，故半導體晶片的可靠度可能下降。
案例C繪示當焊墊排列成半導體晶片(諸如鄰接於半導體晶片20的第三邊緣23與第四邊緣24的部分)的外圍部分的多個列。在此案例中，半導體晶片的外圍部分的熱應力與中央部分的熱應力是相似的。焊墊排列成多個列 的案例相較於虛線所繪示焊墊排列成一個列，其中焊墊排列成多個列繪示提高熱應力。然而，在案例C中，熱從中央部分散佈至外圍部分，因此可以穩定地維持半導體晶片的可靠度。舉例來說，圖3所繪示的示範性實施例可具有此效果。
圖35為根據本申請之總的發明構思的示範性實施例，繪示包括捲帶封裝1的顯示裝置1000的透視圖。
參考圖35，顯示裝置1000可以是薄膜電晶體顯示器(thin firm transistor-liquid crystal display,TFT-LCD)、電漿顯示面板(plasma display panel,PDP)、有機發光二極體(organic light emitting diode,OLED)、或場發射顯示裝置(field emission display,FED)。顯示裝置100可以是TFT-LCD。
顯示裝置1000可顯示影像與包括顯示面板1100，顯示面板1100包括前面板1110與後面版1120。顯式面板1100可包括多條閘極線(未繪示)、多條資料線(未繪示)與多個畫素(未繪示)。畫素可分別在閘極線與資料線之間的交叉點中形成。各畫素可包括薄膜電晶體(thin film transistor,TFT)(未繪示)，薄膜電晶體包括閘極電極與源極電極，閘極電極連接於閘極線，源極電極連接於資料線。
底盤基座1200配置在顯示面板1100的後側。多個印刷電路板1130附接於底盤基座1200。根據本申請之總的發明構思的示範性實施例的捲帶封裝1可電性連接於印刷 電路板1130。捲帶封裝1的輸入配線110可電性連接於印刷電路板1130。捲帶封裝1的輸出配線130可電性連接於顯示面板1100。
裝設在捲帶封裝1上的半導體晶片20可包括驅動電路，以驅動顯示面板1100。舉例來說，半導體晶片20可包括閘極驅動器與資料驅動器，閘極驅動器驅動閘極線，資料驅動器驅動資料線。
印刷電路板1130可包括時序控制器(未繪示)與電源供應單元(未繪示)。時序控制器可控制閘極驅動器與資料驅動器的驅動時序。電源供應單元可供應電源至顯示面板1100與半導體晶片20的驅動電路，其裝設在捲帶封裝1上。
圖36為根據本申請之總的發明構思的示範性實施例，繪示包括捲帶封裝(例如：捲帶封裝1)的系統的概要方塊圖。
圖36為根據本申請之總的發明構思的示範性實施例，包括捲帶封裝1的系統6000的概要圖。
參考圖36，系統6000可包括控制器6100、輸入/輸出裝置6200、記憶體6300、介面6400，以及顯示裝置1000，其具有繪示在圖35中與上面討論的捲帶封裝1。系統6000可以是行動系統或是傳送或接收資料的系統。行動系統可以是個人數位助理(personal digital assistant,PDA)、可攜式電腦(portable computer)、網路平板(web tablet)、無線電話(wireless phone)、行動電話(mobile phone)、數位隨身聽(digital music player)或記憶卡(memory card)。控制器6100執行軟體程式與控制系統6000。控制器6100可以是微處理器(microprocessor)、數位信號處理器(digital signal processor)、微控制器(microcontroller)等。輸入/輸出裝置6200可以用於輸入或輸出系統6000的資料。系統6000連接於外部的設備(舉例來說，個人電腦或網路)，系統6000使用輸入/輸出裝置6200發送/接收至/從外部的設備的資料。輸入/輸出裝置6200可以是按鍵(keypad)、鍵盤(keyboard)或顯示器(display)。系統6000可以包括具有捲帶封裝1以顯示輸出至使用者的顯示裝置1000。記憶體6300可儲存程式碼及/或資料以操作控制器6100，以及/或者可藉由控制器6100以儲存資料的過程。記憶體6300可包括根據本申請之總的發明構思的示範性實施例的捲帶封裝。介面6400可以是系統與外部的設備之間的資料傳輸路徑。控制器6100、輸入/輸出裝置6200、記憶體6300與介面6400可藉由匯流排(bus)彼此相通。舉例來說，系統6000能用於行動電話(mobile phone)、MP3撥放器(MP3 player)、導航系統(navigation system)、攜帶式多媒體播放器(portable multimedia player,PMP)、固態硬碟(solid state disk,SSD)或家用電器(household appliance)。控制器6100、輸入/輸出系統6200、記憶卡6300、介面6400與匯流排6500的系統單元6000的至少一個可包括至少圖1與上述中的捲帶封裝1。
前述為示範性實施例的說明，且不以此為限。雖然示範性實施例已於前面繪示與描述，在此領域具通常技術者應理解許多可能在示範性實施例的修改而實質上沒有脫離新穎的教示、功效與示範性實施例的優點。因此，所有意欲上述的修改被包括在權利項的範圍內。藉由以下權利項來界定示範性實施例，且與權利項的同等物亦包括在此。
1‧‧‧捲帶封裝
10‧‧‧捲帶配線基底
20、20a、20b、20c、20d、20e、20f、20g‧‧‧半導體晶片
21‧‧‧第一邊緣
22‧‧‧第二邊緣
23‧‧‧第三邊緣
24‧‧‧第四邊緣
100‧‧‧基膜
110‧‧‧輸入配線
112‧‧‧傳動孔
130、130a、130b、130c‧‧‧輸出配線
131‧‧‧第一輸出配線
132、132a、132b、132c、132d‧‧‧第二輸出配線
133‧‧‧第三輸出配線
134‧‧‧第四輸出配線
135‧‧‧第五輸出配線
136‧‧‧第六輸出配線
137‧‧‧第七輸出配線
138‧‧‧第八輸出配線
141、141a、141b、141c、141d‧‧‧第一部分
142、142a、142b、142c、142d‧‧‧第二部分
143、143a、143b、143c‧‧‧第三部分
144、144b、144d‧‧‧彎折部
145、145b‧‧‧彎折部
210‧‧‧輸入焊墊
230、230a、230b、230c‧‧‧輸出焊墊
231、231a、231b、231c‧‧‧第一輸出焊墊
232、232a、232b、232c‧‧‧第二輸出焊墊
233‧‧‧第三輸出焊墊
234‧‧‧第四輸出焊墊
235‧‧‧第五輸出焊墊
236‧‧‧第六輸出焊墊
237‧‧‧第七輸出焊墊
238‧‧‧第八輸出焊墊
241‧‧‧第一側
242‧‧‧第二側
243‧‧‧第三側
243‧‧‧第四側
310‧‧‧輸出配線
311‧‧‧第一輸入配線
312‧‧‧第二輸入配線
313‧‧‧第三輸入配線
330‧‧‧輸出配線
410‧‧‧輸入焊墊
411‧‧‧第一輸入焊墊
412‧‧‧第二輸入焊墊
413‧‧‧第三輸入焊墊
430‧‧‧輸出焊墊
530、530a、530b、530c‧‧‧配線
531‧‧‧第一配線
532‧‧‧第二配線
533‧‧‧第三配線
534‧‧‧第四配線
535‧‧‧第五配線
536‧‧‧第六配線
537‧‧‧第七配線
538‧‧‧第八配線
630、630a、630b、630c‧‧‧焊墊
631‧‧‧第一輸出焊墊
632‧‧‧第二輸出焊墊
633‧‧‧第三輸出焊墊
634‧‧‧第四輸出焊墊
635‧‧‧第五輸出焊墊
636‧‧‧第六輸出焊墊
637‧‧‧第七輸出焊墊
638‧‧‧第八輸出焊墊
1000‧‧‧顯示裝置
1100‧‧‧顯示面板
1110‧‧‧前面板
1120‧‧‧後面板
1130‧‧‧印刷電路板
1200‧‧‧底盤基座
6000‧‧‧系統
6100‧‧‧控制器
6200‧‧‧輸入/輸出裝置
6300‧‧‧記憶體
6400‧‧‧介面
6500‧‧‧匯流排
I‧‧‧輸入焊墊區
II‧‧‧輸出焊墊區
III‧‧‧輸出配線區
IV‧‧‧混合區
a‧‧‧焊墊的寬度
b‧‧‧配線的寬度
p‧‧‧最小間距
P1、P2‧‧‧焊墊
W1、W2‧‧‧配線
L1、L2、L3‧‧‧總長度
ΔL1、ΔL2‧‧‧差距
PA‧‧‧封裝區
TP‧‧‧輸入/輸出測試焊墊區
CL‧‧‧切割線
L‧‧‧單位長度
θ1‧‧‧第一角度
θ2‧‧‧第二角度
θ1d‧‧‧第三角度
圖1為根據本申請之總的發明構思的示範性實施例，繪示一種捲帶封裝的平面圖。
圖2為根據本申請之總的發明構思的示範性實施例，繪示包括在圖1的捲帶封裝中的半導體晶片的後視圖。
圖3為根據本申請之總的發明構思的示範性實施例，繪示圖1的捲帶封裝的A區的放大平面圖。
圖4為根據本申請之總的發明構思的示範性實施例，繪示圖3的B區的概要放大圖。
圖5為根據本申請之總的發明構思的示範性實施例，依照相對於比較在捲帶封裝的比較例中的焊墊與配線的排列，繪示焊墊區的尺寸的縮減圖，。
圖6至9為根據本申請之總的發明構思的示範性實施例，繪示圖4的第二輸出配線的不同例子的概要圖。
圖10至12為根據本申請之總的發明構思的示範性實施例，繪示圖4之輸出焊墊的不同例子的概要圖。
圖13至16為根據本申請之總的發明構思的示範性實 施例，繪示圖1之捲帶封裝的A區的放大平面圖。
圖17為根據本申請之總的發明構思的示範性實施例，繪示包括在圖1之捲帶封裝中的半導體晶片半導體晶片的後視圖。
圖18至21為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝的A區的放大平面圖。
圖22為根據本申請之總的發明構思的示範性實施例，繪示半導體晶片20b的後視圖，其包括在圖1中的捲帶封裝1
圖23為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝的A區的放大平面圖。
圖24為根據本申請之總的發明構思的示範性實施例，繪示半導體晶片的後視圖，其包括在圖1中的捲帶封裝。
圖25為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝的A區的放大平面圖。
圖26為根據本申請之總的發明構思的示範性實施例，繪示半導體晶片的後視圖，其包括在圖1中的捲帶封裝。
圖27為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝的A區的放大平面圖。
圖28為根據本申請之總的發明構思的示範性實施例，繪示半導體晶片的後視圖，其包括在圖1中的捲帶封裝。
圖29為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝的A區的放大平面圖。
圖30為根據本申請之總的發明構思的示範性實施例，繪示半導體晶的後視圖，其包括在圖1中的捲帶封裝。
圖31為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝的A區的放大平面圖。
圖32為根據本申請之總的發明構思的示範性實施例，繪示半導體晶片的後視圖，包括在圖1中的捲帶封裝。
圖33為根據本申請之總的發明構思的示範性實施例，繪示圖1之捲帶封裝的A區的放大平面圖。
圖34為根據本申請之總的發明構思的示範性實施例，繪示根據包括在捲帶封裝中半導體晶片的焊墊的排列，用以解釋熱應力作用的圖表。
圖35為根據本申請之總的發明構思的示範性實施例，繪示包括捲帶封裝的顯示裝置的透視圖。
圖36為根據本申請之總的發明構思的示範性實施例，繪示包括捲帶封裝的系統的概要方塊圖。
1‧‧‧捲帶封裝
10‧‧‧捲帶配線基底
20‧‧‧半導體晶片
100‧‧‧基膜
110‧‧‧輸入配線
112‧‧‧傳動孔
130‧‧‧輸出配線
PA‧‧‧封裝區
TP‧‧‧輸入/輸出測試焊墊區
CL‧‧‧切割線
L1‧‧‧單位長度

Claims (32)

  1. 一種捲帶封裝，包括：一捲帶配線基底，包括第一配線與第二配線；一半導體晶片，裝設於所述捲帶配線基底上，所述半導體晶片包括一第一邊緣、一第一焊墊以及一第二焊墊，所述第一焊墊配置於所述第一邊緣旁，所述第二焊墊與所述第一邊緣的間隔比所述第一焊墊與所述第一邊緣的間隔更遠，其中所述第一配線連接於所述第一焊墊的一部分，其與所述第一邊緣間隔一第一距離，其中所述第二配線連接於所述第二焊墊的一部分，其與所述第一邊緣間隔一第二距離，且所述第二距離大於所述第一距離，而所述第二配線包括：一第一部分，沿一第一方向延伸；一第二部分，連接於所述第一部分，且從所述第一部分沿著一第二方向延伸，所述第二方向相對於所述第一方向具有一第一角度；以及一第三部分，連接於所述第二部分並平行於所述第一部分，且從所述第二部分沿著一第三方向延伸，所述第三方向相對於所述第二方向具有一第二角度，所述第二角度不同於所述第一角度，且所述第三部分連接於所述第二焊墊相對遠離所述第一邊緣的一部分。
  2. 如申請專利範圍第1項所述之捲帶封裝，其中所述 第一配線與所述第二配線沿相反方向分別地連接於所述第一焊墊與所述第二焊墊。
  3. 如申請專利範圍第1項所述之捲帶封裝，其中所述第一配線與所述第二配線彼此平行地延伸。
  4. 如申請專利範圍第1項所述之捲帶封裝，其中所述第二配線包括一或多個彎折部。
  5. 如申請專利範圍第4項所述之捲帶封裝，其中所述彎折部的至少一些是垂直型式或是彎曲型式。
  6. 如申請專利範圍第1項所述之捲帶封裝，其中所述第二部分連接於所述第一部分及所述第三部分的未端區。
  7. 如申請專利範圍第1項所述之捲帶封裝，其中所述第二部分連接於所述第一部分及所述第三部分，以跨越所述第一部分及所述第三部分。
  8. 如申請專利範圍第1項所述之捲帶封裝，其中所述第二焊墊相對於所述第一焊墊沿相對於所述第一邊緣的一垂直方向排列。
  9. 一種捲帶封裝，包括：一捲帶配線基底，包括一或多個第一配線與一或多個第二配線；一半導體晶片，裝設於所述捲帶配線基底上，且所述半導體晶片包括一第一邊緣、一或多個第一焊墊及一或多個第二焊墊，所述第一焊墊排列成一第一列以配置於所述第一邊緣旁，且與所述第一邊緣間隔一第一距離，所述第二焊墊排列成一第二列且與所述第一邊緣間隔一第二距 離，所述第二距離大於所述第一距離，其中每一第一配線連接於每一第一焊墊的一部分，其與所述第一邊緣間隔所述第一距離，其中每一第二配線連接於每一第二焊墊的一部分，其與所述第一邊緣間隔所述第二距離，而所述第二配線包括：一第一部分，沿一第一方向延伸；一第二部分，連接於所述第一部分，且從所述第一部分沿著一第二方向延伸，所述第二方向相對於所述第一方向具有一第一角度；以及一第三部分，連接於所述第二部分並平行於所述第一部分，且從所述第二部分沿著一第三方向延伸，所述第三方向相對於所述第二方向具有一第二角度，所述第二角度不同於所述第一角度，且所述第三部分連接於所述第二焊墊相對遠離所述第一邊緣的一部分。
  10. 如申請專利範圍第9項所述之捲帶封裝，其中多個所述第二焊墊是彼此鄰接。
  11. 如申請專利範圍第9項所述之捲帶封裝，其中多個所述第二配線是彼此鄰接。
  12. 如申請專利範圍第9項所述之捲帶封裝，其中多個所述第二配線分別沿相同方向延伸連接到所述第二焊墊。
  13. 如申請專利範圍第9項所述之捲帶封裝，其中多個所述第二配線分別沿相反方向延伸連接到所述第二焊 墊。
  14. 如申請專利範圍第9項所述之捲帶封裝，其中每一所述第二焊墊配置於與其連接的每一所述第二配線旁。
  15. 一種捲帶封裝，包括：一捲帶配線基底，包括一或多個輸入配線、一或多個第一輸出配線及一或多個第二輸出配線；一半導體晶片，裝設於所述捲帶配線基底上，所述半導體晶片包括一第一邊緣、多個輸入焊墊、一或多個第一輸出焊墊及一或多個第二焊墊，所述輸入焊墊分別地連接於所述輸入配線，所述第一輸出焊墊排列成一第一列以配置於所述第一邊緣旁，所述第二焊墊排列成一第二列，且所述第二焊墊與所述第一邊緣的間隔比所述第一焊墊與所述第一邊緣的間隔更遠，其中每一所述第一輸出配線連接於每一所述第一輸出焊墊的一部分，其與所述第一邊緣間隔一第一距離，其中每一所述第二輸出配線連接於每一所述第二輸出焊墊的一部分，其與所述第一邊緣間隔一第二距離，且所述第二距離大於所述第一距離，而所述第二輸出配線包括：一第一部分，沿一第一方向延伸；一第二部分，連接於所述第一部分，且從所述第一部分沿著一第二方向延伸，所述第二方向相對於所述第一方向具有一第一角度；以及一第三部分，連接於所述第二部分並平行於 所述第一部分，且從所述第二部分沿著一第三方向延伸，所述第三方向相對於所述第二方向具有一第二角度，所述第二角度不同於所述第一角度，且所述第三部分連接於所述第二焊墊相對遠離所述第一邊緣的一部分。
  16. 如申請專利範圍第15項所述之捲帶封裝，其中所述輸入焊墊包括一或多個第一輸入焊墊與一或多個第二輸入焊墊，所述第一輸入焊墊排列成一第三列以配置於所述第一邊緣旁，所述第二輸入焊墊排列成一第四列，且所述第二輸入焊墊與所述第一邊緣的間隔比所述第一輸入焊墊與所述第一邊緣的間隔更遠。
  17. 如申請專利範圍第16項所述之捲帶封裝，其中所述輸入配線包括多個第一輸入配線及多個第二輸入配線，每一所述第一輸入配線連接於每一所述第一輸入焊墊與所述第一邊緣間隔的一部分，且每一所述第二輸入配線連接於每一所述第二輸入焊墊相對於所述第一邊緣的間隔比所述第一輸入焊墊與所述第一邊緣的間隔更遠的一部分。
  18. 如申請專利範圍第17項所述之捲帶封裝，其中每一所述第一輸入配線連接於每一所述第一輸入焊墊與所述第一邊緣間隔且鄰近的一部分，且每一所述第二輸入配線連接於每一所述第二輸入焊墊與所述第一邊緣間隔且鄰近的一部分。
  19. 一種捲帶封裝，包括：一捲帶配線基底，包括多個第一及第二配線； 一半導體晶片，裝設在所述捲帶配線基底上，所述半導體晶片具有一第一邊緣；一第一焊墊，配置於所述半導體晶片上，以置中在一第一軸上且與所述第一邊緣間隔一第一距離，所述第一焊墊耦接於所述第一配線；一第二焊墊，配置於所述半導體晶片上，以置中在所述第一軸上且與所述第一邊緣間隔一第二距離，所述第二距離大於所述第一距離，所述第二焊墊耦接於所述第二配線，而所述第二配線包括：一第一部分，沿一第一方向延伸；一第二部分，連接於所述第一部分，且從所述第一部分沿著一第二方向延伸，所述第二方向相對於所述第一方向具有一第一角度；以及一第三部分，連接於所述第二部分並平行於所述第一部分，且從所述第二部分沿著一第三方向延伸，所述第三方向相對於所述第二方向具有一第二角度，所述第二角度不同於所述第一角度，且所述第三部分連接於所述第二焊墊相對遠離所述第一邊緣的一部分。
  20. 如申請專利範圍第19項所述之捲帶封裝，更包括：至少一輸入焊墊，配置於所述第一焊墊旁，其中所述捲帶配線基底包括一輸入配線以耦接於所述至少一輸入焊墊。
  21. 如申請專利範圍第19項所述之捲帶封裝，更包 括：至少一輸入焊墊，配置於所述第二配線旁。
  22. 如申請專利範圍第19項所述之捲帶封裝，更包括：一第一輸入焊墊，配置於所述半導體晶片上，以置中在一第三軸且與所述第一邊緣間隔一第三距離，所述第一輸入焊墊耦接於包括在所述捲帶配線基底中的一第一輸入配線；以及一第二輸入焊墊，配置於所述半導體晶片上，以置中在所述第三軸且與所述第一邊緣間隔一第四距離，所述第四距離大於所述第三距離，所述第二輸入焊墊耦接於包括在所述捲帶配線基底中的一第二輸入配線。
  23. 如申請專利範圍第22項所述之捲帶封裝，其中所述第二輸入配線配置於所述第一輸入焊墊與所述第二輸入焊墊旁。
  24. 如申請專利範圍第22項所述之捲帶封裝，其中所述第二輸入配線鄰接於所述第一焊墊與所述第二焊墊中的至少一個。
  25. 如申請專利範圍第22項所述之捲帶封裝，其中所述第二輸入焊墊與所述第一邊緣間隔所述第四距離，以鄰接於所述半導體晶片的一第二邊緣。
  26. 一種捲帶封裝，包括：一捲帶配線基底，包括多個第一配線與第二配線；一半導體晶片，裝設在所述捲帶配線基底上，所述半 導體晶片具有一第一邊緣；多個第一焊墊，配置在所述半導體晶片上，以分別置中在多個相互平行的軸上，所述多個第一焊墊與所述第一邊緣間隔一第一距離，且每一第一焊墊耦接於所述第一配線；以及多個第二焊墊，配置在所述半導體晶片上，以分別置中在所述多個軸上，且與所述第一邊緣間隔一第二距離，且所述第二距離大於所述第一邊緣，且每一第二焊墊耦接於所述第二配線，而所述第二配線包括：一第一部分，沿一第一方向延伸；一第二部分，連接於所述第一部分，且從所述第一部分沿著一第二方向延伸，所述第二方向相對於所述第一方向具有一第一角度；以及一第三部分，連接於所述第二部分並平行於所述第一部分，且從所述第二部分沿著一第三方向延伸，所述第三方向相對於所述第二方向具有一第二角度，所述第二角度不同於所述第一角度，且所述第三部分連接於所述第二焊墊相對遠離所述第一邊緣的一部分。
  27. 如申請專利範圍第26項所述之捲帶封裝，更包括：至少一輸入焊墊，配置於所述多個第一焊墊中的至少一個旁，其中所述捲帶配線基底包括一輸入配線以耦接於所述至少一輸入焊墊。
  28. 如申請專利範圍第26項所述之捲帶封裝，更包 括：至少一輸入焊墊，配置於所述第二配線旁。
  29. 如申請專利範圍第26項所述之捲帶封裝，更包括：一第一輸入焊墊，配置於所述半導體晶片上，以置中在一第三軸上且與所述第一邊緣間隔一第三距離，所述第一輸入焊墊耦接於包括在所述捲帶配線基底的一第一輸入配線；以及一第二輸入焊墊，配置於所述半導體晶片上，以置中在所述第三軸上且與所述第一邊緣間隔一第四距離，所述第四距離大於所述第三距離，所述第二輸入焊墊耦接於包括在所述捲帶配線基底的一第二輸入配線。
  30. 如申請專利範圍第29項所述之捲帶封裝，其中所述第二輸入配線配置於所述第一輸入焊墊與所述第二輸入焊墊旁。
  31. 如申請專利範圍第29項所述之捲帶封裝，其中所述第二輸入配線配置於所述多個第一焊墊中的至少一個與所述多個第二焊墊中的至少一個旁。
  32. 如申請專利範圍第29項所述之捲帶封裝，其中所述第二輸入焊墊與所述第一邊緣間隔所述第四距離，以鄰接於所述半導體晶片的一第二邊緣。
TW100131941A 2010-09-20 2011-09-05 捲帶封裝 TWI597214B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100092507A KR101692956B1 (ko) 2010-09-20 2010-09-20 테이프 패키지

Publications (2)

Publication Number Publication Date
TW201219271A TW201219271A (en) 2012-05-16
TWI597214B true TWI597214B (zh) 2017-09-01

Family

ID=45817025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131941A TWI597214B (zh) 2010-09-20 2011-09-05 捲帶封裝

Country Status (4)

Country Link
US (1) US8581373B2 (zh)
KR (1) KR101692956B1 (zh)
CN (1) CN102412222B (zh)
TW (1) TWI597214B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
JP6449599B2 (ja) * 2014-09-04 2019-01-09 株式会社Ｖｔｓタッチセンサー フィルム状タッチパネルセンサーおよびその検査方法
CN105511659B (zh) * 2014-10-16 2018-10-02 南京瀚宇彩欣科技有限责任公司 触控装置以及触控显示装置
CN109168250B (zh) * 2018-10-24 2020-04-17 合肥鑫晟光电科技有限公司 一种电路板及其制作方法、使用方法、显示装置
WO2020096405A1 (ko) * 2018-11-09 2020-05-14 동우 화인켐 주식회사 패드 전극부 및 이를 갖는 터치센서
KR102634290B1 (ko) * 2018-11-09 2024-02-06 동우 화인켐 주식회사 패드 전극부 및 이를 갖는 터치센서
CN110689847B (zh) * 2019-11-12 2021-03-05 京东方科技集团股份有限公司 显示面板、显示装置
TWI736096B (zh) * 2019-12-31 2021-08-11 頎邦科技股份有限公司 電路板
US11791272B2 (en) 2021-03-03 2023-10-17 Qualcomm Incorporated Integrated circuits (ICs) with multi-row columnar die interconnects and IC packages including high density die-to-die (D2D) interconnects
WO2023228045A1 (en) * 2022-05-26 2023-11-30 3M Innovative Properties Company Flexible electronic devices including internally routed channels

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182631A (en) * 1988-04-15 1993-01-26 Nippon Telegraph And Telephone Corporation Film carrier for RF IC
US4862322A (en) * 1988-05-02 1989-08-29 Bickford Harry R Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
JP2812627B2 (ja) * 1992-10-30 1998-10-22 三菱電機株式会社 テープキャリア、半導体装置試験方法及び装置
US5414299A (en) * 1993-09-24 1995-05-09 Vlsi Technology, Inc. Semi-conductor device interconnect package assembly for improved package performance
JP2710544B2 (ja) * 1993-09-30 1998-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション プローブ構造、プローブ構造の形成方法
DE69523010T2 (de) * 1994-10-04 2002-07-04 Nec Corp Mittels automatischer Bandmontage hergestelltes Halbleitergehäuse
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6239384B1 (en) * 1995-09-18 2001-05-29 Tessera, Inc. Microelectric lead structures with plural conductors
JPH11191577A (ja) * 1997-10-24 1999-07-13 Seiko Epson Corp テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器
US6870276B1 (en) * 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
JP4076933B2 (ja) 2003-09-12 2008-04-16 松下電器産業株式会社 半導体装置およびその製造方法
JP3736639B2 (ja) 2003-12-12 2006-01-18 セイコーエプソン株式会社 半導体装置及び電子デバイス並びにそれらの製造方法
JP2007227579A (ja) * 2006-02-23 2007-09-06 Hitachi Displays Ltd 表示装置
KR20080088796A (ko) * 2007-03-30 2008-10-06 스템코 주식회사 반도체 장치
US8174110B2 (en) * 2007-09-04 2012-05-08 Epson Imaging Devices Corporation Semiconductor device having at least two terminals among the plurality of terminals electrically connected to each other while not being adjacent to one other and not being connected to internal circuit
JP4588748B2 (ja) * 2007-09-25 2010-12-01 Ｏｋｉセミコンダクタ株式会社 Ｃｏｆパッケージ

Also Published As

Publication number Publication date
US20120068349A1 (en) 2012-03-22
KR20120030776A (ko) 2012-03-29
US8581373B2 (en) 2013-11-12
KR101692956B1 (ko) 2017-01-04
CN102412222B (zh) 2016-02-10
TW201219271A (en) 2012-05-16
CN102412222A (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
TWI597214B (zh) 捲帶封裝
JP4708148B2 (ja) 半導体装置
CN112035013B (zh) 触控面板及其制备方法、显示装置
JP4094656B2 (ja) 半導体装置
TW200816433A (en) Chip film package and display panel assembly having the same
KR20070064896A (ko) 반도체 칩, 필름 기판 및 이를 이용한 반도체 칩 패키지
EP1753026A2 (en) Semiconductor device
KR20180025411A (ko) 표시 장치
KR20130011621A (ko) 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
US11663954B2 (en) Display device
CN113380656A (zh) 待切割显示基板、显示基板及其显示装置
JP4651367B2 (ja) 半導体装置および半導体装置の製造方法
JP3824845B2 (ja) Ｌｃｄドライバｉｃチップ
JP2008098402A (ja) 半導体装置およびその製造方法
WO2021164596A1 (zh) 柔性线路板及其制作方法、显示模组
US11696474B2 (en) Display device
US9807881B2 (en) Semiconductor device
US20220123088A1 (en) Display panel and manufacturing method thereof
TWI283787B (en) Liquid crystal display
JP4585564B2 (ja) 半導体装置
JP5259674B2 (ja) 半導体装置
CN118136623A (zh) 显示背板及显示装置
TW202001360A (zh) 電子裝置
TW200842468A (en) Image display system
JP2006227650A (ja) Ｌｃｄドライバｉｃチップ