CN112086424A - 接合垫结构 - Google Patents

Abstract

本发明提供一种电子装置，其包含基板、第一接合垫以及第二接合垫，第一接合垫以及第二接合垫并置于基板上，该基板具有法线方向。其中，第一接合垫包括第一导电层，以及第二导电层，第一导电层邻近该第二导电层。第二接合垫包括第三导电层，第三导电层邻近第二导电层，且于法线方向上第三导电层的底面与基板的距离不同于第二导电层的底面与基板的距离。自法线方向观察时，至少部分第二导电层介于第一导电层与第三导电层之间。

Description

接合垫结构

技术领域

本发明是关于一种可用于电子装置中的接合垫结构。

背景技术

现今的各种电子产品，例如智能型手机、平板计算机、笔记本电脑、显示器及电视，已成为现代社会不可或缺的必需品。随着电子产品的蓬勃发展，消费者对这些产品的质量及功能具有更高的期望。例如希望产品可具有更方便的携带性、或是更佳的画面精细度。

而为了达成前述目的，必须将基板上的各种组件、及/或连接各组件的走线、间距进一步微缩。然而当尝试将各种组件进行微缩时，将会面临许多额外的挑战。举例而言，当基板上用以连接或转承其他走线的接合垫(bonding pad)过于接近时，邻近金属层之间的电子将可能发生转移，使得传递的信号发生错误。

因此，虽然现有的接合垫已大致上符合需求，但并非在各方面皆令人满意，故目前对于接合垫仍有改进的需求。

发明内容

本发明的一些实施例提供一种电子装置，其包含基板、第一接合垫以及第二接合垫，第一接合垫以及第二接合垫并置于基板上，该基板包含法线方向。其中，第一接合垫包括第一导电层，以及第二导电层，第一导电层邻近该第二导电层。第二接合垫包括第三导电层，第三导电层邻近第二导电层，且于法线方向上第三导电层的底面与基板的距离不同于第二导电层的底面与基板的距离。自法线方向观察时，至少部分第二导电层介于第一导电层与第三导电层之间。

在本发明的一实施例中，该第二导电层于该基板的正投影，与该第一导电层于该基板的正投影部分重叠。

在本发明的另一实施例中，该第二导电层于该基板的正投影，与该第一导电层于该基板的正投影无重叠。

在本发明的一实施例中，该第一接合垫更包括：一第一钝化层、一第二钝化层及多个第一通孔，该第一钝化层位于该第一导电层与该第二导电层之间，该第二钝化层位于该第一钝化层上，一部分的该多个第一通孔贯穿该第二钝化层暴露出该第二导电层，另一部分的该多个第一通孔贯穿该第一钝化层及第二钝化层暴露出该第一导电层。

在本发明的一实施例中，该第一接合垫中的两相邻该第一通孔，分别暴露出该第一金属层与该第二金属层。

在本发明的一实施例中，该第二接合垫更包括一第四导电层。其中，自该法线方向观察时，至少部分该第三导电层介于该第二导电层与该第四导电层之间。

在本发明的一实施例中，自该法线方向观察时，该第一导电层与该第三导电层的一边缘的形状呈一波浪状，且该第二导电层的一边缘的形状为该第一导电层的波浪状的左右映射，该第四导电层的一边缘的形状为该第三导电层的波浪状的左右映射；且该第三导电层的底面与该基板的距离不同于该第一导电层的底面与该基板的距离。本发明的一些实施例还提供一种电子装置，包括基板以及第一接合垫。第一接合垫设置于基板上，第一接合垫包括第一导电层以及第二导电层。其中第二导电层于基板的正投影至少部分不与第一导电层于基板的正投影重叠。

在本发明的一实施例中，该电子装置更包括另一第一接合垫，该第一接合垫中的该第一导电层与该另一第一接合垫中的另一第一导电层间，借由一第一导线电性连接；以及该第一接合垫中的该第二导电层与该另一第一接合垫中的另一第二导电层间，借由一第二导线电性连接。

在本发明的一实施例中，自该法线方向观察时，该第一导线与该第二导线间的于垂直该法线方向上距离大于该第一接合垫的该第一导电层与该第一接合垫的该第二导电层间于垂直该法线方向上的最短距离。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1是根据本发明一些实施例所绘制的接合垫设置区位置的俯视部分示意图。

图2是根据本发明一些实施例所绘制的接合垫设置区的使用示意图。

图3是根据本发明一些实施例所绘制的接合垫设置区中，接合垫的配置示意图。

图4A是根据本发明一些实施例所绘制的接合垫结构的俯视示意图。

图4B是根据本发明一些实施例，沿图4A中的4B-4B’剖线所绘示的剖面示意图。

图4C是根据本发明另一些实施例，沿图4A中的4B-4B’剖线所绘示的剖面示意图。

图5A是根据本发明一些实施例所绘制的接合垫结构的俯视示意图。

图5B是沿图5A中的5B-5B’剖线所绘示的剖面示意图。

图6A是根据本发明一些实施例所绘制的接合垫结构的俯视示意图。

图6B-6E是根据图6A所绘制的接合垫结构的结构说明示意图。

图7是根据本发明一些实施例所绘制的接合垫结构间连接方式示意图。

【符号说明】

10 显示设备

101 基板

102、102’ 接合垫设置区

103 驱动电路

104 电路连接组件

1041 驱动芯片

105、105a、105b 导线

200 接合垫

201 第一接合垫

202 第二接合垫

A1 区域

AA 显示区域

CL1 第一导电层

CL1’ 第一次导电层

CL2 第二导电层

CL3 第三导电层

CL4 第四导电层

D₁₀₅、D_105’ 距离

DL1 边界

DL2 虚拟线段

L1、L2 交界

H2 距离

NAA 非显示区域

PL1 第一钝化层

PL2 第二钝化层

PL3 第三钝化层

PL4 第四钝化层

TCL1 第一连接导电层

TCL2 第二连接导电层

V1(V1-1)、V1(V1-2) 第一通孔

V2(V2-1)、V2(V2-2) 第二通孔

具体实施方式

以下将对于本发明所提供的接合垫结构进行详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本发明一些实施例的不同样态。以下所述特定的组件及排列方式仅为简单清楚描述本发明一些实施例。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用类似及/或对应的标号标示类似及/或对应的组件，以清楚描述本发明。然而，这些类似及/或对应的标号的使用仅为了简单清楚地叙述本发明一些实施例，不代表所讨论的不同实施例及/或结构之间具有任何关连性。

应理解的是，附图的组件或装置可以本领域技术人员所熟知的各种形式存在。此外实施例中可能使用相对性用语，例如「...之下」、「较低」或「底部」或「…之上」、「较高」或「顶部」，以描述附图的一个组件对于另一组件的相对关系。可理解的是，如果将附图的装置翻转使其上下颠倒，则所叙述在「较低」侧的组件将会成为在「较高」侧的组件。本发明实施例可配合附图一并理解，本发明的附图亦被视为发明说明的一部分。应理解的是，本发明的附图并未按照比例绘制，事实上，可能任意的放大或缩小组件的尺寸以便清楚表现出本发明的特征。

此外，附图的组件或装置可以本领域技术人员所熟知的各种形式存在。此外，应理解的是，虽然在此使用了用语「第一」、「第二」等来叙述各种组件、组件、或部分，这些组件、组件或部分不应被这些用语限定。这些用语仅是用来区别不同的组件、组件、区域、层或部分。因此，以下讨论的一第一组件、组件、区域、层或部分可在不偏离本发明的教示的情况下被称为一第二组件、组件、区域、层或部分。

于文中，「大约」、「大致」、「实质上」的用语通常表示在一给定值或范围的20％内，较佳是10％内，更佳是5％内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明「大约」、「大致」、「实质上」的情况下，仍可隐含「大约」、「大致」、「实质上」的含义。

在本发明一些实施例中，关于接合、连接的用语例如「连接」、「互连」等，除非特别定义，否则可指两个结构是直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。另外可以了解的是，本发明中所述「覆盖于…」或相似用语，可以为直接接触到被覆盖对象，亦可为在被覆盖对象之上，使覆盖物与被覆盖物的投影有重叠部分，但未直接接触到被覆盖对象的情况。

随着电子装置(例如显示设备)的布线精密度要求逐渐增加，电子装置中的布线以及用以乘载、连接布线及/或其他装置的接合垫之间的间距，势必需要进一步减缩。然而，当接合垫之间过于接近时，接合垫中的传输电子将可能在同一信号源的接合垫之间发生转移，使传输信号改变进而产生错误，使电子装置的可靠度大幅降低。

本发明则是提供一种接合垫结构，借由利用接合垫上的立体空间，使相邻的导电层之间，距离其所处的基板，具有不同的距离。如此，即便接合垫间于排列方向上以较为紧密地方式配置，导电层之间仍具有一定之间隔距离，而大幅地降低电子转移效应。

请先参阅图1。本发明所述的接合垫结构可应用至任何具有布线连接需求的电子装置，例如通讯装置、或显示设备等。举例而言，例如于图1中即为根据本发明一些实施例所绘制的显示设备10的部分俯视示意图(亦即自基板101的法线方向(Z方向)观察基板101，其中Y方向、X方向分别垂直于Z方向，而Y方向与X方向亦互相垂直，X方向大致平行于基板的一侧)。在一些实施例中，显示设备10可为液晶显示面板，其具有基板101，该基板可为长方体、多边形或其他任何合适的形状，但不限于此，基板101可包括显示区域AA以及非显示区域NAA，显示区域AA可为矩形、多边形或其他任何合适的形状，但不限于此；非显示区域NAA中可用以设置电子布线及/或其他电子组件，例如接合垫(bonding pad)、像素驱动组件、静电防护组件(electro static discharge protecting elements)或是GOP(Gate on Panel)电路设计等，在一些实施例中接合垫可与GOP电路电性连接，但不限于此。在一些实施例中，如图1所示，基板101的非显示区域NAA中，可具有多个接合垫设置区102，接合垫设置区102中可设置有多个接合垫(图1中未绘示)。接合垫设置区102可为其他任何合适的形状或大小，如图1左侧接合垫设置区102所示。

在一些实施例中，显示设备10是借由接合垫设置区102中的接合垫，使基板101上的电路布线或组件与外部的驱动电路进行电性连接，以将相关控制信号由外部传输至基板上显示区域AA中的各个像素。举例而言，请参考图2，图2是根据本发明一些实施例所绘制的接合垫设置区的使用示意图。如图2所示，显示设备10中可具有驱动电路103，驱动电路103可例如设置于印刷电路板(printed circuit board，PCB)上。电路连接组件104分别与接合垫设置区102中的接合垫、以及驱动电路103电性连接。由于基板101上的部分电路(例如数据线或扫描线)与接合垫设置区102中的接合垫电性连接，因此基板101上的电路可借由电路连接组件104，与驱动电路103电性连接。在一些实施例中，电路连接组件104可为卷带式芯片载体封装体(tape carrier package)，其上可具有驱动芯片1041。

请参阅图3，图3是根据本发明一些实施例所绘制的接合垫设置区102中，接合垫200的配置示意图。如前所述，基板101上可具有接合垫设置区102，接合垫设置区102中可设置有多个接合垫200。接合垫200可为矩形、或其他任何合适的形状。在一些实施例中，接合垫200为矩形，且彼此互相大致平行地并置排列。在一些实施例中，接合垫200的排列延伸方向(于图3中为沿X方向)，大致平行基板101的一侧。如前所述，因电路连接组件104可与接合垫200电性连接，而接合垫200可与基板101上的导线105电性连接，故电路连接组件104可与基板101上的导线105电性连接。

虽此处以卷带式芯片载体封装体(tape carrier package，TCP)技术进行说明，但本领域技术人员可以理解，本发明所述的接合垫结构亦可应用至其他电性接合相关技术。例如芯片-玻璃接合技术(chip on glass，COG)、薄膜-倒装焊技术(chip on film，COF)、或软性印刷电路板(flexible printed circuit，FPC)等技术。

本发明所述基板101可以任何合适的材料形成，可为刚性或可挠基板，且可为单层或多层的组合。例如于显示设备10的基板101的材料可包括玻璃、蓝宝石玻璃、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，PMMA)、或前述的组合，但不限于此。

接着，请参阅图4A、4B。图4A是根据本发明一些实施例所绘制的接合垫结构的俯视(自法线方向观察基板101)示意图。图4B是根据本发明一些实施例，沿图4A中的4B-4B’剖线所绘示的剖面示意图。在一些实施例中，多个接合垫200沿一方向(于4A图中为X方向)彼此大致平行地并置排列于接合垫设置区102中，所述排列方向大致地平行基板101的一侧。多个接合垫200中可包含第一接合垫201以及第二接合垫202，在一些实施例中，第一接合垫201以及第二接合垫202相邻设置(亦即第一接合垫201以及第二接合垫202之间无其他的接合垫)、且两者之间无直接地连接或接触。

为使本发明可更为清楚地被了解，请先参阅图4B，以说明接合垫200之内部结构。在一些实施例中，第一接合垫201中包含设置于基板101上与基板101直接接触的第一导电层CL1、设置于基板101与第一导电层CL1上的第一钝化层PL1、设置于第一钝化层PL1上的第二导电层CL2、以及设置于第一钝化层PL1与第二导电层CL2上的第二钝化层PL2。在一些实施例中，第一钝化层PL1与第二钝化层PL2可包含相同的材料或元素。在一些实施例中，自法线方向观察基板101时，第一导电层CL1邻近第二导电层CL2，亦即，于X方向上，在第一导电层CL1与第二导电层CL2之间并无夹设其他第一导电层CL1或第二导电层CL2，且第一导电层CL2与第二导电层CL2可以部分重叠也可以不重叠。

在一些实施例中，第一接合垫201中更包括多个第一通孔V1。部分的第一通孔V1(例如图4A中的第一通孔V1-1)暴露第一导电层CL1，而另一部分的第一通孔V1(例如图4A中的第一通孔V1-2)暴露第二导电层CL2。亦即，部分的第一通孔V1(例如图4A中的第一通孔V1-1)贯穿第二钝化层PL2至第一钝化层PL1，以暴露出第一导电层CL1；而另一部分的第一通孔V1(例如图4A中的第一通孔V1-2)并未贯穿第一钝化层PL1但贯穿第二钝化层PL2而暴露出第二导电层CL2。本发明中所述的「暴露」，是指相对于通孔所在的层而言。故于一些实施例中，被通孔暴露出的物体，其上仍可覆盖其他的层。此外，本发明中所述的「通孔暴露…导电层」在一些实施例中可表示，所述通孔底部可皆为所述金属层，而亦可仅有部分的通孔底部具有所述金属层。

在一些实施例中，若需使第一导电层CL1与第二导电层CL2间电性连接，第一接合垫201中可更包括设置于第二钝化层PL2上、以及第一通孔V1中的第一连接导电层TCL1。亦即，第一连接导电层TCL1借由第一通孔V1电性连接第一导电层CL1以及第二导电层CL2。

继续参阅图4B，在一些实施例中，第二接合垫202中的结构与第一接合垫201中的结构相似。第二接合垫201中亦包含设置于基板101上与基板101直接接触的第三导电层CL3、设置于基板101与第三导电层CL3上的第三钝化层PL3、设置于第三钝化层PL3上的第四导电层CL4、以及设置于第三钝化层PL3与第四导电层CL4上的第四钝化层PL4。第二接合垫201中亦可更包括多个第二通孔V2。部分的第二通孔V2(例如图4A中的第二通孔V2-1)暴露第三导电层CL3，而另一部分的第二通孔V2(例如图4A中的第二通孔V2-2)暴露第四导电层CL4。在一些实施例中，第三钝化层PL3与第四钝化层PL4的材料可包含相同的材料或元素。在一些实施例中，自法线方向观察基板101时，第三导电层CL3邻近第四导电层CL4，是指于X方向上，在第三导电层CL3与第四导电层CL4之间并无夹设其他第三导电层CL3或第四导电层CL4，且第三导电层CL3与第四导电层CL2可以部分重叠也可以不重叠。

在一些实施例中，第三导电层CL3相较于第四导电层CL4，较接近第一接合垫201。在一些实施例中，第三导电层CL3邻近第二导电层CL2，是指自法线方向观察基板101时，并无任何导电层在X方向上设置在第三导电层CL3与第二导电层CL2之间。

在一些实施例中，若需使第三导电层CL3与第四导电层CL4间电性连接，第二接合垫202中可更包括设置于第四钝化层PL4上、以及第二通孔V2中的第二连接导电层TCL2。亦即，第二连接导电层TCL2借由第二通孔V2电性连接第三导电层CL3以及第四导电层CL4。

故在一些实施例中，第二接合垫202中的结构与第一接合垫201中的结构相似，因此第二接合垫202中的第三导电层CL3、第三钝化层PL3、第四导电层CL4、第二通孔V2、以及在一些实施例中所具有的第二连接导电层TCL2，可分别对应至第一接合垫201中的第一导电层CL1、第一钝化层PL1、第二导电层CL2、第一通孔V1、以及在一些实施例中所具有的第一连接导电层TCL1。而在一些实施例中，第一接合垫201中各组件间的关系，亦可存在于第二接合垫中的各组件。

继续参阅图4B。在一些实施例中，第一接合垫201中的第一导电层CL1以及第二导电层CL2，沿Z方向上与基板101之间分别具有不同的距离(亦可视为第一导电层CL1以及第二导电层CL2相对于基板101在沿着基板的法线方向上，分别具有不同的距离)。亦即，第一导电层CL1的底面沿Z方向至基板101的距离，与第二导电层CL2的底面沿Z方向至基板101的距离H2相异。在一些实施例中，第一导电层CL1的底面沿Z方向上与基板101间的距离，小于第二导电层CL2的底面沿Z方向上与基板101间的距离H2。在一些实施例中第一导电层CL1的底面沿Z方向至基板101的距离，与第二导电层CL2的底面沿Z方向至基板101的距离H2可以大约相同。而在一些实施例中，因第二接合垫202中的结构与第一接合垫201中的结构组成大致相同，第三导电层CL3的底面沿Z方向至基板101的距离，与第四导电层CL4的底面沿Z方向至基板101的距离亦相异，例如第三导电层CL3的底面沿Z方向上与基板101间的距离，小于第四导电层CL4的底面沿Z方向上与基板101间的距离。在一些实施例中，第三导电层CL3的底面沿Z方向至基板101的距离，与第四导电层CL4的底面沿Z方向至基板101的距离可以大约相同。在一些实施例中，本发明所述「底面与基板101间的距离」，可以是底面与基板101的表面沿Z方向上的最短距离。且于一些实施例中，第一导电层CL1或第三导电层CL3可直接接触基板，故第一导电层CL1或第三导电层CL3的沿Z方向底面至基板的最短距离可为0。

继续参阅图4B，在一些实施例中，第一接合垫201中的第二导电层CL2的底面至基板101的距离，可和第二接合垫202中的第三导电层CL3的底面至基板101的距离相异。例如，如图4B所示，第二导电层CL2的底面至基板101的距离，大于第三导电层CL3的底面至基板101的距离。在另一些实施例中，第二导电层CL2的底面至基板101的距离，可大于第三导电层CL3的顶面至基板101的距离。

接着，请参阅回图4A。在一些实施例中，自法线方向观察基板101时，第一导电层CL1、第二导电层CL2、第三导电层CL3、以及第四导电层CL4于X方向上以所述顺序排列。亦即，自法线方向观察基板101时，第二导电层CL2介于第一导电层CL1与第三导电层CL3之间、第三导电层CL3介于第二导电层CL2与第四导电层CL4之间。

请参阅图4B，而本发明借由使第一接合垫201中具有位于沿Z方向上至基板101不同或相同距离的第一导电层CL1与第二导电层CL2，并使第一导电层CL1与第三导电层CL3之间，设置有第二导电层CL2，且第二导电层CL2的底面与基板101的距离不同于相邻的第三导电层CL3的底面与基板101的距离，如此，即使当第一导电层CL1与第三导电层CL3之间在X方向上彼此相当接近(例如当接合垫两相邻侧边距离<5μm时)，由于第一导电层CL1与第三导电层CL3之间于X方向上夹设有第一钝化层PL1或第二导电层CL2，且第二导电层CL2与第三导电层CL3的底面沿Z方向上分别相对于基板101有不同的距离，故仍可让第一导电层CL1与第三导电层CL3之间、第二导电层CL2与第三导电层CL3之间于同时接收信号源时，不易产生电子转移，使信号的可靠度大幅提升。

继续参阅图4A，如图4A所示，在一些实施例中，接合垫中的各导电层，可根据实际需求，再各自与基板101上的导线105(例如导线105-1、导线105-2)电性连接。而关于各接合垫上的通孔数目、间距、通孔形状、尺寸，只要第一导电层CL1、第二导电层CL2、与第三导电层CL3具有前述位置关系，其可根据实际需求进行任何适当的调整，图4A所绘示的通孔排列方式仅为例示，并不限于此。举例而言，在如图4A的实施例中，第一接合垫201的第一通孔V1之间可以改为交错排列，亦即可将图4A中的第一接合垫201的左侧沿着Y方向排列的第一通孔V1(例如第一通孔V1-1)视为第一行，而右侧沿着Y方向排列的第一通孔V1(例如第一通孔V1-2)视为第二行，其中一行的第一通孔V1可以沿Y方向位移，使得其中一行的第一通孔V1(例如第一通孔V1-2)在Y方向上分别设置于另一行的第一通孔V1(例如第一通孔V1-1)之间。

在如图4A、4B的实施例中，第一接合垫201中的第一导电层CL1与第二导电层CL2，自法线方向观察基板101时并无重叠；第二接合垫202中的第三导电层CL3与第四导电层CL4，自法线方向观察基板101时并无重叠。亦即，第二导电层CL2于基板101的正投影，与第一导电层CL1于基板101的正投影间不重叠；第四导电层CL4于基板101的正投影，与第三导电层CL3于基板101的正投影间不重叠。在本发明中所述的「正投影」，是指物体沿基板的法线方向(Z方向)于基板的投影。

而如前所述，于图4A的实施例中，自法线方向观察基板101时，因第一导电层CL1与第二导电层CL2间的边界DL1重合(亦即第一导电层CL1的一侧与第二导电层CL2的一侧互相重叠，如图4A中接合垫201中间的虚线所示，或可参考图4B接合垫201中的虚线所示)，故第一导电层CL1与第二导电层CL2间于X方向上的距离为零，而在一些实施例中，第一导电层CL1与第二导电层CL2间于X方向上的距离可大于零。

在另一些实施例中，图4A中所示的接合垫结构沿4B-4B’剖线所绘示的剖面示意图亦可如图4C所示。图4C所示的剖面与图4B大致相同，差异仅在于在接合垫202中，第三导电层CL3的底面至基板101的距离，大于第四导电层CL4的底面至基板101的距离，且大于第二导电层CL2的底面至基板101的距离。此时，第四导电层CL4可与基板101直接接触，或第四导电层CL4可与基板101之间亦有其他绝缘层，第三钝化层PL3可设置于第四导电层CL4上。而第三导电层CL3可设置于第三钝化层PL3上，第四钝化层PL4则可设置于第三导电层CL3、以及第三钝化层PL3上。

在一些实施例中，第三导电层CL3的底面至基板101的距离，可与第二导电层CL2的底面至基板101的距离相异。例如，于如图4C的实施例中，第三导电层CL3的底面至基板101的距离，可借由使第一钝化层PL1沿Z方向上的最大厚度小于第三钝化层PL3沿Z方向上的最大厚度，而与第二导电层CL2的底面至基板101的距离相异。而在一些实施例中，第三导电层CL3的底面至基板101的距离可大于第二导电层CL2的顶面至基板101的距离。

请继续参阅图4B，在一些实施例中，第一钝化层PL1和第三钝化层PL3之间可以直接相连、第二钝化层PL2和第四钝化层PL4可以直接相连。故在一些实施例中，可将第三钝化层PL3同样视为是第一钝化层PL1、将第四钝化层PL4同样视为是第二钝化层PL2。此时，第一导电层CL1和第三导电层CL3设置于第一钝化层PL1之下；而在X方向上，第一导电层CL1和第三导电层CL3之间，则有一夹设于第一钝化层PL1与第二钝化层之间的第二导电层CL2。

接着，请参阅图5A及图5B。图5A是根据本发明一些实施例所绘制的接合垫结构的俯视示意图，图5B是沿图5A中的5B-5B’剖线所绘示的剖面示意图。图5B的接合垫结构与图4B的接合垫结构相似，差异在于图5B中，第二导电层CL2对基板101的正投影，与第一导电层CL1对基板101的正投影间有部分重叠、第四导电层CL4对基板101的正投影，与第三导电层CL3对基板101的正投影间有部分重叠。亦即，如图5B所示，自法线方向观察基板101时，第一导电层CL1与第二导电层CL2部分重叠、第三导电层CL3与第四导电层CL4部分重叠。

因此，于图5A及图5B所示的实施例中，自法线方向观察基板101时，至少仍有部分第二导电层CL2介于第一导电层CL1与第三导电层CL3之间、至少仍有部分第三导电层CL3介于第二导电层CL2与第四导电层CL4之间。亦即，第二导电层CL2于基板101的正投影仍至少部分不与第一导电层CL1于基板101的正投影重叠、第四导电层CL4于基板101的正投影仍至少部分不与第三导电层CL3于基板101的正投影重叠。

由于仍至少有部分第二导电层CL2介于第一导电层CL1与第三导电层CL3之间，因此即便使第一接合垫201与第二接合垫202靠近时，第一接合垫中201的第一导电层CL1与第二接合垫202中第三导电层CL3之间于X方向上仍有一定间距，而可降低所述两导电层之间的电子转移几率。

本发明所述的接合垫结构的各层可为借由一或多个沉积制程、光刻制程及蚀刻制程来形成。举例而言，在一些实施例中，沉积制程可包含化学气相沉积制程(例如等离子辅助化学气相沉积法(plasma enhanced chemical vapor deposition，PECVD))、物理气相沉积制程(例如溅镀制程、或蒸镀制程)、其它合适的制程或前述的组合，但不限于此。此外，在一些实施例中，上述光刻制程可包含光阻涂布、屏蔽对齐、曝光、光阻显影、清洗及干燥等程序。在一些实施例中，上述蚀刻制程可为干蚀刻制程、湿蚀刻制程或其它合适的蚀刻制程。接合垫结构中的各通孔亦可借由光刻及蚀刻制程形成。

本发明所述的各导电层(第一导电层CL1至第四导电层CL4，以及第一连接导电层TCL1与第二连接导电层TCL2)所使用的材料并无特别限制，只要使用的材料具有合适的导电性即可。举例而言，可由金属导电材料、导电金属氧化物、或上述的组合形成。在一些实施例中，金属导电材料可包含铜、银、锡、铝、钼、钨、金、铬、镍、铂、铜合金、银合金、锡合金、铝合金、钼合金、钨合金、金合金、铬合金、镍合金、铂合金、其它合适的导电材料或前述的组合，但不限于此。前述导电金属氧化物可包括但不限于钌金属氧化物(ruthenium oxide)、铟锌氧化物(indium zinc oxide)、氧化铟镓锌(indium gallium zinc oxide，IGZO)、氧化铟锡(indium tin oxide，ITO)、氧化铟锡锌(indium tin zinc oxide，ITZO)、氧化锑锡(antimony tin oxide，ATO)、氧化锑锌(aluminum zinc oxide，AZO)、铝锌氧化物、氧化锌以及铟锡金属氧化物(indium tin oxide)。在一些实施例中，连接导电层可使用具有可见光透光度的材料，例如前述的导电金属氧化物。

本发明所述的各钝化层所使用的材料亦并无特殊的限制，只要可达到使与其直接接触的上、下两层间电性隔离的目的即可。各钝化层的材料例如可包含氧化硅、氮化硅、氮氧化硅、金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、其它任何适合的材料、或上述的组合，但不限于此。而不同的钝化层之间，其材料可以相同或相异。

本发明所述的接合垫结构，其中各层的厚度并无特别的限制，可根据实际需求进行调整。在一些实施例中，第一导电层CL1、第二导电层CL2、第三导电层CL3以及第四导电层CL4的厚度可分别独立地为0.5μm至2μm，也可为0.6μm至1.5μm。第一连接导电层TCL1、第二连接导电层TCL2的厚度可分别独立地为0.5μm至1.5μm，也可为0.04μm至0.07μm。在一些实施例中，第一接合垫201与第二接合垫202间之间距离D_g，例如图4A中所示，可为5μm至50μm，也可为10μm至30μm。

接着，请参阅图6A。图6A是根据本发明另一些实施例所绘制的接合垫结构的俯视示意图。在此些实施例中，两相邻通孔之间，其所暴露出的导电层为相异的导电层。在一些实施例中，如图6A所示，于第一接合垫201中，左侧由上往下沿着Y方向排列的通孔，分别暴露出第二导电层CL2、第一导电层CL1、第二导电层CL2、与第一导电层CL1，即呈现第二导电层CL2与第一导电层CL1的交替排列。第一接合垫201中，右侧由上往下沿着Y方向排列的通孔，分别暴露出第一导电层CL1、第二导电层CL2、第一导电层CL1、与第二导电层CL2，即呈现第一导电层CL1与第二导电层CL2的交替排列。在第二接合垫202中亦为相似情形。亦即，第一接合垫201中的两相邻通孔，分别暴露出第一金属层CL1与第二金属层CL2；第二接合垫202中的两相邻通孔，分别暴露出第三金属层CL3与第四金属层CL4。

于图6A的实施例中，接合垫之间仍具有前述的部分空间相对关系。举例而言，于图6A中，在区域A1中沿着X方向排列的四个通孔，由左至右分别暴露出第一导电层CL1、第二导电层CL2、第三导电层CL3、以及第四导电层CL4。此亦表示，自法线方向观察基板101时，至少仍有部分第二导电层CL2介于第一导电层CL1与第三导电层CL3之间、至少仍有部分第三导电层CL3介于第二导电层CL2与第四导电层CL4之间。

如图6A所示的方式设置的接合垫结构，由于邻近的通孔暴露的导电层位于不同层，通孔之间(位于相邻接合垫中)即便设置的更为紧密，自法线方向观察基板101时相邻的导电层仍不至产生严重的电子转移现象。因此，接合垫中的通孔设置可以有更大的自由度。

而为更清楚地说明图6A中的实施例中，接合垫中各导电层的结构、以及位置关系，以下将以图6B-6E来进一步说明图6A。需先了解的是，为方便说明，在图6A-6E的实施例中，第二接合垫202与第一接合垫201具有相同结构，因此第二接合垫202中的第三导电层CL3的位置可对应第一接合垫201中的第一导电层CL1；第二接合垫202中的第四导电层CL4的位置可对应第一接合垫201中的第二导电层CL2。

于图6A中，为了使画面上较为简洁，省略了如第4A、5A图中绘制的，自法线方向观察基板101时第一导电层CL1与第二导电层CL2之间的边界虚线、以及第三导电层CL3与第四导电层CL4之间的边界虚线。而为清楚展示接合垫中各导电层的边界及形状，故先以图6B，揭示接合垫201位于不同高度的导电层。于图6B中，左侧为接合垫201的俯视图，中间为仅绘出接合垫201中的第一导电层CL1，右侧仅绘出第二导电层CL2。亦即，在图6B中可直接观察第一接合垫201中的第一导电层CL1、以及第二导电层CL2。

如先前所述，在图6C的实施例中，第二接合垫202与第一接合垫201具有相同结构，故此时图6C中第二接合垫202所绘制的第三导电层CL3与第一接合垫201中的第一导电层CL1形状大致相同。

由图6B中可知，各接合垫中不同层的导电层的一边缘的形状，自法线方向观察基板101时可分别呈现波浪状，且彼此部分重叠，并使部分第一导电层CL1在第二导电层CL2的右侧、部分第一导电层CL1在第二导电层CL2的左侧；部分第三导电层CL3在第四导电层CL4的右侧、部分第三导电层CL3在第四导电层CL4的左侧。亦即，第二导电层CL2于基板101的正投影仍至少部分不与第一导电层CL1于基板101的正投影重叠、第四导电层CL4于基板101的正投影仍至少部分不与第三导电层CL3于基板101的正投影重叠。在一些实施例中，各接合垫中不同层的导电层，自法线方向观察基板101时可分别呈波浪状图样。本发明所述的「波浪状图样」，可参考图6B，例如为第一次导电层CL1’在一虚拟线段DL2两侧交替出现。

图6C与图6D则分别为使图6A中的第一接合垫201与第二接合垫202皆绘示出同为下层、同为上层的导电层的结构说明图。于图6C中，第一接合垫201与第二接合垫202皆仅绘示出其第一导电层CL1与第三导电层CL3。在区域A1中可以明确看出，在X方向上，部分第一导电层CL1与第三导电层CL3之间，仍有一定的距离，并且在其之间具有钝化层(例如第一接合垫201中的第一钝化层PL1(未绘示))。此外，在一些实施例中，第一导电层CL1的底面与基板101的距离不同于第三导电层CL3的底面与基板101的距离。

而于图6D中，第一接合垫201与第二接合垫202则是绘示出其第二导电层CL2与第四导电层CL4。在区域A1中可以明确看出，在X方向上，部分第二导电层CL2与第四导电层CL4之间，仍有一定距离，并且在其之间具有钝化层(例如第二接合垫202中的第四钝化层PL4(未绘示))。

图6E则是于第一接合垫201中，绘示出其第一导电层CL1与第二导电层CL2；于第二接合垫202中，绘示出其第三导电层CL3与第四导电层CL4。于图6E中可知，在此实施例中，自法线方向观察基板101时，至少有部分第二导电层CL2介于第一导电层CL1与第三导电层CL3之间，或至少仍有部分第三导电层CL3介于第二导电层CL2与第四导电层CL4之间(例如于区域A1)。

为了使两相邻通孔之间，分别暴露出不同的导电层，且使接合垫之间仍具有前述的部分空间相对关系，在一些实施例中，自法线方向观察基板101时，第一接合垫201中的第一导电层CL1与第二接合垫202中的第三导电层CL3的一边缘的形状呈一波浪状，且该第二导电层CL2的一边缘的形状为该第一导电层CL1的波浪状的左右映射，该第四导电层的一边缘的形状为该第三导电层的波浪状的左右映射(以平行于Y方向的对称轴呈部分对称)。借由此形状，可使第一导电层CL1与第二导电层CL2之间，自法线方向观察基板101时，部分第一导电层CL1在第二导电层CL2的一侧、部分第一导电层CL1在第二导电层CL2的另一侧(例如示意图图6E所示)。

请再参阅图6B，在一些实施例中，各导电层所呈现的波浪状图样，亦可视为是由多个次导电层所形成。举例而言，以图6B中间的第一导电层CL1为例，可视为是包含了多个第一次导电层CL1’。第一次导电层CL1’在第一接合垫201中以虚拟线段DL2为基准呈左右交替排列，且最接近的两个次第一导电层CL1’之间，有部分直接接触(亦即接合垫201中，每一第一次导电层CL1’至少有两个侧边不与另一个第一次导电层CL1’接触)。

接着，请参阅图7。图7是根据本发明一些实施例所绘制的接合垫结构间的连接方式的俯视示意图。图7中所示为三种例示的连接方式，而并非指接合垫以此方式进行排列。在一些实施例中，基板101上除接合垫设置区102外，可另具有其他的接合垫设置区，例如图7中的接合垫设置区102’。不同接合垫设置区中的接合垫(例如接合垫200与接合垫200’)可借由接合垫之间的导线105进行电性连接。举例而言，接合垫设置区102可以为外引脚接合区(outer lead bonding region，OLB region)，接合垫设置区102’为芯片-玻璃接合区(Chip on Glass,COG)，而两接合垫设置区中的接合垫200与接合垫200’可具有相同的结构，而不同接合垫中的各导电层之间(例如同一垂直高度的导电层之间)可借由导线105进行电性连接。

在一些实施例中，如图7所示，由接合垫200连接到接合垫200’后，亦可仅选择接合垫200’其中之一导电层，再继续延伸布线。例如，连接到芯片-玻璃接合区后，仅有一导电层(例如接合垫设置区102’中接合垫200’的右侧导电层)继续延伸布线。举例而言，接合垫200’延伸出的布线可与显示设备中的数据线进行电性连接，并进入显示设备中的显示区域。然此仅为一例举态样，接合垫之间可根据实际的需求选择合适的连接关系与布线，并不限于此。

以下将根据图7的连接方式进行详细说明。请先参阅图7最左侧的态样，在一些实施例中，接合垫设置区102、102’中的接合垫200、200’皆具有图4B中的结构，且以相同方向设置。亦即，接合垫200与接合垫200’中皆具有第一导电层CL1(左侧)、以及第二导电层CL2(右侧)。在一些实施例中，接合垫200中的第一导电层CL1和接合垫200’中的第一导电层CL1之间，可借由形成于基板101上的导线105a电性连接；接合垫200中的第二导电层CL2和接合垫200’中的第二导电层CL2之间，可借由形成于基板101上的另一导线105b电性连接。

接着，请参阅图7中间的实施态样。在一些实施例中，连接接合垫200与接合垫200’的导线105a与导线105b，自法线方向观察基板101时，其彼此之间至少部分可具有距离D₁₀₅，而距离D₁₀₅大于自法线方向观察基板101时，接合垫200中第一导电层CL1与第二导电层CL2间于X方向上的距离(例如图4B于X方向上第一导电层CL1的最右侧至第二导电层CL2最左侧的距离)。于图7的实施例中，接合垫200中的第一导电层CL1与第二导电层CL2间于X方向上的最短距离为零，而当接合垫200中的结构如图5B所示时，亦即自法线方向观察基板101时第一导电层CL1与第二导电层CL2间有部分重叠时，两者间于X方向上的距离亦视为零。而借由使导线105a与导线105b间，具有较大的距离，可进一步减少导线间的信号干扰。而在一些实施例中，距离D₁₀₅可大于导线105与接合垫200的交界(L1、L2)附近两相邻导线的相邻侧边(例如接合垫200与导线105a的交界L1附近的导线105a的最右侧与接合垫200与导线105b的交界L2附近的导线105b的最左侧)于X方向上的距离(例如图七的D₁₀₅’)。

接着，请参阅图7右侧的实施态样。在此实施态样中，两第一导电层CL1之间，仍借由导线105a电性连接；两第二导电层CL2之间，仍借由导线105b电性连接。当例如受限于基板101上的布线空间使一侧导线无法具有足够空间延伸时，为使导线105a与导线105b间仍有接近的长度，而不因导线长度过于不同造成两导线的压降差异过大，可使一侧导线具有迂回的路径。借此可使接合垫200’中的导电层接收到接近电压的信号。

综上所述，本发明所发明的实施例中的接合垫结构，自法线方向观察设置所述接合垫结构的基板时，借由使相邻接合垫的相邻导电层与基板沿Z方向上，具有不同的距离，以降低当接合垫彼此相当接近时，产生导电层间的电子转移现象。本发明所发明的另些实施例中，亦提供不同接合垫设置区中的接合垫连接方式。借由前述的接合垫结构与连接方式，可使电子装置中的接合垫配置更为紧密，进而提升基板上面积使用率。

虽然本发明的实施例及其优点已发明如上，但应了解的是，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。此外，本发明的保护范围并未局限于说明书内所述特定实施例中的制程、机器、制造、物质组成、装置、方法及步骤，任何本领域技术人员可从本发明揭示内容中理解现行或未来所发展出的制程、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明使用。因此，本发明的保护范围包括前述制程、机器、制造、物质组成、装置、方法及步骤。另外，借由前述所列举的多种实施态样，本领域技术人员应可了解，本发明具有多种实施方式。而每一权利要求亦构成个别的实施例，且本发明的保护范围也包括各个权利要求及实施例的组合。本发明的保护范围当视权利要求书所界定者为准。

Claims (10)

1.一种电子装置，包括：

一基板，该基板具有一法线方向；

一第一接合垫以及一第二接合垫并置于该基板上；

其中，该第一接合垫包括一第一导电层，以及一第二导电层，该第一导电层邻近该第二导电层；

该第二接合垫包括一第三导电层，该第三导电层邻近该第二导电层，且于该法线方向上，该第三导电层的底面与该基板的距离不同于该第二导电层的底面与该基板的距离；

其中，自该法线方向观察时，至少部分该第二导电层介于该第一导电层与该第三导电层之间。

2.如权利要求1所述的电子装置，该第二导电层于该基板的正投影，与该第一导电层于该基板的正投影部分重叠。

3.如权利要求1所述的电子装置，该第二导电层于该基板的正投影，与该第一导电层于该基板的正投影无重叠。

4.如权利要求1所述的电子装置，其特征在于，

该第一接合垫更包括：

一第一钝化层、一第二钝化层及多个第一通孔，该第一钝化层位于该第一导电层与该第二导电层之间，该第二钝化层位于该第一钝化层上，一部分的该多个第一通孔贯穿该第二钝化层暴露出该第二导电层，另一部分的该多个第一通孔贯穿该第一钝化层及第二钝化层暴露出该第一导电层。

5.如权利要求4所述的电子装置，其特征在于，

该第一接合垫中的两相邻该第一通孔，分别暴露出该第一金属层与该第二金属层。

6.如权利要求1所述的电子装置，其特征在于，该第二接合垫更包括一第四导电层；

其中，自该法线方向观察时，至少部分该第三导电层介于该第二导电层与该第四导电层之间。

7.如权利要求6所述的电子装置，其特征在于，自该法线方向观察时，该第一导电层与该第三导电层的一边缘的形状呈一波浪状，且该第二导电层的一边缘的形状为该第一导电层的波浪状的左右映射，该第四导电层的一边缘的形状为该第三导电层的波浪状的左右映射；

且该第三导电层的底面与该基板的距离不同于该第一导电层的底面与该基板的距离。

8.一种电子装置，包括：

一基板；以及

一第一接合垫，设置于该基板上；

其中，该第一接合垫包括一第一导电层，以及一第二导电层；

其中该第二导电层于该基板的正投影至少部分不与该第一导电层于该基板的正投影重叠。

9.如权利要求1所述的电子装置，更包括另一第一接合垫，其特征在于，

该第一接合垫中的该第一导电层与该另一第一接合垫中的另一第一导电层间，借由一第一导线电性连接；以及

该第一接合垫中的该第二导电层与该另一第一接合垫中的另一第二导电层间，借由一第二导线电性连接。

10.如权利要求9所述的电子装置，其特征在于，自该法线方向观察时，该第一导线与该第二导线间的于垂直该法线方向上距离大于该第一接合垫的该第一导电层与该第一接合垫的该第二导电层间于垂直该法线方向上的最短距离。

Images