JP2005093767A - 回路基板の製造方法および回路基板 - Google Patents

回路基板の製造方法および回路基板 Download PDF

Info

Publication number
JP2005093767A
JP2005093767A JP2003325846A JP2003325846A JP2005093767A JP 2005093767 A JP2005093767 A JP 2005093767A JP 2003325846 A JP2003325846 A JP 2003325846A JP 2003325846 A JP2003325846 A JP 2003325846A JP 2005093767 A JP2005093767 A JP 2005093767A
Authority
JP
Japan
Prior art keywords
columnar body
resin
conductor wiring
insulating layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003325846A
Other languages
English (en)
Other versions
JP4082322B2 (ja
Inventor
Norito Tsukahara
法人 塚原
Kazuhiro Nishikawa
和宏 西川
Daisuke Sakurai
大輔 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003325846A priority Critical patent/JP4082322B2/ja
Priority to US10/940,933 priority patent/US7353600B2/en
Priority to CN2004100981988A priority patent/CN1607898B/zh
Publication of JP2005093767A publication Critical patent/JP2005093767A/ja
Application granted granted Critical
Publication of JP4082322B2 publication Critical patent/JP4082322B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005Punching of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • H05K3/4015Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0108Transparent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08Magnetic details
    • H05K2201/083Magnetic materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10242Metallic cylinders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/104Using magnetic force, e.g. to align particles or for a temporary connection during processing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】配線パターンが形成された基板上に開口部を有する絶縁層を容易に形成できる回路基板の製造方法を提供する。
【解決手段】基板1上に第1の導体配線2を形成する工程と、第1の導体配線2上であってビアホールを形成する位置に柱状体3を立設する工程と、基板1上に樹脂4aを供給した後、硬化して絶縁層4bを形成する工程と、柱状体3を引き抜いて絶縁層4bに開口部5を形成する工程と、開口部5を含んで第2の導体配線6を形成する工程とを有するものである。この方法により、簡単な設備でビアホールを形成でき、また柱状体3の先端部形状、柱状体3の圧入深さを制御することにより、ビアホールで接続した多層配線を容易に形成することができる。
【選択図】図1

Description

本発明は、絶縁基板上にビルドアップ方式で導体配線と層間絶縁層を形成する回路基板の製造方法および回路基板に関する。
近年、携帯端末に代表される小型、薄型化が要求される電子機器において高密度実装が可能な多層基板に関する技術が開発されてきている。ビルドアップ方式で多層基板を作製する場合には、多層に積層するための絶縁層形成技術、配線を形成する技術、層間の接続導体を形成する技術等が重要な技術課題である。なかでも多数個の孔(ビアホール)を精度よく形成し、その孔に導電体を充填するための安価な方法が望まれている。
これらの孔形成技術としては、レーザ加工を用いて形成する方法、表面にビアホール導体となる導電性の突起を設けておき、その上に軟化させた樹脂を押し付けて貫通導体を形成する方法等が開発されている。
また近年、プレス加工を用いてプリプレグに貫通孔をあけ、それを積層する方法、あるいは孔形成用の突起を設けた金型に樹脂を流し込んで貫通孔を備えた樹脂シートを形成する方法等が開発されている。前者は、所定のピッチで金属製ピンを立てた上型をプリプレグの溶融点まで加熱し、プリプレグを溶融点の直前まで加熱し、金属製ピンをプリプレグに貫通させ、冷却した後に上型を上昇させて金属製ピンを抜き、貫通孔を形成している(例えば、特許文献1)。
後者は、一方の金型に凸部を形成しておき、金型内に溶融した樹脂を流し込む、いわゆる射出成形によって貫通孔を備えた樹脂シートを形成するものである(例えば、特許文献2)。
以下、射出成形によって貫通孔を備えた樹脂シートを形成する従来の方法について、図面を参照しながら説明する。図8(a)から図8(c)は、貫通孔を有する従来の樹脂シートの製造方法を説明する工程断面図である。
まず図8(a)に示すように、後に導体配線を形成するための溝部に相当する位置に第1の凸部23、および貫通孔に相当する位置に第2の凸部24を有する下型21と、この下型21に対応し、フラットな形状の上型22からなる金型を用いる。なお、説明の簡単のために金型のキャビティを構成する周囲の隔壁部および樹脂を注入するためのゲート等は省略し、主要部分のみを断面図に示した。
次に、図8(b)に示すように、熱可塑性または熱硬化性の樹脂25を軟化点まで加熱してキャビティに注入する。注入後、金型を冷却し、上型22と下型21とを樹脂25から引き抜くと、図8(c)に示す断面を有する樹脂シート26が得られる。樹脂シート26には下型21の形状によって、溝27(第1の凸部23による)と貫通孔28(第2の凸部24による)とが形成される。最終的には、この溝27と貫通孔28に導電性ペーストを充填して、スルーホール導体を含む配線パターンが形成される。このようにして得られた樹脂シート26を積層して多層基板が製造される。
特開2002−76614号公報(図3〜図7) 特開2001−230520号公報(図1)
しかしながら上記の従来の方法はいずれも配線パターンを形成していない基板の形成、または接着用のプリプレグの製造方法に関するものである。いずれの方法も配線パターンを形成した基板の上に貫通孔を備えた層間絶縁膜を直接形成する方法に適用することは困難である。
すなわち、凸部を有する金型を用い、そのキャビティに樹脂を注入する方法に関しては、細かい形状を再現するためには高圧で樹脂を注入しなければならない。そのために、精度のよい高価な金型を準備しなければならず、さらに配線やビアホールを微細にするほど全面に均一に注入することがより難しくなるという課題を有していた。
本発明は上記従来の課題を解決するもので、すでに配線パターンが形成された基板上であっても貫通孔を有する絶縁層を容易に形成することができ、さらには多層基板における層間接続を形成することができる回路基板の製造方法および回路基板を提供することを目的とする。
この目的を達成するために本発明における回路基板の製造方法は、絶縁基板上に第1の導体配線を形成する工程と、第1の導体配線上であってビアホールを形成する位置に柱状体を立設する工程と、絶縁基板上に樹脂を供給した後、硬化して絶縁層を形成する工程と、柱状体を引き抜いて絶縁層に開口部を形成する工程と、開口部を含んで第2の導体配線を形成する工程とを有するもので、貫通孔を有する絶縁層を絶縁基板上に容易に形成することができる。
また、本発明における回路基板の製造方法は、絶縁基板上に第1の導体配線を形成する工程と、第1の導体配線上であってビアホールを形成する位置に柱状体を接着剤層で固定して立設する工程と、絶縁基板上に樹脂を供給した後、硬化して絶縁層を形成する工程と、柱状体を引き抜いて絶縁層に開口部を形成する工程と、開口部内に残った接着剤層を除去する工程と、開口部を含んで第2の導体配線を形成する工程とを有する。この方法により、第1の導体配線上に接着剤を用いて柱状体を仮固定することができ、樹脂を供給するときまたは樹脂を硬化する際の柱状体の位置ずれを防止することができる。
また、本発明における回路基板の製造方法は、絶縁基板上に第1の導体配線を形成する工程と、絶縁基板上に樹脂を供給する工程と、樹脂を貫通して第1の導体配線に達する柱状体を立設する工程と、樹脂を硬化して絶縁層を形成する工程と、絶縁層から柱状体を引き抜いて絶縁層に開口部を形成する工程と、開口部を含んで第2の導体配線を形成する工程とを有する。この方法により、絶縁基板上に予め樹脂を供給しておき、その後で柱状体を立設するので、高粘度の樹脂を用いた場合でも柱状体による気泡の巻きこみを防止することができる。また樹脂を塗布した後に全体を真空脱泡することによって、より確実に気泡の巻きこみを防止することもできる。
また、本発明における回路基板の製造方法は、上記樹脂が光硬化性成分と熱硬化型成分とを有し、かつ上記樹脂を硬化する工程が柱状体を樹脂中に立設した状態で光照射して光硬化性成分を硬化する工程と、柱状体を樹脂から引き抜く工程と、樹脂を熱硬化する工程とを有する。この方法により、柱状体を立設した状態で光照射して光硬化性成分を硬化した後に柱状体を引き抜き、その後で熱硬化するという二段階硬化法を採用することによって作業を簡略化することができる。また、樹脂から柱状体を引き抜く際に第1の導体配線と接している部分の樹脂は光が照射されず光硬化されていないので、容易に柱状体を引き抜くことができる。
また、本発明における回路基板の製造方法は、柱状体の先端部が半球状、円錐状または多角錐状であり、かつ柱状体の先端部が第1の導体配線中に圧入されて立設される方法からなる。この方法により、絶縁層に形成する開口部の上部開口を下部開口より広くすることができるため開口部内への導電体の充填が容易となり、かつ接続の信頼性を向上させることができる。
また、本発明における回路基板の製造方法は、柱状体がその先端部に平坦面を有し、柱状体の先端部が平坦面に向けて先細形状のテーパを有し、かつ上記平坦面が第1の導体配線に接するようにして柱状体が立設される方法からなる。この方法により、絶縁層に設ける開口部の断面形状を任意に制御することができ、接続の信頼性をいっそう向上させることができる。
また、本発明における回路基板の製造方法は、柱状体が第1の導体配線と接する端部とは反対側で互いに連結されている方法からなる。この方法により、製造工程における柱状体の扱いが容易となる。
また、本発明の回路基板は、上記の製造方法により作製された回路基板からなる。これにより、絶縁層に設けられた貫通孔が柱状体によって形成されているため、形成位置および断面形状に関して精度および再現性がよく、高密度の多層構成からなる回路基板を容易に実現することができる。
以上のように本発明における回路基板の製造方法は、ビアホールとして使用する開口部を絶縁層に形成するために第1の導体配線上に柱状体を立設するものであり、簡単な設備でビアホールを形成することができる。また柱状体の先端部形状、柱状体の圧入深さを制御することにより、任意の断面形状のビアホールを容易に形成でき、絶縁層の上下に配置される導体配線間を確実に接続することができる。
また本発明における回路基板は、柱状体を用いて絶縁層に開口部を形成しており、高密度、高信頼性の多層配線基板を実現することができる。
(実施の形態1)
図1は、本発明の実施の形態1における回路基板の製造方法を説明する工程断面図である。
まず、図1(a)に示すように、基板1の上に第1の導体配線2を形成する。基板1としては、ガラスエポキシからなる硬質樹脂基板やポリイミドからなるフレキシブル基板等が主に用いられるが、必ずしもこれらに限定されない。また第1の導体配線2は、例えば、導電性樹脂ペーストの印刷と硬化処理によって形成される。
次に、図1(b)に示すように、第1の導体配線2の上であって、後工程で形成する第2の導体配線6と導通を取るための位置に柱状体3を立設する。この柱状体3は金属、樹脂またはセラミック等で形成され、その表面が後工程で形成する絶縁層4bに対して離型性を持たせておくことが望ましい。簡単には、金属細線で形成した柱状体3の表面にテフロン(R)樹脂をコーティングしてもよい。また柱状体3の形状としては円柱状が望ましいが、その断面形状、大きさ等は、接続部の大きさ、設計上の必要性に応じて多角柱、楕円柱等個々に変更するものとする。
次に、図1(c)に示すように、基板1の全面に、エポキシ等の液状の樹脂4aを供給し、硬化させて、絶縁層4bを形成する。なお、樹脂4aとして液状の樹脂を用いる場合には基板1の周辺部に囲いを設けておく必要がある。また、液状の樹脂の代わりに接着剤ペーストを印刷してもよく、さらにエポキシ樹脂に限定されることもない。一般に、層間絶縁膜用として使用されている材料で、塗布や印刷等で形成できるものであれば使用可能である。
次に、図1(d)に示すように、絶縁層4bから柱状体3を引き抜き、開口部5を形成する。このとき、開口部5の底面に樹脂が残存することがあるが、柱状体3を第1の導体配線2に密着させておくことにより樹脂の残存量を極めて少なくすることができる。また開口部5を形成した後、酸素プラズマを用いて処理することにより開口部5の底部に残存した樹脂を除去することができる。このとき、絶縁層4bの表面もエッチングされるが、開口部5の底面に残存する樹脂の量は極めて少ないので、表面のエッチング量はほとんど問題にならない。逆に、絶縁層4bの表面をプラズマ処理することによって粗面化することができ、後工程で形成する第2の導体配線6に対する密着性を向上させることができる。
次に、図1(e)に示すように、開口部5を含んで、第2の導体配線6を導電性樹脂ペーストの印刷および硬化処理によって形成する。これにより二層構成の回路基板が作製される。
さらに多層構成とする場合には、上述した図1(b)から図1(e)までの工程を繰り返せばよい。
本実施の形態における柱状体3の立設に関しては多くの方法が適用できる。例えば、先端部分に仮接着剤を塗布した柱状体3をビアホール位置に1本ずつ植設する方法、また仮接着剤の代わりに導電性接着剤を用いてビアホール位置に1本ずつ植設する方法等がある。後者の導電性接着剤を用いた場合には柱状体3を引き抜いた後のプラズマ処理を省略することができる。このように本実施の形態における方法によれば、高価な金型を必要とせず、かつ設計変更に容易に対応できる製造方法を実現できる。
(実施の形態2)
図2は、本発明の実施の形態2における回路基板の製造方法を説明する工程断面図である。図2において、図1と同じ要素については同一符号を付している。なお基本的な工程、材質、形状等は実施の形態1と同じであり、実施の形態1と異なる点を主体に説明する。
まず、図2(a)に示すように、基板1の上に第1の導体配線2を形成する。次に図2(b)に示すように、基板1の全面に接着剤層7を形成し、第1の導体配線2上で所定の位置に柱状体3を立設する。柱状体3は、隙間8部分にある接着剤層7によって第1の導体配線2に仮固定される。
次に、図2(c)に示すように、基板1の全面に液状の樹脂4aを供給し、硬化させて、絶縁層4bを形成する。なお、図2(c)には図示していないが、基板1の周辺部に囲いを設けておき、樹脂4aが基板1外へ流れ出さないようにしておく。
次に、図2(d)に示すように、絶縁層4bから柱状体3を引き抜き、開口部5を形成する。このとき開口部5の底部には隙間8に存在した接着剤が残るが、酸素プラズマ等で処理することにより簡単に除去することができる。このとき、絶縁層4bの表面も多少エッチングされるが、隙間8に残存する接着剤が少ないために問題とはならない。逆に、絶縁層4bの表面を粗面化することによって後工程で形成する第2の導体配線6の密着性を向上させることができる。
次に、図2(e)に示すように、開口部5を含んで、第2の導体配線6を導電性樹脂ペーストの印刷および硬化処理によって形成する。これにより二層構成の回路基板が作製される。
さらに多層構成とする場合には、上述した図2(b)から図2(e)までの工程を繰り返せばよい。
なお、図2(b)に示す工程においては接着剤層7を基板1の全面に形成した例について説明したが、スクリーン印刷法を用いて柱状体3を当接する部分にのみ接着剤層7を形成することもできる。なお、柱状体3の表面を絶縁層4bに対して離型性のよい状態にしておくことにより、柱状体3の引き抜き工程が簡単になる。また、接着剤層7として酸素プラズマに対するエッチングレートが絶縁層4bのエッチングレートより大なる材料を選択することによって、開口部5の底面の接着剤を容易に除去することができる。
本実施の形態においては、接着剤層7を用いて柱状体3を固定するものであり、液状の樹脂を供給する工程で柱状体3を安定に保持できる。また接着剤層7として基板1および絶縁層4bの両者に対して接着性のよい材料を選択することによって層間剥離に対して強くすることができる。
(実施の形態3)
図3は、本発明の実施の形態3における回路基板の製造方法を説明する工程断面図である。図3において、図1と同じ要素については、同一符号を付している。なお、基本的な工程、材質、形状等は実施の形態1および実施の形態2と同じであり、異なる点を主体に説明する。
まず、図3(a)に示すように、基板1の主面に第1の導体配線2を導電性ペーストの印刷および硬化処理によって形成する。
次に、図3(b)に示すように、基板1の全面に樹脂4aを供給する。
次に、図3(c)に示すように、第1の導体配線2の所定部に柱状体3を立設する。このとき、樹脂4aとして熱可塑性樹脂を用いた場合には、基板1を加熱し、樹脂を軟化させておいて柱状体3を押し込むことができる。その後で樹脂を硬化して絶縁層4bを形成する。また樹脂4aとして熱硬化性樹脂を用いた場合には、樹脂を半硬化状態にして柱状体3を押し込むことにより、柱状体3の立設が安定する。
次に、次に図3(d)に示すように絶縁層4bから柱状体3を引き抜いて開口部5を形成する。次に図5(e)に示すように、開口部5を含んで第2の導体配線6を形成する。
なお、上記の工程では、開口部5の底面に樹脂の一部が残ることがあるが、柱状体3を引き抜いた後にプラズマ処理することによりクリーニングすることができる。この場合、開口部5の底面に残る樹脂は絶縁層4bの厚さに比べて極めて少量であるために、プラズマ処理しても問題はない。これにより二層構成の回路基板が作製される。
さらに多層構成とする場合には、上述した図3(b)から図3(e)までの工程を繰り返せばよい。
また、基板1の上に樹脂4aを供給してから柱状体3を立設する方法では、樹脂4aの材料、例えば熱可塑性樹脂、熱可塑性と熱硬化性との混合樹脂または紫外線(UV)硬化と熱硬化性との混合樹脂等に関して選択範囲が広がるために、回路基板の構成に応じた製造工程を確立することが容易である。
例えば、樹脂4aが光硬化性成分と熱硬化型成分とを有し、かつ樹脂4aを硬化する工程が柱状体3を樹脂4a中に立設した状態で光照射して光硬化性成分を硬化し、次に柱状体3を樹脂4aから引き抜き、さらに引き続いて樹脂4aを熱硬化するようにしてもよい。この方法により、柱状体3を立設した状態で光照射して光硬化性成分を硬化した後に柱状体3を引き抜き、その後で熱硬化するという二段階硬化法を採用することができる。この結果、開口部の作製作業を簡略化することができる。また、樹脂4aから柱状体3を引き抜く際に第1の導体配線2と接している部分の樹脂4aは光が照射されず、光硬化されていないので容易に柱状体3を引き抜くことができる。
次に、実施の形態1から実施の形態3において使用する柱状体3の例について説明する。
図4は、柱状体3の先端が半球状、円錐状または多角錐状に突出した形状になっている例を示している。この場合、図4(a)に示すように、柱状体3の先端が第1の導体配線2中に圧入されているが、このことによって接続部に樹脂が入り込むことがなくプラズマ処理工程を省略できる。また、第1の導体配線2と第2の導体配線6との接触面積を大きくすることもできるので、接続抵抗を小さくすることもできる。
また、図5は、柱状体3の先端の端部にテーパを設けた形状を示している。このテーパ部分の形状は曲面状でも直線状でもよい。図5(a)に示すように、先端部には平坦面があり、この平坦面が第1の導体配線2の表面に当接している。したがって、柱状体3を引き抜いた後の状態は図5(b)に示すように、開口部5の上部が下部より広い構造、すなわちテーパを有する開口部5とすることができる。このことによって、第2の導体配線6を形成するときに、開口部5にも段切れ等が生じずに印刷形成することもできるので、接続抵抗のばらつきを減少させることが容易になる。
なお、実施の形態1から実施の形態3において用いる柱状体3に関して、圧入する先端部とは反対側で各柱状体3を連結しておくことにより、柱状体3の立設工程を簡略化することができる。以下、この連結された柱状体3を用いて回路基板を形成する製造方法について、図6を用いて説明する。
すなわち、図6(a)に示すように基板1の上に第1の導体配線2を形成しておき、連結部9で連結された柱状体3を立設する。この場合、柱状体3の先端部が錐状の形状を示したが、形状に関してはこの限りではない。次に、図6(b)に示すように、液状の樹脂4aを供給する。この状態で樹脂4aを硬化または半硬化した後、柱状体3を一括して引き抜く。次に、第2の導体配線6を形成する。なお、図6では連結部9として示しているが、板状体に柱状体3を植設してもよい。このように柱状体3を連結しておくことにより、基板1に対して柱状体3の高さ方向の位置を容易に設定することができる。例えば、図5に示す先端に平坦部を有する柱状体3を用いた場合に、柱状体3の平坦部を第1の導体配線2の表面に精度よく当接することができる。
本発明の実施の形態1から実施の形態3までの回路基板の製造方法を用いた作製された回路基板について、図7を用いて説明する。図7は、この回路基板を説明する要部断面図である。図7において、図1と同じ要素については同じ符号を付している。なお、基本的な材質、形状等は実施の形態1および実施の形態2と同じであり、異なる点を主体に説明する。
図7(a)に示すように、エポキシ樹脂等からなる基板1の上に第1の導体配線2が形成されている。その上に開口部5を有する第1の絶縁層10が形成されている。この開口部5は上記の実施の形態1から実施の形態3に示した製造方法のいずれかによって形成されたものである。この開口部5を含んで第2の導体配線6aが形成されている。これらの上に、同様にして、開口部5を有する第2の絶縁層11、第3の導体配線6bが形成されている。さらに多層化することも容易であるが、図7(a)では示していない。
なお、図7(b)には、先端部が錐状の柱状体を用いて開口部5を形成した例を示している。この場合、柱状体の錐状の端部によって第1の導体配線2に圧入痕が形成され、第2の導体配線6aが第1の導体配線2に良好に接続されることになる。また、図7(c)では、先端部がテーパと平坦部とを有する柱状体を用いて、開口部5を形成した例を示している。この場合、第1の絶縁層10にはテーパを有する開口部5が形成されることになり、微細な配線を形成する際の断線を防止することができる。同様にして、二層以上の多層基板を製造することができる。
本発明は、複雑な工程や設備を必要とすることなく、ビアホールを備えた多層構成の回路基板を製造する製造方法に関するもので、特に少量多品種に対応できる製造方法である。本発明の回路基板の製造方法は、工程の切り換えが容易で、製造工程も簡単であるので、需要に合わせて各種の携帯端末機器を迅速に製造することが要求される携帯機器分野に広く適用できる。
(a)から(e)は、本発明の実施の形態1における回路基板の製造方法を説明する工程断面図 (a)から(e)は、本発明の実施の形態2における回路基板の製造方法を説明する工程断面図 (a)から(d)は、本発明の実施の形態3における回路基板の製造方法を説明する工程断面図 (a)、(b)は、本発明の実施の形態の回路基板の製造方法において使用する柱状体の第1の例を説明する断面図 (a)、(b)は、本発明の実施の形態の回路基板の製造方法において使用する柱状体の第2の例を説明する断面図 (a)から(c)は、本発明の実施の形態の回路基板の製造方法において使用する柱状体を連結した状体を説明する断面図 (a)から(c)は、本発明の実施の形態における回路基板を説明する要部断面図 (a)から(c)は、従来の回路基板の製造方法を説明する工程断面図
符号の説明
1 基板
2 第1の導体配線
3 柱状体
4a,25 樹脂
4b 絶縁層
5 開口部
6,6a 第2の導体配線
6b 第3の導体配線
7 接着剤層
8 隙間
9 連結部
10 第1の絶縁層
11 第2の絶縁層
21 下型
22 上型
23 第1の凸部
24 第2の凸部
26 樹脂シート
27 溝
28 貫通孔

Claims (8)

  1. 絶縁基板上に第1の導体配線を形成する工程と、
    前記第1の導体配線上であってビアホールを形成する位置に柱状体を立設する工程と、
    前記絶縁基板上に樹脂を供給した後、硬化して絶縁層を形成する工程と、
    前記柱状体を引き抜いて前記絶縁層に開口部を形成する工程と、
    前記開口部を含んで第2の導体配線を形成する工程とを有する回路基板の製造方法。
  2. 絶縁基板上に第1の導体配線を形成する工程と、
    前記第1の導体配線上であってビアホールを形成する位置に柱状体を接着剤層で固定して立設する工程と、
    前記絶縁基板上に樹脂を供給した後、硬化して絶縁層を形成する工程と、
    前記柱状体を引き抜いて前記絶縁層に開口部を形成する工程と、
    前記開口部内に残った前記接着剤層を除去する工程と、
    前記開口部を含んで第2の導体配線を形成する工程とを有する回路基板の製造方法。
  3. 絶縁基板上に第1の導体配線を形成する工程と、
    前記絶縁基板上に樹脂を供給する工程と、
    前記樹脂を貫通して前記第1の導体配線に達する柱状体を立設する工程と、
    前記樹脂を硬化して絶縁層を形成する工程と、
    前記絶縁層から前記柱状体を引き抜いて前記絶縁層に開口部を形成する工程と、
    前記開口部を含んで第2の導体配線を形成する工程とを有する回路基板の製造方法。
  4. 前記樹脂が光硬化性成分と熱硬化型成分とを有し、
    かつ前記樹脂を硬化する工程が、前記柱状体を前記樹脂中に立設した状態で光照射して前記光硬化性成分を硬化する工程と、
    前記柱状体を前記樹脂から引き抜く工程と、
    前記樹脂を熱硬化する工程とを有することを特徴とする請求項1から請求項3までのいずれかに記載の回路基板の製造方法。
  5. 前記柱状体の先端部が半球状、円錐状または多角錐状であり、かつ前記柱状体の先端部が前記第1の導体配線中に圧入されて立設されることを特徴とする請求項1から請求項4までのいずれかに記載の回路基板の製造方法。
  6. 前記柱状体がその先端部に平坦面を有し、前記柱状体の先端部が前記平坦面に向けて先細形状のテーパを有し、かつ前記平坦面が前記第1の導体配線に接するようにして前記柱状体が立設されることを特徴とする請求項1から請求項4までのいずれかに記載の回路基板の製造方法。
  7. 前記柱状体が前記第1の導体配線と接する端部とは反対側で互いに連結されていることを特徴とする請求項1から請求項6までのいずれかに記載の回路基板の製造方法。
  8. 請求項1から請求項7までのいずれかに記載の回路基板の製造方法により作製されたことを特徴とする回路基板。
JP2003325846A 2003-09-18 2003-09-18 回路基板の製造方法および回路基板 Expired - Fee Related JP4082322B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003325846A JP4082322B2 (ja) 2003-09-18 2003-09-18 回路基板の製造方法および回路基板
US10/940,933 US7353600B2 (en) 2003-09-18 2004-09-15 Circuit board fabrication method and circuit board
CN2004100981988A CN1607898B (zh) 2003-09-18 2004-09-20 电路底板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003325846A JP4082322B2 (ja) 2003-09-18 2003-09-18 回路基板の製造方法および回路基板

Publications (2)

Publication Number Publication Date
JP2005093767A true JP2005093767A (ja) 2005-04-07
JP4082322B2 JP4082322B2 (ja) 2008-04-30

Family

ID=34308714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003325846A Expired - Fee Related JP4082322B2 (ja) 2003-09-18 2003-09-18 回路基板の製造方法および回路基板

Country Status (3)

Country Link
US (1) US7353600B2 (ja)
JP (1) JP4082322B2 (ja)
CN (1) CN1607898B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020027723A (ja) * 2018-08-10 2020-02-20 信越ポリマー株式会社 電気コネクターの製造方法
WO2020179874A1 (ja) * 2019-03-06 2020-09-10 日立化成株式会社 電子部品装置を製造する方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
JP4287475B2 (ja) 2004-12-17 2009-07-01 パナソニック株式会社 樹脂組成物
US20070281464A1 (en) * 2006-06-01 2007-12-06 Shih-Ping Hsu Multi-layer circuit board with fine pitches and fabricating method thereof
SG155094A1 (en) * 2008-02-29 2009-09-30 Gueh How Kiap Hydrocarbon synthesis and production onboard a marine system using varied feedstock
CN102310602B (zh) * 2010-06-30 2014-03-26 鸿富锦精密工业(深圳)有限公司 铝塑复合结构及其制作方法
JP5002718B1 (ja) * 2011-06-29 2012-08-15 株式会社東芝 フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板、及び電子機器
SE537869C2 (sv) * 2012-11-01 2015-11-03 Silex Microsystems Ab Substratgenomgående vior
EP3420588A4 (en) * 2016-02-26 2019-12-04 INTEL Corporation INTERCONNECTIONS BY INTERCONNECTION HOLE IN SUBSTRATE PACKINGS
TWI628062B (zh) 2016-03-17 2018-07-01 欣興電子股份有限公司 線路板的製作方法與感壓印模
US10849234B2 (en) 2016-04-15 2020-11-24 3M Innovative Properties Company Preparation of electrical circuits by adhesive transfer
DE102021134575A1 (de) * 2021-12-23 2023-06-29 Embedded Expert Designers UG (haftungsbeschränkt) Verfahren sowie Vorrichtung zum Herstellen einer mehrlagigen Leiterplatte (PCB)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230520A (ja) 2000-02-14 2001-08-24 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板
JP2002033562A (ja) * 2000-07-19 2002-01-31 Sony Corp 絶縁層及び接続孔の形成方法、配線構造の形成方法、並びにこれらの方法の実施に使用する型材及びその製造方法
JP2002076614A (ja) 2000-08-31 2002-03-15 Eiji Imamura 電子回路用基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020027723A (ja) * 2018-08-10 2020-02-20 信越ポリマー株式会社 電気コネクターの製造方法
WO2020179874A1 (ja) * 2019-03-06 2020-09-10 日立化成株式会社 電子部品装置を製造する方法

Also Published As

Publication number Publication date
US20050060886A1 (en) 2005-03-24
CN1607898A (zh) 2005-04-20
US7353600B2 (en) 2008-04-08
CN1607898B (zh) 2010-05-05
JP4082322B2 (ja) 2008-04-30

Similar Documents

Publication Publication Date Title
JP4082322B2 (ja) 回路基板の製造方法および回路基板
KR100763837B1 (ko) 인쇄회로기판 제조방법
US7727802B2 (en) Method for fabricating an electronic component embedded substrate
US20090101400A1 (en) Method for manufacturing component-embedded substrate and component-embedded substrate
US20020066672A1 (en) Process for manufacturing a wiring board
TWI601468B (zh) 導電膏的充填方法及多層印刷配線板的製造方法
US11324126B2 (en) Mechanically robust component carrier with rigid and flexible portions
JP4186756B2 (ja) 回路基板及びその製造方法
JPWO2011096539A1 (ja) 配線板及びその製造方法
US20060141676A1 (en) Method for producing semiconductor substrate
JP2009049444A (ja) 多層回路基板の製造方法
KR100661296B1 (ko) 전자부품을 내장한 인쇄회로기판의 제조방법 및 지그 장치
US6458514B1 (en) Process for forming through holes in substrate of printed circuit board
JPH1168267A (ja) 樹脂シート及び多層プリント配線板の製造方法
JP2004031812A (ja) 配線基板の製造方法
JP2004276384A (ja) スクリーン印刷版及びその製造方法
JP3325903B2 (ja) 配線基板の製造方法
JP2007067189A (ja) 配線基板及びその製造方法
JP2001156429A (ja) 配線回路基板の製造方法
JP4395959B2 (ja) プリント配線板の製造方法
JP2006319255A (ja) 多層配線基板の製造方法
KR20030047382A (ko) 레이저를 이용한 인쇄회로기판의 회로형성방법
TW202332334A (zh) 磁性結構體
JPH11266079A (ja) ビルドアップ多層配線基板及びその製造方法
KR100820635B1 (ko) 회로기판 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060314

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees