JP5271627B2 - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP5271627B2
JP5271627B2 JP2008196247A JP2008196247A JP5271627B2 JP 5271627 B2 JP5271627 B2 JP 5271627B2 JP 2008196247 A JP2008196247 A JP 2008196247A JP 2008196247 A JP2008196247 A JP 2008196247A JP 5271627 B2 JP5271627 B2 JP 5271627B2
Authority
JP
Japan
Prior art keywords
resin layer
electronic component
wiring board
multilayer printed
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008196247A
Other languages
English (en)
Other versions
JP2010034390A (ja
Inventor
和俊 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2008196247A priority Critical patent/JP5271627B2/ja
Publication of JP2010034390A publication Critical patent/JP2010034390A/ja
Application granted granted Critical
Publication of JP5271627B2 publication Critical patent/JP5271627B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251Disposition
    • H01L2224/2518Disposition being disposed on at least two different sides of the body, e.g. dual array

Description

本発明は、樹脂層を備えた多層プリント配線板に関する。
従来、パターニングされた配線層が形成された樹脂層を備えた多層プリント配線板が知られている。樹脂層は、加熱による反りや歪み等により変形しやすいため、変形を抑制するための技術が望まれている。
特許文献1には、絶縁性基材と、絶縁性基材の一方の面に形成された配線パターンと、絶縁性基材の他方の面に形成された矯正材とを備えた部品内蔵基板が開示されている。矯正材は、シリコンと同程度またはそれ以下の熱膨張係数を有する石英等の材料によって構成されている。このように、特許文献1の部品内蔵基板では、低熱膨張係数の矯正材によって、絶縁性基材を補強している。
しかしながら、特許文献1の部品内蔵基板では、熱膨張率の異なる絶縁性基材と矯正材とを接合しているため、加熱した際に、反りや歪みによって変形するといった問題があった。
そこで、特許文献2及び特許文献3に記載の配線基板は、絶縁層と、絶縁層に形成された配線部と、絶縁層の上下面の略全面に設けられた一対の補強層とを備えている。
このように特許文献2及び3に記載の配線基板では、絶縁層の両面に補強層を設けることによって、加熱した際の反りを低減することができた。
特開2006−351819号公報 特開2007−059821号公報 特開2006−339421号公報
しかしながら、特許文献2及び3の技術では、絶縁層の上下面の略全面に補強層を設けているので、電子部品と補強層が重なる。このため、配線板の全体の厚みが大きくなるといった課題がある。
本発明は、上述した課題を解決するために創案されたものであり、厚みの増大を抑制しつつ、変形を低減できる多層プリント配線板及び多層プリント配線板の製造方法を提供することを目的としている。
請求項1に係る発明は、第1樹脂層と、前記第1樹脂層上に接着された電子部品と、形状記憶合金からなり、平面視にて前記電子部品を囲繞する補強部材と、前記電子部品及び前記補強部材の周りの空隙に設けられた樹脂を含む接着層と、前記接着層上に設置された第2樹脂層と、前記電子部品を囲繞するスペーサと、を備え、前記補強部材は、前記スペーサに埋め込まれ、または、接着されていることを特徴とする多層プリント配線板である。
請求項に係る発明は、前記第1樹脂層及び前記第2樹脂層は、可撓性を有することを特徴とする請求項1に記載の多層プリント配線板である。
請求項に係る発明は、前記第1樹脂層または前記第2樹脂層には、ビアホールが形成され、前記ビアホールには、導電性ペーストまたは金属めっきからなる貫通電極が形成されていることを特徴とする請求項1または請求項に記載の多層プリント配線板である。
本発明によれば、形状記憶合金からなる補強部材により電子部品を囲繞している。これにより、補強部材と電子部品とを重ねることなく、電子部品と同じ高さに配置することや接着層の中に補強部材を埋設することができる。この結果、全体の厚みが大きくなることを抑制しつつ、反り等の変形を抑制できる。
(第1実施形態)
以下、図面を参照して、本発明による第1実施形態を説明する。図1は、第1実施形態における多層プリント配線板の断面図である。図2は、電子部品近傍の平面図である。以下の説明において、図1に矢印で示す上下を上下方向とする。
図1及び図2に示すように、第1実施形態による多層プリント配線板1は、3層構造に構成されている。多層プリント配線板1は、第1基材2と、第2基材3と、第3基材4とを備えている。
第1基材2は、絶縁性樹脂層11と、層間接着層12と、電子部品13と、スペーサ14と、銅配線15と、一対の補強部材16とを備えている。尚、絶縁性樹脂層11が、請求項に記載の第1樹脂層に相当する。
絶縁性樹脂層11は、可撓性を有する。絶縁性樹脂層11は、約25μmの厚みを有するポリイミドフィルムからなる。
層間接着層12は、熱可塑性エポキシフィルムからなる。層間接着層12は、絶縁性樹脂層11の上面と後述する絶縁性樹脂層21の下面との間に設けられている。即ち、層間接着層12は、電子部品13、スペーサ14、補強部材16の周りの空隙に充填されている。これにより、層間接着層12は、第1基材2と第2基材3とを接着するとともに、電子部品13の位置ズレを抑制する充填剤としても機能する。
電子部品13は、層間接着層12を介して、絶縁性樹脂層11に接着されている。電子部品13は、略直方体形状に形成されている。電子部品13の上面には、電極パッド13aが設けられている。
スペーサ14は、ガラスエポキシ樹脂等の硬質材からなる。スペーサ14の高さは、電子部品13と同じ高さに構成されている。スペーサ14の中央部には、電子部品13を設置するための開口部14aが形成されている。スペーサ14は、層間接着層12を介して、絶縁性樹脂層11に接着されている。スペーサ14は、電子部品13と所定の間隔を開けて配置されている。スペーサ14の上面には、パターニングされた銅配線15が形成されている。
補強部材16は、反り等による変形を抑制するためのものである。図1及び図2に示すように、補強部材16は、電子部品13よりも厚みの小さい正方形の板状に形成されている。補強部材16の中央部には、電子部品13の平面積よりも大きい、開口部16aが形成されている。補強部材16の開口部16aには、電子部品13が配置されている。これにより、平面視において、電子部品13が、補強部材16によって囲繞される。補強部材16は、形状記憶合金であるTi−Ni合金からなる。即ち、補強部材16は、所定の温度(例えば、200℃)になると、図1及び図2に示す元の形状に戻る。尚、ここでいう所定の温度とは、リフロー工程における加熱温度や、耐熱信頼性試験における加熱温度等のことである。一対の補強部材16は、スペーサ14の上端部及び下端部に埋め込まれている。一対の補強部材16は、平面視にて、スペーサ14の同じ位置に埋め込まれている。
第2基材3は、第1基材2の上面に接着されている。第2基材3は、絶縁性樹脂層21と、銅配線22と、貫通電極24とを備えている。絶縁性樹脂層21には、銅配線22まで貫通されたビアホール25が形成されている。尚、絶縁性樹脂層21が、請求項に記載の第2樹脂層に相当する。
絶縁性樹脂層21は、可撓性を有する。絶縁性樹脂層21は、約25μmの厚みを有するポリイミドフィルムからなる。絶縁性樹脂層21は、層間接着層12上に接着されている。
銅配線22は、絶縁性樹脂層21上に形成されている。銅配線22は、所望の形状にパターニングされている。銅配線22は、約12μmの厚みを有する。
貫通電極24は、ビアホール25の内部に埋設されている。貫通電極24の一部は、ビアホール25から突出して、層間接着層12に埋設されている。貫通電極24は、熱硬化性樹脂からなるバインダに錫が混入された導電性ペーストからなる。貫通電極24の上端部は、銅配線22に接続されている。貫通電極24の下端部は、第1基材2の銅配線15、または、電極パッド13aに接続されている。
第3基材4は、第2基材3の上面に接着されている。第3基材4は、絶縁性樹脂層31と、銅配線32と、層間接着層33と、ビアホール35に形成された貫通電極34とを備えている。第3基材4は、銅配線32のパターンと貫通電極34の配置が異なる以外は第2基材3と同様の構成を有する。
次に、上述した第1実施形態による多層プリント配線板1の製造方法について説明する。図3〜図6は、第1基材の作製方法を説明する図である。図7〜図13は、第3基材の作製方法を説明する図である。図14は、第1〜第3基材の積層工程を説明する図である。
まず、第1基材2の作製方法について説明する。
図3に示すように、熱プレス機によって、ポリイミドフィルムからなる絶縁性樹脂層11の上面に、熱可塑性エポキシフィルムからなる層間接着材料12aを貼り合わせる。
次に、図4に示すように、層間接着材料12aを介して、絶縁性樹脂層11の上面の所定の位置に電子部品13を接着する。ここで、電子部品13は、電極パッド13aが上側になるように設置される。
次に、図5に示すように、層間接着材料12aを介して、絶縁性樹脂層11の上面の所定の位置に電子部品13と同じ高さのスペーサ14を接着する。スペーサ14には、形状記憶合金からなる補強部材16が設けられている。ここで、電子部品13がスペーサ14の開口部14aに収容されるように、且つ、電子部品13とスペーサ14の内壁との間に所定の間隔が空くように、スペーサ14が配置される。これにより、スペーサ14及び補強部材16によって電子部品13が囲繞される。
次に、図6に示すように、スペーサ14の上面に銅配線15が形成される。
これにより、第1基材2が完成する。
次に、第3基材4の作製方法について説明する。
まず、図7に示すように、絶縁性樹脂層31の上面に銅箔32Aが形成された片面銅張積層材(片面CCL)を準備する。次に、銅箔32Aの上面にエッチングレジストをラミネートする。その後、エッチングレジストに銅配線32のパターンを露光、現像して、レジスト膜51をパターニングする。
次に、図8に示すように、レジスト膜51から露出している銅箔32Aを塩化第2銅浴または塩化第2鉄浴によってエッチングする。これにより、パターニングされた銅配線32が絶縁性樹脂層31上に形成される。この後、レジスト膜51を除去する。
次に、図9に示すように、絶縁性樹脂層31の下面に熱可塑性エポキシフィルムからなる層間接着材料33aを熱プレス機によって貼り合せる。
次に、図10に示すように、熱プレス機によって、約25μmの厚みを有するポリイミドフィルムからなるマスクフィルム52を層間接着材料33aの下面に貼り合せる。
次に、図11に示すように、YAGレーザ装置によって、マスクフィルム52側からレーザを照射する。これにより、銅配線32まで貫通する直径約100μmのビアホール35をマスクフィルム52、層間接着材料33a及び絶縁性樹脂層31に形成する。この後、CF及びO混合ガスを用いたプラズマデスミア処理を行って、ビアホール35のスミアを除去する。
次に、図12に示すように、エポキシ系の熱硬化性樹脂からなるバインダに錫が混入された導電性ペーストをスクリーン印刷法により穴埋め充填する。これにより、銅配線32と接続された貫通電極34が形成される。
次に、図13に示すように、マスクフィルム52を除去する。これにより、貫通電極34の下端部が、層間接着材料33aの下面から露出する。
この結果、貫通電極34が下方へ突出しているIVH(Interstitial Via Hole)構造の第3基材4が完成する。
第2基材3の作製工程は、第3基材4と略同様のため省略する。尚、第2基材3の絶縁性樹脂層21の下面には、層間接着層12を形成するための層間接着材料12bが接着される。
次に、図14に示すように、各貫通電極24、34と電極パッド13aまたは銅配線15、22とが接続されるように、第1基材2、第2基材3、第3基材4を位置合わせする。この後、各層2〜4の周りの雰囲気を1kPa以下に減圧する。この状態で、熱プレス機によって、各層2〜4を加熱しつつ加圧する。これにより、層間接着材料12a、12b、33aが軟化して、電子部品13、スペーサ14、補強部材16等の周りの空隙に充填される。また、この加熱により、導電性ペーストからなる貫通電極24、34も硬化される。この後、冷却することによって、層間接着材料12a、12b、33aが硬化して層間接着層12、33となり、各層2〜4が接着される。これにより、各層2〜4が、一括で積層される。
次に、カバーレイ(CL)やソルダレジスト(SR)等の表面保護層や、表面に錫めっきや金めっき等を外部に露出している電極パッド(図示略)に形成する。その後、外形加工等の加工を行う。この結果、図1に示す多層プリント配線板1が完成する。尚、この後、多層プリント配線板1を表面実装するためのリフロー工程や耐熱信頼性試験等が行われる。
上述したように第1実施形態による多層プリント配線板1では、所定の温度(例えば、200℃)に達した際に、元の形状に戻る形状記憶合金からなる補強部材16によって電子部品13を囲繞している。これにより、反り等による変形の大きいリフロー工程や耐熱信頼性試験等で250℃以上に加熱した際でも、反りや歪み等の変形を抑制して、平坦性の低下を抑制することができる。このため、電子部品13の実装不良を低減することができる。
また、多層プリント配線板1では、電子部品13を囲繞するように補強部材16を構成している。このため、平面視にて、電子部品13と補強部材16とを同じ位置に重ねることなく、スペーサ14に埋設することができるので、全体の厚みを増大させることなく、上述の変形抑制の効果を奏することができる。
(第2実施形態)
次に、上述した実施形態を部分的に変更した第2実施形態について説明する。図15は、第2実施形態における電子部品近傍の平面図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図15に示すように、第2実施形態では、補強部材16Aが環状に形成されている。補強部材16Aの中央部には、電子部品13を囲繞するための開口部16Aaが形成されている。尚、第2実施形態においても、補強部材16Aはスペーサ14に埋設されている。
(第3実施形態)
次に、上述した実施形態を部分的に変更した第3実施形態について説明する。図16は、第3実施形態による多層プリント配線板の断面図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図16に示すように、第3実施形態による多層プリント配線板1Bでは、接着材41を介して、スペーサ14の上面及び下面に形状記憶合金からなる補強部材16Bが接着されている。補強部材16Bの形状は、上述した実施形態と同様である。このように構成しても、補強部材16Bを層間接着層12に埋設することによって、全体の厚みの増大を抑制できる。また、補強部材16Bの厚みだけスペーサ14を薄くすることによっても、全体の厚みの増大を抑制できる。
(第4実施形態)
次に、上述した実施形態を部分的に変更した第4実施形態について説明する。図17は、第4実施形態による多層プリント配線板の断面図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図17に示すように、第4実施形態による多層プリント配線板1Cでは、樹脂層42と一対の銅箔43とを有する両面CCLによってスペーサ14Cを構成している。ここで、外側の銅箔43と内側の銅箔43との間には、所定の間隔が形成されるようにパターニングされている。形状記憶合金からなる補強部材16Cは、外側の銅箔43と内側の銅箔43との間に配置される。補強部材16Cの形状は、上述した実施形態と同様である。これにより、銅箔43、43を補強部材16Cの位置決め部材として機能させることができる。この結果、補強部材16Cを容易に設置することができる。
(第5実施形態)
次に、上述した実施形態を部分的に変更した第5実施形態について説明する。図18は、第5実施形態による多層プリント配線板の断面図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図18に示すように、第5実施形態の多層プリント配線板1Dでは、4つの基材2、3、5、6が積層された4層構造に構成されている。
第4基材5は、絶縁性樹脂層61と、絶縁性樹脂層61の下面に形成された銅配線62とを備えている。第4基材5は、層間接着層63を介して第1基材2の下面に接着されている。
第5基材6は、絶縁性樹脂層65と、絶縁性樹脂層65の下面に形成された銅配線66とを備えている。第5基材6は、層間接着層67を介して第4基材5の下面に接着されている。
多層プリント配線板1Dでは、基材2、3、5、6に形成されたビアホール45に形成される貫通電極44を銅めっきにより構成している。また、貫通電極44の一部は、全ての基材2、3、5、6を貫通するように形成されている。
次に、第5実施形態による多層プリント配線板1Dの製造方法について説明する。図19及び図20は、第5実施形態による多層プリント配線板の製造方法を説明する図である。
まず、図19に示すように、中央部が開口されたスペーサ14を絶縁性樹脂層11に層間接着材料12aを介して設置する。スペーサ14の上下面の内周部には、形状記憶合金からなる補強部材16が埋設されている。この後、リフロー工程によって、スペーサ14の開口部14aの中に電子部品13を設置する。ここで電子部品13は、有鉛または無鉛の半田46を介して、絶縁性樹脂層11の上面の銅配線15と接続される。
次に、図20に示すように、片面CCLを用いて作製された第2基材3を第1基材2の上面に層間接着層63を介して接着する。その後、層間接着層67を介して、第1基材2の下面に第4基材5を作製するための片面CCLを接着する。次に、第4基材5の所定の位置にレーザでビアホール45を形成する。この後、銅めっきをすることによって、ビアホール45の内壁面に貫通電極44を形成する。その後、片面CCLの銅箔をパターニングすることによって、銅配線62が形成された第4基材5が完成する。
次に、図18に示すように、層間接着層67を介して、第4基材5の下面に第5基材6を作製するための片面CCLを接着する。その後、レーザにより、第1基材2、第2基材3、第4基材5及び第5基材6を貫通するビアホール45を形成する。また、第5基材6を貫通するビアホール45も同時に形成する。次に、銅めっきすることによって、ビアホール45の内壁面に貫通電極44を形成する。その後、片面CCLの銅箔をパターニングすることによって、銅配線66が形成された第5基材6が完成する。
この結果、図18に示す多層プリント配線板1Dが完成する。
(第6実施形態)
次に、上述した実施形態を部分的に変更した第6実施形態について説明する。図21は、第6実施形態の製造工程における図14相当図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図21に示すように、第6実施形態による多層プリント配線板1Eでは、電子部品13の電極パッド13aが下向きに設置されている。また、電極パッド13aは、導電性ペーストからなる貫通電極71によって、第1基材2の絶縁性樹脂層11の下面に形成された銅配線15と接続されている。貫通電極71は、絶縁性樹脂層11に形成されたビアホール72に形成されている。
(第7実施形態)
次に、上述した実施形態を部分的に変更した第7実施形態について説明する。図22は、第7実施形態の製造工程における図14相当図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図22に示すように、第7実施形態による多層プリント配線板1Fでは、電極パッド13aが電子部品13の上下面の両方に設けられている。上側の電極パッド13aは、導電性ペーストからなる貫通電極24によって第2基材3の銅配線22に接続されている。下側の電極パッド13aは、導電性ペーストからなる貫通電極71によって、第1基材2の絶縁性樹脂層11の下面に形成された銅配線15と接続されている。
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
上述した各構成の材料、形状、数値等は、一例であって適宜変更可能である。
例えば、補強部材を、Fe−Mg−Si合金等の他の形状記憶合金によって構成してもよい。
また、絶縁性樹脂層は、可撓性樹脂によって構成することが好ましい。例えば、絶縁性樹脂層は、ポリイミド樹脂、液晶ポリマー、PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)等の他の樹脂によって構成してもよい。絶縁性樹脂層として、UV(紫外線)照射によって硬化する樹脂を適用してもよい。
また、片面CCLとしては、銅箔にポリイミドワニスを塗布してワニスを硬化させた、いわゆるキャスティング法により作製された片面CCLを適用してもよい。他の片面CCLとして、ポリイミド樹脂フィルム上にシード層をスパッタした後、シード層上に銅を成長させた片面CCLを適用してもよい。他の片面CCLとして、圧延または電解銅箔とポリイミド樹脂フィルムとを接着剤によって貼り合わせた片面CCLを適用してもよい。
また、層間接着層としては、ポリイミド系樹脂等からなる他の熱可塑性樹脂フィルム、エポキシ系樹脂等からなる熱硬化性フィルム、ワニス状の樹脂を適用してもよい。
また、ビアホールを形成する際に、炭酸ガスレーザ装置、エキシマレーザ装置等によってレーザを照射してもよい。更に、ビアホールをドリル加工や化学エッチング等によって形成してもよい。
また、ビアホールのプラズマデスミア処理は、Arガス等の不活性ガスによって行ってもよい。更に、薬液等を用いたウェットデスミア処理よりビアホールのスミアを除去してもよい。
また、貫通電極を構成する導電性ペーストには、電気抵抗の小さい金属粒子と低融点金属とをバインダに混入したものを適用することができる。ここで、電気抵抗が小さい金属粒子には、ニッケル(Ni)、銀(Ag)、銅(Cu)から選択される少なくとも1種類の金属粒子を適用してもよい。また、低融点金属粒子には、ビスマス(Bi)、インジウム(In)、鉛(Pb)、亜鉛(Zn)から選択される少なくとも1種類の低融点金属粒子を適用してもよい。ここで、低融点金属粒子としては、銅配線と合金化が可能な錫等が好ましい。
また、スペーサをポリイミド系樹脂等の軟質材によって構成してもよい。更に、スペーサには、汎用の両面CCL、TH(Through Hole)めっきまたはLVH(Laser Via Hole)めっき等を導通したCCLを適用してもよい。
第1実施形態による多層プリント配線板の断面図である。 電子部品近傍の平面図である。 第1基材の作製方法を説明する図である。 第1基材の作製方法を説明する図である。 第1基材の作製方法を説明する図である。 第1基材の作製方法を説明する図である。 第3基材の作製方法を説明する図である。 第3基材の作製方法を説明する図である。 第3基材の作製方法を説明する図である。 第3基材の作製方法を説明する図である。 第3基材の作製方法を説明する図である。 第3基材の作製方法を説明する図である。 第3基材の作製方法を説明する図である。 第1〜第3基材の積層工程を説明する図である。 第2実施形態における電子部品近傍の平面図である。 第3実施形態による多層プリント配線板の断面図である。 第4実施形態による多層プリント配線板の断面図である。 第5実施形態による多層プリント配線板の断面図である。 多層プリント配線板の製造方法を説明する図である。 多層プリント配線板の製造方法を説明する図である。 第6実施形態の製造工程における図14相当図である。 第7実施形態の製造工程における図14相当図である。
符号の説明
1、1B、1C、1D、1E、1F 多層プリント配線板
2 第1基材
3 第2基材
4 第3基材
5 第4基材
6 第5基材
11、21、31、61、65 絶縁性樹脂層
12、33、63、67 層間接着層
12a、12b、33a 層間接着材料
13 電子部品
13a 電極パッド
14、14C スペーサ
14a 開口部
15、22、32、62、66 銅配線
16、16A、16B、16C 補強部材
16a、16Aa 開口部
24、34、44、71 貫通電極
25、35、45、72 ビアホール
32A、43 銅箔
41 接着材
42 樹脂層
46 半田

Claims (3)

  1. 第1樹脂層と、
    前記第1樹脂層上に接着された電子部品と、
    形状記憶合金からなり、平面視にて前記電子部品を囲繞する補強部材と、
    前記電子部品及び前記補強部材の周りの空隙に設けられた樹脂を含む接着層と、
    前記接着層上に設置された第2樹脂層と
    前記電子部品を囲繞するスペーサと、を備え、
    前記補強部材は、前記スペーサに埋め込まれ、または、接着されていることを特徴とする多層プリント配線板。
  2. 前記第1樹脂層及び前記第2樹脂層は、可撓性を有することを特徴とする請求項1に記載の多層プリント配線板。
  3. 前記第1樹脂層または前記第2樹脂層には、ビアホールが形成され、
    前記ビアホールには、導電性ペーストまたは金属めっきからなる貫通電極が形成されていることを特徴とする請求項1または請求項に記載の多層プリント配線板。
JP2008196247A 2008-07-30 2008-07-30 多層プリント配線板 Expired - Fee Related JP5271627B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008196247A JP5271627B2 (ja) 2008-07-30 2008-07-30 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008196247A JP5271627B2 (ja) 2008-07-30 2008-07-30 多層プリント配線板

Publications (2)

Publication Number Publication Date
JP2010034390A JP2010034390A (ja) 2010-02-12
JP5271627B2 true JP5271627B2 (ja) 2013-08-21

Family

ID=41738508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008196247A Expired - Fee Related JP5271627B2 (ja) 2008-07-30 2008-07-30 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP5271627B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
JP5459108B2 (ja) * 2010-06-30 2014-04-02 株式会社デンソー 部品内蔵配線基板
JP2012186279A (ja) * 2011-03-04 2012-09-27 Fujikura Ltd 電子部品を内蔵した積層プリント配線板及びその製造方法
US20140153204A1 (en) * 2012-11-30 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printing circuit board and method for manufacturing the same
JP6460439B2 (ja) * 2014-03-31 2019-01-30 京セラ株式会社 印刷配線板およびその製造方法
JP6315681B2 (ja) * 2014-05-27 2018-04-25 株式会社フジクラ 部品内蔵基板及びその製造方法並びに実装体
JP2016162797A (ja) * 2015-02-27 2016-09-05 日本電気株式会社 多層回路基板、実装体、多層回路基板の製造方法、半田付け方法及び実装体の製造方法
KR101963293B1 (ko) * 2017-11-01 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
JP2019175977A (ja) * 2018-03-28 2019-10-10 太陽誘電株式会社 回路基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0192175U (ja) * 1987-12-08 1989-06-16
JPH04239793A (ja) * 1991-01-23 1992-08-27 Sharp Corp 自己修復型の積層基板
JP2003092376A (ja) * 2001-09-17 2003-03-28 Sony Corp 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
JP2005197389A (ja) * 2004-01-06 2005-07-21 Renesas Technology Corp 半導体モジュール
JP4541753B2 (ja) * 2004-05-10 2010-09-08 新光電気工業株式会社 電子部品実装構造の製造方法
JP2006139330A (ja) * 2004-11-10 2006-06-01 Dainippon Printing Co Ltd 非接触icカード、接触・非接触両用icカード
JP4526983B2 (ja) * 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
JP4862641B2 (ja) * 2006-12-06 2012-01-25 株式会社デンソー 多層基板及び多層基板の製造方法
JP4939916B2 (ja) * 2006-12-21 2012-05-30 株式会社フジクラ 多層プリント配線板およびその製造方法

Also Published As

Publication number Publication date
JP2010034390A (ja) 2010-02-12

Similar Documents

Publication Publication Date Title
JP5271627B2 (ja) 多層プリント配線板
JP5114858B2 (ja) 多層配線基板およびその作製方法
JP4945974B2 (ja) 部品内蔵配線板
EP2592915B1 (en) Manufacturing method for laminated wiring board
JP4935139B2 (ja) 多層プリント配線板
JP5022392B2 (ja) ペーストバンプを用いた印刷回路基板の製造方法
JP2007165888A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2007329213A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法。
JP5261756B1 (ja) 多層配線基板
JP2019121766A (ja) プリント配線板およびその製造方法
JP2010062464A (ja) インダクタ内蔵プリント配線板の製造方法及びインダクタ内蔵プリント配線板
JP5130666B2 (ja) 部品内蔵配線板
JP2007180421A (ja) 多層回路板の製造方法および多層回路板
JP2010034391A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP5621311B2 (ja) 回路基板の製造方法
JP5836019B2 (ja) 部品内蔵基板およびその製造方法
JP2011040648A (ja) 回路基板の製造方法および回路基板
JP4347143B2 (ja) 回路基板およびその製造方法
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP4824972B2 (ja) 回路配線基板及びその製造方法
JP2011071560A (ja) 部品内蔵配線板の製造方法
JP5408754B1 (ja) 多層配線基板及びその製造方法
JP5765633B2 (ja) プリント配線板及びその製造方法
JP5561683B2 (ja) 部品内蔵基板
JP5672675B2 (ja) 樹脂多層基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130513

R151 Written notification of patent or utility model registration

Ref document number: 5271627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees