JP5271627B2 - 多層プリント配線板 - Google Patents
多層プリント配線板 Download PDFInfo
- Publication number
- JP5271627B2 JP5271627B2 JP2008196247A JP2008196247A JP5271627B2 JP 5271627 B2 JP5271627 B2 JP 5271627B2 JP 2008196247 A JP2008196247 A JP 2008196247A JP 2008196247 A JP2008196247 A JP 2008196247A JP 5271627 B2 JP5271627 B2 JP 5271627B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- electronic component
- wiring board
- multilayer printed
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
Description
以下、図面を参照して、本発明による第1実施形態を説明する。図1は、第1実施形態における多層プリント配線板の断面図である。図2は、電子部品近傍の平面図である。以下の説明において、図1に矢印で示す上下を上下方向とする。
次に、上述した実施形態を部分的に変更した第2実施形態について説明する。図15は、第2実施形態における電子部品近傍の平面図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
次に、上述した実施形態を部分的に変更した第3実施形態について説明する。図16は、第3実施形態による多層プリント配線板の断面図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
次に、上述した実施形態を部分的に変更した第4実施形態について説明する。図17は、第4実施形態による多層プリント配線板の断面図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
次に、上述した実施形態を部分的に変更した第5実施形態について説明する。図18は、第5実施形態による多層プリント配線板の断面図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
次に、上述した実施形態を部分的に変更した第6実施形態について説明する。図21は、第6実施形態の製造工程における図14相当図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
次に、上述した実施形態を部分的に変更した第7実施形態について説明する。図22は、第7実施形態の製造工程における図14相当図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
2 第1基材
3 第2基材
4 第3基材
5 第4基材
6 第5基材
11、21、31、61、65 絶縁性樹脂層
12、33、63、67 層間接着層
12a、12b、33a 層間接着材料
13 電子部品
13a 電極パッド
14、14C スペーサ
14a 開口部
15、22、32、62、66 銅配線
16、16A、16B、16C 補強部材
16a、16Aa 開口部
24、34、44、71 貫通電極
25、35、45、72 ビアホール
32A、43 銅箔
41 接着材
42 樹脂層
46 半田
Claims (3)
- 第1樹脂層と、
前記第1樹脂層上に接着された電子部品と、
形状記憶合金からなり、平面視にて前記電子部品を囲繞する補強部材と、
前記電子部品及び前記補強部材の周りの空隙に設けられた樹脂を含む接着層と、
前記接着層上に設置された第2樹脂層と、
前記電子部品を囲繞するスペーサと、を備え、
前記補強部材は、前記スペーサに埋め込まれ、または、接着されていることを特徴とする多層プリント配線板。 - 前記第1樹脂層及び前記第2樹脂層は、可撓性を有することを特徴とする請求項1に記載の多層プリント配線板。
- 前記第1樹脂層または前記第2樹脂層には、ビアホールが形成され、
前記ビアホールには、導電性ペーストまたは金属めっきからなる貫通電極が形成されていることを特徴とする請求項1または請求項2に記載の多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008196247A JP5271627B2 (ja) | 2008-07-30 | 2008-07-30 | 多層プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008196247A JP5271627B2 (ja) | 2008-07-30 | 2008-07-30 | 多層プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010034390A JP2010034390A (ja) | 2010-02-12 |
JP5271627B2 true JP5271627B2 (ja) | 2013-08-21 |
Family
ID=41738508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008196247A Expired - Fee Related JP5271627B2 (ja) | 2008-07-30 | 2008-07-30 | 多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5271627B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5001395B2 (ja) * | 2010-03-31 | 2012-08-15 | イビデン株式会社 | 配線板及び配線板の製造方法 |
JP5459108B2 (ja) * | 2010-06-30 | 2014-04-02 | 株式会社デンソー | 部品内蔵配線基板 |
JP2012186279A (ja) * | 2011-03-04 | 2012-09-27 | Fujikura Ltd | 電子部品を内蔵した積層プリント配線板及びその製造方法 |
US20140153204A1 (en) * | 2012-11-30 | 2014-06-05 | Samsung Electro-Mechanics Co., Ltd. | Electronic component embedded printing circuit board and method for manufacturing the same |
JP6460439B2 (ja) * | 2014-03-31 | 2019-01-30 | 京セラ株式会社 | 印刷配線板およびその製造方法 |
JP6315681B2 (ja) * | 2014-05-27 | 2018-04-25 | 株式会社フジクラ | 部品内蔵基板及びその製造方法並びに実装体 |
JP2016162797A (ja) * | 2015-02-27 | 2016-09-05 | 日本電気株式会社 | 多層回路基板、実装体、多層回路基板の製造方法、半田付け方法及び実装体の製造方法 |
KR101963293B1 (ko) * | 2017-11-01 | 2019-03-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
JP2019175977A (ja) * | 2018-03-28 | 2019-10-10 | 太陽誘電株式会社 | 回路基板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0192175U (ja) * | 1987-12-08 | 1989-06-16 | ||
JPH04239793A (ja) * | 1991-01-23 | 1992-08-27 | Sharp Corp | 自己修復型の積層基板 |
JP2003092376A (ja) * | 2001-09-17 | 2003-03-28 | Sony Corp | 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法 |
JP2005197389A (ja) * | 2004-01-06 | 2005-07-21 | Renesas Technology Corp | 半導体モジュール |
JP4541753B2 (ja) * | 2004-05-10 | 2010-09-08 | 新光電気工業株式会社 | 電子部品実装構造の製造方法 |
JP2006139330A (ja) * | 2004-11-10 | 2006-06-01 | Dainippon Printing Co Ltd | 非接触icカード、接触・非接触両用icカード |
JP4526983B2 (ja) * | 2005-03-15 | 2010-08-18 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP4862641B2 (ja) * | 2006-12-06 | 2012-01-25 | 株式会社デンソー | 多層基板及び多層基板の製造方法 |
JP4939916B2 (ja) * | 2006-12-21 | 2012-05-30 | 株式会社フジクラ | 多層プリント配線板およびその製造方法 |
-
2008
- 2008-07-30 JP JP2008196247A patent/JP5271627B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010034390A (ja) | 2010-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5271627B2 (ja) | 多層プリント配線板 | |
JP5114858B2 (ja) | 多層配線基板およびその作製方法 | |
JP4945974B2 (ja) | 部品内蔵配線板 | |
EP2592915B1 (en) | Manufacturing method for laminated wiring board | |
JP4935139B2 (ja) | 多層プリント配線板 | |
JP5022392B2 (ja) | ペーストバンプを用いた印刷回路基板の製造方法 | |
JP2007165888A (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
JP2007329213A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法。 | |
JP5261756B1 (ja) | 多層配線基板 | |
JP2019121766A (ja) | プリント配線板およびその製造方法 | |
JP2010062464A (ja) | インダクタ内蔵プリント配線板の製造方法及びインダクタ内蔵プリント配線板 | |
JP5130666B2 (ja) | 部品内蔵配線板 | |
JP2007180421A (ja) | 多層回路板の製造方法および多層回路板 | |
JP2010034391A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP5621311B2 (ja) | 回路基板の製造方法 | |
JP5836019B2 (ja) | 部品内蔵基板およびその製造方法 | |
JP2011040648A (ja) | 回路基板の製造方法および回路基板 | |
JP4347143B2 (ja) | 回路基板およびその製造方法 | |
KR100796981B1 (ko) | 인쇄회로기판 제조방법 | |
JP4824972B2 (ja) | 回路配線基板及びその製造方法 | |
JP2011071560A (ja) | 部品内蔵配線板の製造方法 | |
JP5408754B1 (ja) | 多層配線基板及びその製造方法 | |
JP5765633B2 (ja) | プリント配線板及びその製造方法 | |
JP5561683B2 (ja) | 部品内蔵基板 | |
JP5672675B2 (ja) | 樹脂多層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130513 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5271627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |