CN112164687A - 一种覆铜陶瓷基板及其制备方法 - Google Patents

一种覆铜陶瓷基板及其制备方法 Download PDF

Info

Publication number
CN112164687A
CN112164687A CN202010927682.6A CN202010927682A CN112164687A CN 112164687 A CN112164687 A CN 112164687A CN 202010927682 A CN202010927682 A CN 202010927682A CN 112164687 A CN112164687 A CN 112164687A
Authority
CN
China
Prior art keywords
copper
layer
metal
copper foil
stress buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010927682.6A
Other languages
English (en)
Inventor
王斌
贺贤汉
欧阳鹏
葛荘
孙泉
张恩荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Fulede Semiconductor Technology Co ltd
Original Assignee
Jiangsu Fulede Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Fulede Semiconductor Technology Co ltd filed Critical Jiangsu Fulede Semiconductor Technology Co ltd
Priority to CN202010927682.6A priority Critical patent/CN112164687A/zh
Publication of CN112164687A publication Critical patent/CN112164687A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Products (AREA)

Abstract

本发明涉及一种覆铜陶瓷基板，烧结前包括位于中间的陶瓷层、位于陶瓷层上下两面的焊料层、贴附在焊料层上的应力缓冲层以及贴附在应力缓冲层上的金属铜层。应力缓冲层为金属片，毛面朝向焊料层、光面朝向金属铜层。制备方法如下：1)将作为应力缓冲层的铜箔和作为金属铜层的铜片去除油污后，进行防氧化清洗；2)陶瓷层双面丝网印刷焊料层或双面贴敷活性金属焊片；3)在焊料层或活性金属焊片上贴敷铜箔，在铜箔上覆盖金属铜层；4)在待烧结件上下放置压头；5)依照AMB工艺进行真空活性钎焊烧结并提供分子扩散焊所需条件，温度控制在700℃‑940℃，真空度小于0.01，烧结时间60min‑540min，铜箔和金属铜层分子扩散焊后形成微孔区。

Description

一种覆铜陶瓷基板及其制备方法
技术领域
本发明属于半导体基板制备技术领域，涉及一种提高覆铜陶瓷基板冷热循环可靠性的制备技术，具体而言涉及一种包含有应力缓冲层的覆铜陶瓷基板及其制备方法。
背景技术
小型化的高压大功率模块是半导体器件重要发展方向之一，在半导体器件设计中，随着尺寸减小，芯片功率密度急剧增加，对模块散热封装可靠性提出了新的要求。陶瓷覆铜基板是电力电子领域功率模块最为优良的封装材料，因陶瓷覆铜板高导热的特性，可以将芯片的热量快速散发到外界，一般用作芯片的衬板。在陶瓷金属化最重要的两种生产工艺中，直接覆铜陶瓷基板(DCB)是由利用铜的含氧共晶液直接将铜敷接在陶瓷上，活性金属钎焊覆铜陶瓷基板(AMB)是利用钎焊料将陶瓷板和金属铜箔烧结在一起。相比直接覆铜陶瓷基板，活性金属钎焊覆铜陶瓷基板具有更高的可靠性。
活性钎焊时，通过钎料的润湿性和界面反应可使陶瓷和金属形成致密的界面，但残余热应力大是陶瓷金属化中普遍存在的问题。此外，铜瓷热膨胀系数的显著差异，致使AMB覆铜陶瓷基板处于冷热循环条件下时，焊料结合层陶瓷侧易产生微裂纹，金属侧易产生翘曲，致使基板失效。
为了解决上述技术问题，现有技术进行了诸多有益探索：如专利(公告号：US005527620A)、专利(公告号：CN201927591U)均通过设置应力缓冲盲孔或者钉头孔的方式能有效释放热应力；在AMB工艺焊料层设置蚀刻台阶也能有效降低金属铜边缘产生翘曲的现象；专利(申请公布号：CN109970462A)制备了铜层外缘为凹凸波浪状的覆铜陶瓷基板，该结构可有效释放热应力，提高覆铜陶瓷基板在冷热循环条件下的使用寿命；在现行AMB陶瓷金属化烧结工艺中，多采用对焊料或者陶瓷表面进行改性，以减少烧结后焊料结合层空洞和孔隙，用以增强覆铜陶瓷基板的冷热循环可靠性。但以上技术对提高覆铜陶瓷基板冷热循环可靠性都是有限的，因此亟待寻求一种可复合其他技术，能有效提高覆铜陶瓷基板冷热循环可靠性的新方法。
发明内容
本发明是为解决现有技术的不足而进行的，提供了一种包含有应力缓冲层的覆铜陶瓷基板及其制备方法。
本发明方案所依据的原理如下：铜箔和金属铜层可通过分子扩散焊连接，而AMB烧结工艺可以提供金属铜分子扩散焊的条件。因此，将铜箔进行处理设置为应力缓冲层，通过烧结在铜箔和铜层间产生微孔区在AMB工艺中是合理可行的。研究表明，铜箔和铜层间的微孔区可有效释放覆铜陶瓷基板在冷热循环条件下的热应力，这种应力缓冲结构为增强覆铜陶瓷基板冷热循环可靠性提供了新的思路，该方法可与现有技术复合，进一步提高覆铜陶瓷基板的冷热循环可靠性，对设计高可靠性的覆铜陶瓷基板具有重要意义。
为了实现上述目的，本发明通过以下技术方案实施：
本发明的第一方面，提供了一种包含有应力缓冲层的覆铜陶瓷基板，具有这样的技术特征：烧结前包括位于中间的陶瓷层、位于陶瓷层上下两面的焊料层、贴附在所述焊料层上的应力缓冲层、以及贴附在所述应力缓冲层上的金属铜层；其中，应力缓冲层为金属片，毛面朝向焊料层、光面朝向金属铜层。经真空烧结后，应力缓冲层与金属铜层间形成有微孔区。
进一步，应力缓冲层为铜箔，厚度为5～50μm，该铜箔的毛面粗糙度Ra控制在0.5-3.0之间，光面粗糙度Ra控制在0.1-0.3之间。
优选的，应力缓冲层为铜箔，厚度为16～30μm，该铜箔的毛面粗糙度Ra控制在0.5-1.0之间，光面粗糙度Ra控制在0.1-0.3之间。
进一步，陶瓷层的厚度为1.0mm，图形面金属铜层的厚度为0.3mm、非图形面金属铜层的厚度为0.25mm。
进一步，陶瓷层为氮化硅陶瓷板或氮化铝陶瓷板。
本发明的第二方面，提供了上述覆铜陶瓷基板的制备方法，其特征在于，包括如下步骤：
1)将作为应力缓冲层的铜箔和作为金属铜层的铜片去除油污后，再进行防氧化清洗；
2)陶瓷层双面丝网印刷焊料层或双面贴敷活性金属焊片；
3)在焊料层或活性金属焊片上贴敷铜箔，在铜箔上覆盖金属铜层，所述铜箔的毛面朝向焊料层，光面朝向金属铜层；
4)在待烧结件上下放置压头；
5)依照AMB工艺进行真空活性钎焊烧结并提供分子扩散焊所需条件，温度控制在700℃-940℃，真空度小于0.01，烧结时间60min-540min，铜箔和金属铜层分子扩散焊后形成微孔区。
为保证铜片与铜箔之间分子扩散焊的效果，需严格控制温度不得超过940℃，烧结时间需依据烧结炉和产品的特性多次调节后确定。
优选的，步骤1)中，使用丙酮或酒精去除铜箔和铜片表面的油污。
优选的，步骤4)中，压头选自玻璃、陶瓷、石墨块或刚玉砖。
本发明的有益效果如下：
本发明依据AMB烧结工艺可以提供金属铜分子扩散焊的条件，在焊料层和金属铜层之间引入优选为铜箔的应力缓冲层，并且铜箔的毛面朝向焊料层、光面朝向金属铜层；同时对烧结条件进行探索，将温度控制在700℃-940℃，真空度小于0.01，烧结时间限定为60min-540min，使得铜箔和金属铜层分子扩散焊后形成微孔区，该微孔区可有效释放覆铜陶瓷基板在冷热循环条件下产生的热应力。通过试验验证，与现有技术中不设置应力缓冲层的覆铜陶瓷基板对比，本发明中的覆铜陶瓷基板进行冷热循环冲击，开裂时循环次数提高20％，覆铜陶瓷基板的冷热冲击可靠性显著提升。
附图说明
图1为本发明实施例中的覆铜陶瓷基板的结构示意图；
图2为本发明实施例中的微孔区的结构示意图；
图3为应力缓冲层光面和毛面的示意图；
图4为覆铜陶瓷基板的烧结流程示意图。
具体实施方式
下面结合本发明的附图和实施例对本发明的实施作详细说明，以下实施例是在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体操作过程，但本发明的保护范围不限于下述的实施例。
本发明所用试剂和原料均市售可得或可按文献方法制备。下列实施例中未注明具体条件的实验方法，通常按照常规条件或按照制造厂商所建议的条件。
实施例1覆铜陶瓷基板
根据图1，覆铜陶瓷基板100的结构如下：烧结前包括位于中间的陶瓷层1、位于陶瓷层上下两面的焊料层2、贴附在焊料层上的应力缓冲层3以及贴附在应力缓冲层上的金属铜层4。
其中，陶瓷层1为氮化硅陶瓷板或氮化铝陶瓷板。焊料层2包含两种形式，一种为通过丝网印刷形式设置在瓷板两面的焊料，另一种为贴敷在瓷板两面的活性金属焊片。应力缓冲层3优选为铜箔，其毛面31朝向焊料层、光面朝向金属铜层。经真空烧结后，应力缓冲层与金属铜层间形成有微孔区(图2)。
本实施例中，陶瓷层1的厚度为1.0mm，图形面金属铜层41的厚度为0.3mm、非图形面金属铜层42的厚度为0.25mm。铜箔如图3所示，厚度为16～30μm，毛面粗糙度Ra控制在0.5-1.0之间，光面粗糙度Ra控制在0.1-0.3之间。
实施例2覆铜陶瓷基板制备
1)将作为应力缓冲层的铜箔和作为金属铜层的铜片使用丙酮或酒精去除油污后，再进行防氧化清洗；
2)陶瓷层双面丝网印刷焊料层或双面贴敷活性金属焊片；
3)在焊料层或活性金属焊片上贴敷铜箔，在铜箔上覆盖金属铜层，所述铜箔的毛面朝向焊料层，光面朝向金属铜层；
4)在待烧结件上下放置压头，如玻璃、陶瓷、石墨块或刚玉砖等；
5)依照AMB工艺进行真空活性钎焊烧结并提供分子扩散焊所需条件，温度控制在700℃-940℃，真空度小于0.01，烧结时间60min-540min，铜箔和金属铜层分子扩散焊后形成微孔区。
6)按照AMB覆铜板一般生产加工流程(贴膜、曝光、显影、铜蚀刻、焊料蚀刻等工艺)制成实验品。
对比例1
本对比例产品为现有AMB氮化铝覆铜陶瓷基板，除不引入应力缓冲铜箔层外，其余均与实施例1一致。
对比试验
将实施例1中的产品和对比例1中的产品进行冷热冲击可靠性对比。实验过程中，冷热冲击温度分别设置为20℃和355℃，将陶瓷基板交替置于冷水(1min)中和加热板(2min)上，前10次过程中，每5次进行超声波扫描探伤(SAM)测试，之后每2次进行SAM测试，直至覆铜板出现翘曲，开裂现象。试验结果如表1所示，实施例较对比例至开裂时循环次数提高20％，可以说明，经引入应力缓冲层后，覆铜陶瓷基板的冷热冲击可靠性显著提升。
表1实施例1和对比例1产品出现翘曲、开裂失效时冷热冲击次数汇总
编号 出现翘曲、开裂失效时冷热冲击次数/次
实施例1 36
对比例1 30
以上已对本发明创造的较佳实施例进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明创造精神的前提下还可作出种种的等同的变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。

Claims (8)

1.一种覆铜陶瓷基板，其特征在于，烧结前包括位于中间的陶瓷层、位于陶瓷层上下两面的焊料层、贴附在所述焊料层上的应力缓冲层、以及贴附在所述应力缓冲层上的金属铜层，所述应力缓冲层为金属片，毛面朝向焊料层、光面朝向金属铜层，
经真空烧结后，所述应力缓冲层与所述金属铜层间形成微孔区。
2.根据权利要求1所述的覆铜陶瓷基板，其特征在于：
其中，所述应力缓冲层为铜箔，厚度为5～50μm，该铜箔的毛面粗糙度Ra控制在0.5-3.0之间，光面粗糙度Ra控制在0.1-0.3之间。
3.根据权利要求1所述的覆铜陶瓷基板，其特征在于：
其中，所述应力缓冲层为铜箔，厚度为16～30μm，该铜箔的毛面粗糙度Ra控制在0.5-1.0之间，光面粗糙度Ra控制在0.1-0.3之间。
4.根据权利要求3所述的覆铜陶瓷基板，其特征在于：
其中，所用陶瓷层的厚度为1.0mm，图形面金属铜层的厚度为0.3mm、非图形面金属铜层的厚度为0.25mm。
5.根据权利要求1所述的覆铜陶瓷基板，其特征在于：
其中，所述陶瓷层为氮化硅陶瓷板或氮化铝陶瓷板。
6.权利要求1～5任一项所述的覆铜陶瓷基板的制备方法，其特征在于，包括如下步骤：
1)将作为应力缓冲层的铜箔和作为金属铜层的铜片去除油污后，再进行防氧化清洗；
2)陶瓷层双面丝网印刷焊料层或双面贴敷活性金属焊片；
3)在焊料层或活性金属焊片上贴敷铜箔，在铜箔上覆盖金属铜层，所述铜箔的毛面朝向焊料层，光面朝向金属铜层；
4)在待烧结件上下放置压头；
5)依照AMB工艺进行真空活性钎焊烧结并提供分子扩散焊所需条件，温度控制在700℃-940℃，真空度小于0.01，烧结时间60min-540min，铜箔和金属铜层分子扩散焊后形成微孔区。
7.根据权利要求6所述的覆铜陶瓷基板的制备方法，其特征在于：
其中，步骤1)中，使用丙酮或酒精去除铜箔和铜片表面的油污。
8.根据权利要求6所述的覆铜陶瓷基板的制备方法，其特征在于：
其中，步骤4)中，所述压头选自玻璃、陶瓷、石墨块或刚玉砖。
CN202010927682.6A 2020-09-07 2020-09-07 一种覆铜陶瓷基板及其制备方法 Pending CN112164687A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010927682.6A CN112164687A (zh) 2020-09-07 2020-09-07 一种覆铜陶瓷基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010927682.6A CN112164687A (zh) 2020-09-07 2020-09-07 一种覆铜陶瓷基板及其制备方法

Publications (1)

Publication Number Publication Date
CN112164687A true CN112164687A (zh) 2021-01-01

Family

ID=73857491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010927682.6A Pending CN112164687A (zh) 2020-09-07 2020-09-07 一种覆铜陶瓷基板及其制备方法

Country Status (1)

Country Link
CN (1) CN112164687A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113645765A (zh) * 2021-09-09 2021-11-12 江苏耀鸿电子有限公司 一种用于高端印刷线路板的覆铜基板及其制备方法
CN115939928A (zh) * 2023-03-10 2023-04-07 四川富乐华半导体科技有限公司 一种半导体激光器的热沉结构及其制备方法
CN116180079A (zh) * 2023-03-15 2023-05-30 江苏富乐华半导体科技股份有限公司 一种解决覆铜陶瓷载板高温下瓷片裂纹的方法
CN117334795A (zh) * 2023-09-30 2024-01-02 江苏富乐华功率半导体研究院有限公司 一种基于陶瓷围坝的高功率led封装结构的制备及应用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943212A (en) * 1996-05-01 1999-08-24 Shinko Electric Industries Co., Ltd. Ceramic circuit board and semiconductor device using same
US20070228105A1 (en) * 2006-03-31 2007-10-04 Yoshikazu Oshika Solder layer and electronic device bonding substrate and submount using the same
US20080193777A1 (en) * 2007-02-09 2008-08-14 National Taiwan University Ceramic/metal composite structure and method of manufacturing the same
JP2011139000A (ja) * 2010-01-04 2011-07-14 Denki Kagaku Kogyo Kk パワーモジュール構造体及びその製造方法
JP2018190863A (ja) * 2017-05-09 2018-11-29 パナソニックＩｐマネジメント株式会社 実装構造体
CN111403347A (zh) * 2020-03-03 2020-07-10 江苏富乐德半导体科技有限公司 一种高可靠性氮化硅覆铜陶瓷基板的铜瓷界面结构及其制备方法
CN111548196A (zh) * 2020-04-28 2020-08-18 江苏富乐德半导体科技有限公司 一种氮化铝陶瓷基板表面处理方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943212A (en) * 1996-05-01 1999-08-24 Shinko Electric Industries Co., Ltd. Ceramic circuit board and semiconductor device using same
US20070228105A1 (en) * 2006-03-31 2007-10-04 Yoshikazu Oshika Solder layer and electronic device bonding substrate and submount using the same
US20080193777A1 (en) * 2007-02-09 2008-08-14 National Taiwan University Ceramic/metal composite structure and method of manufacturing the same
JP2011139000A (ja) * 2010-01-04 2011-07-14 Denki Kagaku Kogyo Kk パワーモジュール構造体及びその製造方法
JP2018190863A (ja) * 2017-05-09 2018-11-29 パナソニックＩｐマネジメント株式会社 実装構造体
CN111403347A (zh) * 2020-03-03 2020-07-10 江苏富乐德半导体科技有限公司 一种高可靠性氮化硅覆铜陶瓷基板的铜瓷界面结构及其制备方法
CN111548196A (zh) * 2020-04-28 2020-08-18 江苏富乐德半导体科技有限公司 一种氮化铝陶瓷基板表面处理方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113645765A (zh) * 2021-09-09 2021-11-12 江苏耀鸿电子有限公司 一种用于高端印刷线路板的覆铜基板及其制备方法
CN113645765B (zh) * 2021-09-09 2022-08-23 江苏耀鸿电子有限公司 一种用于高端印刷线路板的覆铜基板及其制备方法
CN115939928A (zh) * 2023-03-10 2023-04-07 四川富乐华半导体科技有限公司 一种半导体激光器的热沉结构及其制备方法
CN116180079A (zh) * 2023-03-15 2023-05-30 江苏富乐华半导体科技股份有限公司 一种解决覆铜陶瓷载板高温下瓷片裂纹的方法
CN116180079B (zh) * 2023-03-15 2024-01-23 江苏富乐华半导体科技股份有限公司 一种解决覆铜陶瓷载板高温下瓷片裂纹的方法
CN117334795A (zh) * 2023-09-30 2024-01-02 江苏富乐华功率半导体研究院有限公司 一种基于陶瓷围坝的高功率led封装结构的制备及应用
CN117334795B (zh) * 2023-09-30 2024-02-20 江苏富乐华功率半导体研究院有限公司 一种基于陶瓷围坝的高功率led封装结构的制备及应用

Similar Documents

Publication Publication Date Title
CN112164687A (zh) 一种覆铜陶瓷基板及其制备方法
JP4996600B2 (ja) アルミニウム−炭化珪素質複合体及びそれを用いた放熱部品
JP4497103B2 (ja) ウェハ保持体およびそれを搭載したヒータユニット、ウェハプローバ
JP4969738B2 (ja) セラミックス回路基板およびそれを用いた半導体モジュール
JP5598522B2 (ja) 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP5144279B2 (ja) アルミニウム−炭化珪素質複合体及びそれを用いた放熱部品
WO2006100769A1 (ja) 金属基板−炭素基金属複合材料構造体および該構造体の製造方法
CN101273450A (zh) 散热模块及其制造方法
CN114758956A (zh) 覆铜陶瓷基板双面同时烧结方法
WO2019019857A1 (zh) 散热元件及其制备方法和igbt模组
JP2005011922A (ja) ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置
JP2011230954A (ja) セラミック部材とフィン付き放熱部材との接合体の製造方法
WO2019020015A1 (zh) 散热元件及其制备方法和igbt模组
KR20180131072A (ko) 방열회로기판의 제조방법
CN111933610B (zh) 一种带有缓冲层的金属陶瓷基板及其制备方法
JP2016180185A (ja) アルミニウム合金−セラミックス複合体、この複合体の製造方法、及びこの複合体からなる応力緩衝材
CN111653486B (zh) 一种提高覆铜陶瓷基板冷热冲击可靠性的方法
JPH10190176A (ja) 回路基板
JP2002057413A (ja) セラミックス基板及びその製造方法
JPH10247763A (ja) 回路基板及びその製造方法
JP3722573B2 (ja) セラミックス基板及びそれを用いた回路基板とその製造方法
WO2020262015A1 (ja) 金属－セラミックス接合基板およびその製造方法
JP2007248317A (ja) 加熱冷却モジュール
JP2005072036A (ja) パワーモジュール、回路基板の製造方法および製造装置
JP6263324B2 (ja) アルミニウム合金−セラミックス複合体の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 224200 No. 18 Hongda Road, Chengdong New District, Dongtai City, Yancheng City, Jiangsu Province

Applicant after: Jiangsu fulehua Semiconductor Technology Co.,Ltd.

Address before: 224200 No. 18 Hongda Road, Chengdong New District, Dongtai City, Yancheng City, Jiangsu Province

Applicant before: JIANGSU FULEDE SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20210101

RJ01 Rejection of invention patent application after publication