CN106252293B - 封装外壳及应用该封装外壳的电子元件 - Google Patents

封装外壳及应用该封装外壳的电子元件 Download PDF

Info

Publication number
CN106252293B
CN106252293B CN201610004781.0A CN201610004781A CN106252293B CN 106252293 B CN106252293 B CN 106252293B CN 201610004781 A CN201610004781 A CN 201610004781A CN 106252293 B CN106252293 B CN 106252293B
Authority
CN
China
Prior art keywords
wall
electrode layer
package casing
metallised electrode
metallised
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610004781.0A
Other languages
English (en)
Other versions
CN106252293A (zh
Inventor
杨琼
杨天应
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
Dynax Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynax Semiconductor Inc filed Critical Dynax Semiconductor Inc
Priority to CN201610004781.0A priority Critical patent/CN106252293B/zh
Publication of CN106252293A publication Critical patent/CN106252293A/zh
Application granted granted Critical
Publication of CN106252293B publication Critical patent/CN106252293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明涉及微电子、半导体及通信领域，具体而言，涉及一种封装外壳，该封装外壳包括输入引线、输出引线、输入引线金属化电极层、输出引线金属化电极层、第一墙体、金属化电极层、第二墙体及金属基板，该输入引线金属化电极层设置于该输入引线与该第一墙体之间，该输出引线金属化电极层设置于该输出引线与该第一墙体之间，该第一墙体设置在该第二墙体上，该第二墙体设置在该金属基板上，该金属化电极层设置在该第二墙体与该第一墙体之间，并通过该第二墙体与该金属基板电连接。该封装外壳通过改变电极层之间的墙体厚度，不改变封装外壳尺寸以及陶瓷介质材料，实现了封装外壳电容值增大的目的。

Description

封装外壳及应用该封装外壳的电子元件
技术领域
本发明涉及微电子、半导体及通信领域，具体而言，涉及一种封装外壳及应用该封装外壳的电子元件。
背景技术
射频、微波技术已广泛应用于通信系统和雷达系统，射频微波设计中的电容和电感直接影响整个电路的性能。通常情况下，控制电容值的方式为通过改变键合线的长度和弧形或者封装外壳的尺寸。其中对于通过改变键合线的方式来改变电容来说，由于封装外壳物理尺寸的限制其电容值改变量是有限的。而通过改变封装外壳尺寸的方式来改变电容，封装外壳尺寸的改变又会引起键合线的长度和弧形变化，从而影响射频微波器件的匹配设计。同时封装外壳尺寸的改变还会引起外壳制造过程中多种模具成本，也会引起额外的封装成本以及射频微波器件装配至外部散热器的应用成本。
另外，在实际应用中，射频微波器件的封装外壳往往要求使用一些标准型号的尺寸，故通过键合线的改变来改变电容值有一定局限性，而通过改变封装外壳尺寸来改变电容值，会带来电性能方面的匹配设计以及额外成本问题。此外，某些情况需要采用标准型号尺寸的封装外壳，其尺寸不允许改变。
发明内容
有鉴于此，本发明实施例的目的在于提供一种在尺寸不改变的前提下增大电容值的封装外壳，以改善上述的问题。
本发明实施例提供了一种封装外壳，该封装外壳包括输入引线、输出引线、输入引线金属化电极层、输出引线金属化电极层、第一墙体、金属化电极层、第二墙体及金属基板，该输入引线金属化电极层设置于该输入引线与该第一墙体之间，该输出引线金属化电极层设置于该输出引线与该第一墙体之间，该第一墙体设置在该第二墙体上，该第二墙体设置在该金属基板上，该金属化电极层设置在该第二墙体与该第一墙体之间，并通过该第二墙体与该金属基板电连接。
优选地，该第一墙体由陶瓷材料制成，所述陶瓷材料包括三氧化二铝、氮化铝、氧化铍、氮化硼或碳化硅。
优选地，该第二墙体由陶瓷材料制成，该第二墙体包括相对设置的上表面和下表面，该金属化电极层形成于该第二墙体的上表面，该第二墙体的下表面与该金属基板接触，该第二墙体上开设贯穿所述上表面和下表面的通孔，围成该通孔的内壁经金属化处理形成导孔使得该金属化电极层与金属基板电连接。
优选地，该通孔的数量为若干个，围成该通孔的内壁上镀覆导电金属。
优选地，该第二墙体由陶瓷材料制成，其包括至少一侧壁，该侧壁经金属化处理使得该金属化电极层与金属基板电连接。
优选地，该侧壁包括内侧壁和与该内侧壁相对的外侧壁，该内侧壁和/或外侧壁上镀覆导电金属。
优选地，该第二墙体由与第一墙体的热膨胀系数接近的金属材料制成。
优选地，该第二墙体的材料为钨铜、钼铜、可伐合金(Kover)、铜钼铜或铜钨铜。
优选地，该第一墙体镂空设置，该金属化电极层镂空设置，该第二墙体镂空设置，该第二墙体镂空的部分、该金属化电极层镂空的部分与该第一墙体镂空的部分共同形成一腔体。
优选地，该输入引线金属化电极层和该输出引线金属化电极层间隔设置在该第一墙体上以相互电气隔离。
本发明实施例提供了一种电子元件，该电子元件包括封装外壳，该封装外壳包括输入引线、输出引线、输入引线金属化电极层、输出引线金属化电极层、第一墙体、金属化电极层、第二墙体及金属基板，该输入引线金属化电极层设置于该输入引线与该第一墙体之间，该输出引线金属化电极层设置于该输出引线与该第一墙体之间，该第一墙体设置在该第二墙体上，该第二墙体设置在该金属基板上，该金属化电极层设置在该第二墙体与该第一墙体之间，并通过该第二墙体与该金属基板电连接。
本发明的封装外壳及电子元件通过改变电极层之间的墙体厚度，不改变封装外壳尺寸以及陶瓷介质材料，实现了封装外壳电容值增大的目的。一方面避免了因为封装外壳尺寸变化带来的电子元件匹配设计变化，另一方面降低了因为封装外壳尺寸变化而带来的额外成本，节约了由于封装外壳尺寸的变化而带来的生产外壳、器件封装、最终应用等各个环节产生的额外成本。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本发明第一实施例所提供的封装外壳的结构示意图；
图2为图1所示的封装外壳的第一角度下的平面示意图；
图3为图1所示的封装外壳的输入引线金属化电极层、输出引线金属化电极层及第一墙体的平面示意图；
图4为图1所示的封装外壳的金属化电极层的平面示意图；
图5为图1所示的封装外壳的第二角度下的平面示意图；
图6为图1所示的封装外壳的第二墙体的平面示意图；
图7示出了本发明第二实施例所提供的电子元件与外部散热器的配合示意图；
图8为图7所示的电子元件的平面示意图；
图9示出了本发明第三实施例所提供的封装外壳的平面示意图；
图10示出了本发明第四实施例所提供的封装外壳的平面示意图。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
第一实施例
请参阅图1及图2，本发明第一实施例提供一种封装外壳100，其包括输入引线1、输出引线2、输入引线金属化电极层21、输出引线金属化电极层22、第一墙体3、金属化电极层4、第二墙体5及金属基板7。
其中，该输入引线金属化电极层21设置于输入引线1与第一墙体3之间，该输出引线金属化电极层22设置于输出引线2与第一墙体3之间。该第一墙体3设置在第二墙体5上，该第二墙体5设置在金属基板7上，该金属化电极层4设置在第二墙体5与第一墙体3之间，并通过第二墙体5与金属基板7电连接。
具体地，在本实施例中，该输入引线1及输出引线2采用金属材料制成。优选地，对制成所述输入引线1及输出引线2的金属材料的表面进行镀金处理，以减少射频微波信号传输时的损耗。
该第一墙体3由陶瓷材料制成，例如三氧化二铝(Al2O3)、氮化铝(AlN)、氧化铍(BeO)、氮化硼(BN)或碳化硅(SiC)等陶瓷材料。请结合参阅图1及图3，在本实施例中，该第一墙体3镂空设置成矩形框体。具体地，该第一墙体3的中间位置贯穿其上表面和下表面开设矩形开口。该输入引线金属化电极层21和输出引线金属化电极层22间隔设置在第一墙体3上以相互电气隔离。优选地，该输入引线金属化电极层21和输出引线金属化电极层22通过电镀的方式形成于第一墙体3上，该输入引线1和输出引线2通过焊接的方式分别形成于输入引线金属化电极层21和输出引线金属化电极层22上。
该金属基板7可由铜、钼、钨、钨铜、钼铜或铜钼铜等金属材料制成。由于该第一墙体3由陶瓷材料制成，并设置于该金属基板7和该输入引线1、输出引线2之间，从而实现了该输入引线1、输出引线2和该金属基板7之间的电气隔离。
请参阅图4，在本实施例中，该金属化电极层4镂空设置成矩形框体。具体地，该金属化电极层4的中间位置贯穿其上表面和下表面开设矩形开口。优选地，该金属化电极层4可通过金属化处理形成于该第二墙体5和第一墙体3上。
在本实施例中，该第二墙体5由陶瓷材料制成，例如三氧化二铝(Al2O3)、氮化铝(AlN)、氧化铍(BeO)、氮化硼(BN)或碳化硅(SiC)等陶瓷材料。请结合参阅图5及图6，在本实施例中，该第二墙体5镂空设置成矩形框体。具体地，该第二墙体5的中间位置贯穿其上表面和下表面开设矩形开口。并且，该第二墙体5镂空的部分、该金属化电极层4镂空的部分与该第一墙体3镂空的部分形状相当，从而共同形成一腔体15以容纳芯片或键合线等。在本实施例中，该腔体15为矩形。可以理解，该腔体15也可以为其他形状。
该第二墙体5包括相对设置的上表面51和下表面53，该金属化电极层4形成于该第二墙体5的上表面51，该第二墙体5的下表面53与该金属基板7接触，例如焊接于金属基板7上。该第二墙体5上开设贯穿所述上表面51和下表面53的通孔6，围成该通孔6的内壁经金属化处理使得该金属化电极层4与金属基板7电连接。例如，通过在围成该通孔6的内壁上镀覆金、银、铜、铝、钨、钛或镍等导电金属使得该金属化电极层4通过该第二墙体5与该金属基板7电连接。此时，可以认为该第二墙体5具有导电功能。
需要说明的是，上述的通孔6的数量可以为1个、2个或若干个。并且，通孔6的位置和形状也不作限制。
本发明第一实施例提供的封装外壳100通过引入第二墙体5及金属化电极层4，同时在围成通孔6的内壁上镀上导电金属，实现金属化电极层4与金属基板7的电连接。其中，该输入引线金属化电极层21、第一墙体3及金属化电极层4构成输入端壳体电容，该输出引线金属化电极层22、第一墙体3及金属化电极层4构成输出端壳体电容。根据电容计算公式ε为一个常数，S为电容极板的正对面积，d为电容极板的距离，K为静电力常量。由于本案的第二墙体5、金属化电极层4及第一墙体3取代了传统的单一陶瓷介质墙体，使得作为陶瓷介质的第一墙体3的厚度(对应上述的参数d)可有效减小，提高了壳体电容值，并且不影响封装外壳的尺寸。
第二实施例
请参阅图7及图8，本发明第二实施例提供一种应用第一实施例所述的封装外壳100的电子元件200。该电子元件200可以是，但不局限于射频微波器件、光电模块、传感器等。在本实施例中，该电子元件200为射频微波器件，其进一步包括射频微波芯片8及匹配电容9。该射频微波芯片8及匹配电容9共同收容在所述封装外壳100的腔体15内，并组装于金属基板7上。此外，该射频微波芯片8与匹配电容9之间，该射频微波芯片8与输出引线2之间，该匹配电容9与输入引线1之间均通过键合线10电连接。
优选地，该金属基板7的两端分别设置一个固定孔71(例如螺纹孔)，以分别容许一个固定件(例如螺钉，图未示)穿过进而将该电子元件200定位于外部电路上。
由于本发明第一实施例所述的封装外壳100的尺寸不会受到第二墙体5、金属化电极层4及第一墙体3的影响，因此不会影响键合线10的弧形和长度，也不会影响设置在该电子元件200外部的散热器11的结构。需要说明的是，本发明还可依据射频微波芯片8、匹配电容9及键合线10的实际参数调整第一墙体3和第二墙体5的厚度，以设计出合适的壳体电容，进而提高电子元件200的性能。例如，请参阅图7，通过进一步减少第一墙体3的厚度并相应地增加第二墙体5的厚度，可增加封装外壳100的壳体电容值。
可以理解，在其他实施例中，上述的射频微波芯片8及/或匹配电容9也可被其他元件代替。
第三实施例
请参阅图9，图9示出了本发明第三实施例提供的封装外壳100的平面示意图，与第一实施例不同的是：该第三实施例中，该第二墙体5上未开设通孔6。该墙体5由陶瓷材料制成，其包括至少一侧壁55，该侧壁55经金属化处理使得该金属化电极层4与金属基板7电连接。优选地，该侧壁55包括内侧壁56和与该内侧壁56相对的外侧壁57，通过在该内侧壁56和外侧壁57上镀覆金、银、铜、铝、钨、钛或镍等导电金属使得该内侧壁56和外侧壁57分别形成金属内壁61和金属外壁62。如此，该金属化电极层4通过第二墙体5与金属基板7电连接。此时，可以认为该第二墙体5具有导电功能。
需要说明的是，上述的金属内壁61和金属外壁62可以择一存在，也可同时存在。并且，该金属内壁61和金属外壁62分别相对该内侧壁56和外侧壁57的位置及尺寸均不作限制。也就是说，该金属内壁61和金属外壁62也可分别设置在该内侧壁56和外侧壁57的局部，而无需完全覆盖该内侧壁56和外侧壁57，只要保证该金属化电极层4与金属基板7电连接即可。
第四实施例
请参阅图10，图10示出了本发明第四实施例提供的封装外壳100的平面示意图，与第一实施例不同的是：该第四实施例中，该第二墙体5上未开设通孔6。该第二墙体5由与第一墙体3的热膨胀系数接近的金属材料制成，上述的热膨胀系数接近是指该第二墙体5的热膨胀系数与第一墙体3的热膨胀系数的差值在一阈值范围(如小于6ⅹ10-6/℃)内。优选地，制成该第二墙体5的金属材料可以为钨铜、钼铜、可伐合金(Kover)、铜钼铜、铜钨铜等。由于该第二墙体5为金属材料制成，使得该金属化电极层4通过第二墙体5与金属基板7电连接。如此，该金属化电极层4、第二墙体5、金属基板7连接在一起形成一个电极，该输入引线金属化电极层21、第一墙体3及金属化电极层4构成输入端壳体电容，该输出引线金属化电极层22、第一墙体3及金属化电极层4构成输出端壳体电容。
需要说明的是，由于该第二墙体5由与第一墙体3的热膨胀系数接近的金属材料制成，其可避免第一墙体3在受热时开裂，从而提高封装外壳100的可靠性。
当然，本发明第三实施例和第四实施例提供的封装外壳100也可应用于电子元件200中，具体实施方式请参对第二实施例的描述，在此不再赘述。
本发明实施例的封装外壳及电子元件通过改变电极层之间的墙体厚度，不改变封装外壳尺寸以及陶瓷介质材料，实现了封装外壳电容值增大的目的。一方面避免了因为封装外壳尺寸变化带来的电子元件匹配设计变化，另一方面降低了因为封装外壳尺寸变化而带来的额外成本，节约了由于封装外壳尺寸的变化而带来的生产外壳、器件封装、最终应用等各个环节产生的额外成本。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种封装外壳，其特征在于：该封装外壳包括输入引线、输出引线、输入引线金属化电极层、输出引线金属化电极层、第一墙体、金属化电极层、第二墙体及金属基板，该输入引线金属化电极层设置于该输入引线与该第一墙体之间，该输出引线金属化电极层设置于该输出引线与该第一墙体之间，该第一墙体设置在该第二墙体上，该第二墙体设置在该金属基板上，该金属化电极层设置在该第二墙体与该第一墙体之间，并通过该第二墙体与该金属基板电连接；
该第一墙体镂空设置，该金属化电极层镂空设置，该第二墙体镂空设置，该第二墙体镂空的部分、该金属化电极层镂空的部分与该第一墙体镂空的部分共同形成一腔体。
2.根据权利要求1所述的封装外壳，其特征在于，该第一墙体由陶瓷材料制成，所述陶瓷材料包括三氧化二铝、氮化铝、氧化铍、氮化硼或碳化硅。
3.根据权利要求1所述的封装外壳，其特征在于，该第二墙体由陶瓷材料制成，该第二墙体包括相对设置的上表面和下表面，该金属化电极层形成于该第二墙体的上表面，该第二墙体的下表面与该金属基板接触，该第二墙体上开设贯穿所述上表面和下表面的通孔，围成该通孔的内壁经金属化处理使得该金属化电极层与金属基板电连接。
4.根据权利要求3所述的封装外壳，其特征在于，该通孔的数量为若干个，围成该通孔的内壁上镀覆导电金属。
5.根据权利要求1所述的封装外壳，其特征在于，该第二墙体由陶瓷材料制成，其包括至少一侧壁，该侧壁经金属化处理使得该金属化电极层与该金属基板电连接。
6.根据权利要求5所述的封装外壳，其特征在于，该侧壁包括内侧壁和与该内侧壁相对的外侧壁，该内侧壁和/或外侧壁上镀覆导电金属。
7.根据权利要求1所述的封装外壳，其特征在于，该第二墙体由与该第一墙体的热膨胀系数接近的金属材料制成。
8.根据权利要求7所述的封装外壳，其特征在于，该第二墙体的材料为钨铜、钼铜、可伐合金(Kover)、铜钼铜或铜钨铜。
9.根据权利要求1-8任一一项所述的封装外壳，其特征在于，该输入引线金属化电极层和该输出引线金属化电极层间隔设置在该第一墙体上以相互电气隔离。
10.一种电子元件，其特征在于：该电子元件包括权利要求1-8任一一项所述的封装外壳。
CN201610004781.0A 2016-01-06 2016-01-06 封装外壳及应用该封装外壳的电子元件 Active CN106252293B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610004781.0A CN106252293B (zh) 2016-01-06 2016-01-06 封装外壳及应用该封装外壳的电子元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610004781.0A CN106252293B (zh) 2016-01-06 2016-01-06 封装外壳及应用该封装外壳的电子元件

Publications (2)

Publication Number Publication Date
CN106252293A CN106252293A (zh) 2016-12-21
CN106252293B true CN106252293B (zh) 2018-12-18

Family

ID=57626807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610004781.0A Active CN106252293B (zh) 2016-01-06 2016-01-06 封装外壳及应用该封装外壳的电子元件

Country Status (1)

Country Link
CN (1) CN106252293B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545767B (zh) * 2017-09-21 2024-05-17 苏州能讯高能半导体有限公司 封装器件结构和封装器件
CN109994432A (zh) * 2017-12-29 2019-07-09 苏州能讯高能半导体有限公司 器件封装壳体及封装器件
CN109742055A (zh) * 2018-11-22 2019-05-10 中国电子科技集团公司第五十五研究所 控制变形与焊料润湿的功率器件外壳过渡环及其装配方法
CN111106070B (zh) * 2019-12-04 2021-06-15 中国电子科技集团公司第十三研究所 便于电镀的陶瓷封装外壳及电镀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886505A (en) * 1974-04-29 1975-05-27 Rca Corp Semiconductor package having means to tune out output capacitance
US3958195A (en) * 1975-03-21 1976-05-18 Varian Associates R.f. transistor package having an isolated common lead
EP1058312A2 (en) * 1999-04-09 2000-12-06 Integra Technologies, Inc. Radio frequency power device
CN104576570A (zh) * 2013-10-25 2015-04-29 佳能株式会社 电子部件、电子装置以及用于制造电子部件的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886505A (en) * 1974-04-29 1975-05-27 Rca Corp Semiconductor package having means to tune out output capacitance
US3958195A (en) * 1975-03-21 1976-05-18 Varian Associates R.f. transistor package having an isolated common lead
EP1058312A2 (en) * 1999-04-09 2000-12-06 Integra Technologies, Inc. Radio frequency power device
CN104576570A (zh) * 2013-10-25 2015-04-29 佳能株式会社 电子部件、电子装置以及用于制造电子部件的方法

Also Published As

Publication number Publication date
CN106252293A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
CN106252293B (zh) 封装外壳及应用该封装外壳的电子元件
US6239669B1 (en) High frequency package
US9059492B2 (en) Waveguide interposer substrate having first and second conversion structures on opposed waveguide surfaces
JP4794569B2 (ja) 小型マイクロ波パッケージ及び該パッケージの製造方法
US10903560B2 (en) Hermetically sealed module unit with integrated antennas
CN110491872B (zh) 半导体裸片组合件、封装和系统以及操作方法
EP2428989B1 (en) High-frequency circuit package and high-frequency circuit device
US20100038775A1 (en) Miniature electronic component for microwave applications
EP2600396B1 (en) Electronic component housing unit, electronic module and electronic device
CN106252290B (zh) 封装外壳及应用该封装外壳的电子元件
EP3279938B1 (en) Semiconductor device
US6387507B1 (en) High temperature co-fired ceramic and low temperature co-fired ceramic combination electronic package device and method
US8476755B2 (en) High frequency ceramic package and fabrication method for the same
JPH11112209A (ja) 高周波用パッケージおよびその接続構造
CN208111646U (zh) 微型微波器件的三维封装结构
Lahti et al. Review of LTCC technology for millimeter waves and photonics
JP3628238B2 (ja) 配線基板およびその導波管との接続構造
CN111801857A (zh) 发光元件搭载用基板以及发光装置
CN110945644B (zh) 布线基板、电子装置用封装件及电子装置
JP7457747B2 (ja) パッケージ用放熱構造体
EP4174927A1 (en) Wiring substrate and electronic device
CN213817715U (zh) 一种平板型陶瓷基座
CN109545767B (zh) 封装器件结构和封装器件
Letz et al. Glass in wafer-and panel-level packaging: Changes, challenges, hurdles and barriers
JP2001244409A (ja) 高周波モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant