JP2007234722A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007234722A
JP2007234722A JP2006051851A JP2006051851A JP2007234722A JP 2007234722 A JP2007234722 A JP 2007234722A JP 2006051851 A JP2006051851 A JP 2006051851A JP 2006051851 A JP2006051851 A JP 2006051851A JP 2007234722 A JP2007234722 A JP 2007234722A
Authority
JP
Japan
Prior art keywords
electrode terminal
semiconductor device
external terminal
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006051851A
Other languages
English (en)
Other versions
JP4513770B2 (ja
Inventor
Toshiaki Nagase
俊昭 長瀬
Jun Ishikawa
純 石川
Hiroyuki Onishi
宏幸 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2006051851A priority Critical patent/JP4513770B2/ja
Publication of JP2007234722A publication Critical patent/JP2007234722A/ja
Application granted granted Critical
Publication of JP4513770B2 publication Critical patent/JP4513770B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】半導体装置を用いてつくるインバータ回路の大型化を抑えつつ、半導体装置の内部インダクタンスを小さくさせることが可能な半導体装置を提供することを目的とする。
【解決手段】半導体素子５がオンすると、電流経路が互いに隣り合い、かつ、電流方向が互いに反対になるように半導体素子５のドレイン電極端子７及びソース電極端子８を金属コア絶縁基板４に設け、半導体素子６がオンすると、電流経路が互いに隣り合い、かつ、電流方向が互いに反対になるように半導体素子６のドレイン電極端子９及びソース電極端子１０を金属コア絶縁基板４に設けて半導体装置１を構成し、互いに接続されるドレイン電極端子８の端部とソース電極端子９の端部とを隣り合わせて配置し、電源の一方の電極に接続されるドレイン電極端子７の端部と電源の他方の電極に接続されるソース電極端子１０の端部とを隣り合わせて配置する。
【選択図】図１

Description

本発明は、インバータ回路におけるアーム構成をつくるために用いられる半導体装置に関し、特に、半導体装置に備えられる半導体素子の外部端子構造に関する。
従来の半導体装置では、外部からの電流を半導体装置内の半導体素子に入力するための入力用外部端子と半導体素子から外部に電流を出力するための出力用外部端子とを、電流経路が互いに隣り合い、かつ、電流方向が互いに反対になるように配置して、各外部端子のそれぞれのインダクタンスを相互誘導作用により互いに打ち消し合わせて小さくするものがある（例えば、特許文献１参照）。
図５は、このような半導体装置の一例を示す斜視図（図５（ａ））、平面図（図５（ｂ））、及び側面図（図５（ｃ））である。なお、図５に示す半導体装置５０が備える複数の半導体素子５１（ここでは一例として３つの半導体素子５１を備える半導体装置５０を説明する）のそれぞれのゲート電極は省略している。また、半導体素子５１は、例えば、ダイオードが並列接続されるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などとする。
図５（ａ）及び図５（ｂ）に示すように、半導体装置５０は、３つの半導体素子５１がドレイン電極を兼ねたベース基板５２上に並置されている。また、外部からの電流を半導体素子５１に入力するためのドレイン電極端子５３ａ、５３ｂ、５３ｃは、それぞれ、側断面が逆Ｌ字型になっておりベース基板５２側面に接続されている。また、ドレイン電極端子５３ａ、５３ｂ、５３ｃに接続されるベース基板５２の側面部分は、ドレイン電極端子５３ａ、５３ｂ、５３ｃのそれぞれの形状に合わせて３等分に分割されている。また、電流を半導体素子５１から出力するためのソース電極端子５４は、ドレイン電極端子５３ａ、５３ｂ、５３ｃに合わせて３等分に分割されていると共にそれらの側断面がコの字型になっておりベース基板５２上に絶縁板５５を介して載置されている。また、３つの半導体素子５１は、それぞれ、ソース電極端子５４と平行になるように配置され、各半導体素子５１のそれぞれのソース電極がボンディングワイヤ５６によりソース電極端子５４と接続されている。また、ドレイン電極端子５３ａ、５３ｂ、５３ｃとソース電極端子５４は、互いに対向するように配置されている。このように構成される半導体装置５０は、上述したように、ドレイン電極端子５３ａ、５３ｂ、５３ｃに流れる電流の方向とソース電極端子５４に流れる電流の方向とを互いに反対にさせることができるので、ドレイン電極端子５３ａ、５３ｂ、５３ｃのインダクタンスとソース電極端子５４のインダクタンスとを互いに打ち消し合わせて、半導体装置５０の内部インダクタンスを小さくさせることができる。これにより、例えば、半導体装置５０にかかるサージ電圧などを抑えることができる。
ところで、この半導体装置５０を用いて、図６に示すようなインバータ回路におけるアーム構成をつくる場合では、半導体装置５０が２つ必要であり、その２つの半導体装置５０を電気的に接続するための配線やネジなどを少なくしてインバータ回路を大型化させないという要望がある。また、配線やネジなどを少なくしてインバータ回路を大型化させないようにする構成は、インバータ回路の組み付けコストの低減を図ることができる。
そこで、インバータ回路を大型化させないようにするための構成の１つとして、例えば、インバータ回路におけるアーム構成をつくるための各半導体素子をベース基板に配置し、一方の半導体素子の出力用外部端子と他方の半導体素子の入力用外部端子とを隣り合わせてベース基板に設けることが考えられる（例えば、特許文献２参照）。
このように構成することにより、２つの半導体素子を電気的に接続するための配線を短くすることができるので、インバータ回路の大型化を抑えることができる。
特開２０００−９１４９８号 特開２００５−１９８４４３号
そして、このようなインバータ回路の大型化を抑えるための構成において、さらに、半導体装置の内部インダクタンスを小さくさせたいという要望もある。
そこで、本発明は、半導体装置を用いてつくるインバータ回路の大型化を抑えつつ、半導体装置の内部インダクタンスを小さくさせることが可能な半導体装置を提供することを目的とする。
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の半導体装置は、ベース基板と、前記ベース基板に設けられる第１及び第２の半導体素子と、前記第１の半導体素子に接続され、前記第１の半導体素子がオンすると、電流経路が互いに隣り合い、かつ、電流方向が互いに反対になるように前記ベース基板に設けられる第１の入力用外部端子及び第１の出力用外部端子と、前記第２の半導体素子に接続され、前記第２の半導体素子がオンすると、電流経路が互いに隣り合い、かつ、電流方向が互いに反対になるように前記ベース基板に設けられる第２の入力用外部端子及び第２の出力用外部端子とを備え、互いに接続される前記第１の出力用外部端子の端部と前記第２の入力用外部端子の端部とが隣り合うように配置され、電源の一方の電極に接続される前記第１の入力用外部端子の端部と前記電源の他方の電極に接続される前記第２の出力用外部端子の端部とが隣り合うように配置される。
このように、第１の入力用外部端子及び第１の出力用外部端子が、電流経路が互いに隣り合い、かつ、電流方向が互いに反対になるように設けられ、第２の入力用外部端子及び第２の出力用外部端子が、電流経路が互いに隣り合い、かつ、電流方向が互いに反対になるように設けられているので、相互誘導作用により各外部端子のインダクタンスを小さくさせることができる。これにより、半導体装置の内部インダクタンスを小さくすることができる。
また、第１の出力用外部端子の端部と第２の入力用外部端子の端部とが隣り合うように配置されているので、第１の出力用外部端子と第２の入力用外部端子とを接続するための配線を短くすることができ、半導体装置を用いてつくるインバータ回路の大型化を抑えることができる。
また、第１の入力用外部端子の端部と第２の出力用外部端子の端部とが隣り合うように配置されているので、第１の入力用外部端子と電源の一方の電極とを接続するための配線長と第２の出力用外部端子と電源の他方の電極とを接続するための配線長を同じにすることができる。これにより、それらの配線の各インダクタンスがアンバランスになることを抑えることができるので、第１及び第２の半導体素子にそれぞれ流れる電流がアンバランスになることを抑えることができる。
また、上記半導体装置は、前記第１の出力用外部端子の端部及び前記第２の入力用外部端子の端部が前記第１の半導体素子側に配置され、前記第１の入力用外部端子の端部及び前記第２の出力用外部端子が前記第２の半導体素子側に配置され、前記第１の入力用外部端子の他方の端部及び前記第１の出力用外部端子の他方の端部が前記第１の半導体素子側に配置され、前記第２の入力用外部端子の他方の端部及び前記第２の出力用外部端子の他方の端部が前記第２の半導体素子側に配置されてもよい。
これにより、第１及び第２の半導体素子と各外部端子とをつなぐ配線（例えば、ボンディングワイヤなど）を短くすることができるので、半導体装置の内部インダクタンスを小さくすることができる。
また、上記半導体装置は、前記第１の入力用外部端子の端部が前記第２の出力用外部端子の端部の両側に分岐されてもよい。
これにより、ベース基板に第１の半導体素子が複数並ぶ構成であっても、第１の半導体素子に入力される電流を分散させることができるので、各第１の半導体素子に流れるそれぞれの電流がアンバランスになることを抑えることができる。
また、上記半導体装置は、前記第２の入力用外部端子の端部が前記第１の出力用外部端子の端部の両側に分岐されてもよい。
これにより、ベース基板に第２の半導体素子が複数並ぶ構成であっても、第２の半導体素子に流れる電流を分散させることができるので、各第２の半導体素子に流れるそれぞれの電流がアンバランスになることを抑えることができる。
また、上記半導体装置は、前記第１の入力用外部端子の端部または前記第２の入力用外部端子の端部が、前記第１または第２の半導体素子に流れる電流に応じた大きさに形成されてもよい。
これにより、例えば、第１または第２の半導体素子に入力される電流が大きい場合でも対応することができる。
また、上記半導体装置は、前記第１の入力用外部端子の端部または前記第２の入力用外部端子の端部が、２以上に分岐されてもよい。
これにより、例えば、第１または第２の半導体素子に入力される電流が大きい場合でも対応することができる。
本発明によれば、半導体装置を用いてつくるインバータ回路の大型化を抑えつつ、半導体装置の内部インダクタンスを小さくさせることができる。
以下、本発明の実施形態を図面を用いて説明する。
図１（ａ）は、本発明の実施形態の半導体装置の平面図である。図１（ｂ）は、Ａ−Ａ断面を示す図である。図１（ｃ）は、Ｂ−Ｂ断面を示す図である。
図１（ａ）〜図１（ｃ）に示すように、半導体装置１は、金属ベース２と回路パターン３とからなる金属コア絶縁基板４（ベース基板）と、インバータ回路におけるアーム構成の一方のスイッチング素子としての半導体素子（半導体チップ）５（第１の半導体素子）と、アーム構成の他方のスイッチング素子としての半導体素子６（第２の半導体素子）と、半導体素子５のドレイン電極端子７（第１の入力用外部端子）と、半導体素子５のソース電極端子８（第１の出力用外部端子）と、半導体素子６のドレイン電極端子９（第２の入力用外部端子）と、半導体素子６のソース電極端子１０（第２の出力用外部端子）と、金属コア絶縁基板４と半導体素子５との間または金属コア絶縁基板４と半導体素子６との間に設けられるヒートスプレッダ１１と、半導体素子５や半導体素子６とヒートスプレッダ１１とを接続するためのはんだ１２と、ドレイン電極端子７、ソース電極端子８、ドレイン電極端子９、及びソース電極端子１０以外の部品（例えば、半導体素子５、６など）を覆うためのカバー１３とを備えて構成されている。なお、図１（ｂ）及び図１（ｃ）では、カバー１３を省略している。また、半導体素子５、６は、例えば、ダイオードが並列接続されるＭＯＳＦＥＴやＩＧＢＴなどが考えられる。また、半導体素子５、６の下側構造は、銅などの金属板とセラミック回路基板とを用いて構成してもよい。
ドレイン電極端子７の一方の端部は、カバー１３の外部へと延在しカバー１３の外部にて半導体素子６側に直角に折り曲げられている。また、ドレイン電極端子７の他方の端部は、カバー１３の内部へと延在し回路パターン３上にて半導体素子５側に直角に折り曲げられており、回路パターン３を介して半導体素子５のドレイン電極に接続されている。なお、ドレイン電極端子７の他方の端部の幅は、金属コア絶縁基板４の幅Ｃとほぼ同じ大きさに形成されている。すなわち、ドレイン電極端子７は、図１（ｃ）に示す断面ではＳ字型に形成されている。
ソース電極端子８の一方の端部は、カバー１３の外部へと延在しカバー１３の外部にて半導体素子５側に直角に折り曲げられている。また、ソース電極端子８の他方の端部は、カバー１３の内部へと延在しケース１４上にて半導体素子５側に直角に折り曲げられており、ボンディングワイヤ１５を介して半導体素子５のソース電極に接続されている。なお、ソース電極端子８の他方の端部の幅は、金属コア絶縁基板４の幅Ｃとほぼ同じ大きさに形成されている。すなわち、ソース電極端子８は、図１（ｃ）に示す断面ではコの字型に形成されている。
ドレイン電極端子９の一方の端部は、カバー１３の外部へと延在しカバー１３の外部にて半導体素子５側に直角に折り曲げられている。また、ドレイン電極端子９の他方の端部は、カバー１３の内部へと延在し回路パターン３上にて半導体素子６側に直角に折り曲げられており、回路パターン３を介して半導体素子６のドレイン電極に接続されている。なお、ドレイン電極端子９の他方の端部の幅は、金属コア絶縁基板４の幅Ｃとほぼ同じ大きさに形成されている。すなわち、ドレイン電極端子９は、図１（ｂ）に示す断面では逆Ｓ字型に形成されている。
ソース電極端子１０の一方の端部は、カバー１３の外部へと延在しカバー１３の外部にて半導体素子６側に直角に折り曲げられている。また、ソース電極端子１０の他方の端部は、カバー１３の内部へと延在しケース１４上にて半導体素子６側に直角に折り曲げられており、ボンディングワイヤ１５を介して半導体素子６のソース電極に接続されている。なお、ソース電極端子１０の他方の端部の幅は、金属コア絶縁基板４の幅Ｃとほぼ同じ大きさに形成されている。すなわち、ソース電極端子１０は、図１（ｂ）に示す断面では逆コの字型に形成されている。
このように、各電極端子を配置することにより、ドレイン電極端子７とソース電極端子８とが隣り合うと共にドレイン電極端子９とソース電極端子１０とが隣り合い、かつ、ドレイン電極端子７の端部とソース電極端子１０の端部とが隣り合うと共にドレイン電極端子８の端部とソース電極端子９の端部とが隣り合う。
次に、半導体素子５がオンしたときのドレイン電極端子７及びソース電極端子８に流れる電流、並びに、半導体素子６がオンしたときのドレイン電極端子９及びソース電極端子１０に流れる電流について説明する。
まず、半導体素子５がオンすると、外部からの電流がドレイン電極端子７及び回路パターン３を介して半導体素子５に流れ、半導体素子５からボンディングワイヤ１５を介してソース電極端子８に流れて外部に出力される。このとき、半導体素子５に入出力される電流は、それぞれ、ドレイン電極端子７及びソース電極端子８により分散されるため、金属コア絶縁基板４の幅Ｃ方向に半導体素子５が複数並ぶ構成であっても、各半導体素子５に流れるそれぞれの電流がアンバランスになることを抑えることができる。
また、半導体素子６がオンすると、外部からの電流がドレイン電極端子９及び回路パターン３を介して半導体素子６に流れ、半導体素子６からボンディングワイヤ１５を介してソース電極端子１０に流れて外部に出力される。このとき、半導体素子６に入出力される電流は、それぞれ、ドレイン電極端子９及びソース電極端子１０により金属コア絶縁基板４の幅Ｃ方向に拡がるため、金属コア絶縁基板４の幅Ｃ方向に半導体素子６が複数並ぶ構成であっても、各半導体素子６に流れるそれぞれの電流がアンバランスになることを抑えることができる。
このように、ドレイン電極端子７とソース電極端子８とを隣り合わせるように配置しているので、半導体素子５がオンしたときドレイン電極端子７とソース電極端子８にそれぞれ流れる電流の方向を互いに反対にさせることができ、相互誘導作用によりドレイン電極端子７及びソース電極端子８のそれぞれのインダクタンスを小さくすることができる。また、ドレイン電極端子９とソース電極端子１０とを隣り合わせるように配置しているので、半導体素子６がオンしたときドレイン電極端子９とソース電極端子１０にそれぞれ流れる電流の方向を互いに反対にさせることができ、相互誘導作用によりドレイン電極端子９及びソース電極端子１０のそれぞれのインダクタンスを小さくすることができる。これにより、半導体装置１の内部インダクタンスを小さくすることができる。
また、ソース電極端子８の端部とドレイン電極端子９の端部とを隣り合わせるように配置しているので、ソース電極端子８とドレイン電極端子９とを接続するための配線を短くすることができ、半導体装置１を用いてつくるインバータ回路の大型化を抑えることができる。
また、ドレイン電極端子７の端部とソース電極端子１０の端部とを隣り合わせるように配置しているので、半導体装置１を用いてインバータ回路をつくる場合のそのインバータ回路の電源の一方の電極とドレイン電極端子７とを接続するための配線長と、電源の他方の電極とソース電極端子１０とを接続するための配線長とを同じにすることができる。これにより、それらの配線の各インダクタンスがアンバランスになることを抑えることができるので、半導体素子５、６に流れるそれぞれの電流がアンバランスになることを抑えることができる。
図２は、半導体装置１を用いてインバータ回路をつくる場合のそのインバータ回路の一例を示す図である。なお、図２に示すインバータ回路におけるアーム構成はモータの１相分を示しており、このインバータ回路により駆動されるモータを３相モータとする場合、半導体装置１は３つ必要となる。
図２に示すインバータ回路１６は、半導体装置１と、一方端が電源１７のプラス側電極と接続され他方端が電源１７のマイナス側電極に接続されるコンデンサ１８と、コンデンサ１８の一方端とドレイン電極端子７とを接続するためのコンデンサ配線１９と、コンデンサ１８の他方端とソース電極端子１０とを接続するためのコンデンサ配線２０と、ソース電極端子８に接続されるモータ配線２１と、ドレイン電極端子９とモータ配線２１とを接続するためのモータ配線２２と、モータ配線２１及びモータ配線２２の接続点とモータを構成するコイル（不図示）とを接続するためのモータ配線２３とを備えて構成されている。
図３（ａ）は、半導体装置１に取り付けられる前のコンデンサ配線１９、２０を示す図である。図３（ｂ）は、コンデンサ配線１９、２０が取り付けられた後の半導体装置１を示す図である。なお、図３（ｂ）の矢印Ｄは、コンデンサ配線１９に流れる電流の方向を示し、図３（ｂ）の矢印Ｅは、コンデンサ配線２０に流れる電流の方向を示している。また、コンデンサ配線１９、２０を取り付けるためのネジは省略している。
コンデンサ配線１９は、板状の配線であって、２箇所の隅にてネジ止めによりドレイン電極端子７に接続される際にソース電極端子１０と重ならないように端部中央が一部切り取られている。すなわち、コンデンサ配線１９は、凹状に形成されている。
また、コンデンサ配線２０も、同様に、板状の配線であって、端部中央の１箇所にてネジ止めによりソース電極端子１０に接続される際にドレイン電極端子７と重ならないように２箇所の隅が一部切り取られている。すなわち、コンデンサ配線２０は、凸状に形成されている。
コンデンサ配線１９、２０の取り付けの順番としては、まず、コンデンサ配線１９をドレイン電極端子７に接続した後、コンデンサ配線２０をソース電極端子１０に接続する。なお、コンデンサ配線１９、２０の間に絶縁部材などを設けてもよい。
これにより、コンデンサ配線１９、２０の互いにの長さを合わせることができるので、各インダクタンスがアンバランスになることを抑えることができ、半導体素子５、６に流れるそれぞれの電流がアンバランスになることを抑えることができる。
図４（ａ）は、本発明の他の実施形態の半導体装置を示す図である。
図４（ａ）に示す半導体装置２４は、半導体素子５、６に流れる電流が、図１に示す半導体装置１の半導体素子５、６に流れる電流よりも大きい場合の半導体装置を示しており、ドレイン電極端子９の端部及びソース電極端子１０の端部を、それぞれ、図１（ａ）に示す半導体装置１のドレイン電極端子９の端子及びソース電極端子１０の端部よりも大きく形成している。なお、ネジ止め用の孔２５も１つ増やしている。
このように、ドレイン電極端子９の端部及びソース電極端子１０の端部をそれぞれ半導体素子５、６に流れる電流に応じた大きさに形成することにより、半導体素子５、６に流れる電流が大きい場合でも対応することができる。
図４（ｂ）は、本発明のさらに他の実施形態の半導体装置を示す図である。
図４（ｂ）に示す半導体装置２６は、図４（ａ）に示す半導体装置２４のドレイン電極端子９の端部及びソース電極端子１０の端部をそれぞれ２つに分岐し、各端部にそれぞれネジ止め用の孔２５を１ずつ設けたものを示している。なお、ドレイン電極端子９の端部及びソース電極端子１０の端部を３つ以上に分岐してもよい。
このように構成しても、半導体素子５、６に流れる電流が大きい場合に対応することができる。
なお、上記実施形態では、ドレイン電極端子７の端部をソース電極端子１０の端部の両側に分岐させ、ソース電極端子８の端部をドレイン電極端子９の端部の両側に分岐させる構成であるが、ソース電極端子１０の端部をドレイン電極端子７の端部の両側に分岐させ、ドレイン電極端子９の端部をソース電極端子８の端部の両側に分岐させ、ドレイン電極端子７の半導体素子５と接続される端部及びソース電極端子８の半導体素子５と接続される端部のそれぞれの幅を金属コア絶縁基板４の幅Ｃとほぼ同じ幅となるように形成してもよい。このように構成することにより、半導体素子６に入出力される電流がドレイン電極端子９及びソース電極端子１０により分散され、半導体素子５に入出力される電流がドレイン電極端子７及びソース電極端子８により拡がるので、金属コア絶縁基板４の幅Ｃ方向に半導体素子５、６が複数並ぶ構成であっても、各半導体素子５に流れるそれぞれの電流や各半導体素子６に流れるそれぞれの電流がアンバランスになることを抑えることができる。
（ａ）は、本発明の実施形態の半導体装置の平面図である。（ｂ）は、Ａ−Ａ断面を示す図である。（ｃ）は、Ｂ−Ｂ断面を示す図である。 半導体装置を用いてインバータ回路をつくる場合のそのインバータ回路の一例を示す図である。 （ａ）は、半導体装置に取り付けられる前のコンデンサ配線を示す図である。（ｂ）は、コンデンサ配線が取り付けられた後の半導体装置を示す図である。 （ａ）は、本発明の他の実施形態の半導体装置を示す図である。（ｂ）は、本発明のさらに他の実施形態の半導体装置を示す図である。 （ａ）は、従来の半導体装置の斜視図である。（ｂ）は、従来の半導体装置の平面図である。（ｃ）は、従来の半導体装置の側面図である。 従来の半導体装置を用いてつくるインバータ回路におけるアーム構成を示す図である。
符号の説明
１ 半導体装置
２ 金属ベース
３ 回路パターン
４ 金属コア絶縁基板
５ 半導体素子
６ 半導体素子
７ ドレイン電極端子
８ ソース電極端子
９ ドレイン電極端子
１０ ソース電極端子
１１ ヒートスプレッダ
１２ はんだ
１３ カバー
１４ ケース
１５ ボンディングワイヤ
１６ インバータ回路
１７ 電源
１８ コンデンサ
１９ コンデンサ配線
２０ コンデンサ配線
２１ モータ配線
２２ モータ配線
２３ モータ配線
２４ 半導体装置
２５ 孔
２６ 半導体装置
５０ 半導体装置
５１ 半導体素子
５２ ベース基板
５３ａ ドレイン電極端子
５３ｂ ドレイン電極端子
５３ｃ ドレイン電極端子
５４ ソース電極端子
５５ 絶縁板
５６ ボンディングワイヤ

Claims (6)

  1. ベース基板と、
    前記ベース基板に設けられる第１及び第２の半導体素子と、
    前記第１の半導体素子に接続され、前記第１の半導体素子がオンすると、電流経路が互いに隣り合い、かつ、電流方向が互いに反対になるように前記ベース基板に設けられる第１の入力用外部端子及び第１の出力用外部端子と、
    前記第２の半導体素子に接続され、前記第２の半導体素子がオンすると、電流経路が互いに隣り合い、かつ、電流方向が互いに反対になるように前記ベース基板に設けられる第２の入力用外部端子及び第２の出力用外部端子と、
    を備え、
    互いに接続される前記第１の出力用外部端子の端部と前記第２の入力用外部端子の端部とが隣り合うように配置され、電源の一方の電極に接続される前記第１の入力用外部端子の端部と前記電源の他方の電極に接続される前記第２の出力用外部端子の端部とが隣り合うように配置される、
    ことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１の出力用外部端子の端部及び前記第２の入力用外部端子の端部が前記第１の半導体素子側に配置され、前記第１の入力用外部端子の端部及び前記第２の出力用外部端子が前記第２の半導体素子側に配置され、前記第１の入力用外部端子の他方の端部及び前記第１の出力用外部端子の他方の端部が前記第１の半導体素子側に配置され、前記第２の入力用外部端子の他方の端部及び前記第２の出力用外部端子の他方の端部が前記第２の半導体素子側に配置される、
    ことを特徴とする半導体装置。
  3. 請求項１または請求項２に記載の半導体装置であって、
    前記第１の入力用外部端子の端部が前記第２の出力用外部端子の端部の両側に分岐される、
    ことを特徴とする半導体装置。
  4. 請求項１または請求項２に記載の半導体装置であって、
    前記第２の入力用外部端子の端部が前記第１の出力用外部端子の端部の両側に分岐される、
    ことを特徴とする半導体装置。
  5. 請求項３または請求項４に記載の半導体装置であって、
    前記第１の入力用外部端子の端部または前記第２の入力用外部端子の端部は、前記第１または第２の半導体素子に流れる電流に応じた大きさに形成される、
    ことを特徴とする半導体装置。
  6. 請求項３または請求項４に記載の半導体装置であって、
    前記第１の入力用外部端子の端部または前記第２の入力用外部端子の端部は、２以上に分岐される、
    ことを特徴とする半導体装置。

JP2006051851A 2006-02-28 2006-02-28 半導体装置 Expired - Fee Related JP4513770B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006051851A JP4513770B2 (ja) 2006-02-28 2006-02-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006051851A JP4513770B2 (ja) 2006-02-28 2006-02-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2007234722A true JP2007234722A (ja) 2007-09-13
JP4513770B2 JP4513770B2 (ja) 2010-07-28

Family

ID=38555031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006051851A Expired - Fee Related JP4513770B2 (ja) 2006-02-28 2006-02-28 半導体装置

Country Status (1)

Country Link
JP (1) JP4513770B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039866A (ja) * 2011-11-04 2012-02-23 Mitsubishi Electric Corp パワー半導体モジュール、電力変換装置および鉄道車両
JP4902029B1 (ja) * 2010-07-01 2012-03-21 三菱電機株式会社 パワー半導体モジュール
WO2013058447A1 (ko) * 2011-10-17 2013-04-25 숭실대학교산학협력단 멀티 트랜지스터
JP2017516312A (ja) * 2014-05-15 2017-06-15 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 高電流、低スイッチングロスのＳｉＣパワーモジュール
JP2020501353A (ja) * 2016-11-25 2020-01-16 アーベーベー・シュバイツ・アーゲー パワー半導体モジュール
CN112166500A (zh) * 2018-05-28 2021-01-01 株式会社电装 半导体装置
US11024731B2 (en) 2011-09-11 2021-06-01 Cree, Inc. Power module for supporting high current densities
US11171229B2 (en) 2011-09-11 2021-11-09 Cree, Inc. Low switching loss high performance power module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091498A (ja) * 1998-09-08 2000-03-31 Toyota Autom Loom Works Ltd 半導体モジュール電極構造
JP2003224243A (ja) * 2002-01-30 2003-08-08 Toyota Industries Corp 半導体装置
JP2005223141A (ja) * 2004-02-05 2005-08-18 Toyota Industries Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091498A (ja) * 1998-09-08 2000-03-31 Toyota Autom Loom Works Ltd 半導体モジュール電極構造
JP2003224243A (ja) * 2002-01-30 2003-08-08 Toyota Industries Corp 半導体装置
JP2005223141A (ja) * 2004-02-05 2005-08-18 Toyota Industries Corp 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4902029B1 (ja) * 2010-07-01 2012-03-21 三菱電機株式会社 パワー半導体モジュール
US8791662B2 (en) 2010-07-01 2014-07-29 Mitsubishi Electric Corporation Power semiconductor module, electric-power conversion apparatus, and railway vehicle
US11024731B2 (en) 2011-09-11 2021-06-01 Cree, Inc. Power module for supporting high current densities
US11171229B2 (en) 2011-09-11 2021-11-09 Cree, Inc. Low switching loss high performance power module
WO2013058447A1 (ko) * 2011-10-17 2013-04-25 숭실대학교산학협력단 멀티 트랜지스터
KR101262643B1 (ko) * 2011-10-17 2013-05-08 숭실대학교산학협력단 멀티 트랜지스터
JP2012039866A (ja) * 2011-11-04 2012-02-23 Mitsubishi Electric Corp パワー半導体モジュール、電力変換装置および鉄道車両
JP2017516312A (ja) * 2014-05-15 2017-06-15 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 高電流、低スイッチングロスのＳｉＣパワーモジュール
JP2020501353A (ja) * 2016-11-25 2020-01-16 アーベーベー・シュバイツ・アーゲー パワー半導体モジュール
JP7210446B2 (ja) 2016-11-25 2023-01-23 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワー半導体モジュール
CN112166500A (zh) * 2018-05-28 2021-01-01 株式会社电装 半导体装置
CN112166500B (zh) * 2018-05-28 2023-10-24 株式会社电装 半导体装置

Also Published As

Publication number Publication date
JP4513770B2 (ja) 2010-07-28

Similar Documents

Publication Publication Date Title
JP4513770B2 (ja) 半導体装置
JP4561874B2 (ja) 電力変換装置
JP6160780B2 (ja) ３レベル電力変換装置
JP6062565B1 (ja) 半導体装置およびその製造方法
WO2014185050A1 (ja) 半導体装置
JP4660214B2 (ja) 電力用半導体装置
JP2011187809A (ja) 半導体装置および多層配線基板
WO2017163612A1 (ja) パワー半導体モジュール
US20070164423A1 (en) Multi-chip semiconductor package
JP4977407B2 (ja) 半導体装置
JP5481104B2 (ja) 半導体装置
WO2021261508A1 (ja) 半導体装置
JP2005216876A (ja) 電力用半導体モジュール
JP6352555B1 (ja) 半導体装置
JP4218243B2 (ja) 半導体装置
US10530354B2 (en) Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device
JP2008098308A (ja) 半導体装置
JP7034043B2 (ja) パワーモジュール及びパワーモジュールを有する電気装置
US6664629B2 (en) Semiconductor device
JP2013045847A (ja) 半導体モジュール
JP4246040B2 (ja) 半導体装置の実装体
JP2020098811A (ja) 半導体装置および電力変換装置
JP6701878B2 (ja) 電力変換装置
JP7318509B2 (ja) スイッチング回路並びにそれを用いた電力変換装置及び蓄電システム
JP2008054495A (ja) 電流印加されたパワー回路のための低インダクタンスのパワー半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100503

R151 Written notification of patent or utility model registration

Ref document number: 4513770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees