JP2020501353A - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP2020501353A
JP2020501353A JP2019528107A JP2019528107A JP2020501353A JP 2020501353 A JP2020501353 A JP 2020501353A JP 2019528107 A JP2019528107 A JP 2019528107A JP 2019528107 A JP2019528107 A JP 2019528107A JP 2020501353 A JP2020501353 A JP 2020501353A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor module
base plate
power
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019528107A
Other languages
English (en)
Other versions
JP2020501353A5 (ja
JP7210446B2 (ja
Inventor
ハルトマン，サミュエル
トリューセル，ドミニク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Switzerland AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of JP2020501353A publication Critical patent/JP2020501353A/ja
Publication of JP2020501353A5 publication Critical patent/JP2020501353A5/ja
Application granted granted Critical
Publication of JP7210446B2 publication Critical patent/JP7210446B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Rectifiers (AREA)

Abstract

ベースプレート（１２）を備えるパワー半導体モジュールであって、上記ベースプレート（１２）上に少なくとも１つの基板（１１，１３，１５，１７）が配置され、電子回路は上記少なくとも１つの基板（１１，１３，１５，１７）上に提供され、ＤＣ＋電源端子（１４）とＤＣ−電源端子（１６）とＡＣ電源端子（１８）とを備える電気コネクタおよびさらに制御コネクタが上記少なくとも１つの基板（１１，１３，１５，１７）上に配置され、上記パワー半導体モジュール（１０）は第１の数量（２４）のスイッチングパワー半導体デバイス（２６，２８）と第２の数量（３０）のスイッチングパワー半導体デバイス（３２，３４）とを備えるハーフブリッジモジュールとして設計され、上記ベースプレート（１２）は接触領域（３６）と第１のデバイス領域（３８）と第２のデバイス領域（４０）とを備え、上記第１のデバイス領域（３８）が上記接触領域（３６）の第１の側に配置され、上記第２のデバイス領域（４０）が上記接触領域（３６）の第２の側に配置されるように、上記接触領域（３６）は上記ベースプレート（１２）の中央部において配置され、上記第２の側は上記第１の側とは反対に配置され、上記ＤＣ＋電源端子（１４）と上記ＤＣ−電源端子（１６）と上記ＡＣ電源端子（１８）および上記制御コネクタは上記接触領域（３６）において配置され、上記第１の数量（２４）のスイッチングパワー半導体デバイス（２６，２８）は上記第１のデバイス領域（３８）において配置され、上記第２の数量（３０）のスイッチングパワー半導体デバイス（３２，３４）は上記第２のデバイス領域（４０）において配置され、上記第１のデバイス領域（３８）内のすべての上記パワー半導体デバイス（２８，３０）は上記ベースプレート（１２）の幅に平行に整列された２つの平行線（４２，４４）において配置され、上記第２のデバイス領域（４０）内のすべての上記パワー半導体デバイス（３２，３４）は上記ベースプレート（１２）の上記幅に平行に整列された２つの平行線（４６，４８）において配置されることを特徴とする、パワー半導体モジュール。

Description

技術分野
本発明は、パワー半導体モジュールに関する。本発明は、改善された高い性能を示しつつ、非常に限定された空間のみを要するパワー半導体モジュールに言及する。
背景技術
スイッチングパワー半導体デバイスといったパワー半導体デバイスを備えるパワー半導体モジュールが、当技術分野において一般的に知られている。たとえば、パワー半導体デバイスがロー側スイッチ領域およびハイ側スイッチ領域において配置される、いわゆるハーフブリッジ構成において配置されるパワー半導体モジュールを提供することが知られている。
チップ間の良好な電流共有を有するハーフブリッジモジュールの典型的レイアウトは、ＤＣ＋端子とＤＣ−端子とがモジュールの中央部に向かって導かれ、ベースプレートの基板へと接続されるように設計され得る。ＡＣ端子は、モジュールの側上の基板へと接続される。また、制御回路は、モジュールの側上の基板に典型的に接続される。
最先端の設計は、いくつかの挑戦を有する。第１の挑戦は、限定された大きさを有するモジュールの高い電流定格を有することである。第２の挑戦は、スイッチングイベント中に電流を均一に共有する並列にされたチップを有することである。
しかし、先行技術の解決策は、良好な性能を提供しこれによって限定された大きさのみを使用することについて依然として改善の余地がある。
ＥＰ２３１７５５１Ａ１は、第１の導電基板および第２の導電基板を含むデバイスを説明する。第１の厚さを有する第１のパワー半導体コンポーネントは、第１の導電基板に電気的に結合されることができる。第２の厚さを有する第２のパワー半導体コンポーネントは、第２の導電基板に電気的に結合されることができる。正の端子はまた、第１の導電基板に電気的に結合されることができ、負の端子は、第２のパワー半導体コンポーネントに電気的に結合されることができ、出力端子は、第１のパワー半導体コンポーネントおよび第２の導電基板に電気的に結合され得る。正および負の電源端子（ＤＣ＋およびＤＣ−）は、互いに平行なプレートとして形成され、絶縁レイヤによって互いから分離される。ＤＣ＋およびＤＣ−端子は、半導体コンポーネントが配置された平面に対して垂直な方向に半導体モジュールから離れて引き出される。各基板は、モジュールの外方側上のＩＧＢＴと電源端子に向かうダイオードとを備える。
ＷＯ２０１５／１７５８２０Ａ１は、内部チャンバを有するハウジングと、ハウジングの内部チャンバに取り付けられる複数のスイッチモジュールとを含むパワーモジュールを説明する。スイッチモジュールは、相互接続され、負荷への電力のスイッチングを実現するよう構成される。スイッチモジュールの各々は、少なくとも１つのトランジスタおよび少なくとも１つのダイオードを含む。少なくとも１つのトランジスタおよび少なくとも１つのダイオードは、シリコン炭化物（ＳｉＣ）といったワイドバンドギャップ材料系から形成され得、これによって従来技術のパワーモジュールと比較したときに、パワーモジュールを高い周波数においてより低いスイッチング損失を有して動作可能にする。
発明の開示
本発明の目的は、先行技術の少なくとも１つの欠点を克服するパワー半導体モジュールを提供することである。本発明の目的は、高い電流定格を示し、このため良好な性能とともにスイッチングイベント中に均一に電流を共有し、それによって、限られたスペースしか要さないパワー半導体モジュールを提供することである。
これらの目的は、独立請求項に従うパワー半導体モジュールによって少なくとも部分的に解決される。本発明の有利な実施形態は、従属請求項、さらなる説明、および図面に示されており、明確に除外されない限り、異なる実施形態は、単独でまたは任意の組み合わせで本発明の特徴を提供することができる。
本発明は、ベースプレートを備えるパワー半導体モジュールを提供し、 上記ベースプレート上に少なくとも１つの基板が配置され、電子回路は上記少なくとも１つの基板上に提供され、 ＤＣ＋電源端子とＤＣ−電源端子とＡＣ電源端子とを備える電気コネクタおよびさらに制御コネクタが上記少なくとも１つの基板上に配置され、上記パワー半導体モジュールは第１の数量のスイッチングパワー半導体デバイスと第２の数量のスイッチングパワー半導体デバイスとを備えるハーフブリッジモジュールとして設計され、上記ベースプレートは接触領域と第１のデバイス領域と第２のデバイス領域とを備え、上記第１のデバイス領域が上記接触領域の第１の側に配置され、上記第２のデバイス領域が上記接触領域の第２の側に配置されるように、上記接触領域は上記ベースプレートの中央部において配置され、上記第２の側は上記第１の側とは反対に配置され、 上記ＤＣ＋電源端子と上記ＤＣ−電源端子と上記ＡＣ電源端子と上記制御コネクタとは上記接触領域において配置され、上記第１の数量のスイッチングパワー半導体デバイスは上記第１のデバイス領域において配置され、 上記第２の数量のスイッチングパワー半導体デバイスは上記第２のデバイス領域において配置され、上記第１のデバイス領域内のすべての上記パワー半導体デバイスは上記ベースプレートの幅に平行に整列された２つの平行線において配置され、上記第２のデバイス領域内のすべての上記パワー半導体デバイスは上記ベースプレートの上記幅に平行に整列された２つの平行線において配置される。
そのようなパワー半導体モジュールは、電流定格の向上とともに良好なスイッチング挙動を提供し、それによって、限られたスペースしか要さない。
本発明はこのため、パワー半導体モジュールに言及する。そのようなパワー半導体モジュールは、ベースプレート上に提供される電子回路、またはその上に配置される少なくとも１つの基板を備え、それぞれ、それ自体が一般に既知である。電子回路は、メタライゼーションといった複数の電気的導電体、およびパワー半導体モジュールの異なる部品を外的および内的に接続するために使用される端子またはコネクタを備える。端子またはコネクタはこれによって、例示的にメタライゼーション上といった導電体上のそれぞれの位置上に配置される。
たとえば少なくとも１つの基板上に、ＤＣ＋、ＤＣ−およびＡＣ電源端子を備える電気コネクタが配置され、１つまたは複数の制御コネクタがさらに提供される。言い換えると、電気コネクタは、少なくとも１つの基板に接続され、そこでコネクタは少なくとも１つの基板上に提供されるメタライゼーションといった導電性構造に電気的に接触する。
詳細に、４つの基板がベースプレート上に配置され、各基板が電気回路の一部を担持することが有利であり得る。これは、容易かつ適合可能なパワーモジュールの製造を可能とし得る。
これに関して、例示的に、少なくとも２つの基板が同様に配置され得る。これは、同じ数量および種類のデバイスが同じ位置において配置されることを例示的に意味する。ハーフブリッジ構成を参照して、ハイ側スイッチおよびロー側スイッチは同様に形成され得る。そのような構成は、容易な製造プロセスを可能とする。
さらに、当該技術分野において一般に知られるように、パワー半導体モジュールは、複数のパワー半導体デバイスを備える。例示的に、複数のスイッチングデバイスは、ＩＧＢＴデバイス、ＭＯＳＦＥＴなどとして提供される。例示的に、パワー半導体モジュールは、ハーフブリッジモジュールとして設計される。したがって、それは、第１の数量のスイッチングパワー半導体デバイスおよび第２の数量のスイッチングパワー半導体デバイスを備える。スイッチングデバイスは、たとえばＩＧＢＴチップおよびダイオードとして潜在的に提供される。ハーフブリッジモジュールの分野で一般に知られるように、第１の数量のスイッチングパワー半導体デバイスおよび第２の数量のスイッチングパワー半導体デバイスに関して、それぞれの数量は、それぞれロースイッチ側およびハイスイッチ側とも称される。
パワー半導体モジュールのベースプレートは、上述のように特定領域にさらに分割される。それぞれの領域は、特定の方法で配置され、言い換えると、異なる領域は、ベースプレートの異なる位置においてパワー半導体モジュールの異なる構造を配置するために使用される。
これに関して、ベースプレートは、接触領域、第１のデバイス領域および第２のデバイス領域を備える。これらの領域は、特別な方法でベースプレート上に配置される。詳細に、第１のデバイス領域が接触領域の第１の側に配置され、第２のデバイス領域が接触領域の第２の側に配置されるように、接触領域は、ベースプレートの中央部において配置され、第２の側は、例示的にベースプレートの長さに対して第１の側とは反対に配置される。言い換えると、接触領域は、例示的にベースプレートの長さにおいて第１のデバイス領域および第２のデバイスそれぞれによって囲まれるか隣接する。
ＤＣ＋、ＤＣ−およびＡＣ電源端子と制御コネクタとが接触領域において配置され、第１の数量のスイッチングパワー半導体デバイスが第１のデバイス領域において配置され、第２の数量のスイッチングパワー半導体デバイスが第２のデバイス領域において配置されることがさらに提供される。したがって、上述のパワー半導体モジュールにおいて、ＤＣ＋、ＤＣ−およびＡＣ電源端子および制御コネクタ、およびこのため例示的に回路基板上に存在するすべての電源および制御コネクタは１つの区分の中央領域、すなわち接触領域において配置される。パワー半導体デバイスおよびこのためスイッチングデバイスは、第１のデバイス領域および第２のデバイス領域それぞれにおいてさらに配置され、第１の数量のスイッチングデバイスは、第１のデバイス領域に配置され、第２の数量のスイッチングデバイスは、第２のデバイス領域に配置される。たとえば、スイッチングデバイスの各数量は、２つの基板上に配置される。そのような構成は、先行技術に従う解決策に比べて著しい利点を提供する。
詳細に、端子といった電源および制御コネクタが接触領域においておよびこのため中央部領域においてのみ提供されるという事実により、設置空間がかなり節約され得るという利点が達成され得、このためパワー半導体モジュールのおよび例示的にベースプレートの省スペース設計が達成可能である。言い換えると、すべての電源および制御端子をパワー半導体モジュールまたはそのベースプレートそれぞれの中央部に配置することによって、ベースプレートの側上の空間が無駄にされない。これは次いで、チップまたはパワー半導体デバイスそれぞれを配置するためにベースプレート上により多くの設置空間が残されることを可能とする。
したがって、規定された電流定格が与えられると、モジュールの大きさは減らされ得、または、代替的に、パワー半導体モジュールの規定された大きさが与えられると、電流定格は、増加され得る。
パワー半導体モジュールはこのため、限定された大きさを有するモジュールの高い電流定格がしばしば必須であるという挑戦を解決する。高い電流定格はこれによって、たとえば複数のパワー半導体デバイス、例示的に並列に接続されるいくつかのＩＧＢＴチップおよびダイオードチップの場合に達成され得る。上述の構成のために、パワー半導体デバイスのアクティブ領域は、最大化されることができ、これは次いでパワー半導体モジュールの性能を向上する。
従来型のパワー半導体モジュールの典型的な欠点は、シリコンチップのための限定された空間のみが残され、次いでモジュールの達成可能な電流定格をかなり制限するという事実に見られ得る。しかし、そのような負の効果は、上述のような構成を有するパワー半導体モジュールを提供するときに効果的に回避され得る。
先行技術の解決策において知られる欠点とは対照的に、上述のようなパワー半導体モジュールの構成は、モジュールのアクティブ領域、このためパワー半導体モジュールの主にアクティブ部分、すなわちパワー半導体デバイスのためのより多くの設置空間が利用できるという事実により、既知の解決策よりも競争力の高いパワー半導体モジュールを可能とする。これは、パワー半導体モジュールの電流定格を所与の大きさにおいてかなり向上させることを可能とする。
上記とは別に、上述のようなパワー半導体モジュールは、一方側上の端子およびコネクタと他方側上のパワー半導体デバイスとの間の絶縁距離の節約を実現可能とし得る。これは次いで、パワー半導体モジュールの非常に安全な作動挙動を可能とする。さらに、パワー半導体デバイスを製造プロセス中に損傷するリスクは、かなり低下される。上述のようなパワー半導体モジュールはこのため、パワー半導体モジュールの保守作業を減少させ、作動挙動の信頼性を向上させる手段を提供する。
パワー半導体モジュールの従来型の設計と比較して、本発明に従う半導体モジュールのＡＣ電源端子フットは、たとえば、シリコンチップといったパワー半導体デバイスに対してより大きな距離を有し得る。そのような増加された距離は実際、製造プロセス中、詳細には端子またはコネクタそれぞれを基板に接続するときの大きな利点である。これは主に、パワー半導体デバイスに悪影響を与えることなく接続技法が自由に選択されるという事実による。言い換えると、比較的厳しい接続方法または条件それぞれを使用するときでも、端子は、提示されるパワー半導体デバイスに対して非常に穏やかな方法で固定され得、このためデバイスを著しく損傷しない。それとは別に、端子をベースプレートまたは基板それぞれに固定するために潜在的に必要とされる周囲に対して適当であろう十分な空間が存在する。
さらに上述のように、スイッチング挙動は、パワー半導体モジュールの非常に重要な機能である。これに関して、第１のデバイス領域および第２のデバイス領域とともに接続領域を備える設計を例示的に有するここで説明されるパワー半導体モジュールは、チップの構成が所望の必要性に従って非常に自由に選択され得るので、チップの非常に均一なスイッチング挙動を提供し得る。
例示的に、デバイス領域内のすべてのパワー半導体デバイスは、ベースプレートの幅に対して平行に整列される２つの平行線において配置される。言い換えると、第１のデバイス領域内のすべてのパワー半導体デバイスはベースプレートの幅に対して平行に整列され、このため電流に本質的に垂直である２つの平行線内のみに配置され、第２のデバイス領域内のすべてのパワー半導体デバイスは、ベースプレートの幅に対して平行に整列され、このため電流に本質的に垂直である２つの平行線においてのみ配置される。そのような構成は、改善された、詳細には非常に均一のスイッチング挙動を示し得る。さらに、上述のようなパワーモジュールにおいて十分な空間が存在するので、問題なくこの構成を達成することが可能である。
そのようなスイッチング挙動を達成するために、第１の数量のスイッチングパワー半導体デバイスがＩＧＢＴデバイスおよびダイオードを備え、第２の数量のスイッチングパワー半導体デバイスがＩＧＢＴデバイスおよびダイオードを備えることが有利である。これに関して、すべてのＩＧＢＴデバイスがベースプレートの幅に対して平行に整列される各デバイス領域の第１の線において配置され、すべてのダイオードがベースプレートの幅に対して平行に整列される各デバイス領域の第２の線において提供されるように、ＩＧＢＴデバイスおよびダイオードは配置され得る。そのような実施形態は、非常に限定された空間のみを要するパワー半導体モジュールの優れた性能を非常に均一なスイッチング挙動と組み合わせることを可能とし得る。
さらに他の実施形態によれば、ＤＣ＋およびＤＣ−電源端子は、第１の側に導かれ、ＡＣ−端子は、第２の側に導かれる。そのようなパワー半導体モジュール。これに関して、それぞれの外側電源端子はそれぞれの側に導かれ得、それぞれ配置され得る。この実施形態は、例示的にＤＣ＋端子およびＤＣ−端子が互いの近くに配置されることができるので、パワー半導体モジュールの改善されたスイッチング動作を可能とする。
さらに望ましい実施形態では、少なくとも１つのＤＣ＋、ＤＣ−およびＡＣ電源端子が超音波溶接によって基板に固定されることがさらに提供され得る。すべてのＤＣ＋、ＤＣ−およびＡＣ電源端子は、超音波溶接によって基板に固定されることが望ましい。詳細に、少なくとも１つの端子または好ましくはすべての端子は、基板または基板メタライゼーションそれぞれに超音波溶接を用いて接続されることが提供され得る。
この実施形態は、低いオーム損失のみを有する非常に効率的な電気的接続を可能とし、これによりモジュールの作動動作は、全くまたは少なくとも著しく劣化されない。それとは別に、例示的に上述のようなパワー半導体モジュールを提供するときに、溶接技法の上記の利点は、その欠点を示すことなく達成され得る。これに関して、超音波溶接工程中に、粒子が生成され得、これは、溶接位置の直接環境を劣化させ得る。詳細に、場合によっては、そのような粒子がチップの端子の先端に付着することが完全には回避され得ない。これは、パワー半導体モジュールの動作中に、そのような付着粒子がパワー半導体デバイスの遮断性能を劣化させるという欠点につながり得る。
しかし、設計されるようなパワーモジュールを使用することによって、接触領域が提供され、このためベースプレートに固定されるべきすべての端子が配置される位置は、パワー半導体デバイスまたはチップそれぞれに対して比較的大きな距離において配置される。これはまず、パワー半導体デバイスに到達する粒子の数量を減らし得、次いでそのような溶接粒子によるデバイスの汚染を直接的に減らし得る。さらには、粒子が何らかの方法で発生する場合に、これらをより簡単に抽出することが可能であり、これは、溶接工程に基づく損傷をさらに減らし得る。
追加的に、超音波溶接は、一般に振動を伴い、これは時に、例えばチップのシリコンに亀裂を生じさせることによってパワー半導体デバイスを損傷する危険を示す。しかし、この負の効果は、上述の接触領域およびデバイス領域を有するパワー半導体モジュールの設計により回避されることができ、または少なくともかなり削減されることができる。
制御コネクタが基板にボンドワイヤを用いて接続されることがさらに提供され得る。言い換えると、制御回路は、ゲートプリントからベースプレートの基板にワイヤボンディングによって接続される。この実施形態は、低いオーム接続を提供し、小さい空間でさらに達成可能である。したがって、そのような接続技法は、必要とされる空間を一層さらに減らし得、このためパワー半導体モジュールの性能を向上し得る。
端子またはコネクタそれぞれとパワー半導体デバイスとの間の距離に関して、任意のパワー半導体デバイスとＤＣ＋、ＤＣ−およびＡＣ電源端子および制御コネクタの任意の接続位置との間の距離は、６ｍｍ以上であることが提供され得る。言い換えると、ここで説明されるパワーモジュールにおいて提供される、パワー半導体デバイスと、電子コネクタが基板に固定される位置との間の最小距離、およびこのため例示的にコネクタの各々とパワー半導体デバイスの各々との間の最小距離は、事前に規定された範囲である。当業者に一般に知られるように、上限は、基部プレートまたはそれぞれの基板の大きさによって与えられ得る。そのような距離を提供するときに、溶接技術に関して使用される例示的に上述された利点は、実行的であり得る。したがって、この実施形態に従い、製造プロセス中にモジュールの部品を損傷する危険性は削減され得、これは上述のようなパワー半導体モジュールの信頼性のある作動挙動を可能とする。それとは別に、そのような距離は、高い電流定格を有し比較的限定された空間のみが必要とされるモジュールを形成することを可能とする。
接続領域は、１５ｍｍ以上４０ｍｍ以下の長さを有するということがさらに提供され得る。幅は、それぞれの基板または複数の基板それぞれに対応する寸法を有してもよい。この実施形態は、すべてのＤＣ＋、ＤＣ−およびＡＣ電源端子および制御コネクタが接触領域においてパワー半導体モジュールの性能を悪化させることなく配置されることを可能とし得、これによっていかなる方法でも極めて小さい空間および高い電流定格を有するモジュールを形成することを可能にする。
さらに他の実施形態によれば、少なくとも１つの第１のデバイス領域および第２のデバイス領域は、２０ｍｍ以上４０ｍｍ以下の長さを有することが提供され得る。再び、幅は、それぞれの基板または複数の基板それぞれに対応する寸法を有し得る。上記に対応して、この実施形態は、すべてのパワーデバイス、例示的にすべてのＩＧＢＴデバイスおよびすべてのダイオードが、パワー半導体モジュールの性能を悪化させることなくそれぞれのデバイス領域において配置されることを可能とし得、これによっていかなる方法でも極めて小さい空間と高い電流定格と均一のスイッチング挙動とを有するモジュールを形成することを可能にする。
接続領域またはそれぞれのデバイス領域の長さに関して、この値は、以下のように決定され得ることが提供され得る。デバイス領域と接続領域との間の境界は、ベースプレートの幅に平行な線であり得、これは、ベースプレートの長さに従い、接続領域に最も近いパワー半導体デバイスとデバイス領域に最も近いＤＣ＋、ＤＣ−、ＡＣまたは制御コネクタを固定するための接続位置との間の半分の距離における位置に配置される。デバイス領域のさらに他の境界は、ベースプレートの幅に平行な線であり得、これはベースプレートの長さに沿って接続領域から離れて最も遠く配置されるパワー半導体デバイスの一部である。
接続領域が長方形にされることが有利であり得る。そのような構成は、それぞれのコネクタを省スペースに配置することを可能とし得、さらにコネクタを自由に配置することを可能とする。例示的に、境界は、ベースプレートの幅に平行な線を指し、このため接続領域の長さは、上述のように決定され得る。長方形の構成は、少なくとも２つの接続位置が幅に平行な１つの線において配置され、接続領域の境界のための基部である場合に達すことができる。
パワー半導体モジュールのさらなる利点または特徴に関しては、図面および図面の説明を参照する。
図面の簡単な説明
本発明のこれらおよび他の局面は、以下に記載される実施形態を参照して明らかになり、説明されるであろう。
パワー半導体モジュールの一部上の概略図を示す。 図１に従うパワー半導体モジュールの概略図を示す。
発明の詳細な説明
図面の以下の説明において、同じ参照番号は同じ構成要素を指す。一般に、個々の実施形態に関する相違点のみが記載される。図中にいくつかの同一の項目または部品が現れる場合、外観を単純化するためにその部品のすべてが参照番号を有するとは限らない。
図１および図２は、パワー半導体モジュール１０の図を示す。図１は、電源、補助端子、ゲートプリントのないパワー半導体モジュール１０の上面図を示す。
パワー半導体モジュール１０は、ベースプレート１２上に提供される電子回路を備え、ベースプレート１２上にＤＣ＋電源端子１４、ＤＣ−電源端子１６およびＡＣ電源端子１８とを備える電気コネクタが配置される。これに関して、図１は、それぞれの電源端子１４，１６，１８が固定される位置１４’，１６’，１８’、このため固定位置１４’，１６’，１８’のみを示す。さらに、制御回路が配置されるべき位置が示される。これに関して、ゲート導電体を受けるように設計される接続位置２０’が示され、エミッタ導電体を受けるように設計される接続位置２２’が示される。
詳細に、ベースプレート１２は、それぞれの位置１４’，１６’，１８’，２０’，２２’を担持する４つの基板１１，１３，１５，１７を担持する。
パワー半導体モジュール１０がハーフブリッジモジュールとして設計され、このため第１の数量２４のスイッチングパワー半導体デバイス２６，２８および第２の数量３０のスイッチングパワー半導体デバイス３２，３４を備えることがさらに示される。第１の数量２４は、ロー側スイッチとも称され得、第２の数量３０は、ハイ側スイッチとも称され得る。
ベースプレート１２は、接触領域３６、第１のデバイス領域３８および第２のデバイス領域４０を備えることがさらに提供され、第１のデバイス領域３８が接触領域３６の第１の側に配置され、第２のデバイス領域４０が接触領域３６の第２の側に配置されるように、接触領域３６は、ベースプレート１０の中央部に配置され、第２の側は、第１の側とは反対に配置される。同様に、ＤＣ＋、ＤＣ−およびＡＣ電源端子および制御コネクタは、接触領域３６において配置され、第１の数量２４のスイッチングパワー半導体デバイス２６，２８は、第１のデバイス領域３８において配置され、第２の数量３０のスイッチングパワー半導体デバイス３２，３４は、第２のデバイス領域４０において配置される。パワー半導体デバイス２６，２８，３２，３４に関して、デバイス２６，３４がダイオードであり、デバイス２８，３２がＩＧＢＴであることが提供され得る。
さらに、すべてのチップまたはパワー半導体デバイス２６，２８，３２，３４それぞれは、それらがベースプレート（１２）の幅に平行に整列された線４２，４４，４６，４８上に配置され、このため電流に本質的に垂直であるように配置されることが示される。各デバイス領域３８，４０は、パワー半導体デバイス２６，３４としてのダイオードが提供されるベースプレート（１２）の幅に平行に整列された１つの幾何学線４４，４６を備え得、さらに幾何学線４２，４８は、パワー半導体デバイス２８，３２としてのＩＧＢＴデバイスが提供される線４４，４６に平行であり、このためベースプレート（１２）の幅にも平行に整列される。幾何学線４２，４８は、パワー半導体デバイス４２，４８としてのダイオードの場所を規定した。これらの線４２，４４，４６，４８は、さらに幾何学的中心線５０に平行であり、これは接触領域３６の中央部を通って進み、これはベースプレート（１２）の幅に平行であり、ベースプレート１２を第１のデバイス領域３８を担持する部分と第２のデバイス領域４０を担持する部分とに対称的に分割し得る。
図２はさらに、ＤＣ＋およびＤＣ−電源端子１４，１６が第１の側に導かれ、ＡＣ−端子１８が第２の側に導かれることを示す。したがって、外側ＤＣ＋およびＤＣ−電源端子１４，１６の接点は、左側である。外側ＡＣ電源端子１８の接点は、右側である。ＤＣ＋およびＤＣ−電源端子１４，１６は、パワー半導体モジュール１０の中央部に、および例示的に接触領域３６に低誘導的に導かれる。また、ＡＣ電源端子１８は、パワー半導体モジュール１０の中央部に、および例示的に接触領域３６に向かって導かれる。すべての制御信号はまた、ゲートプリントを介してパワー半導体モジュール１０の中央部に、および例示的に接触領域３６に導かれる。
参照符号の一覧
１０ パワー半導体モジュール
１１ 基板
１２ ベースプレート
１３ 基板
１４ ＤＣ＋電源端子
１４’ 位置
１５ 基板
１６ ＤＣ−電源端子
１６’ 位置
１７ 基板
１８ ＡＣ電源端子
１８’ 位置
２０’ 位置
２２’ 位置
２４ 第１の数量
２６ パワー半導体デバイス
２８ パワー半導体デバイス
３０ 第２の数量
３２ パワー半導体デバイス
３４ パワー半導体デバイス
３６ 接触領域
３８ 第１のデバイス領域
４０ 第２のデバイス領域
４２ 線
４４ 線
４６ 線
４８ 線
５０ 中心線

Claims (11)

  1. ベースプレート（１２）を備えるパワー半導体モジュールであって、前記ベースプレート（１２）上に少なくとも１つの基板（１１，１３，１５，１７）が配置され、電子回路は前記少なくとも１つの基板（１１，１３，１５，１７）上に提供され、ＤＣ＋電源端子（１４）とＤＣ−電源端子（１６）とＡＣ電源端子（１８）とを備える電気コネクタおよびさらに制御コネクタが前記少なくとも１つの基板（１１，１３，１５，１７）上に配置され、前記パワー半導体モジュール（１０）は第１の数量（２４）のスイッチングパワー半導体デバイス（２６，２８）と第２の数量（３０）のスイッチングパワー半導体デバイス（３２，３４）とを備えるハーフブリッジモジュールとして設計され、前記ベースプレート（１２）は接触領域（３６）と第１のデバイス領域（３８）と第２のデバイス領域（４０）とを備え、前記第１のデバイス領域（３８）が前記接触領域（３６）の第１の側に配置され、前記第２のデバイス領域（４０）が前記接触領域（３６）の第２の側に配置されるように、前記接触領域（３６）は前記ベースプレート（１２）の中央部において配置され、前記第２の側は前記第１の側とは反対に配置され、前記ＤＣ＋電源端子（１４）と前記ＤＣ−電源端子（１６）と前記ＡＣ電源端子（１８）および前記制御コネクタは前記接触領域（３６）において配置され、前記第１の数量（２４）のスイッチングパワー半導体デバイス（２６，２８）は前記第１のデバイス領域（３８）において配置され、前記第２の数量（３０）のスイッチングパワー半導体デバイス（３２，３４）は前記第２のデバイス領域（４０）において配置され、前記第１のデバイス領域（３８）内のすべての前記パワー半導体デバイス（２８，３０）は前記ベースプレート（１２）の幅に平行に整列された２つの平行線（４２，４４）において配置され、前記第２のデバイス領域（４０）内のすべての前記パワー半導体デバイス（３２，３４）は前記ベースプレート（１２）の前記幅に平行に整列された２つの平行線（４６，４８）において配置されることを特徴とする、パワー半導体モジュール。
  2. 前記第１の数量（２４）のスイッチングパワー半導体デバイス（２６，２８）は、ＩＧＢＴデバイスおよびダイオードを備え、前記第２の数量（３０）のスイッチングパワー半導体デバイス（３２，３４）は、ＩＧＢＴデバイスおよびダイオードを備えることを特徴とする、請求項１に記載のパワー半導体モジュール。
  3. 前記ＩＧＢＴデバイスおよび前記ダイオードは、すべてのＩＧＢＴデバイスが前記ベースプレート（１２）の幅に平行に整列された各デバイス領域（３８，４０）の第１の線（４４，４６）において配置され、すべてのダイオードが前記ベースプレート（１２）の幅に平行に整列された各デバイス領域（３８，４０）の第２の線（４２，４８）において提供されるように配置されることを特徴とする、請求項２に記載のパワー半導体モジュール。
  4. 前記ＤＣ＋電源端子（１４）と前記ＤＣ−電源端子（１６）とは、前記パワー半導体モジュール（１０）の前記第１の側に導かれ、前記ＡＣ電源端子（１８）は、前記パワー半導体モジュール（１０）の前記第２の側に導かれることを特徴とする、上述の請求項のいずれか１項に記載のパワー半導体モジュール。
  5. 前記制御コネクタは、前記基板（１１，１３，１５，１７）にボンドワイヤによって接続されることを特徴とする、上述の請求項のいずれか１項に記載のパワー半導体モジュール。
  6. パワー半導体デバイス（２６，２８，３２，３４）のいずれかと前記ＤＣ＋電源端子（１４）、前記ＤＣ−電源端子（１６）および前記ＡＣ電源端子（１８）の固定位置（１４’，１６’，１８’）のいずれかとの間の距離は、６ｍｍ以上であることを特徴とする、上述の請求項のいずれか１項に記載のパワー半導体モジュール。
  7. 前記接続領域（３６）は、１５ｍｍ以上４０ｍｍ以下の長さを有することを特徴とする、上述の請求項のいずれか１項に記載のパワー半導体モジュール。
  8. 前記第１のデバイス領域（３８）および前記第２のデバイス領域（４０）のうちの少なくとも１つは、２０ｍｍ以上４０ｍｍ以下の長さを有することを特徴とする、上述の請求項のいずれか１項に記載のパワー半導体モジュール。
  9. 前記接続領域（３６）は、長方形にされることを特徴とする、上述の請求項のいずれか１項に記載のパワー半導体モジュール。
  10. ４つの基板（１１，１３，１５，１７）は、前記ベースプレート（１２）上に配置され、各基板（１１，１３，１５，１７）は前記電気回路の一部を担持することを特徴とする、上述の請求項のいずれか１項に記載のパワー半導体モジュール。
  11. 少なくとも２つの基板（１１，１３，１５，１７）は、同様に配置されることを特徴とする、上述の請求項のいずれか１項に記載のパワー半導体モジュール。
JP2019528107A 2016-11-25 2017-11-27 パワー半導体モジュール Active JP7210446B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16200714 2016-11-25
EP16200714.0 2016-11-25
PCT/EP2017/080529 WO2018096147A1 (en) 2016-11-25 2017-11-27 Power semiconductor module

Publications (3)

Publication Number Publication Date
JP2020501353A true JP2020501353A (ja) 2020-01-16
JP2020501353A5 JP2020501353A5 (ja) 2020-12-03
JP7210446B2 JP7210446B2 (ja) 2023-01-23

Family

ID=57406127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019528107A Active JP7210446B2 (ja) 2016-11-25 2017-11-27 パワー半導体モジュール

Country Status (5)

Country Link
US (1) US11127671B2 (ja)
EP (1) EP3545552A1 (ja)
JP (1) JP7210446B2 (ja)
CN (1) CN109997223B (ja)
WO (1) WO2018096147A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3088138B1 (fr) * 2018-11-07 2022-01-21 Inst Vedecom Module electronique de puissance
US11569815B1 (en) * 2019-10-15 2023-01-31 Zhong Chen High electric-thermal performance and high-power density power module
EP3859774B1 (en) * 2020-01-29 2022-05-04 Hitachi Energy Switzerland AG Power semiconductor module
CN111682021B (zh) * 2020-06-17 2024-06-04 上海临港电力电子研究有限公司 功率半导体模块衬底及其所应用的功率半导体设备
EP4095900B1 (en) * 2021-05-28 2024-01-31 Hitachi Energy Ltd Clamping element and method for producing a power semiconductor device
CN113834527A (zh) * 2021-09-18 2021-12-24 重庆大学 一种压接型功率半导体结构及其内部压力在线测量方法
DE102022205514A1 (de) 2022-05-31 2023-11-30 Vitesco Technologies GmbH Halbbrückenmodul mit parallel geführten Versorgungs-Zuleitungen verbunden mit isolierten Anschlussflächen zwischen zwei Streifenabschnitten sowie mit einem der Streifenabschnitte einer Leiterbahnschicht

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234722A (ja) * 2006-02-28 2007-09-13 Toyota Industries Corp 半導体装置
JP2011097053A (ja) * 2009-10-30 2011-05-12 General Electric Co <Ge> インダクタンスを低減した電力モジュール組立体
JP2013012560A (ja) * 2011-06-29 2013-01-17 Hitachi Ltd パワー半導体モジュール
JP2013021107A (ja) * 2011-07-11 2013-01-31 Hitachi Ltd 半導体パワーモジュール
WO2016084622A1 (ja) * 2014-11-28 2016-06-02 富士電機株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
JP3053298B2 (ja) * 1992-08-19 2000-06-19 株式会社東芝 半導体装置
US6054765A (en) * 1998-04-27 2000-04-25 Delco Electronics Corporation Parallel dual switch module
US6845017B2 (en) * 2000-09-20 2005-01-18 Ballard Power Systems Corporation Substrate-level DC bus design to reduce module inductance
US6987670B2 (en) * 2003-05-16 2006-01-17 Ballard Power Systems Corporation Dual power module power system architecture
US7505294B2 (en) * 2003-05-16 2009-03-17 Continental Automotive Systems Us, Inc. Tri-level inverter
EP1908049A2 (en) * 2005-06-24 2008-04-09 International Rectifier Corporation Semiconductor half-bridge module with low inductance
US8675379B2 (en) * 2011-08-08 2014-03-18 General Electric Company Power converting apparatus having improved electro-thermal characteristics
DE102013017085A1 (de) * 2012-10-15 2014-04-17 Wixpress Ltd. System für eine tiefe Verknüpfung und Suchmaschinenunterstützung für Webseiten, in die eine Drittanwendung und Komponenten integriert sind
KR101890752B1 (ko) * 2012-11-01 2018-08-22 삼성전자 주식회사 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
CN111900156A (zh) 2014-05-15 2020-11-06 克利公司 高电流、低切换损耗SiC功率模块
WO2015176985A1 (en) * 2014-05-20 2015-11-26 Abb Technology Ag Semiconductor power module with low stray inductance
JP6166701B2 (ja) * 2014-08-22 2017-07-19 株式会社東芝 半導体装置
JP6739453B2 (ja) * 2015-05-22 2020-08-12 アーベーベー・シュバイツ・アーゲーＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ パワー半導体モジュール
JP2018520625A (ja) * 2015-06-23 2018-07-26 ティーエム４・インコーポレーテッド 電力コンバータの物理的トポロジー
US10749443B2 (en) * 2017-01-13 2020-08-18 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
EP3613077B1 (en) * 2017-05-02 2020-10-07 ABB Power Grids Switzerland AG Half-bridge module with coaxial arrangement of the dc terminals

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234722A (ja) * 2006-02-28 2007-09-13 Toyota Industries Corp 半導体装置
JP2011097053A (ja) * 2009-10-30 2011-05-12 General Electric Co <Ge> インダクタンスを低減した電力モジュール組立体
JP2013012560A (ja) * 2011-06-29 2013-01-17 Hitachi Ltd パワー半導体モジュール
JP2013021107A (ja) * 2011-07-11 2013-01-31 Hitachi Ltd 半導体パワーモジュール
WO2016084622A1 (ja) * 2014-11-28 2016-06-02 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2018096147A1 (en) 2018-05-31
US20190279927A1 (en) 2019-09-12
CN109997223A (zh) 2019-07-09
CN109997223B (zh) 2023-06-30
JP7210446B2 (ja) 2023-01-23
EP3545552A1 (en) 2019-10-02
US11127671B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
JP7210446B2 (ja) パワー半導体モジュール
US11901340B2 (en) Semiconductor power module
US8461623B2 (en) Power semiconductor module
US9418975B1 (en) Semiconductor module, power conversion device, and method for manufacturing semiconductor module
US9704831B2 (en) Power semiconductor module
WO2017163612A1 (ja) パワー半導体モジュール
CN111599796B (zh) 半导体模块、及使用该半导体模块的电力变换装置
US11876028B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
CN113875006A (zh) 三电平功率模块
TW202110289A (zh) 功率模組
US10410996B2 (en) Integrated circuit package for assembling various dice in a single IC package
US11329000B2 (en) Package for a multi-chip power semiconductor device
JP2013045847A (ja) 半導体モジュール
CN111509996B (zh) 半导体装置
US10964630B2 (en) Semiconductor device having a conductor plate and semiconductor elements
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
US11355424B2 (en) Multi-chip package
US20240234380A9 (en) Semiconductor power module
US20220173023A1 (en) Package with load terminals on which coupled power component and logic component are mounted
EP4113605A1 (en) Power semiconductor module arrangement
WO2023249848A1 (en) Semiconductor package
CN116344469A (zh) 功率半导体模块
CN115411008A (zh) 开关装置、半导体装置及开关装置的制造方法
CN114446916A (zh) 三层级互连夹
CN112397496A (zh) 功率模块

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201022

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20211129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230111

R150 Certificate of patent or registration of utility model

Ref document number: 7210446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350