CN111682021B - 功率半导体模块衬底及其所应用的功率半导体设备 - Google Patents

功率半导体模块衬底及其所应用的功率半导体设备 Download PDF

Info

Publication number
CN111682021B
CN111682021B CN202010553174.6A CN202010553174A CN111682021B CN 111682021 B CN111682021 B CN 111682021B CN 202010553174 A CN202010553174 A CN 202010553174A CN 111682021 B CN111682021 B CN 111682021B
Authority
CN
China
Prior art keywords
metal coating
power
auxiliary
switch group
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010553174.6A
Other languages
English (en)
Other versions
CN111682021A (zh
Inventor
陈敏
周宇
高洪艺
李永皓
夏雨昕
孙欣楠
沈捷
李武华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lingang Power Electronics Research Co ltd
Original Assignee
Shanghai Lingang Power Electronics Research Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lingang Power Electronics Research Co ltd filed Critical Shanghai Lingang Power Electronics Research Co ltd
Priority to CN202010553174.6A priority Critical patent/CN111682021B/zh
Publication of CN111682021A publication Critical patent/CN111682021A/zh
Application granted granted Critical
Publication of CN111682021B publication Critical patent/CN111682021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

本公开实施例提供一种功率半导体模块衬底及设备，属于半导体技术领域。其中功率半导体模块衬底包括的第一桥臂单元包括：衬底基底，以及设置于衬底基底上的沿第一方向依次设置的第二功率金属敷层、第一功率金属敷层和第三功率金属敷层；第一功率金属敷层的靠近第二功率金属敷层的一侧设有沿第二方向延伸的第一镂空结构，第三功率金属敷层的远离第一功率金属敷层的一侧设有沿第二方向延伸的第二镂空结构，第一辅助金属敷层设置于第一镂空结构内，第二辅助金属敷层设置于第二镂空结构内。这样，功率半导体模块衬底的布局紧凑合理，保证了电流分布的均匀，均衡半导体芯片之间的杂散参数，均衡信号端子到各芯片控制电极之间的距离和杂散参数。

Description

功率半导体模块衬底及其所应用的功率半导体设备
技术领域
本公开涉及半导体技术领域，尤其涉及一种功率半导体模块衬底及其所应用的功率半导体设备。
背景技术
单个功率半导体芯片的通流能力有限，为扩展功率半导体模块的功率处理能力，大容量的功率半导体模块内部通常采用多芯片并联的方式组成桥臂开关。在每个桥臂开关中，为实现电流的双向流动或降低损耗，并联的芯片通常采用由控制电极控制其开关状态的晶体管芯片和具有单向导通能力的二极管芯片，其中，晶体管芯片和二极管芯片在其功率电极并联。
现有的半导体衬底的布局中，第二辅助金属敷层和第三辅助金属敷层160会将第二功率金属敷层分割，导致电流分布的不均，从而影响半导体芯片的均流程度，使晶体管芯片的热耦合程度大、杂散参数不一致。此外，由于第一栅极信号端子和第二栅极信号端子之间的距离较小，因此，功率半导体模块衬底需要进行足够的绝缘设置，不利于功率半导体模块衬底的紧凑设计。
可见，针对现有的功率半导体模块存在布局不紧凑、栅极信号连接不均衡的问题。
发明内容
有鉴于此，本公开实施例提供一种功率半导体模块衬底及其所应用的功率半导体设备，至少部分解决现有技术中存在的问题。
第一方面，本公开实施例提供了一种功率半导体模块衬底，所述功率半导体模块衬底包括第一桥臂单元，所述第一桥臂单元包括：
衬底基底，以及设置于所述衬底基底上的沿第一方向依次设置的第二功率金属敷层、第一功率金属敷层和第三功率金属敷层，所述第一方向与第二方向垂直；其中，
所述第一功率金属敷层的靠近所述第二功率金属敷层的一侧设有沿所述第二方向延伸的第一镂空结构，所述第三功率金属敷层的远离所述第一功率金属敷层的一侧设有沿所述第二方向延伸的第二镂空结构，第一辅助金属敷层设置于所述第一镂空结构内，第二辅助金属敷层设置于所述第二镂空结构内；以及，
所述第一功率金属敷层上设有第一功率开关，所述第一功率金属敷层通过所述第一功率开关与所述第二功率金属敷层导电连接，所述第一辅助金属敷层与所述第一功率开关信号连接，并且所述第一辅助金属敷层与所述第一功率金属敷层相绝缘设置，所述第二辅助金属敷层与所述第三功率金属敷层相绝缘设置。
根据本公开实施例的一种具体实现方式，所述功率半导体模块衬底还包括沿所述第二方向与所述第一桥臂单元并排设置的第二桥臂单元，所述第二桥臂单元包括：
设置于所述衬底基底上的沿所述第一方向依次设置的第四辅助金属敷层、第四功率金属敷层、第三辅助金属敷层和第五功率金属敷层；其中，
所述第四功率金属敷层的靠近所述第五功率金属敷层的一侧设有沿第二方向延伸的第三镂空结构，所述第四功率金属敷层远离所述第三功率金属敷层的一侧设有第四镂空结构，所述第三辅助金属敷层设置于所述第三镂空结构内，所述第四辅助金属敷层设置于所述第四镂空结构内；以及，
所述第四功率金属敷层设有第二功率开关，所述第四功率金属敷层通过第二功率开关分别与所述第二功率金属敷层和所述第五功率金属敷层导电连接，所述第三辅助金属敷层分别与所述第四功率金属敷层和所述第五功率金属敷层绝缘设置，并且所述第三辅助金属敷层与所述第二功率开关信号连接，所述第四辅助金属敷层与所述第四功率金属敷层相绝缘设置。
根据本公开实施例的一种具体实现方式，所述第一功率开关包括沿所述第二方向依次设置的第一开关组、第二开关组和第三开关组，所述第一开关组、所述第二开关组和所述第三开关组分别包括沿所述第一方向排列的第一晶体管芯片和第一二极管芯片；
所述第二功率开关包括沿所述第二方向排列的第四开关组、第五开关组和第六开关组，所述第四开关组、所述第五开关组和所述第六开关组均包括沿所述第一方向排列的第二二极管芯片和第二晶体管芯片。
根据本公开实施例的一种具体实现方式，所述第一晶体管芯片、所述第二晶体管芯片、所述第一二极管芯片和所述第二二极管芯片上均设有功率电极，所述第一晶体管芯片和所述第一二极管芯片分别通过对应功率电极与所述第一功率金属敷层导电连接，所述第二晶体管芯片和所述第二二极管芯片分别通过对应功率电极与所述第四功率金属敷层导电连层。
根据本公开实施例的一种具体实现方式，所述第一晶体管芯片的控制电极设置于所述第一晶体管芯片的靠近所述第二功率金属敷层的一侧，所述第二晶体管芯片的控制电极设置于所述第二晶体管芯片的靠近所述第五功率金属敷层的一侧；
所述第一辅助金属敷层通过所述第一晶体管芯片的控制电极分别与所述第一开关组、第二开关组和第三开关组信号连接，所述第三辅助金属敷层通过所述第二晶体管芯片的控制电极分别与所述第四开关组、第五开关组信号和第六开关组连接。
根据本公开实施例的一种具体实现方式，所述第四辅助金属敷层上设有第一发射极辅助金属敷层、第一集电极辅助金属敷层、第一栅极辅助金属敷层，以及，所述第一发射极辅助金属敷层上设有第一发射极信号端子，所述第一集电极辅助金属敷层上设有第一集电极信号端子，所述第一栅极辅助金属敷层上设有第一栅极信号端子。
根据本公开实施例的一种具体实现方式，所述第二辅助金属敷层上设有第二发射极辅助金属敷层和第二栅极辅助金属敷层，所述第二发射极辅助金属敷层上设有第二发射极信号端子，所述第二栅极辅助金属敷层上设有第二栅极信号端子。
根据本公开实施例的一种具体实现方式，所述第一发射极信号端子设置于所述第四功率金属敷层的远离所述第五功率金属敷层的边缘，所述第一集电极信号端子设置于所述第一发射极信号端子和第一栅极信号端子的远离所述第二功率金属敷层的一侧。
根据本公开实施例的一种具体实现方式，所述第二发射极信号端子和所述第二栅极信号端子对称设置于所述第二辅助金属敷层上。
第二方面，本公开实施例提供了一种功率半导体设备，包括设备本体以及如第一方面中任一项所述的功率半导体模块衬底。
本公开实施例中的功率半导体模块衬底及其所应用的功率半导体设备，其中功率半导体模块衬底包括第一桥臂单元，所述第一桥臂单元包括：衬底基底，以及设置于所述衬底基底上的沿第一方向依次设置的第二功率金属敷层、第一功率金属敷层和第三功率金属敷层，所述第一方向与所述第二方向垂直；其中，所述第一功率金属敷层的靠近所述第二功率金属敷层的一侧设有沿所述第二方向延伸的第一镂空结构，所述第三功率金属敷层的远离所述第一功率金属敷层的一侧设有沿所述第二方向延伸的第二镂空结构，所述第一辅助金属敷层设置于所述第一镂空结构内，所述第二辅助金属敷层设置于所述第二镂空结构内；以及，所述第一功率金属敷层上设有第一功率开关，所述第一功率金属敷层通过所述第一功率开关与所述第二功率金属敷层导电连接，所述第一辅助金属敷层与所述第一功率开关信号连接，并且所述第一辅助金属敷层与所述第一功率金属敷层相绝缘设置，所述第二辅助金属敷层与所述第三功率金属敷层相绝缘设置。这样，第一辅助金属敷层设置于第一功率金属敷层和第二功率金属敷层之间，功率半导体模块衬底的布局紧凑合理，并且不会将用于安装半导体芯片的第二功率金属敷层分割，保证了电流分布的均匀，均衡半导体芯片之间的杂散参数，均衡信号端子到各芯片控制电极之间的距离和杂散参数。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本公开实施例提供的一种功率半导体模块衬底的结构示意图；
图2为本公开实施例提供的功率半导体模块衬底的第一桥臂单元的结构示意图；
图3为本公开实施例提供的功率半导体模块衬底的第二桥臂单元的结构示意图。
附图标记汇总：
第一功率金属敷层110，功率电流的输入端子111；
第二功率金属敷层120，第一开关组的晶体管芯片121，第一开关组的二极管芯片122，第二开关组的晶体管芯片123，第二开关组的二极管芯片124，第三开关组的晶体管芯片125，第三开关组的二极管芯片126；
第三功率金属敷层130，功率电流的输出端子131；
第一辅助金属敷层140，第二辅助金属敷层150，第四功率金属敷层160；
第四开关组的二极管芯片161，第四开关组的晶体管芯片162，第五开关组的二极管芯片163，第五开关组的晶体管芯片164，第六开关组的二极管芯片165，第六开关组的晶体管芯片166；
第五功率金属敷层170，第三辅助金属敷层180；
第四辅助金属敷层190，连接装置191，控制电极192；
第一栅极信号端子210，第二栅极信号端子220，第二发射极信号端子230；第一集电极信号端子240，第一发射极信号端子250。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
需要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
参见图1，为本公开实施例提供的一种功率半导体模块衬底的结构示意图。如图1所示，所述功率半导体模块衬底包括第一桥臂单元，所述第一桥臂单元包括：
衬底基底，以及设置于所述衬底基底上的沿第一方向(如图1中所示的F1)依次设置的第二功率金属敷层120、第一功率金属敷层110和第三功率金属敷层130，所述第一方向与所述第二方向垂直；其中，
所述第一功率金属敷层110的靠近所述第二功率金属敷层120的一侧设有沿所述第二方向延伸的第一镂空结构，所述第三功率金属敷层130的远离所述第一功率金属敷层110的一侧设有沿所述第二方向延伸的第二镂空结构，所述第一辅助金属敷层140设置于所述第一镂空结构内，所述第二辅助金属敷层150设置于所述第二镂空结构内；以及，
所述第一功率金属敷层110上设有第一功率开关，所述第一功率金属敷层110通过所述第一功率开关与所述第二功率金属敷层120导电连接，所述第一辅助金属敷层140与所述第一功率开关信号连接，并且所述第一辅助金属敷层140与所述第一功率金属敷层110相绝缘设置，所述第二辅助金属敷层150与所述第三功率金属敷层130相绝缘设置。
在上述实施例的基础上，根据本公开实施例的一种具体实现方式，所述功率半导体模块衬底还可以包括沿所述第二方向与所述第一桥臂单元并排设置的第二桥臂单元，所述第二桥臂单元包括：
设置于所述衬底基底上的沿所述第一方向依次设置的第四辅助金属敷层190、第四功率金属敷层160、第三辅助金属敷层180和第五功率金属敷层170；其中，
所述第四功率金属敷层160的靠近所述第五功率金属敷层170的一侧设有沿第二方向延伸的第三镂空结构，所述第四功率金属敷层160远离所述第三功率金属敷层130的一侧设有第四镂空结构，所述第三辅助金属敷层180设置于所述第三镂空结构内，所述第四辅助金属敷层190设置于所述第四镂空结构内；以及，
所述第四功率金属敷层160设有所述第二功率开关，所述第四功率金属敷层160通过第二功率开关分别与所述第二功率金属敷层120和所述第五功率金属敷层170导电连接，所述第三辅助金属敷层180分别与所述第四功率金属敷层160和所述第五功率金属敷层170绝缘设置，并且所述第三辅助金属敷层180与所述第二功率开关信号连接，所述第四辅助金属敷层190与所述第四功率金属敷层160相绝缘设置。
本实施例提供的功率半导体模块衬底，主要包括设置于衬底基底上的第一桥臂单元和第二桥臂单元，且第一桥臂单元和第二桥臂单元沿第二方向并排设置(如图1中所示的F2)。需要说明的是，本公开实施例所使用的衬底基底可以为附铜陶瓷基板(CentrothermDirectBondingCopper，简称DBC)，相关功率金属敷层和辅助金属敷层均为附铜层，DBC陶瓷基板封装技术将金属敷层装配在衬底基底上。
如图1和图2所示，所述第一桥臂单元包括第一功率金属敷层110、第二功率金属敷层120、第三功率金属敷层130、第一辅助金属敷层140和第二辅助金属敷层150。第三功率金属敷层130、第一功率金属敷层110和第二功率金属敷层120沿第二方向依次设置。第一功率金属敷层110靠近第二功率金属敷层120的一侧沿第一方向对称设有第一镂空结构，第三功率金属敷层130的远离所述第一功率金属敷层110的一侧设有沿所述第二方向延伸的第二镂空结构。第一辅助金属敷层140设置于第一镂空结构，第二辅助金属敷层150设置于第二镂空结构。第一辅助金属敷层140和第二辅助金属敷层150分别与第一功率金属敷层110和第三功率金属敷层130绝缘设置。
如图1和图3，第二桥臂单元包括第四功率金属敷层160、第五功率金属敷层170、第三辅助金属敷层180和第四辅助金属敷层190。第五功率金属敷层170和第四功率金属敷层160沿第二方向依次设置。第五功率金属敷层170靠近第四功率金属敷层160的一侧设有第三镂空结构，第四功率金属敷层160远离第五功率金属敷层170的一角设有第四镂空结构，第三辅助金属敷层180设置于第三镂空结构内，第四辅助金属敷层190设置于第四镂空结构内。第三辅助金属敷层180分别与第四功率金属敷层160、第五功率金属敷层170绝缘设置，第四辅助金属敷层180与第四功率金属敷层160绝缘设置。第一功率金属敷层110上设有功率电流的输入端子111，第三功率金属敷层130上设有功率电流的输出端子131。
上述本公开实施例提供的功率半导体模块衬底，通过在衬底基底上设置多金属敷层，第一辅助金属敷层设置于第一功率金属敷层和第二功率金属敷层之间，功率半导体模块衬底的布局紧凑合理，并且不会将用于安装半导体芯片的第二功率金属敷层分割，保证了电流分布的均匀，均衡半导体芯片之间的杂散参数，均衡信号端子到各芯片控制电极之间的距离和杂散参数。
根据本公开实施例的一种具体实现方式，如图1所示，所述第一功率开关包括沿所述第二方向依次设置的第一开关组、第二开关组和第三开关组，所述第一开关组、所述第二开关组和所述第三开关组分别包括沿所述第一方向排列的第一晶体管芯片和第一二极管芯片；
所述第二功率开关包括沿所述第二方向排列的第四开关组、第五开关组和第六开关组，所述第四开关组、所述第五开关组和所述第六开关组均包括沿所述第一方向排列的第二二极管芯片和第二晶体管芯片。
可选的，所述第一晶体管芯片、所述第二晶体管芯片、所述第一二极管芯片和所述第二二极管芯片上均设有功率电极，所述第一晶体管芯片和所述第一二极管芯片分别通过对应功率电极与所述第一功率金属敷层110导电连接，所述第二晶体管芯片和所述第二二极管芯片分别通过对应功率电极与所述第四功率金属敷层160导电连层。
具体的，所述第一晶体管芯片的控制电极292设置于所述第一晶体管芯片的靠近所述第二功率金属敷层120的一侧，所述第二晶体管芯片的控制电极292设置于所述第二晶体管芯片的靠近所述第五功率金属敷层170的一侧；
所述第一辅助金属敷层140通过所述第一晶体管芯片的控制电极192分别与所述第一开关组、第二开关组和第三开关组信号连接，所述第三辅助金属敷层180通过所述第二晶体管芯片的控制电极192分别与所述第四开关组、第五开关组信号和第六开关组连接。
如图1和图2所示，第一功率金属敷层110设有第一功率开关，第一功率金属敷层110通过该第一功率开关与第二功率金属敷层120导电连接。第一辅助金属敷层140与第一功率开关信号连接，用于控制第一功率开关的工作状态，即控制第一功率开关处于工作模式还是处于非工作模式。
具体地，在第一功率金属敷层110上沿第一方向和第二方向分别设置有第一开关组的晶体管芯片121、第一开关组的二极管芯片122、第二开关组的晶体管芯片123和第二开关组的二极管芯片124、第三开关组的晶体管芯片125和第三开关组的二极管芯片126。
另外，如图1和图3所示，第四功率金属敷层160设有第二功率开关，第四功率金属敷层160通过第二功率开关分别与第二功率金属敷层120、第五功率金属敷层170导电连接。其中，第二开关组中晶体管芯片是纵向器件，即第二功率金属敷层120连接晶体管芯片的底部，电流从下往上流通到晶体管芯片的表面，在通过铝绑定线连接到第四功率金属敷层160上和第五功率金属敷层170上。第三辅助金属敷层180与第二功率开关通过铝材绑定带实现信号连接，用于控制第二功率开关的工作状态，即控制第二功率开关处于工作模式还是处于非工作模式。
在第四功率金属敷层160上沿第一方向和第二方向分别设置有第四开关组的二极管芯片161、第四开关组的晶体管芯片162、第五开关组的二极管芯片163和第五开关组的晶体管芯片164、第六开关组的二极管芯片165和第六开关组的晶体管芯片166。
根据本公开实施例的一种具体实现方式，所述第四辅助金属敷层190上设有第一发射极辅助金属敷层、第一集电极辅助金属敷层、第一栅极辅助金属敷层，以及，所述第一发射极辅助金属敷层上设有所述第一发射极信号端子250，所述第一集电极辅助金属敷层上设有所述第一集电极信号端子240，所述第一栅极辅助金属敷层上设有第一栅极信号端子210。
相应的，所述第二辅助金属敷层150上设有第二发射极辅助金属敷层和第二栅极辅助金属敷层，所述第二发射极辅助金属敷层上设有第二发射极信号端子230，所述第二栅极辅助金属敷层上设有第二栅极信号端子220。
具体的，所述第一发射极信号端子250设置于所述第四功率金属敷层160的远离所述第五功率金属敷层170的边缘，所述第一集电极信号端子240设置于所述第一发射极信号端子250和第一栅极信号端子210的远离所述第二功率金属敷层120的一侧。
可选的，所述第二发射极信号端子230和所述第二栅极信号端子220对称设置于所述第二辅助金属敷层150上。
如图1所示，第一功率开关中开关组的晶体管芯片121、123和125，以及与其连接的二极管芯片122、224、126沿第二方向顺向排列，由此第一栅极信号端子210到晶体管芯片121、123和125的控制电极的距离均衡，可以均衡第一功率开关的控制电极杂散参数，保证瞬态功率电流的均衡性。
第二功率开关中开关组的晶体管芯片162、164和166，以及与其连接的二极管芯片161、163和165沿第一方向顺向排列，由此第二栅极信号端子220到晶体管芯片162、164和166的控制电极的距离均衡，可以均衡第一功率开关的控制电极杂散参数，保证瞬态功率电流的均衡性。
由于当晶体管芯片导通时，电流不会流经二极管芯片。可以通过控制电极控制晶体管芯片的开通和关断，二极管芯片是反并联在晶体管外侧的，两者允许流经的电流方向相反，故单个桥臂单元的功率开关在一般工作模式下，每组开关组内的晶体管芯片121、123、125、162、164和166，以及与其连接的二极管芯片122、124、126、161、163和165不会同时导通电流，每组开关组内的晶体管芯片121、123、125、162、164和166与二极管芯片122、124、126、161、163和165不会同时产生热量。
由于增加了晶体管芯片和二极管芯片之间的距离，两者热耦合程度会减少，间接提升了功率模块的功率能力，使功率模块在相同温升下提供更大的功率。以及，栅极信号端子210到第一开关组的各芯片控制电极的距离基本相同，改善了模块在动态过程中驱动回路和功率回路的电流不均程度，不会产生某个芯片过热的情况，减少热耦合程度。由此，在增加每个功率开关的各个晶体管芯片121、223、225、162、164和166之间，以及和各个二极管芯片122、124、126、161、163和165之间的间距的同时，减小各个晶体管芯片121、123、125、162、164和166之间，以及和各个二极管芯片122、124、126、161、163和165之间的热耦合程度，均衡各个芯片的温度，提高功率半导体模块的功率密度和运行可靠性，从而降低功率半导体模块在高速开关时的误触发风险。
在本发明实施例中，晶体管芯片121、123、125、162、164、166和二极管芯片122、124、126、161、163、165的上表面沿第二方向分别设有两组功率电极，晶体管芯片121、123、125、162、164、166和二极管芯片122、124、126、161、163、165分别通过功率电极和与该功率电极相邻的功率金属敷层导电连接。可选的，功率电极指晶体管芯片的集电极。具体地，晶体管芯片121、123、125、162、164、166和二极管芯片122、124、126、161、163、165的功率电极与功率金属敷层分别通过连接装置191连接。其中，连接装置191可以为绑定线。此时，第一功率金属敷层110形成第一功率电势区，第二功率金属敷层120和第四功率金属敷层160形成第二功率电势区，第三功率金属敷层130和第五功率金属敷层形成第三功率电势区，各辅助金属敷层分别形成辅助电势区。
如图1所示，晶体管芯片121、123、125、162、164、166分别设有控制电极192，第一辅助金属敷层140通过晶体管芯片121的控制电极192与第一开关组信号连接，第三辅助金属敷层180通过晶体管芯片162、164、166的控制电极192与第四开关组、第五开关组信号和第六开关组信号连接。可选的，控制电极为晶体管芯片的基极。具体地，第一辅助金属敷层140与第一开关组的晶体管芯片121的控制电极192可以通过连接装置291连接，第三辅助金属敷层180与第四开关组、第五开关组和第六开关组的晶体管芯片162、164、166的控制电极192可以通过连接装置191连接。连接装置191可以为绑定线。为了能够使绑定线的长度尽量短，以降低杂散参数，晶体管芯片的控制电极192与第一辅助金属敷层140和第三辅助金属敷层170连接的绑定线应尽量沿第一方向设置。此时，第一开关组、第二开关组和第三开关组的晶体管芯片121、123、125的控制电极192分别设置于晶体管芯片121、123、125靠近第一功率金属敷层110的一侧，第四开关组、第五开关组和第六开关租的晶体管芯片162、164、166的控制电极192分别设置于晶体管芯片162、164、166靠近第五功率金属敷层170的一侧。
第四辅助金属敷层190上的第一栅极辅助金属敷层上设有第一栅极信号端子210，第二辅助金属敷层150的第二栅极辅助金属敷层上设有第二栅极信号端子220，第四辅助金属敷层190上的第一发射极辅助金属敷层上设有第一发射极信号端子250，第一发射极信号端子250与第一栅极信号端子紧靠排列，以减小驱动回路的杂散参数。第四辅助金属敷层的第一集电极信号端子上设有第一集电极信号端子240；第二辅助金属敷层上的第二发射极辅助敷层上和第二栅极信号辅助金属敷层上分别设有第二发射极信号端子230和第二栅极信号端子220，因此，能够增加了第二栅极信号端子220与第一栅极信号端子210之间的距离，进而增加了第一开关组和第二开关组的芯片的控制驱动回路之间的距离，使得二者之间不会产生电磁干扰。在优化功率半导体模块衬底的布局的同时，保证信号端子到控制电极的距离和杂感的均衡性，使功率半导体模块衬底布局紧凑合理。能够均衡晶体管芯片的控制回路的路径及杂散参数。
综上所述，本公开实施例提供的功率半导体模块衬底，其第一辅助金属敷层设置于第一功率金属敷层和第二功率金属敷层之间，且功率开关组芯片沿第一方向顺向排列，缩小了门极回路路径，并且信号端子到信号电极的距离分布均匀。因此，使得功率半导体模块衬底的布局紧凑合理，并且不会将用于安装半导体芯片的第二功率金属敷层分割，保证了电流分布的均匀，均衡半导体芯片之间的杂散参数，均衡信号端子到各芯片控制电极之间的距离和杂散参数。优化门极回路的电流不均程度，有效均衡开关过程中各个半导体芯片的功率电流，从而降低功率半导体模块在高速开关时的误触发风险，提高功率半导体模块运行可靠性，降低芯片组工作的热耦合程度，并且提高功率半导体模块的输出功率。
此外，本公开实施例还提供了一种功率半导体设备，包括设备本体以及功率半导体模块衬底，其中，所述功率半导体模块衬底为上述图1至图3所述的功率半导体模块衬底。
本实施例提供的功率半导体设备的具体实施过程可以参见上述功率半导体模块衬底的具体实施过程，在此不再一一赘述。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (4)

1.一种功率半导体模块衬底，其特征在于，所述功率半导体模块衬底包括第一桥臂单元，所述第一桥臂单元包括：
衬底基底，以及设置于所述衬底基底上的沿第一方向依次设置的第二功率金属敷层、第一功率金属敷层和第三功率金属敷层，所述第一方向与第二方向垂直；其中，
所述第一功率金属敷层的靠近所述第二功率金属敷层的一侧设有沿所述第二方向延伸的第一镂空结构，所述第三功率金属敷层的远离所述第一功率金属敷层的一侧设有沿所述第二方向延伸的第二镂空结构，第一辅助金属敷层设置于所述第一镂空结构内，第二辅助金属敷层设置于所述第二镂空结构内；以及，
所述第一功率金属敷层上设有第一功率开关，所述第一功率金属敷层通过所述第一功率开关与所述第二功率金属敷层导电连接，所述第一辅助金属敷层与所述第一功率开关信号连接，并且所述第一辅助金属敷层与所述第一功率金属敷层相绝缘设置，所述第二辅助金属敷层与所述第三功率金属敷层相绝缘设置；
其中，所述功率半导体模块衬底还包括沿所述第二方向与所述第一桥臂单元并排设置的第二桥臂单元；所述第二桥臂单元包括：
设置于所述衬底基底上的沿所述第一方向依次设置的第四辅助金属敷层、第四功率金属敷层、第三辅助金属敷层和第五功率金属敷层；其中，
所述第四功率金属敷层的靠近所述第五功率金属敷层的一侧设有沿第二方向延伸的第三镂空结构，所述第四功率金属敷层远离所述第三功率金属敷层的一侧设有第四镂空结构，所述第三辅助金属敷层设置于所述第三镂空结构内，所述第四辅助金属敷层设置于所述第四镂空结构内；以及，
所述第四功率金属敷层设有第二功率开关，所述第四功率金属敷层通过第二功率开关分别与所述第二功率金属敷层和所述第五功率金属敷层导电连接，所述第三辅助金属敷层分别与所述第四功率金属敷层和所述第五功率金属敷层绝缘设置，并且所述第三辅助金属敷层与所述第二功率开关信号连接，所述第四辅助金属敷层与所述第四功率金属敷层相绝缘设置；
所述第一功率开关包括沿所述第二方向依次设置的第一开关组、第二开关组和第三开关组，所述第一开关组、所述第二开关组和所述第三开关组分别包括沿所述第一方向排列的第一晶体管芯片和第一二极管芯片；
所述第二功率开关包括沿所述第二方向排列的第四开关组、第五开关组和第六开关组，所述第四开关组、所述第五开关组和所述第六开关组均包括沿所述第一方向排列的第二二极管芯片和第二晶体管芯片；
所述第四辅助金属敷层上设有第一发射极辅助金属敷层、第一集电极辅助金属敷层、第一栅极辅助金属敷层，以及，所述第一发射极辅助金属敷层上设有第一发射极信号端子，所述第一集电极辅助金属敷层上设有第一集电极信号端子，所述第一栅极辅助金属敷层上设有第一栅极信号端子，其中，所述第一发射极信号端子和所述第一栅极信号端子紧靠排列；
所述第二辅助金属敷层上设有第二发射极辅助金属敷层和第二栅极辅助金属敷层，所述第二发射极辅助金属敷层上设有第二发射极信号端子，所述第二栅极辅助金属敷层上设有第二栅极信号端子；
所述第一发射极信号端子设置于所述第四功率金属敷层的远离所述第五功率金属敷层的边缘，所述第一集电极信号端子设置于所述第一发射极信号端子和第一栅极信号端子的远离所述第二功率金属敷层的一侧；
所述第二发射极信号端子和所述第二栅极信号端子对称设置于所述第二辅助金属敷层上。
2.根据权利要求1所述的功率半导体模块衬底，其特征在于，所述第一晶体管芯片、所述第二晶体管芯片、所述第一二极管芯片和所述第二二极管芯片上均设有功率电极，所述第一晶体管芯片和所述第一二极管芯片分别通过对应功率电极与所述第一功率金属敷层导电连接，所述第二晶体管芯片和所述第二二极管芯片分别通过对应功率电极与所述第四功率金属敷层导电连层。
3.根据权利要求2所述的功率半导体模块衬底，其特征在于，所述第一晶体管芯片的控制电极设置于所述第一晶体管芯片的靠近所述第二功率金属敷层的一侧，所述第二晶体管芯片的控制电极设置于所述第二晶体管芯片的靠近所述第五功率金属敷层的一侧；
所述第一辅助金属敷层通过所述第一晶体管芯片的控制电极分别与所述第一开关组、第二开关组和第三开关组信号连接，所述第三辅助金属敷层通过所述第二晶体管芯片的控制电极分别与所述第四开关组、第五开关组信号和第六开关组连接。
4.一种功率半导体设备，其特征在于，包括设备本体以及如权利要求1至3中任一项所述的功率半导体模块衬底。
CN202010553174.6A 2020-06-17 2020-06-17 功率半导体模块衬底及其所应用的功率半导体设备 Active CN111682021B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010553174.6A CN111682021B (zh) 2020-06-17 2020-06-17 功率半导体模块衬底及其所应用的功率半导体设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010553174.6A CN111682021B (zh) 2020-06-17 2020-06-17 功率半导体模块衬底及其所应用的功率半导体设备

Publications (2)

Publication Number Publication Date
CN111682021A CN111682021A (zh) 2020-09-18
CN111682021B true CN111682021B (zh) 2024-06-04

Family

ID=72436565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010553174.6A Active CN111682021B (zh) 2020-06-17 2020-06-17 功率半导体模块衬底及其所应用的功率半导体设备

Country Status (1)

Country Link
CN (1) CN111682021B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192925B (zh) * 2021-05-14 2023-07-04 江苏宏微科技股份有限公司 功率半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098225A (ja) * 1995-06-19 1997-01-10 Eurec Europ G Fur Leistungshalbleiter Mbh & Co Kg 電力用半導体モジュール
JP2016164919A (ja) * 2015-03-06 2016-09-08 三菱電機株式会社 電力用半導体モジュール
CN108074917A (zh) * 2016-11-16 2018-05-25 南京银茂微电子制造有限公司 一种多芯片并联的半桥型igbt模块
CN108807336A (zh) * 2018-06-06 2018-11-13 臻驱科技（上海）有限公司 一种功率半导体模块衬底及功率半导体模块
CN109997223A (zh) * 2016-11-25 2019-07-09 Abb瑞士股份有限公司 功率半导体模块
CN110867438A (zh) * 2019-09-30 2020-03-06 臻驱科技（上海）有限公司 功率半导体模块衬底

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098225A (ja) * 1995-06-19 1997-01-10 Eurec Europ G Fur Leistungshalbleiter Mbh & Co Kg 電力用半導体モジュール
JP2016164919A (ja) * 2015-03-06 2016-09-08 三菱電機株式会社 電力用半導体モジュール
CN108074917A (zh) * 2016-11-16 2018-05-25 南京银茂微电子制造有限公司 一种多芯片并联的半桥型igbt模块
CN109997223A (zh) * 2016-11-25 2019-07-09 Abb瑞士股份有限公司 功率半导体模块
CN108807336A (zh) * 2018-06-06 2018-11-13 臻驱科技（上海）有限公司 一种功率半导体模块衬底及功率半导体模块
CN110867438A (zh) * 2019-09-30 2020-03-06 臻驱科技（上海）有限公司 功率半导体模块衬底

Also Published As

Publication number Publication date
CN111682021A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
JP7036221B2 (ja) 半導体装置
JP2001102519A (ja) パワー半導体モジュール
TW202107650A (zh) 功率元件封裝結構
CN111682021B (zh) 功率半导体模块衬底及其所应用的功率半导体设备
US10097103B2 (en) Power conversion module with parallel current paths on both sides of a capacitor
JP2004273749A (ja) 半導体パワーモジュール
CN112701111A (zh) 一种三电平电路碳化硅功率模块
JP2020065017A (ja) 半導体サブアセンブリー及び半導体パワーモジュール
JP3787037B2 (ja) 半導体モジュール
JP2000031325A (ja) 半導体パワーモジュール及びこれを用いたインバータ装置
CN115411018B (zh) 优化寄生参数的功率半导体器件封装结构
CN216288440U (zh) 具有高功率密度的碳化硅模块
CN216354202U (zh) 功率器件
CN114695290A (zh) 一种基于SiC MOSFET的多芯片并联半桥模块
CN113488460A (zh) 一种多芯片并联的半桥型碳化硅功率模块
CN112687632A (zh) 一种功率模块的结构设计及其实现方法
CN108630677B (zh) 一种功率器件版图结构及制作方法
WO2020229052A1 (en) Power semiconductor module with low inductance gate crossing
CN219761439U (zh) 一种功率增强模块
CN220798609U (zh) 一种主动散热功率模块
CN216250721U (zh) 多芯片并联大功率碳化硅模块
CN215911418U (zh) 一种采用陶瓷基电路板衬底的功率模块
JPH0729933A (ja) 電力用半導体装置
CN219017639U (zh) 一种功率模块衬底及半导体功率模块
CN211879386U (zh) 一种igbt模块用的dbc结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant