CN115411008A - 开关装置、半导体装置及开关装置的制造方法 - Google Patents

开关装置、半导体装置及开关装置的制造方法 Download PDF

Info

Publication number
CN115411008A
CN115411008A CN202210566942.0A CN202210566942A CN115411008A CN 115411008 A CN115411008 A CN 115411008A CN 202210566942 A CN202210566942 A CN 202210566942A CN 115411008 A CN115411008 A CN 115411008A
Authority
CN
China
Prior art keywords
terminal
gate
pad
power terminal
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210566942.0A
Other languages
English (en)
Inventor
牧岛仁
松高佑纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN115411008A publication Critical patent/CN115411008A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

提供端子的配置不同的开关装置的制造所需要的成本少的开关装置、半导体装置及开关装置的制造方法。开关装置具有：开关元件；芯片焊盘；栅极端子；与芯片焊盘一体的第1电力端子；以及第2电力端子，栅极端子、第1电力端子及第2电力端子各自在俯视观察时相对于芯片焊盘位于第1方向侧，栅极端子、第1电力端子及第2电力端子在俯视观察时在与第1方向垂直的第2方向上以栅极端子、第1电力端子、第2电力端子的顺序或相反的顺序排列，开关元件在上表面具有第1栅极焊盘和第2栅极焊盘，与第2栅极焊盘相比第1栅极焊盘靠近栅极端子，与第1栅极焊盘相比第2栅极焊盘靠近第2电力端子，第1栅极焊盘与栅极端子通过导线进行连接。

Description

开关装置、半导体装置及开关装置的制造方法
技术领域
本发明涉及开关装置、半导体装置及开关装置的制造方法。
背景技术
例如，在专利文献1中公开了具有源极端子、漏极端子及栅极端子的半导体装置。
专利文献1：日本特开2005-327752号公报
与使用状况对应地，有时要求端子的配置不同的开关装置。在开关装置中，如果端子的配置变化，则有时特性产生变化。
发明内容
本发明就是为了解决上述那样的问题而提出的，其目的在于，提供能够对变更了端子的配置时的特性变化进行抑制的开关装置。
在本发明的开关装置的一个方式中，该开关装置具有：开关元件；芯片焊盘；与芯片焊盘不是一体的栅极端子；与芯片焊盘一体的第1电力端子；以及与芯片焊盘不是一体的第2电力端子，开关元件配置于芯片焊盘之上，开关元件的下表面与芯片焊盘电连接，栅极端子、第1电力端子及第2电力端子各自在俯视观察时相对于芯片焊盘位于第1方向侧，栅极端子、第1电力端子及第2电力端子在俯视观察时在与第1方向垂直的第2方向上以栅极端子、第1电力端子、第2电力端子的顺序或相反的顺序排列，开关元件在上表面具有第1栅极焊盘和第2栅极焊盘，与第2栅极焊盘相比第1栅极焊盘靠近栅极端子，与第1栅极焊盘相比第2栅极焊盘靠近第2电力端子，第1栅极焊盘与栅极端子通过导线进行连接，第2栅极焊盘与栅极端子、第2电力端子均不连接。
发明的效果
根据本发明，提供端子的配置不同的半导体装置的制造所需要的成本少的开关装置。
附图说明
图1是表示实施方式1的开关装置的一个例子的图。
图2是表示实施方式1的开关装置的一个例子的图。
图3是表示实施方式1的开关装置所具有的开关元件的图。
图4是表示实施方式2的开关装置的一个例子的图。
图5是表示实施方式2的开关装置的一个例子的图。
图6是表示在实施方式2的开关装置的一个例子中，使开关元件虚拟地旋转时的栅极焊盘的配置的图。
图7是表示实施方式1的开关装置的一个例子的图。
图8是表示实施方式1的开关装置的一个例子的图。
图9是表示实施方式3的半导体装置的图。
具体实施方式
<A.实施方式1>
<A－1.结构>
图7及图8分别是表示本实施方式的开关装置即开关装置11a及开关装置11b的图。
图1及图2是用于表示开关装置11a及开关装置11b的封装材料17的内部的图，是在除去封装材料17后的状态下表示开关装置11a及开关装置11b的图。在图1及图2中，封装材料17由双点划线表示。在封装材料17设置有用于将开关装置11a或开关装置11b与散热器等固定的孔70。
开关装置11a和开关装置11b各自具有开关元件1、芯片焊盘3、端子4、与芯片焊盘3一体的端子5、端子6。芯片焊盘3与端子4不是一体的。芯片焊盘3与端子6不是一体的。
端子4、端子5、端子6各自相对于芯片焊盘3位于第1方向(即，图1或图2中的x方向)侧。端子4、端子5、端子6各自从第1方向侧凸出至封装材料17的外部。端子4、端子5、端子6各自沿第1方向延伸。端子4、端子5、端子6各自从封装材料17向第1方向凸出。
开关元件1、芯片焊盘3、端子4的一部分、端子5的一部分、端子6的一部分各自被封装材料17封装。封装材料17例如是树脂。
开关元件1配置于芯片焊盘3之上。开关元件1例如经由接合材料配置于芯片焊盘3之上，接合于芯片焊盘3。该接合材料例如为焊料。
开关元件1在下表面具有未图示的漏极电极。该漏极电极与芯片焊盘3经由接合材料电连接。
开关元件1在上表面具有源极电极21。开关元件1在上表面具有两个栅极焊盘即栅极焊盘22及栅极焊盘23。
源极电极21设置于开关元件1的上表面中的设置有栅极焊盘22及栅极焊盘23的区域之外的区域。源极电极21占有开关元件1的上表面中的除了栅极焊盘22及栅极焊盘23之外的区域的宽广的范围。源极电极21占开关元件1的上表面中的例如大于或等于一半的范围。源极电极21占开关元件1的上表面中的例如大于或等于75％的范围。
开关元件1是与输入至栅极焊盘22或栅极焊盘23的栅极信号对应地对在源极电极21与漏极电极之间流动的电流进行控制的开关元件。
开关元件1例如为MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)或IGBT(Insulated Gate BipolarTransistor，绝缘栅双极晶体管)或RC-IGBT(Reverse-Conducting IGBT，反向导通IGBT)。
开关元件1例如是包含硅半导体或SiC半导体或GaN半导体的半导体元件。
在开关装置11a中，端子6与源极电极21通过导线7进行连接。
在开关装置11b中，端子4与源极电极21通过导线7进行连接。
在开关装置11a中，端子4与栅极焊盘22通过导线8进行连接。在开关装置11a中，栅极焊盘23与端子4和端子6均不连接。在开关装置11a中，栅极焊盘22是第1栅极焊盘的一个例子，栅极焊盘23是第2栅极焊盘的一个例子。
在开关装置11b中，端子6与栅极焊盘23通过导线8进行连接。在开关装置11b中，栅极焊盘22与端子4和端子6均不连接。在开关装置11b中，栅极焊盘22是第2栅极焊盘的一个例子，栅极焊盘23是第1栅极焊盘的一个例子。
在开关装置11a中，端子4为栅极端子，端子5为漏极端子，端子6为源极端子。即，在开关装置11a中，作为端子4的栅极端子、作为端子5的漏极端子、作为端子6的源极端子在与第1方向垂直的第2方向(即，图1中的y方向)上，以栅极端子、漏极端子、源极端子的顺序排列。在开关装置11a中，漏极端子为第1电力端子的一个例子，源极端子为第2电力端子的一个例子。
在开关装置11b中，端子4为源极端子，端子5为漏极端子，端子6为栅极端子。即，在开关装置11b中，作为端子6的栅极端子、作为端子5的漏极端子、作为端子4的源极端子在第2方向(即，图2中的y方向)上，以源极端子、漏极端子、栅极端子的顺序排列。在开关装置11b中，漏极端子为第1电力端子的一个例子，源极端子为第2电力端子的一个例子。
这样，开关装置11a和开关装置11b是彼此端子(即，栅极端子、漏极端子及源极端子)的配置不同的开关装置。
在制造开关装置11a或开关装置11b时，首先，将开关元件1和芯片焊盘3接合。之后，如果将端子4和栅极焊盘22连接，将端子6和源极电极21连接，则得到开关装置11a，如果将端子4和源极电极21连接，将端子6和栅极焊盘23连接，则得到开关装置11b。即，例如，开关装置11a和开关装置11b能够使用相同结构的开关元件1和引线框。该引线框是具有芯片焊盘3、端子4、端子5及端子6的引线框。另外，例如，开关装置11a和开关装置11b能够将开关元件1和芯片焊盘3的接合工序共通化。即，分别准备多个开关元件1、芯片焊盘3、与芯片焊盘3不是一体且成为栅极端子或源极端子的端子4、与芯片焊盘一体且作为漏极端子的端子5、与芯片焊盘3不是一体且成为源极端子或栅极端子的端子6，在芯片焊盘3的每一者分别配置开关元件1，通过改变为利用导线8将端子4和栅极焊盘22连接、或利用导线8将端子6和栅极焊盘23连接，由此能够对开关装置11a和开关装置11b这两者进行制造。
在开关装置11a中，与栅极焊盘23相比栅极焊盘22靠近栅极端子即端子4。在开关装置11a中，与栅极焊盘22相比栅极焊盘23靠近源极端子即端子6。在开关装置11b中，与栅极焊盘22相比栅极焊盘23靠近栅极端子即端子6。在开关装置11b中，与栅极焊盘23相比栅极焊盘22靠近源极端子即端子4。栅极焊盘22与栅极焊盘23这样配置，在开关装置11a中连接栅极焊盘22和端子4，在开关装置11b中连接栅极焊盘23和端子6，由此对在开关装置11a和开关装置11b中导线8的长度的差异进行抑制，对开关装置11a的特性和开关装置11b的特性的差异进行抑制。即，开关装置11a和开关装置11b是能够对变更了端子的配置时的特性变化进行抑制的开关装置。
端子4及端子6中的没有被封装的部位是能够变形的部分，例如，想到端子4或端子6中的没有被封装的部位被变形为与栅极焊盘22或栅极焊盘23最靠近的状态，或以这样的状态进行制造的情况。但是，即使在这样的状态下，端子4或6与栅极焊盘22或栅极焊盘23的距离也是指端子4或端子6中的被封装材料17封装的部位与栅极焊盘22或栅极焊盘23的距离。
在开关装置11a和开关装置11b的每一者中，栅极端子与栅极焊盘22和栅极焊盘23中的靠近栅极端子的栅极焊盘进行连接。
在开关装置11a和开关装置11b的每一者中，栅极焊盘22和栅极焊盘23在开关元件1的上表面以第1方向上的位置至少局部地重叠的方式在第2方向上排列地设置。栅极焊盘22和栅极焊盘23例如在第1方向上的相同位置处在第2方向上排列。
开关元件1在俯视观察时具有长方形的形状。在开关装置11a和开关装置11b的每一者中，开关元件1的俯视观察时的形状的一组相对的两个边沿第1方向延伸，另一组相对的两个边沿第2方向延伸。
芯片焊盘3在俯视观察时具有长方形的形状。在开关装置11a和开关装置11b的每一者中，芯片焊盘3的俯视观察时的形状的一组相对的两个边沿第1方向延伸，另一组相对的两个边沿第2方向延伸。
在开关装置11a和开关装置11b的每一者中，例如，栅极焊盘22配置于开关元件1的上表面中的与第2方向相反侧的端部，栅极焊盘23配置于开关元件1的上表面中的第2方向侧的端部。
从开关元件1的第2方向上的中心(即，图3的虚线81)至栅极焊盘22为止的第2方向上的距离(即，图3中的L12)与从开关元件1的第2方向上的中心至栅极焊盘23为止的第2方向上的距离(即，图3中的L11)相同。在本发明中，两个距离相同不仅指两个距离严格地相同的情况，还指两个距离中的大的一者小于或等于小的一者的1.1倍的情况。另外，在说明为两个距离相同的情况下，更优选两个距离中的大的一者小于或等于小的一者的1.05倍。包含其它实施方式在内在以后的段落中也相同。
如果栅极焊盘22和栅极焊盘23分别设置于开关元件1的上表面的第1方向侧的端部，则在开关装置11a及开关装置11b的每一者中，能够将导线8的长度设得短。如果导线8的长度短，则能够将栅极信号的传输所花费的时间缩短。
栅极焊盘22例如设置于开关元件1的上表面中的最靠近端子4的角部，栅极焊盘23例如设置于开关元件1的上表面中的最靠近端子6的角部。开关元件1的俯视观察时的形状例如是一方相对的两个边比另一方相对的两个边长的长方形形状。栅极焊盘22和栅极焊盘23分别设置于由长边连接的两个角部，该长边沿第2方向配置，由此能够减小栅极焊盘22和端子4的距离，减小栅极焊盘23和端子6的距离。
在开关装置11a和开关装置11b的每一者中，开关元件1例如在芯片焊盘3之上，配置为从芯片焊盘3的第2方向上的中心(即，图1或图2的虚线80)至开关元件1的第2方向侧的端部为止的第2方向上的距离(即，图1或图2的L3)，与从芯片焊盘3的第2方向上的中心至开关元件1的与第2方向相反侧的端部为止的第2方向上的距离(即，图1或图2的L4)相同。开关元件1例如在芯片焊盘3之上，配置为在图1或图2中由虚线80所示的芯片焊盘3的第2方向上的中心与在图3中由虚线81表示的开关元件1的第2方向上的中心一致。
端子4和端子6相对于芯片焊盘3的第2方向上的中心在第2方向上位于相反侧。从芯片焊盘3的第2方向上的中心至端子4为止的第2方向上的距离(即，图1或图2的L10)与从芯片焊盘3的第2方向上的中心至端子6为止的第2方向上的距离(即，图1或图2的L9)例如是相同的。另外，端子4的与第1方向相反侧的端部和端子6的与第1方向相反侧的端部的第1方向上的位置例如是相同的。
在开关装置11a和开关装置11b的每一者中，开关元件1例如在芯片焊盘3之上，配置为从芯片焊盘3的第2方向上的中心至栅极焊盘22为止的第2方向上的距离(即，图1或图2的L2)，与从芯片焊盘3的第2方向上的中心至栅极焊盘23为止的第2方向上的距离(即，图1或图2的L1)相同。
在开关装置11a和开关装置11b的每一者中，栅极焊盘22和栅极焊盘23例如相对于芯片焊盘3的第2方向上的中心线(即，虚线80)处于线对称的位置。这里，栅极焊盘22和栅极焊盘23相对于芯片焊盘3的第2方向上的中心线(即，虚线80)线对称是指，在使栅极焊盘22相对于虚线80折回的情况下，将栅极焊盘22相对于虚线80折回的区域和栅极焊盘23的区域这两个区域合起来的区域的面积小于或等于该两个区域的共通部分的面积的1.1倍。
在开关装置11a和开关装置11b的每一者中，开关元件1例如在芯片焊盘3之上，配置为从开关元件1的第2方向侧的端部至芯片焊盘3的第2方向侧的端部为止的距离(即，图1或图2的L5)，与从开关元件1的与第2方向相反侧的端部至芯片焊盘3的与第2方向相反侧的端部为止的距离(即，图1或图2的L6)相同。
通过以上说明的配置，在开关装置11a和开关装置11b的每一者中，端子4和栅极焊盘22的距离(即，L8)与端子6和栅极焊盘23的距离(即，L7)例如是相同的。另外，开关装置11a的端子4和栅极焊盘22的距离与开关装置11b的端子6和栅极焊盘23的距离例如是相同的。
如果导线8的长度改变，则栅极信号的传输所花费的时间变化。通过使端子4和栅极焊盘22的距离与端子6和栅极焊盘23的距离相同，从而在开关装置11a和开关装置11b中，进一步对导线8的长度的差异进行抑制。由此，能够进一步对开关装置11a的特性和开关装置11b的特性的差异进行抑制。
在开关装置11a及开关装置11b中，漏极端子即端子5存在于端子4和端子6之间，端子4和端子6在第2方向上分离。因此，通过具有栅极焊盘22和栅极焊盘23这两者，对开关装置11a的导线8的长度和开关装置11b的导线8的长度的差异进行抑制的效果大。
包含SiC半导体或GaN半导体的开关元件与包含硅半导体的开关元件相比，更适于高速的通断。在开关元件1是进行高速通断的元件的情况下，导线8的长度对开关特性造成的影响大。因此，在开关元件1是包含SiC半导体或GaN半导体的开关元件的情况下，如本实施方式那样通过对开关装置11a的特性和与开关装置11b之间的导线8的长度的差异进行抑制，对于抑制开关装置11a的特性与开关装置11b的特性的差异更有效。
<B.实施方式2>
<B－1.结构>
图4及图5分别是表示本实施方式的开关装置即开关装置12a及开关装置12b的图。
开关装置12a与实施方式1的开关装置11a相比，在替代开关元件1而具有开关元件2这一点上不同。在开关装置12a中，端子4与开关元件2所具有的栅极焊盘24通过导线8进行连接。开关装置12a除了这些点之外与实施方式1的开关装置11a相同。
开关装置12b与实施方式1的开关装置11b相比，在替代开关元件1而具有开关元件2这一点上不同。在开关装置12b中，端子6与开关元件2所具有的栅极焊盘24通过导线8进行连接。开关装置12b除了这些点之外与实施方式1的开关装置11b相同。
开关元件2配置于芯片焊盘3之上。开关元件2例如经由接合材料配置于芯片焊盘3之上，接合于芯片焊盘3。该接合材料例如为焊料。
开关元件2在下表面具有未图示的漏极电极。该漏极电极与芯片焊盘3经由接合材料电连接。
开关元件2在上表面具有源极电极21。开关元件2在上表面具有栅极焊盘24。
源极电极21设置于开关元件2的上表面中的设置有栅极焊盘24的区域之外的区域。源极电极21占有开关元件2的上表面中的栅极焊盘24之外的区域的宽广的范围。源极电极21占开关元件2的上表面中的例如大于或等于一半的范围。源极电极21占开关元件2的上表面中的例如大于或等于75％的范围。
开关元件2是与输入至栅极焊盘24的栅极信号对应地对在源极电极21与漏极电极之间流动的电流进行控制的开关元件。
在开关装置12a和开关装置12b的每一者中，端子4、端子5、端子6各自相对于芯片焊盘3位于第1方向(即，图4或图5的x方向)侧。端子4、端子5、端子6各自沿第1方向延伸。端子4、端子5、端子6各自从封装材料17向第1方向凸出。
在开关装置12a中，端子4为栅极端子，端子5为漏极端子，端子6为源极端子。即，在开关装置12a中，端子4即栅极端子、端子5即漏极端子、端子6即源极端子在与第1方向垂直的第2方向(即，图4的y方向)上，以栅极端子、漏极端子、源极端子的顺序排列。
在开关装置12b中，端子4为源极端子，端子5为漏极端子，端子6为栅极端子。即，在开关装置12b中，端子6即栅极端子、端子5即漏极端子、端子4即源极端子在第2方向(即，图5的y方向)上，以源极端子、漏极端子、栅极端子的顺序排列。
这样，开关装置12a和开关装置12b是彼此端子(即，栅极端子、漏极端子及源极端子)的配置不同的开关装置。
在制造开关装置12a或开关装置12b时，首先，将开关元件2和芯片焊盘3接合。此时，与制造开关装置12a或制造开关装置12b对应地，改变开关元件2的朝向。如果以图4所示的朝向将开关元件2接合于芯片焊盘3，将端子4与栅极焊盘24连接，将端子6与源极电极21连接，则得到开关装置12a。如果以图5所示的朝向将开关元件2接合于芯片焊盘3，将端子4与源极电极21连接，将端子6与栅极焊盘24连接，则得到开关装置12b。
例如，开关装置12a和开关装置12b能够使用相同结构的开关元件2和引线框。该引线框是具有芯片焊盘3、端子4、端子5及端子6的引线框。另外，如果开关元件2在开关装置12a中的朝向和开关装置12b中的朝向这两种情况下形状的变化小，则例如，在开关装置12a和开关装置12b中，能够使开关元件2和芯片焊盘3的接合工序共用化。
分别准备多个开关元件2、芯片焊盘3、与芯片焊盘3不是一体且成为栅极端子或源极端子的端子4、与芯片焊盘一体且作为漏极端子的端子5、与芯片焊盘3不是一体且成为源极端子或栅极端子的端子6，在芯片焊盘3的每一者分别配置开关元件2，通过改变为以栅极焊盘24与开关元件2的第2方向上的中心相比位于端子4侧的朝向将开关元件2配置于芯片焊盘3之上且通过导线8将栅极焊盘24和端子4连接、或以栅极焊盘24与开关元件2的第2方向上的中心相比位于端子6侧的朝向将开关元件2配置于芯片焊盘3之上且通过导线8将栅极焊盘24和端子6连接，由此能够对开关装置12a和开关装置12b这两者进行制造。
在开关装置12a中，栅极焊盘24配置为包含开关元件2的上表面中的第1方向上的中心。从开关元件2的第1方向侧的端部至栅极焊盘24为止的第1方向上的距离(即，图4的L16)与从开关元件2的与第1方向相反侧的端部至栅极焊盘24为止的第1方向上的距离(即，图4的L15)例如是相同的。另外，栅极焊盘24与开关元件2的上表面中的开关元件2的第2方向上的中心相比配置于端子4侧。
在开关装置12b中，栅极焊盘24配置为包含开关元件2的上表面中的第1方向上的中心。从开关元件2的第1方向侧的端部至栅极焊盘24为止的第1方向上的距离(即，图5的L15)与从开关元件2的与第1方向相反侧的端部至栅极焊盘24为止的第1方向上的距离(即，图5的L16)例如是相同的。另外，栅极焊盘24与开关元件2的上表面中的开关元件2的第2方向上的中心相比配置于端子6侧。
通过将栅极焊盘24设置于开关元件2的上表面中的第1方向上的中心部分，能够对在开关装置12a和开关装置12b中导线8的长度的差异进行抑制。
在开关装置12a和开关装置12b的每一者中，以栅极焊盘24在第2方向上与开关元件2的第2方向上的中心相比位于栅极端子侧的朝向配置有开关元件2。由此，能够使导线8短。
在开关装置12a中，与栅极焊盘24和端子6的距离相比栅极焊盘24和端子4的距离小，另外，在使开关元件2在面内围绕开关元件2的中心虚拟地旋转了180°时，与栅极焊盘24和端子4的距离相比栅极焊盘24和端子6的距离小。
在开关装置12b中，与栅极焊盘24和端子4的距离相比栅极焊盘24和端子6的距离小，另外，在使开关元件2在面内围绕开关元件2的中心虚拟地旋转了180°时，与栅极焊盘24和端子6的距离相比栅极焊盘24和端子4的距离小。
即，在开关装置12a和开关装置12b的每一者中，栅极焊盘24设置于开关元件2的上表面中的包含第1方向上的中心的区域，与栅极焊盘24和源极端子的距离相比栅极焊盘24和栅极端子的距离小，在使开关元件2在面内围绕开关元件2的中心虚拟地旋转了180°时，与栅极焊盘24和栅极端子的距离相比栅极焊盘24和源极端子的距离小。由此，能够对在开关装置12a和开关装置12b中导线8的长度的差异进行抑制，另外，在开关装置12a和开关装置12b中能够抑制特性的差异。即，开关装置12a和开关装置12b各自是能够对变更了端子的配置时的特性变化进行抑制的开关装置。
开关装置12b中的开关元件2的配置例如是使开关装置12a中的开关元件2围绕开关元件2的中心在面内旋转了180°的配置。
在开关装置12a中，例如，栅极焊盘24和端子4的距离(即，图6的L7)，与使开关元件2在面内围绕开关元件2的中心虚拟地旋转了180°时的栅极焊盘24和端子6的距离(即，图6的L19)相同。在图6中，由双点划线示出使开关元件2在面内围绕开关元件2的中心虚拟地旋转了180°时的栅极焊盘24的位置。
相同地，在开关装置12b中，例如，栅极焊盘24和端子6的距离与使开关元件2在面内围绕开关元件2的中心虚拟地旋转了180°时的栅极焊盘24和端子4的距离相同。
在开关装置12a和开关装置12b中，开关元件2在芯片焊盘3之上，配置为从芯片焊盘3的第2方向上的中心(即，图4或图5的虚线80)至开关元件2的第2方向侧的端部为止的第2方向上的距离(即，图4或图5的L13)，与从芯片焊盘3的第2方向上的中心至开关元件2的与第2方向相反侧的端部为止的第2方向上的距离(即，图4或图5的L14)相同。
通过以上说明的配置，能够使开关装置12a中的栅极焊盘24和端子4的距离(即，图4的L7)与开关装置12b中的栅极焊盘24和端子6的距离(即，图5的L8)相同。
通过使开关装置12a中的栅极焊盘24和端子4的距离与开关装置12b中的栅极焊盘24和端子6的距离相同，从而对开关装置12a的导线8的长度与开关装置12b的导线8的长度的差异进行抑制。由此，能够进一步对开关装置12a的特性和开关装置12b的特性的差异进行抑制。
<C.实施方式3>
<C－1.结构>
图9是表示本实施方式的半导体装置50的图。半导体装置50具有基板30、开关装置11a(第1开关装置的一个例子)、开关装置11b(第2开关装置的一个例子)和散热器31。半导体装置50例如是电力变换装置。
在图9中，基板30在与纸面垂直的方向上延伸。
在半导体装置50中，开关装置11a配置于基板30的一个主面侧，开关装置11b配置于基板30的另一个主面侧。
在图9中示出3个开关装置11a和开关装置11b的组110，但半导体装置50具有大于或等于1个开关装置11a和开关装置11b的组110即可。另外，组110也可以不是开关装置11a和开关装置11b的组，而是开关装置12a和开关装置12b的组。另外，也可以是多个组110中的一部分是开关装置11a和开关装置11b的组，另一部分是开关装置12a和开关装置12b的组。另外，也可以是在多个组110中的一部分中，在基板30的一个面侧具有开关装置11a且在另一面侧具有开关装置11b，在多个组110中的另一部分中，在基板30的一个面侧具有开关装置11b，在另一面侧具有开关装置11a。
在组110的每一者中，开关装置11a和开关装置11b被并联连接。在这样的两个开关装置的并联连接中，优选该两个开关装置的特性的差异小。如实施方式1中说明过那样，开关装置11a和开关装置11b是抑制了彼此的特性差异的开关装置。优选开关装置11a的导线8的长度与开关装置11b的导线8的长度中的长的一者小于或等于短的一者的1.1倍，更优选为小于或等于短的一者的1.05倍。
在基板30的面内方向上，沿开关装置11a的作为栅极端子的端子4、作为漏极端子的端子5和作为源极端子的端子6的排列方向，以与开关装置11a的作为栅极端子的端子4、作为漏极端子的端子5和作为源极端子的端子6的排列相同的顺序，排列有开关装置11b的作为栅极端子的端子6、作为漏极端子的端子5和作为源极端子的端子4。通过在基板30的两面这样安装两个开关元件而将它们并联连接，从而简化了基板30的配线。另外，通过在基板30的两面配置开关元件，能够缩小基板30的尺寸。
在如上所述在基板30安装了开关装置11a和开关装置11b的情况下，在基板30的面内方向上，在开关装置11a和开关装置11b中，相对于芯片焊盘3使开关元件1位于相同侧，即在图9中位于纸面近端侧。
散热器31位于开关装置11a和开关装置11b的纸面远端侧。散热器31在基板30的两面侧从基板30所形成的面沿法线方向突出。散热器31具有与基板30交叉的朝向的冷却面310。开关装置11a和开关装置11b各自安装于冷却面310。开关装置11a和开关装置11b在基板30的面内方向上相对于散热器31安装于相同侧。
散热器31例如也可以是分别在基板30的一个面之上和另一个面之上安装的散热器的组合，例如也可以是在基板30的端部安装的一体的散热器。
通过使用栅极端子、漏极端子、源极端子的配置彼此相反的开关装置11a和开关装置11b，如上述那样进行并联连接，从而能够简化配线，并且在开关装置11a和开关装置11b的相同侧安装散热器31。因此，即使开关装置11a和开关装置11b各自是需要从单面进行冷却的开关装置，也能够如上所述地在基板30的两侧容易地并联安装开关装置11a和开关装置11b。
此外，可以将各实施方式自由地组合，或对各实施方式适当进行变形、省略。
标号的说明
1、2开关元件，3芯片焊盘，4、5、6端子，7、8导线，11a、11b、12a、12b开关装置，17封装材料，21源极电极，22、23、24栅极焊盘，30基板，31散热器，50半导体装置。

Claims (20)

1.一种开关装置，其具有：
开关元件；
芯片焊盘；
与所述芯片焊盘不是一体的栅极端子；
与所述芯片焊盘一体的第1电力端子；以及
与所述芯片焊盘不是一体的第2电力端子，
所述开关元件配置于所述芯片焊盘之上，
所述开关元件的下表面与所述芯片焊盘电连接，
所述栅极端子、所述第1电力端子及所述第2电力端子各自在俯视观察时相对于所述芯片焊盘位于第1方向侧，
所述栅极端子、所述第1电力端子及所述第2电力端子在俯视观察时在与所述第1方向垂直的第2方向上以所述栅极端子、所述第1电力端子、所述第2电力端子的顺序或相反的顺序排列，
所述开关元件在上表面具有第1栅极焊盘和第2栅极焊盘，
与所述第2栅极焊盘相比所述第1栅极焊盘靠近所述栅极端子，
与所述第1栅极焊盘相比所述第2栅极焊盘靠近所述第2电力端子，
所述第1栅极焊盘与所述栅极端子通过导线进行连接，
所述第2栅极焊盘与所述栅极端子、所述第2电力端子均不连接。
2.根据权利要求1所述的开关装置，其中，
所述栅极端子和所述第1栅极焊盘的距离与所述第2电力端子和所述第2栅极焊盘的距离相同。
3.根据权利要求1或2所述的开关装置，其中，
所述第1栅极焊盘和第2栅极焊盘在所述开关元件的上表面以所述第1方向上的位置至少局部重叠的方式在所述第2方向上排列地设置。
4.根据权利要求1至3中任一项所述的开关装置，其中，
从所述开关元件的所述第2方向上的中心至所述第1栅极焊盘为止的所述第2方向上的距离，与从所述开关元件的所述第2方向上的中心至所述第2栅极焊盘为止的所述第2方向上的距离相同。
5.根据权利要求1至4中任一项所述的开关装置，其中，
从所述芯片焊盘的所述第2方向上的中心至所述第1栅极焊盘为止的所述第2方向上的距离，与从所述芯片焊盘的所述第2方向上的中心至所述第2栅极焊盘为止的所述第2方向上的距离相同。
6.根据权利要求1至5中任一项所述的开关装置，其中，
相对于所述芯片焊盘的所述第2方向上的中心线，所述第1栅极焊盘与所述第2栅极焊盘处于线对称的位置。
7.根据权利要求1至6中任一项所述的开关装置，其中，
从所述芯片焊盘的所述第2方向上的中心至所述开关元件的所述第2方向侧的端部为止的距离，与从所述芯片焊盘的所述第2方向上的中心至所述开关元件的与所述第2方向相反侧的端部为止的距离相同。
8.根据权利要求1至7中任一项所述的开关装置，其中，
所述栅极端子和所述第2电力端子相对于所述芯片焊盘的所述第2方向上的中心在所述第2方向上位于相反侧，
从所述芯片焊盘的所述第2方向上的中心至所述栅极端子为止的所述第2方向上的距离，与从所述芯片焊盘的所述第2方向上的中心至所述第2电力端子为止的所述第2方向上的距离相同。
9.根据权利要求1至8中任一项所述的开关装置，其中，
所述开关元件包含SiC半导体。
10.一种开关装置，其具有：
开关元件；
芯片焊盘；
与所述芯片焊盘不是一体的栅极端子；
与所述芯片焊盘一体的第1电力端子；以及
与所述芯片焊盘不是一体的第2电力端子，
所述开关元件配置于所述芯片焊盘之上，
所述开关元件的下表面与所述芯片焊盘电连接，
所述栅极端子、所述第1电力端子及所述第2电力端子各自在俯视观察时相对于所述芯片焊盘位于第1方向侧，
所述栅极端子、所述第1电力端子及所述第2电力端子在俯视观察时在与所述第1方向垂直的第2方向上以所述栅极端子、所述第1电力端子、所述第2电力端子的顺序或相反的顺序排列，
所述开关元件在上表面具有栅极焊盘，
所述栅极焊盘设置于所述开关元件的上表面中的包含所述第1方向上的中心的区域，
与所述栅极焊盘和所述第2电力端子的距离相比所述栅极焊盘和所述栅极端子的距离小，
在使所述开关元件在面内围绕所述开关元件的中心虚拟地旋转了180°时，与所述栅极焊盘和所述栅极端子的距离相比所述栅极焊盘和所述第2电力端子的距离小，
所述栅极端子和所述栅极焊盘通过导线进行连接。
11.根据权利要求10所述的开关装置，其中，
所述栅极焊盘和所述栅极端子的距离与使所述开关元件在面内围绕所述开关元件的中心虚拟地旋转了180°时的所述栅极焊盘和所述第2电力端子的距离相同。
12.根据权利要求10或11所述的开关装置，其中，
从所述开关元件的所述第1方向侧的端部至所述栅极焊盘为止的所述第1方向上的距离，与从所述开关元件的与所述第1方向相反侧的端部至所述栅极焊盘为止的所述第1方向上的距离相同。
13.根据权利要求10至12中任一项所述的开关装置，其中，
从所述芯片焊盘的所述第2方向上的中心至所述开关元件的所述第2方向侧的端部为止的距离，与从所述芯片焊盘的所述第2方向上的中心至所述开关元件的与所述第2方向相反侧的端部为止的距离相同。
14.根据权利要求10至13中任一项所述的开关装置，其中，
所述栅极端子和所述第2电力端子相对于所述芯片焊盘的所述第2方向上的中心在所述第2方向上位于相反侧，
从所述芯片焊盘的所述第2方向上的中心至所述栅极端子为止的所述第2方向上的距离，与从所述芯片焊盘的所述第2方向上的中心至所述第2电力端子为止的所述第2方向上的距离相同。
15.根据权利要求10至14中任一项所述的开关装置，其中，
所述开关元件包含SiC半导体。
16.一种半导体装置，其具有各自为权利要求1至15中任一项所述的开关装置的第1开关装置和第2开关装置，
在该半导体装置中，
在所述第1开关装置中，所述栅极端子、所述第1电力端子及所述第2电力端子在所述第2方向上以所述栅极端子、所述第1电力端子、所述第2电力端子的顺序排列，
在所述第2开关装置中，所述栅极端子、所述第1电力端子及所述第2电力端子在所述第2方向上以所述第2电力端子、所述第1电力端子、所述栅极端子的顺序排列，
所述第1开关装置和所述第2开关装置并联连接。
17.根据权利要求16所述的半导体装置，其中，
还具有基板，
所述第1开关装置和所述第2开关装置以夹着所述基板而相对的方式各自配置于所述基板的一个主面侧和另一个主面侧，
沿所述第1开关装置的栅极端子、第1电力端子和第2电力端子的排列方向，以与所述第1开关装置的栅极端子、第1电力端子和第2电力端子的排列相同的顺序，排列有所述第2开关装置的栅极端子、第1电力端子和第2电力端子。
18.根据权利要求17所述的半导体装置，其中，
还具有散热器，
所述第1开关装置和所述第2开关装置各自在所述基板的面内方向上相对于所述散热器安装于相同侧。
19.一种开关装置的制造方法，对多个权利要求1至9中任一项所述的开关装置进行制造，
在该开关装置的制造方法中，
分别准备多个如下部件：
所述开关元件；
所述芯片焊盘；
与所述芯片焊盘不是一体且成为所述栅极端子或所述第2电力端子的第1端子；
与所述芯片焊盘一体且作为所述第1电力端子的第2端子；以及
与所述芯片焊盘不是一体且成为所述第2电力端子或所述栅极端子的第3端子，
在所述多个芯片焊盘分别配置所述多个开关元件，
通过改变为利用导线将所述第1端子和所述第1栅极焊盘连接、或利用导线将所述第3端子和所述第2栅极焊盘连接，由此对如下两种所述开关装置进行制造，即，所述栅极端子、所述第1电力端子及所述第2电力端子在所述第2方向上以所述栅极端子、所述第1电力端子、所述第2电力端子的顺序排列的所述开关装置，所述栅极端子、所述第1电力端子及所述第2电力端子在所述第2方向上以所述栅极端子、所述第1电力端子、所述第2电力端子的相反的顺序排列的所述开关装置。
20.一种开关装置的制造方法，对多个权利要求10至15中任一项所述的开关装置进行制造，
在该开关装置的制造方法中，
分别准备多个如下部件：
所述开关元件；
所述芯片焊盘；
与所述芯片焊盘不是一体且成为所述栅极端子或所述第2电力端子的第1端子；
与所述芯片焊盘一体且作为所述第1电力端子的第2端子；以及
与所述芯片焊盘不是一体且成为所述第2电力端子或所述栅极端子的第3端子，
在所述多个芯片焊盘分别配置所述多个开关元件，
通过改变为以所述栅极焊盘与所述开关元件的所述第2方向上的中心相比位于所述第1端子侧的朝向将所述开关元件配置于所述芯片焊盘之上并且利用导线将所述栅极焊盘和所述第1端子连接、或以所述栅极焊盘与所述开关元件的所述第2方向上的中心相比位于所述第3端子侧的朝向将所述开关元件配置于所述芯片焊盘之上并且利用导线将所述栅极焊盘和所述第3端子连接，由此对如下两种所述开关装置进行制造，即，所述栅极端子、所述第1电力端子及所述第2电力端子在所述第2方向上以所述栅极端子、所述第1电力端子、所述第2电力端子的顺序排列的所述开关装置，所述栅极端子、所述第1电力端子及所述第2电力端子在所述第2方向上以所述栅极端子、所述第1电力端子、所述第2电力端子的相反的顺序排列的所述开关装置。
CN202210566942.0A 2021-05-28 2022-05-23 开关装置、半导体装置及开关装置的制造方法 Pending CN115411008A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021089994A JP2022182438A (ja) 2021-05-28 2021-05-28 スイッチング装置、半導体装置、およびスイッチング装置の製造方法
JP2021-089994 2021-05-28

Publications (1)

Publication Number Publication Date
CN115411008A true CN115411008A (zh) 2022-11-29

Family

ID=83997099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210566942.0A Pending CN115411008A (zh) 2021-05-28 2022-05-23 开关装置、半导体装置及开关装置的制造方法

Country Status (4)

Country Link
US (1) US20220384318A1 (zh)
JP (1) JP2022182438A (zh)
CN (1) CN115411008A (zh)
DE (1) DE102022112559A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238503B (en) 2003-03-14 2005-08-21 Analog Power Intellectual Prop Electronic devices

Also Published As

Publication number Publication date
DE102022112559A1 (de) 2022-12-01
JP2022182438A (ja) 2022-12-08
US20220384318A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
KR100430772B1 (ko) 반도체장치
KR101100838B1 (ko) 반도체장치
US7821128B2 (en) Power semiconductor device having lines within a housing
US9966344B2 (en) Semiconductor device with separated main terminals
WO2018096734A1 (ja) 半導体モジュール
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
CN109473415B (zh) 具有顶侧冷却部的smd封装
WO2021261508A1 (ja) 半導体装置
KR20200011893A (ko) 대칭적으로 배열된 전원 단자를 갖는 반도체 패키지 및 그 제조 방법
CN109427724B (zh) 具有三端子夹具的晶体管封装
US20240038612A1 (en) Package with electrically insulated carrier and at least one step on encapsulant
WO2014192348A1 (ja) 半導体装置
JP7353233B2 (ja) 半導体装置
JP7357302B2 (ja) 半導体モジュール、パワー半導体モジュールおよびそれらいずれかを用いたパワーエレクトロニクス機器
CN115411008A (zh) 开关装置、半导体装置及开关装置的制造方法
US10490489B2 (en) Conductive clip connection arrangements for semiconductor packages
CN219917172U (zh) 电子器件和功率电子模块
US20190258302A1 (en) Power supply module
US20230230940A1 (en) Semiconductor device
US20230420341A1 (en) Power module for half-bridge circuit with scalable architecture and improved layout
JP7337034B2 (ja) 半導体パッケージおよび半導体装置
US11670558B2 (en) Semiconductor device
EP4113605A1 (en) Power semiconductor module arrangement
WO2021200138A1 (ja) 半導体装置
CN116613117A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination