JP2022182438A - スイッチング装置、半導体装置、およびスイッチング装置の製造方法 - Google Patents
スイッチング装置、半導体装置、およびスイッチング装置の製造方法 Download PDFInfo
- Publication number
- JP2022182438A JP2022182438A JP2021089994A JP2021089994A JP2022182438A JP 2022182438 A JP2022182438 A JP 2022182438A JP 2021089994 A JP2021089994 A JP 2021089994A JP 2021089994 A JP2021089994 A JP 2021089994A JP 2022182438 A JP2022182438 A JP 2022182438A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- gate
- switching device
- pad
- power terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 12
- 239000003566 sealing material Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000008393 encapsulating agent Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
【課題】端子の配置が異なるスイッチング装置の製造に必要なコストが少ないスイッチング装置を提供する。【解決手段】スイッチング装置は、スイッチング素子と、ダイパッドと、ゲート端子と、ダイパッドと一体の第1電力端子と、第2電力端子と、を備え、ゲート端子、第1電力端子、および第2電力端子は、それぞれ、平面視においてダイパッドに対し第1方向側に位置し、ゲート端子、第1電力端子、および第2電力端子は、平面視において、第1方向と直行する第2方向にゲート端子、第1電力端子、第2電力端子の順またはその逆順に並んでおり、スイッチング素子は上面に第1ゲートパッドと第2ゲートパッドとを備え、第2ゲートパッドよりも第1ゲートパッドの方がゲート端子に近く、第1ゲートパッドよりも第2ゲートパッドの方が第2電力端子に近く、第1ゲートパッドはゲート端子とワイヤにより接続されている。【選択図】図1
Description
本開示はスイッチング装置、半導体装置、およびスイッチング装置の製造方法に関する。
例えば特許文献1において、ソース端子、ドレイン端子、およびゲート端子を有する半導体装置が開示されている。
使用される状況に応じて端子の配置が異なるスイッチング装置が要求される場合がある。スイッチング装置において端子の配置が変わると特性が変化することがある。
本開示は上記のような問題を解決するためのものであり、端子の配置を変更した際の特性の変化を抑えることができるスイッチング装置を提供することを目的とする。
本開示のスイッチング装置は、その一態様において、スイッチング素子と、ダイパッドと、ダイパッドと非一体のゲート端子と、ダイパッドと一体の第1電力端子と、ダイパッドと非一体の第2電力端子と、を備え、スイッチング素子はダイパッド上に配置され、スイッチング素子の下面とダイパッドとは電気的に接続されており、ゲート端子、第1電力端子、および第2電力端子は、それぞれ、平面視においてダイパッドに対し第1方向側に位置し、ゲート端子、第1電力端子、および第2電力端子は、平面視において、第1方向と直行する第2方向にゲート端子、第1電力端子、第2電力端子の順またはその逆順に並んでおり、スイッチング素子は上面に第1ゲートパッドと第2ゲートパッドとを備え、第2ゲートパッドよりも第1ゲートパッドの方がゲート端子に近く、第1ゲートパッドよりも第2ゲートパッドの方が第2電力端子に近く、第1ゲートパッドはゲート端子とワイヤにより接続されており、第2ゲートパッドはゲート端子とも第2電力端子とも接続されていない、スイッチング装置である。
本開示により、端子の配置が異なる半導体装置の製造に必要なコストが少ないスイッチング装置が提供される。
<A.実施の形態1>
<A-1.構成>
図7および図8は本実施の形態のスイッチング装置であるスイッチング装置11aおよびスイッチング装置11bをそれぞれ示す図である。
<A-1.構成>
図7および図8は本実施の形態のスイッチング装置であるスイッチング装置11aおよびスイッチング装置11bをそれぞれ示す図である。
図1および図2は、スイッチング装置11aおよびスイッチング装置11bの封止材17の内部を示すための図であり、スイッチング装置11aおよびスイッチング装置11bを封止材17を除いた状態で示す図である。図1および図2では、封止材17は二点鎖線により示されている。封止材17には、スイッチング装置11aまたはスイッチング装置11bをヒートシンク等と固定するために用いられる穴70が設けられている。
スイッチング装置11aとスイッチング装置11bとは、それぞれ、スイッチング素子1と、ダイパッド3と、端子4と、ダイパッド3と一体の端子5と、端子6と、を備える。ダイパッド3と端子4とは非一体である。ダイパッド3と端子6とは非一体である。
端子4と、端子5と、端子6と、はそれぞれ、ダイパッド3に対し第1方向(つまり、図1または図2におけるx方向)側に位置している。端子4と、端子5と、端子6と、はそれぞれ、第1方向側から封止材17の外に突出している。端子4と、端子5と、端子6と、はそれぞれ、第1方向に沿って延在している。端子4と、端子5と、端子6と、はそれぞれ、封止材17から第1方向に向けて突き出ている。
スイッチング素子1と、ダイパッド3と、端子4の一部と、端子5の一部と、端子6の一部と、はそれぞれ、封止材17により封止されている。封止材17は例えば樹脂である。
スイッチング素子1はダイパッド3上に配置されている。スイッチング素子1は例えば接合材を介してダイパッド3上に配置され、ダイパッド3と接合されている。当該接合材は例えばはんだである。
スイッチング素子1は下面に図示されないドレイン電極を有する。当該ドレイン電極とダイパッド3とは接合材を介して電気的に接続されている。
スイッチング素子1は上面にソース電極21を有する。スイッチング素子1は上面に2つのゲートパッド、つまりゲートパッド22およびゲートパッド23、を有する。
ソース電極21は、スイッチング素子1の上面のうちゲートパッド22およびゲートパッド23が設けられている領域以外の領域に設けられている。ソース電極21はスイッチング素子1の上面のうちゲートパッド22およびゲートパッド23以外の領域の広い範囲を占める。ソース電極21はスイッチング素子1の上面のうち例えば半分以上の範囲を占める。ソース電極21はスイッチング素子1の上面のうち例えば75%以上の範囲を占める。
スイッチング素子1は、ソース電極21とドレイン電極との間で流れる電流をゲートパッド22またはゲートパッド23に入力されるゲート信号に応じて制御するスイッチング素子である。
スイッチング素子1は例えばMOSFET(Metal Oxide Semiconductor Field Effect Transistor、金属酸化物半導体電界効果トランジスタ)またはIGBT(Insulated Gate Bipolar Transistor、絶縁ゲートバイポーラトランジスタ)またはRC-IGBT(Reverse-Conducting IGBT、逆導通IGBT)である。
スイッチング素子1は例えばシリコン半導体またはSiC半導体またはGaN半導体を含む半導体素子である。
スイッチング装置11aにおいて、端子6とソース電極21とはワイヤ7により接続されている。
スイッチング装置11bにおいて、端子4とソース電極21とはワイヤ7により接続されている。
スイッチング装置11aにおいて、端子4とゲートパッド22とはワイヤ8により接続されている。スイッチング装置11aにおいて、ゲートパッド23は端子4とも端子6とも接続されていない。スイッチング装置11aにおいて、ゲートパッド22は第1ゲートパッドの一例であり、ゲートパッド23は第2ゲートパッドの一例である。
スイッチング装置11bにおいて、端子6とゲートパッド23とはワイヤ8により接続されている。スイッチング装置11bにおいて、ゲートパッド22は端子4とも端子6とも接続されていない。スイッチング装置11bにおいて、ゲートパッド22は第2ゲートパッドの一例であり、ゲートパッド23は第1ゲートパッドの一例である。
スイッチング装置11aにおいて、端子4はゲート端子、端子5はドレイン端子、端子6はソース端子である。つまり、スイッチング装置11aにおいて、端子4であるゲート端子と、端子5であるドレイン端子と、端子6であるソース端子と、は、第1方向に直行する第2方向(つまり、図1におけるy方向)に、ゲート端子、ドレイン端子、ソース端子の順に並んでいる。スイッチング装置11aにおいて、ドレイン端子は第1電力端子の一例であり、ソース端子は第2電力端子の一例である。
スイッチング装置11bにおいて、端子4はソース端子、端子5はドレイン端子、端子6はゲート端子である。つまり、スイッチング装置11bにおいて、端子6であるゲート端子と、端子5であるドレイン端子と、端子4であるソース端子と、は、第2方向(つまり、図2におけるy方向)に、ソース端子、ドレイン端子、ゲート端子、の順に並んでいる。スイッチング装置11bにおいて、ドレイン端子は第1電力端子の一例であり、ソース端子は第2電力端子の一例である。
このように、スイッチング装置11aとスイッチング装置11bとは、互いに端子(つまり、ゲート端子、ドレイン端子、およびソース端子)の配置が異なるスイッチング装置である。
スイッチング装置11aまたはスイッチング装置11bの製造時には、まず、スイッチング素子1とダイパッド3とを接合する。その後、端子4とゲートパッド22とを接続し端子6とソース電極21とを接続すればスイッチング装置11aが得られ、端子4とソース電極21とを接続し端子6とゲートパッド23とを接続すればスイッチング装置11bが得られる。つまり、例えば、スイッチング装置11aとスイッチング装置11bとで同じ構成のスイッチング素子1とリードフレームとを用いることができる。当該リードフレームは、ダイパッド3、端子4、端子5、および端子6を備えるリードフレームである。また、例えば、スイッチング装置11aとスイッチング装置11bとでスイッチング素子1とダイパッド3とを接合する工程を共通化できる。つまり、スイッチング素子1と、ダイパッド3と、ダイパッド3と非一体であってゲート端子またはソース端子となる端子4と、ダイパッドと一体であってドレイン端子である端子5と、ダイパッド3と非一体であってソース端子またはゲート端子となる端子6と、をそれぞれ複数準備し、ダイパッド3それぞれにスイッチング素子1をそれぞれ配置し、端子4とゲートパッド22とをワイヤ8により接続するか、端子6とゲートパッド23をワイヤ8により接続するか、を変えることにより、スイッチング装置11aとスイッチング装置11bとの両方を製造することができる。
スイッチング装置11aにおいて、ゲートパッド23よりもゲートパッド22の方がゲート端子である端子4に近い。スイッチング装置11aにおいて、ゲートパッド22よりもゲートパッド23の方がソース端子である端子6に近い。スイッチング装置11bにおいて、ゲートパッド22よりもゲートパッド23の方がゲート端子である端子6に近い。スイッチング装置11bにおいて、ゲートパッド23よりもゲートパッド22の方がソース端子である端子4に近い。ゲートパッド22とゲートパッド23とがこのように配置されており、スイッチング装置11aではゲートパッド22と端子4が接続され、スイッチング装置11bではゲートパッド23と端子6が接続されていることで、スイッチング装置11aとスイッチング装置11bとでワイヤ8の長さの違いが抑制され、スイッチング装置11aの特性とスイッチング装置11bの特性との違いが抑制される。つまり、スイッチング装置11aとスイッチング装置11bとは、端子の配置を変更した際の特性の変化を抑えることができるスイッチング装置である。
端子4および端子6のうち封止されていない箇所は変形可能な部分であり、例えば、端子4または端子6のうち封止されていない箇所がゲートパッド22またはゲートパッド23と最も近いような状態に変形される、またはそのような状態で製造される場合も考えられる。しかし、そのような状態であったとしても、端子4または6とゲートパッド22またはゲートパッド23との距離は、端子4または端子6のうち封止材17により封止されている箇所とゲートパッド22またはゲートパッド23との距離を指す。
スイッチング装置11aとスイッチング装置11bとのそれぞれにおいて、ゲート端子は、ゲートパッド22とゲートパッド23のうち、ゲート端子に近い方のゲートパッドと接続されている。
スイッチング装置11aとスイッチング装置11bとのそれぞれにおいて、ゲートパッド22とゲートパッド23とは、スイッチング素子1は上面に、第1方向に関する位置が少なくとも部分的に重なるように、第2方向に並んで設けられている。ゲートパッド22とゲートパッド23とは、例えば、第1方向に関して同じ位置に、第2方向に並んでいる。
スイッチング素子1は平面視で長方形の形状を有している。スイッチング装置11aとスイッチング装置11bとのそれぞれにおいて、スイッチング素子1の平面視での形状の一組の対向する2辺は第1方向に沿って、他の一組の対向する2辺は第2方向に沿って延在している。
ダイパッド3は平面視で長方形の形状を有している。スイッチング装置11aとスイッチング装置11bとのそれぞれにおいて、ダイパッド3の平面視での形状の一組の対向する2辺は第1方向に沿って、他の一組の対向する2辺は第2方向に沿って延在している。
スイッチング装置11aとスイッチング装置11bとのそれぞれにおいて、例えば、ゲートパッド22はスイッチング素子1の上面のうち第2方向とは逆側の端に配置され、ゲートパッド23はスイッチング素子1の上面のうち第2方向側の端に配置される。
スイッチング素子1の第2方向に関する中心(つまり、図3の破線81)からゲートパッド22までの第2方向に関する距離(つまり、図3におけるL12)と、スイッチング素子1の第2方向に関する中心からゲートパッド23までの第2方向に関する距離(つまり、図3におけるL11)と、は同じである。本開示において、2つの距離が同じとは、2つの距離が厳密に同じ場合だけではなく、2つの距離のうち大きい方が小さい方の1.1倍以下である場合を指す。また、2つの距離が同じと説明された場合、より好ましくは、2つの距離のうち大きい方が小さい方の1.05倍以下である。他の実施の形態を含め以後の段落においても同様である。
ゲートパッド22とゲートパッド23とがそれぞれ、スイッチング素子1の上面の第1方向側の端部に設けられていれば、スイッチング装置11aおよびスイッチング装置11bのそれぞれにおいて、ワイヤ8の長さを短くできる。ワイヤ8の長さが短ければ、ゲート信号の伝達にかかる時間を短くできる。
ゲートパッド22は例えばスイッチング素子1の上面のうち端子4に最も近い角部分に設けられ、ゲートパッド23は例えばスイッチング素子1の上面のうち端子6に最も近い角部分に設けられる。スイッチング素子1の平面視での形状は例えば一方の対向する2辺が他方の対向する2辺よりも長い長方形形状である。ゲートパッド22とゲートパッド23とが、長辺で繋がれる2つの角部分にそれぞれ設けられており、当該長辺が第2方向に沿って配置されていることで、ゲートパッド22と端子4との距離と、ゲートパッド23と端子6との距離と、を小さくすることができる。
スイッチング装置11aとスイッチング装置11bとのそれぞれにおいて、スイッチング素子1は、例えば、ダイパッド3上に、ダイパッド3の第2方向に関する中心(つまり、図1または図2の破線80)からスイッチング素子1の第2方向側の端までの第2方向に関する距離(つまり図1または図2のL3)と、ダイパッド3の第2方向に関する中心からスイッチング素子1の第2方向と逆側の端までの第2方向に関する距離(つまり図1または図2のL4)と、が同じになるように配置される。スイッチング素子1は、例えば、ダイパッド3上に、図1または図2において破線80により示されるダイパッド3の第2方向に関する中心と図3において破線81により示されるスイッチング素子1の第2方向に関する中心とが一致するように配置される。
端子4と端子6とはダイパッド3の第2方向に関する中心から第2方向に関し逆側に位置する。ダイパッド3の第2方向に関する中心から端子4までの第2方向に関する距離(つまり、図1または図2のL10)と、ダイパッド3の第2方向に関する中心から端子6までの第2方向に関する距離(つまり、図1または図2のL9)と、は例えば同じである。また、端子4の第1方向とは逆側の端と端子6の第1方向とは逆側の端の第1方向に関する位置は例えば同じである。
スイッチング装置11aとスイッチング装置11bとのそれぞれにおいて、スイッチング素子1は、例えば、ダイパッド3上に、ダイパッド3の第2方向に関する中心からゲートパッド22までの第2方向に関する距離(つまり、図1または図2のL2)と、ダイパッド3の第2方向に関する中心からゲートパッド23までの第2方向に関する距離(つまり、図1または図2のL1)と、が同じになるように配置される。
スイッチング装置11aとスイッチング装置11bとのそれぞれにおいて、ゲートパッド22とゲートパッド23とは、例えば、ダイパッド3の第2方向に関する中心線(つまり、破線80)に関して線対称な位置にある。ここで、ダイパッド3の第2方向に関する中心線(つまり、破線80)に関してゲートパッド22とゲートパッド23とが線対称とは、破線80に関しゲートパッド22を折り返した場合に、ゲートパッド22が破線80に関し折り返された領域とゲートパッド23の領域の2つの領域を合わせた領域の面積が、当該2つの領域の共通部分の面積の1.1倍以下であることを指す。
スイッチング装置11aとスイッチング装置11bとのそれぞれにおいて、スイッチング素子1は、例えば、ダイパッド3上に、スイッチング素子1の第2方向側の端からダイパッド3の第2方向側の端までの距離(つまり、図1または図2のL5)と、スイッチング素子1の第2方向とは逆側の端からダイパッド3の第2方向とは逆側の端までの距離(つまり、図1または図2のL6)と、が同じになるように配置される。
以上説明した配置により、スイッチング装置11aとスイッチング装置11bとのそれぞれにおいて、端子4とゲートパッド22との距離(つまり、L8)は、端子6とゲートパッド23との距離(つまり、L7)と例えば同じである。また、スイッチング装置11aの端子4とゲートパッド22との距離は、スイッチング装置11bの端子6とゲートパッド23との距離と例えば同じである。
ワイヤ8の長さが変わると、ゲート信号の伝達にかかる時間が変わる。端子4とゲートパッド22との距離と、端子6とゲートパッド23との距離とが同じであることで、スイッチング装置11aとスイッチング装置11bとで、ワイヤ8の長さの違いがより抑制される。これにより、スイッチング装置11aの特性とスイッチング装置11bの特性との違いをより抑制できる。
スイッチング装置11aおよびスイッチング装置11bにおいては、ドレイン端子である端子5が端子4と端子6の間に存在し、端子4と端子6とが第2方向に離れている。そのため、ゲートパッド22とゲートパッド23との両方があることによってスイッチング装置11aのワイヤ8の長さとスイッチング装置11bのワイヤ8の長さとの違いが抑えられる、ということの効果が大きい。
SiC半導体またはGaN半導体を含むスイッチング素子はシリコン半導体を含むスイッチング素子と比べ、より高速でのスイッチングに適している。スイッチング素子1が高速なスイッチングを行う素子である場合、ワイヤ8の長さがスイッチング特性に与える影響が大きい。そのため、スイッチング素子1がSiC半導体またはGaN半導体を含むスイッチング素子である場合、本実施の形態のようにスイッチング装置11aの特性とスイッチング装置11bとのワイヤ8の長さの違いを抑制することでスイッチング装置11aの特性とスイッチング装置11bの特性との違いを抑制することがより効果的である。
<B.実施の形態2>
<B-1.構成>
図4および図5は本実施の形態のスイッチング装置であるスイッチング装置12aおよびスイッチング装置12bをそれぞれ示す図である。
<B-1.構成>
図4および図5は本実施の形態のスイッチング装置であるスイッチング装置12aおよびスイッチング装置12bをそれぞれ示す図である。
スイッチング装置12aは、実施の形態1のスイッチング装置11aと比べると、スイッチング素子1の代わりにスイッチング素子2を備える点が異なる。スイッチング装置12aにおいては、端子4とスイッチング素子2の備えるゲートパッド24がワイヤ8により接続されている。スイッチング装置12aはこれらの点の他は実施の形態1のスイッチング装置11aと同様である。
スイッチング装置12bは、実施の形態1のスイッチング装置11bと比べると、スイッチング素子1の代わりにスイッチング素子2を備える点が異なる。スイッチング装置12bにおいては、端子6とスイッチング素子2の備えるゲートパッド24がワイヤ8により接続されている。スイッチング装置12bはこれらの点の他では実施の形態1のスイッチング装置11bと同様である。
スイッチング素子2はダイパッド3上に配置されている。スイッチング素子2は例えば接合材を介してダイパッド3上に配置され、ダイパッド3と接合されている。当該接合材は例えばはんだである。
スイッチング素子2は下面に図示されないドレイン電極を有する。当該ドレイン電極とダイパッド3とは接合材を介して電気的に接続されている。
スイッチング素子2は上面にソース電極21を有する。スイッチング素子2は上面にゲートパッド24を有する。
ソース電極21は、スイッチング素子2の上面のうちゲートパッド24が設けられている領域以外の領域に設けられている。ソース電極21はスイッチング素子2の上面のうちゲートパッド24以外の領域の広い範囲を占める。ソース電極21はスイッチング素子2の上面のうち例えば半分以上の範囲を占める。ソース電極21はスイッチング素子2の上面のうち例えば75%以上の範囲を占める。
スイッチング素子2は、ソース電極21とドレイン電極との間で流れる電流をゲートパッド24に入力されるゲート信号に応じて制御するスイッチング素子である。
スイッチング装置12aとスイッチング装置12bのそれぞれにおいて、端子4と、端子5と、端子6と、はそれぞれ、ダイパッド3に対し第1方向(つまり、図4または図5のx方向)側に位置している。端子4と、端子5と、端子6と、はそれぞれ、第1方向に沿って延在している。端子4と、端子5と、端子6と、はそれぞれ、封止材17から第1方向に向けて突き出ている。
スイッチング装置12aにおいて、端子4はゲート端子、端子5はドレイン端子、端子6はソース端子である。つまり、スイッチング装置12aにおいて、端子4であるゲート端子と、端子5であるドレイン端子と、端子6であるソース端子と、は、第1方向に直行する第2方向(つまり、図4のy方向)に、ゲート端子、ドレイン端子、ソース端子の順に並んでいる。
スイッチング装置12bにおいて、端子4はソース端子、端子5はドレイン端子、端子6はゲート端子である。つまり、スイッチング装置12bにおいて、端子6であるゲート端子と、端子5であるドレイン端子と、端子4であるソース端子と、は、第2方向(つまり、図5のy方向)に、ソース端子、ドレイン端子、ゲート端子、の順に並んでいる。
このように、スイッチング装置12aとスイッチング装置12bとは、互いに端子(つまり、ゲート端子、ドレイン端子、およびソース端子)の配置が異なるスイッチング装置である。
スイッチング装置12aまたはスイッチング装置12bの製造時には、まず、スイッチング素子2とダイパッド3とを接合する。その際、スイッチング装置12aを製造するかスイッチング装置12bを製造するかに応じて、スイッチング素子2の向きを変える。スイッチング素子2を図4に示される向きでダイパッド3に接合し、端子4をゲートパッド24と接続し端子6をソース電極21と接続すれば、スイッチング装置12aが得られる。スイッチング素子2を図5に示される向きでダイパッド3に接合し、端子4をソース電極21と接続し端子6をゲートパッド24と接続すれば、スイッチング装置12bが得られる。
例えば、スイッチング装置12aとスイッチング装置12bとで同じ構成のスイッチング素子1とリードフレームとを用いることができる。当該リードフレームは、ダイパッド3、端子4、端子5、および端子6を備えるリードフレームである。また、スイッチング素子2が、スイッチング装置12aにおける向きとスイッチング装置12bにおける向きとで形の変化が小さいものであれば、例えば、スイッチング装置12aとスイッチング装置12bとで、スイッチング素子2とダイパッド3とを接合する工程を共通化できる。
スイッチング素子2と、ダイパッド3と、ダイパッド3と非一体であってゲート端子またはソース端子となる端子4と、ダイパッドと一体であってドレイン端子である端子5と、ダイパッド3と非一体であってソース端子またはゲート端子となる端子6と、をそれぞれ複数準備し、ダイパッド3それぞれにスイッチング素子1をそれぞれ配置し、ゲートパッド24がスイッチング素子2の第2方向に関する中心よりも端子4側に位置する向きでスイッチング素子2をダイパッド3上に配置してかつゲートパッド24と端子4とをワイヤ8により接続するか、ゲートパッド24がスイッチング素子2の第2方向に関する中心よりも端子6側に位置する向きでスイッチング素子2をダイパッド3上に配置してかつゲートパッド24と端子6とをワイヤ8により接続するか、を変えることにより、スイッチング装置12aとスイッチング装置12bと、の両方を製造することができる。
スイッチング装置12aにおいて、ゲートパッド24は、スイッチング素子2の上面のうち第1方向に関する中心を含むように配置されている。スイッチング素子2の第1方向側の端からゲートパッド24までの第1方向に関する距離(つまり、図4のL16)と、スイッチング素子2の第1方向と逆側の端からゲートパッド24までの第1方向に関する距離(つまり、図4のL15)と、は例えば同じである。また、ゲートパッド24は、スイッチング素子2の上面のうちスイッチング素子2の第2方向に関する中心よりも端子4側に配置されている。
スイッチング装置12bにおいて、ゲートパッド24は、スイッチング素子2の上面のうち第1方向に関する中心を含むように配置されている。スイッチング素子2の第1方向側の端からゲートパッド24までの第1方向に関する距離(つまり、図5のL15)と、スイッチング素子2の第1方向と逆側の端からゲートパッド24までの第1方向に関する距離(つまり、図5のL16)と、は例えば同じである。また、ゲートパッド24は、スイッチング素子2の上面のうちスイッチング素子2の第2方向に関する中心よりも端子6側に配置されている。
ゲートパッド24が、スイッチング素子2の上面のうち第1方向に関する中心部分に設けられていることで、スイッチング装置12aとスイッチング装置12bとでワイヤ8の長さの違いを抑制できる。
スイッチング装置12aとスイッチング装置12bのそれぞれにおいて、ゲートパッド24が第2方向に関してスイッチング素子2の第2方向に関する中心よりもゲート端子側に位置するような向きでスイッチング素子2が配置されている。これにより、ワイヤ8を短くできる。
スイッチング装置12aにおいては、ゲートパッド24と端子6との距離よりもゲートパッド24と端子4との距離の方が小さく、また、スイッチング素子2を面内においてスイッチング素子2の中心の回りで仮想的に180°回転させた際には、ゲートパッド24と端子4との距離よりもゲートパッド24と端子6との距離の方が小さい。
スイッチング装置12bにおいては、ゲートパッド24と端子4との距離よりもゲートパッド24と端子6との距離の方が小さく、また、スイッチング素子2を面内においてスイッチング素子2の中心の回りで仮想的に180°回転させた際には、ゲートパッド24と端子6との距離よりもゲートパッド24と端子4との距離の方が小さい。
つまり、スイッチング装置12aとスイッチング装置12bのそれぞれにおいて、ゲートパッド24がスイッチング素子2の上面のうち第1方向に関する中心を含む領域に設けられており、ゲートパッド24とソース端子との距離よりもゲートパッド24とゲート端子との距離の方が小さく、スイッチング素子2を面内においてスイッチング素子2の中心の回りで仮想的に180°回転させた際には、ゲートパッド24とゲート端子との距離よりもゲートパッド24とソース端子との距離の方が小さい。これにより、スイッチング装置12aとスイッチング装置12bとでワイヤ8の長さの違いを抑えることができ、また、スイッチング装置12aとスイッチング装置12bとで特製の違いを抑えることができる。つまり、スイッチング装置12aとスイッチング装置12bとは、それぞれ、端子の配置を変更した際の特性の変化を抑えることができるスイッチング装置である。
スイッチング装置12bにおけるスイッチング素子2の配置は、例えば、スイッチング装置12aにおけるスイッチング素子2を、スイッチング素子2の中心の回りで面内で180°回転した配置である。
スイッチング装置12aにおいて、例えば、ゲートパッド24と端子4との距離(つまり、図6のL17)と、スイッチング素子2を面内においてスイッチング素子2の中心の回りで仮想的に180°回転させた際のゲートパッド24と端子6との距離(つまり、図6のL19)と、が同じである。図6において、スイッチング素子2を面内においてスイッチング素子2の中心の回りで仮想的に180°回転させた際のゲートパッド24の位置は二点鎖線により示されている。
同様に、スイッチング装置12bにおいて、例えば、ゲートパッド24と端子6との距離と、スイッチング素子2を面内においてスイッチング素子2の中心の回りで仮想的に180°回転させた際のゲートパッド24と端子4との距離と、が同じである。
スイッチング装置12aとスイッチング装置12bにおいて、スイッチング素子2は、ダイパッド3上に、ダイパッド3の第2方向に関する中心(つまり、図4または図5の破線80)からスイッチング素子2の第2方向側の端までの第2方向に関する距離(つまり、図4または図5のL13)と、ダイパッド3の第2方向に関する中心からスイッチング素子2の第2方向と逆側の端までの第2方向に関する距離(つまり、図4または図5のL14)と、が同じになるように配置される。
以上説明した配置により、スイッチング装置12aにおけるゲートパッド24と端子4との距離(つまり、図4のL17)と、スイッチング装置12bにおけるゲートパッド24と端子6との距離(つまり、図5のL18)と、が同じになるようにできる。
スイッチング装置12aにおけるゲートパッド24と端子4との距離と、スイッチング装置12bにおけるゲートパッド24と端子6との距離と、が同じであることで、スイッチング装置12aのワイヤ8の長さとスイッチング装置12bのワイヤ8の長さとの違いが抑制される。これにより、スイッチング装置12aの特性とスイッチング装置12bの特性の違いをより抑制できる。
<C.実施の形態3>
<C-1.構成>
図9は、本実施の形態の半導体装置50を示す図である。半導体装置50は、基板30とスイッチング装置11a(第1のスイッチング装置の一例)とスイッチング装置11b(第2のスイッチング装置の一例)とヒートシンク31とを備える。半導体装置50は例えば電力変換装置である。
<C-1.構成>
図9は、本実施の形態の半導体装置50を示す図である。半導体装置50は、基板30とスイッチング装置11a(第1のスイッチング装置の一例)とスイッチング装置11b(第2のスイッチング装置の一例)とヒートシンク31とを備える。半導体装置50は例えば電力変換装置である。
図9において、基板30は紙面に垂直な方向に延在している。
半導体装置50において、スイッチング装置11aは基板30の一方主面側に、スイッチング装置11bは基板30の他方主面側に配置されている。
図9ではスイッチング装置11aとスイッチング装置11bとの組110が3つ示されているが、半導体装置50はスイッチング装置11aとスイッチング装置11bとの組110を1つ以上備えていればよい。また、組110は、スイッチング装置11aとスイッチング装置11bとの組ではなく、スイッチング装置12aとスイッチング装置12bとの組であってもよい。また、複数の組110のうちの一部がスイッチング装置11aとスイッチング装置11bとの組であって、他の一部がスイッチング装置12aとスイッチング装置12bとの組であってもよい。また、複数の組110のうちの一部においては基板30の一方面側にスイッチング装置11aがあって他方面側にスイッチング装置11bがあり、複数の組110のうちの他の一部においては基板30の一方面側にスイッチング装置11bがあって他方面側にスイッチング装置11aがあってもよい。
組110のそれぞれにおいて、スイッチング装置11aとスイッチング装置11bとは並列接続されている。このような2つのスイッチング装置の並列接続においては、当該2つのスイッチング装置の特性の違いが小さいことが好ましい。実施の形態1で説明したように、スイッチング装置11aとスイッチング装置11bは、互いの特性の違いが抑制されたスイッチング装置である。スイッチング装置11aのワイヤ8の長さとスイッチング装置11bのワイヤ8の長さのうち長い方は、好ましくは短い方の1.1倍以下であり、より好ましくは短い方の1.05倍以下である。
基板30の面内方向に関してスイッチング装置11aのゲート端子である端子4とドレイン端子である端子5とソース端子である端子6とが並んでいる方向に沿って、スイッチング装置11aのゲート端子である端子4とドレイン端子である端子5とソース端子である端子6との並びと同じ順で、スイッチング装置11bのゲート端子である端子6とドレイン端子である端子5とソース端子である端子4とが並んでいる。基板30の両面にスイッチング素子2つをこのように実装し並列接続することで、基板30の配線が簡略化される。また、基板30の両面にスイッチング素子を配置することで、基板30のサイズを縮小できる。
スイッチング装置11aとスイッチング装置11bとが上記のように基板30に実装された場合、基板30の面内方向に関して、スイッチング装置11aとスイッチング装置11bとで、ダイパッド3に対しスイッチング素子2が同じ側、つまり図9において紙面手前側に位置している。
ヒートシンク31はスイッチング装置11aとスイッチング装置11bとの紙面奥側に位置する。ヒートシンク31は基板30の両面側に、基板30のなす面から面直方向に突出している。ヒートシンク31は基板30と交差する向きの冷却面310を有する。スイッチング装置11aとスイッチング装置11bとは、それぞれ冷却面310に取り付けられている。スイッチング装置11aとスイッチング装置11bとは、基板30の面内方向に関しヒートシンク31に対し同じ側に取り付けられている。
ヒートシンク31は、例えば基板30の一方面上と他方面上にそれぞれ取り付けられたヒートシンクを合わせたものであってもよいし、例えば基板30の端部に取り付けられた一体のヒートシンクであってもよい。
ゲート端子、ドレイン端子、ソース端子の配置が互いに逆になっているスイッチング装置11aとスイッチング装置11bとを用い、上記のように並列接続することで、配線を簡略化し、かつ、スイッチング装置11aとスイッチング装置11bとの同じ側にヒートシンク31を取り付けることができる。そのため、スイッチング装置11aとスイッチング装置11bとが、それぞれ片面から冷却を行う必要のあるスイッチング装置であっても、基板30の両側に上記のようにスイッチング装置11aとスイッチング装置11bとを容易に並列実装できる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
1,2 スイッチング素子、3 ダイパッド、4,5,6 端子、7,8 ワイヤ、11a,11b,12a,12b スイッチング装置、17 封止材、21 ソース電極、22,23,24 ゲートパッド、30 基板、31 ヒートシンク、50 半導体装置。
Claims (17)
- スイッチング素子と、
ダイパッドと、
前記ダイパッドと非一体のゲート端子と、
前記ダイパッドと一体の第1電力端子と、
前記ダイパッドと非一体の第2電力端子と、
を備え、
前記スイッチング素子は前記ダイパッド上に配置され、
前記スイッチング素子の下面と前記ダイパッドとは電気的に接続されており、
前記ゲート端子、前記第1電力端子、および前記第2電力端子は、それぞれ、平面視において前記ダイパッドに対し第1方向側に位置し、
前記ゲート端子、前記第1電力端子、および前記第2電力端子は、平面視において、前記第1方向と直行する第2方向に前記ゲート端子、前記第1電力端子、前記第2電力端子の順またはその逆順に並んでおり、
前記スイッチング素子は上面に第1ゲートパッドと第2ゲートパッドとを備え、
前記第2ゲートパッドよりも前記第1ゲートパッドの方が前記ゲート端子に近く、
前記第1ゲートパッドよりも前記第2ゲートパッドの方が前記第2電力端子に近く、
前記第1ゲートパッドは前記ゲート端子とワイヤにより接続されており、
前記第2ゲートパッドは前記ゲート端子とも前記第2電力端子とも接続されていない、
スイッチング装置。 - 請求項1に記載のスイッチング装置であって、
前記ゲート端子と前記第1ゲートパッドとの距離と、前記第2電力端子と前記第2ゲートパッドとの距離と、が同じである、
スイッチング装置。 - 請求項1または2に記載のスイッチング装置であって、
前記第1ゲートパッドと第2ゲートパッドとは、前記スイッチング素子の上面に、前記第1方向に関する位置が少なくとも部分的に重なるように前記第2方向に並んで設けられている、
スイッチング装置。 - 請求項1から3のいずれか1項に記載のスイッチング装置であって、
前記スイッチング素子の前記第2方向に関する中心から前記第1ゲートパッドまでの前記第2方向に関する距離と、前記スイッチング素子の前記第2方向に関する中心から前記第2ゲートパッドまでの前記第2方向に関する距離と、が同じである、
スイッチング装置。 - 請求項1から4のいずれか1項に記載のスイッチング装置であって、
前記ダイパッドの前記第2方向に関する中心から前記第1ゲートパッドまでの前記第2方向に関する距離と、前記ダイパッドの前記第2方向に関する中心から前記第2ゲートパッドまでの前記第2方向に関する距離と、が同じである、
スイッチング装置。 - 請求項1から5のいずれか1項に記載のスイッチング装置であって、
前記ダイパッドの前記第2方向に関する中心線に関して前記第1ゲートパッドと前記第2ゲートパッドとが線対称な位置にある、
スイッチング装置。 - スイッチング素子と、
ダイパッドと、
前記ダイパッドと非一体のゲート端子と、
前記ダイパッドと一体の第1電力端子と、
前記ダイパッドと非一体の第2電力端子と、
を備え、
前記スイッチング素子は前記ダイパッド上に配置され、
前記スイッチング素子の下面と前記ダイパッドとは電気的に接続されており、
前記ゲート端子、前記第1電力端子、および前記第2電力端子は、それぞれ、平面視において前記ダイパッドに対し第1方向側に位置し、
前記ゲート端子、前記第1電力端子、および前記第2電力端子は、平面視において、前記第1方向と直行する第2方向に前記ゲート端子、前記第1電力端子、前記第2電力端子の順またはその逆順に並んでおり、
前記スイッチング素子は上面にゲートパッドを備え、
前記ゲートパッドは、前記スイッチング素子の上面のうち前記第1方向に関する中心を含む領域に設けられており、
前記ゲートパッドと前記第2電力端子との距離よりも前記ゲートパッドと前記ゲート端子との距離の方が小さく、
前記スイッチング素子を面内において前記スイッチング素子の中心の回りで仮想的に180°回転させた際には、前記ゲートパッドと前記ゲート端子との距離よりも前記ゲートパッドと前記第2電力端子との距離の方が小さく、
前記ゲート端子と前記ゲートパッドとがワイヤにより接続されている、
スイッチング装置。 - 請求項7に記載のスイッチング装置であって、
前記ゲートパッドと前記ゲート端子との距離と、前記スイッチング素子を面内において前記スイッチング素子の中心の回りで仮想的に180°回転させた際の前記ゲートパッドと前記第2電力端子との距離と、が同じである、
スイッチング装置。 - 請求項7または8に記載のスイッチング装置であって、
前記スイッチング素子の前記第1方向側の端から前記ゲートパッドまでの前記第1方向に関する距離と、前記スイッチング素子の前記第1方向と逆側の端から前記ゲートパッドまでの前記第1方向に関する距離と、が同じである、
スイッチング装置。 - 請求項1から9のいずれか1項に記載のスイッチング装置であって、
前記ダイパッドの前記第2方向に関する中心から前記スイッチング素子の前記第2方向側の端までの距離と、前記ダイパッドの前記第2方向に関する中心から前記スイッチング素子の前記第2方向と逆側の端までの距離とが同じである、
スイッチング装置。 - 請求項1から10のいずれか1項に記載のスイッチング装置であって、
前記ゲート端子と前記第2電力端子とは前記ダイパッドの前記第2方向に関する中心から前記第2方向に関し逆側に位置し、
前記ダイパッドの前記第2方向に関する中心から前記ゲート端子までの前記第2方向に関する距離と、前記ダイパッドの前記第2方向に関する中心から前記第2電力端子までの前記第2方向に関する距離と、は同じである、
スイッチング装置。 - 請求項1から11のいずれか1項に記載のスイッチング装置であって、
前記スイッチング素子はSiC半導体を含む、
スイッチング装置。 - それぞれが請求項1から12のいずれか1項に記載のスイッチング装置である第1のスイッチング装置と第2のスイッチング装置とを備える半導体装置であって、
前記第1のスイッチング装置では前記ゲート端子、前記第1電力端子、および前記第2電力端子が、前記第2方向に前記ゲート端子、前記第1電力端子、前記第2電力端子の順に並んでおり、
前記第2のスイッチング装置では前記ゲート端子、前記第1電力端子、および前記第2電力端子が、前記第2方向に前記第2電力端子、前記第1電力端子、前記ゲート端子の順に並んでおり、
前記第1のスイッチング装置と前記第2のスイッチング装置とが並列に接続されている、
半導体装置。 - 請求項13に記載の半導体装置であって、
基板を更に備え、
前記第1のスイッチング装置と前記第2のスイッチング装置とは前記基板を挟んで対向するように前記基板の一方主面側と他方主面側にそれぞれ配置され、
前記第1のスイッチング装置のゲート端子と第1電力端子と第2電力端子との並んでいる方向に沿って、前記第1のスイッチング装置のゲート端子と第1電力端子と第2電力端子との並びと同じ順で、前記第2のスイッチング装置のゲート端子と第1電力端子と第2電力端子とが並んでいる、
半導体装置。 - 請求項14に記載の半導体装置であって、
ヒートシンクを更に備え、
前記第1のスイッチング装置と前記第2のスイッチング装置とはそれぞれ、前記基板の面内方向に関して前記ヒートシンクに対し同じ側に取り付けられている、
半導体装置。 - それぞれが請求項1から6または10から12のいずれか1項に記載のスイッチング装置であってかつ請求項1に記載のスイッチング装置を複数製造するスイッチング装置の製造方法であって、
前記スイッチング素子と、
前記ダイパッドと、
前記ダイパッドと非一体であって前記ゲート端子または前記第2電力端子となる第1端子と、
前記ダイパッドと一体であって前記第1電力端子である第2端子と、
前記ダイパッドと非一体であって前記第2電力端子または前記ゲート端子となる第3端子と、
をそれぞれ複数準備し、
前記複数のダイパッドそれぞれに前記複数のスイッチング素子をそれぞれ配置し、
前記第1端子と前記第1ゲートパッドとをワイヤにより接続するか、前記第3端子と前記第2ゲートパッドとをワイヤにより接続するか、を変えることにより、前記ゲート端子、前記第1電力端子、および前記第2電力端子が、前記第2方向に前記ゲート端子、前記第1電力端子、前記第2電力端子の順に並んでいる前記スイッチング装置と、前記ゲート端子、前記第1電力端子、および前記第2電力端子が、前記第2方向に前記ゲート端子、前記第1電力端子、前記第2電力端子の逆の順に並んでいる前記スイッチング装置と、の両方を製造する、
スイッチング装置の製造方法。 - それぞれが請求項7から12のいずれか1項に記載のスイッチング装置であってかつ請求項7に記載のスイッチング装置を複数製造するスイッチング装置の製造方法であって、
前記スイッチング素子と、
前記ダイパッドと、
前記ダイパッドと非一体であって前記ゲート端子または前記第2電力端子となる第1端子と、
前記ダイパッドと一体であって前記第1電力端子である第2端子と、
前記ダイパッドと非一体であって前記第2電力端子または前記ゲート端子となる第3端子と、
をそれぞれ複数準備し、
前記複数のダイパッドそれぞれに前記複数のスイッチング素子をそれぞれ配置し、
前記ゲートパッドが前記スイッチング素子の前記第2方向に関する中心よりも前記第1端子側に位置する向きで前記スイッチング素子を前記ダイパッド上に配置してかつ前記ゲートパッドと前記第1端子とをワイヤにより接続するか、前記ゲートパッドが前記スイッチング素子の前記第2方向に関する中心よりも前記第3端子側に位置する向きで前記スイッチング素子を前記ダイパッド上に配置してかつ前記ゲートパッドと前記第3端子とをワイヤにより接続するか、を変えることにより、前記ゲート端子、前記第1電力端子、および前記第2電力端子が、前記第2方向に前記ゲート端子、前記第1電力端子、前記第2電力端子の順に並んでいる前記スイッチング装置と、前記ゲート端子、前記第1電力端子、および前記第2電力端子が、前記第2方向に前記ゲート端子、前記第1電力端子、前記第2電力端子の逆の順に並んでいる前記スイッチング装置と、の両方を製造する、
スイッチング装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021089994A JP2022182438A (ja) | 2021-05-28 | 2021-05-28 | スイッチング装置、半導体装置、およびスイッチング装置の製造方法 |
US17/715,070 US20220384318A1 (en) | 2021-05-28 | 2022-04-07 | Switching device, semiconductor device, and switching device manufacturing method |
DE102022112559.9A DE102022112559A1 (de) | 2021-05-28 | 2022-05-19 | Schaltvorrichtung, Halbleitervorrichtung und Verfahren zum Herstellen einer Schaltvorrichtung |
CN202210566942.0A CN115411008A (zh) | 2021-05-28 | 2022-05-23 | 开关装置、半导体装置及开关装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021089994A JP2022182438A (ja) | 2021-05-28 | 2021-05-28 | スイッチング装置、半導体装置、およびスイッチング装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022182438A true JP2022182438A (ja) | 2022-12-08 |
JP2022182438A5 JP2022182438A5 (ja) | 2023-06-30 |
Family
ID=83997099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021089994A Pending JP2022182438A (ja) | 2021-05-28 | 2021-05-28 | スイッチング装置、半導体装置、およびスイッチング装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220384318A1 (ja) |
JP (1) | JP2022182438A (ja) |
CN (1) | CN115411008A (ja) |
DE (1) | DE102022112559A1 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI238503B (en) | 2003-03-14 | 2005-08-21 | Analog Power Intellectual Prop | Electronic devices |
-
2021
- 2021-05-28 JP JP2021089994A patent/JP2022182438A/ja active Pending
-
2022
- 2022-04-07 US US17/715,070 patent/US20220384318A1/en active Pending
- 2022-05-19 DE DE102022112559.9A patent/DE102022112559A1/de active Pending
- 2022-05-23 CN CN202210566942.0A patent/CN115411008A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102022112559A1 (de) | 2022-12-01 |
CN115411008A (zh) | 2022-11-29 |
US20220384318A1 (en) | 2022-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4532303B2 (ja) | 半導体モジュール | |
JP5413471B2 (ja) | 電力用半導体装置 | |
JP5029078B2 (ja) | 電力用半導体装置 | |
US9966344B2 (en) | Semiconductor device with separated main terminals | |
US7821128B2 (en) | Power semiconductor device having lines within a housing | |
JP2009059923A (ja) | 半導体装置 | |
JP7428018B2 (ja) | 半導体モジュール | |
CN105470245B (zh) | 半导体器件 | |
JP2012175070A (ja) | 半導体パッケージ | |
KR20190095144A (ko) | 반도체 장치 | |
US20230225044A1 (en) | Stray inductance reduction in power semiconductor device modules | |
JP7428017B2 (ja) | 半導体モジュール | |
JP2016100442A (ja) | 半導体モジュール及び半導体装置 | |
JP2022182438A (ja) | スイッチング装置、半導体装置、およびスイッチング装置の製造方法 | |
US11302612B2 (en) | Lead frame wiring structure and semiconductor module | |
WO2022059251A1 (ja) | 半導体装置 | |
CN110943062B (zh) | 半导体装置 | |
JP2015186438A (ja) | 半導体装置 | |
JP7392308B2 (ja) | 半導体装置 | |
WO2022176675A1 (ja) | 半導体装置 | |
WO2021200138A1 (ja) | 半導体装置 | |
JP7491043B2 (ja) | 半導体モジュール | |
US11031379B2 (en) | Stray inductance reduction in packaged semiconductor devices | |
WO2023199639A1 (ja) | 半導体装置 | |
JP7294403B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230622 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |