JP2022182438A - スイッチング装置、半導体装置、およびスイッチング装置の製造方法 - Google Patents

スイッチング装置、半導体装置、およびスイッチング装置の製造方法 Download PDF

Info

Publication number
JP2022182438A
JP2022182438A JP2021089994A JP2021089994A JP2022182438A JP 2022182438 A JP2022182438 A JP 2022182438A JP 2021089994 A JP2021089994 A JP 2021089994A JP 2021089994 A JP2021089994 A JP 2021089994A JP 2022182438 A JP2022182438 A JP 2022182438A
Authority
JP
Japan
Prior art keywords
terminal
gate
switching device
pad
power terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021089994A
Other languages
English (en)
Other versions
JP7519956B2 (ja
JP2022182438A5 (ja
Inventor
仁 牧島
Hitoshi Makishima
佑紀 松高
Yuki Matsutaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021089994A priority Critical patent/JP7519956B2/ja
Priority to US17/715,070 priority patent/US20220384318A1/en
Priority to DE102022112559.9A priority patent/DE102022112559A1/de
Priority to CN202210566942.0A priority patent/CN115411008A/zh
Publication of JP2022182438A publication Critical patent/JP2022182438A/ja
Publication of JP2022182438A5 publication Critical patent/JP2022182438A5/ja
Application granted granted Critical
Publication of JP7519956B2 publication Critical patent/JP7519956B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】端子の配置が異なるスイッチング装置の製造に必要なコストが少ないスイッチング装置を提供する。【解決手段】スイッチング装置は、スイッチング素子と、ダイパッドと、ゲート端子と、ダイパッドと一体の第１電力端子と、第２電力端子と、を備え、ゲート端子、第１電力端子、および第２電力端子は、それぞれ、平面視においてダイパッドに対し第１方向側に位置し、ゲート端子、第１電力端子、および第２電力端子は、平面視において、第１方向と直行する第２方向にゲート端子、第１電力端子、第２電力端子の順またはその逆順に並んでおり、スイッチング素子は上面に第１ゲートパッドと第２ゲートパッドとを備え、第２ゲートパッドよりも第１ゲートパッドの方がゲート端子に近く、第１ゲートパッドよりも第２ゲートパッドの方が第２電力端子に近く、第１ゲートパッドはゲート端子とワイヤにより接続されている。【選択図】図１

Description

本開示はスイッチング装置、半導体装置、およびスイッチング装置の製造方法に関する。
例えば特許文献１において、ソース端子、ドレイン端子、およびゲート端子を有する半導体装置が開示されている。
特開２００５－３２７７５２号公報
使用される状況に応じて端子の配置が異なるスイッチング装置が要求される場合がある。スイッチング装置において端子の配置が変わると特性が変化することがある。
本開示は上記のような問題を解決するためのものであり、端子の配置を変更した際の特性の変化を抑えることができるスイッチング装置を提供することを目的とする。
本開示のスイッチング装置は、その一態様において、スイッチング素子と、ダイパッドと、ダイパッドと非一体のゲート端子と、ダイパッドと一体の第１電力端子と、ダイパッドと非一体の第２電力端子と、を備え、スイッチング素子はダイパッド上に配置され、スイッチング素子の下面とダイパッドとは電気的に接続されており、ゲート端子、第１電力端子、および第２電力端子は、それぞれ、平面視においてダイパッドに対し第１方向側に位置し、ゲート端子、第１電力端子、および第２電力端子は、平面視において、第１方向と直行する第２方向にゲート端子、第１電力端子、第２電力端子の順またはその逆順に並んでおり、スイッチング素子は上面に第１ゲートパッドと第２ゲートパッドとを備え、第２ゲートパッドよりも第１ゲートパッドの方がゲート端子に近く、第１ゲートパッドよりも第２ゲートパッドの方が第２電力端子に近く、第１ゲートパッドはゲート端子とワイヤにより接続されており、第２ゲートパッドはゲート端子とも第２電力端子とも接続されていない、スイッチング装置である。
本開示により、端子の配置が異なる半導体装置の製造に必要なコストが少ないスイッチング装置が提供される。
実施の形態１のスイッチング装置の一例を示す図である。 実施の形態１のスイッチング装置の一例を示す図である。 実施の形態１のスイッチング装置の備えるスイッチング素子を示す図である。 実施の形態２のスイッチング装置の一例を示す図である。 実施の形態２のスイッチング装置の一例を示す図である。 実施の形態２のスイッチング装置の一例において、スイッチング素子を仮想的に回転した際のゲートパッドの配置を示す図である。 実施の形態１のスイッチング装置の一例を示す図である。 実施の形態１のスイッチング装置の一例を示す図である。 実施の形態３の半導体装置を示す図である。
＜Ａ．実施の形態１＞
＜Ａ－１．構成＞
図７および図８は本実施の形態のスイッチング装置であるスイッチング装置１１ａおよびスイッチング装置１１ｂをそれぞれ示す図である。
図１および図２は、スイッチング装置１１ａおよびスイッチング装置１１ｂの封止材１７の内部を示すための図であり、スイッチング装置１１ａおよびスイッチング装置１１ｂを封止材１７を除いた状態で示す図である。図１および図２では、封止材１７は二点鎖線により示されている。封止材１７には、スイッチング装置１１ａまたはスイッチング装置１１ｂをヒートシンク等と固定するために用いられる穴７０が設けられている。
スイッチング装置１１ａとスイッチング装置１１ｂとは、それぞれ、スイッチング素子１と、ダイパッド３と、端子４と、ダイパッド３と一体の端子５と、端子６と、を備える。ダイパッド３と端子４とは非一体である。ダイパッド３と端子６とは非一体である。
端子４と、端子５と、端子６と、はそれぞれ、ダイパッド３に対し第１方向（つまり、図１または図２におけるｘ方向）側に位置している。端子４と、端子５と、端子６と、はそれぞれ、第１方向側から封止材１７の外に突出している。端子４と、端子５と、端子６と、はそれぞれ、第１方向に沿って延在している。端子４と、端子５と、端子６と、はそれぞれ、封止材１７から第１方向に向けて突き出ている。
スイッチング素子１と、ダイパッド３と、端子４の一部と、端子５の一部と、端子６の一部と、はそれぞれ、封止材１７により封止されている。封止材１７は例えば樹脂である。
スイッチング素子１はダイパッド３上に配置されている。スイッチング素子１は例えば接合材を介してダイパッド３上に配置され、ダイパッド３と接合されている。当該接合材は例えばはんだである。
スイッチング素子１は下面に図示されないドレイン電極を有する。当該ドレイン電極とダイパッド３とは接合材を介して電気的に接続されている。
スイッチング素子１は上面にソース電極２１を有する。スイッチング素子１は上面に２つのゲートパッド、つまりゲートパッド２２およびゲートパッド２３、を有する。
ソース電極２１は、スイッチング素子１の上面のうちゲートパッド２２およびゲートパッド２３が設けられている領域以外の領域に設けられている。ソース電極２１はスイッチング素子１の上面のうちゲートパッド２２およびゲートパッド２３以外の領域の広い範囲を占める。ソース電極２１はスイッチング素子１の上面のうち例えば半分以上の範囲を占める。ソース電極２１はスイッチング素子１の上面のうち例えば７５％以上の範囲を占める。
スイッチング素子１は、ソース電極２１とドレイン電極との間で流れる電流をゲートパッド２２またはゲートパッド２３に入力されるゲート信号に応じて制御するスイッチング素子である。
スイッチング素子１は例えばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、金属酸化物半導体電界効果トランジスタ）またはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポーラトランジスタ）またはＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ－Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ、逆導通ＩＧＢＴ）である。
スイッチング素子１は例えばシリコン半導体またはＳｉＣ半導体またはＧａＮ半導体を含む半導体素子である。
スイッチング装置１１ａにおいて、端子６とソース電極２１とはワイヤ７により接続されている。
スイッチング装置１１ｂにおいて、端子４とソース電極２１とはワイヤ７により接続されている。
スイッチング装置１１ａにおいて、端子４とゲートパッド２２とはワイヤ８により接続されている。スイッチング装置１１ａにおいて、ゲートパッド２３は端子４とも端子６とも接続されていない。スイッチング装置１１ａにおいて、ゲートパッド２２は第１ゲートパッドの一例であり、ゲートパッド２３は第２ゲートパッドの一例である。
スイッチング装置１１ｂにおいて、端子６とゲートパッド２３とはワイヤ８により接続されている。スイッチング装置１１ｂにおいて、ゲートパッド２２は端子４とも端子６とも接続されていない。スイッチング装置１１ｂにおいて、ゲートパッド２２は第２ゲートパッドの一例であり、ゲートパッド２３は第１ゲートパッドの一例である。
スイッチング装置１１ａにおいて、端子４はゲート端子、端子５はドレイン端子、端子６はソース端子である。つまり、スイッチング装置１１ａにおいて、端子４であるゲート端子と、端子５であるドレイン端子と、端子６であるソース端子と、は、第１方向に直行する第２方向（つまり、図１におけるｙ方向）に、ゲート端子、ドレイン端子、ソース端子の順に並んでいる。スイッチング装置１１ａにおいて、ドレイン端子は第１電力端子の一例であり、ソース端子は第２電力端子の一例である。
スイッチング装置１１ｂにおいて、端子４はソース端子、端子５はドレイン端子、端子６はゲート端子である。つまり、スイッチング装置１１ｂにおいて、端子６であるゲート端子と、端子５であるドレイン端子と、端子４であるソース端子と、は、第２方向（つまり、図２におけるｙ方向）に、ソース端子、ドレイン端子、ゲート端子、の順に並んでいる。スイッチング装置１１ｂにおいて、ドレイン端子は第１電力端子の一例であり、ソース端子は第２電力端子の一例である。
このように、スイッチング装置１１ａとスイッチング装置１１ｂとは、互いに端子（つまり、ゲート端子、ドレイン端子、およびソース端子）の配置が異なるスイッチング装置である。
スイッチング装置１１ａまたはスイッチング装置１１ｂの製造時には、まず、スイッチング素子１とダイパッド３とを接合する。その後、端子４とゲートパッド２２とを接続し端子６とソース電極２１とを接続すればスイッチング装置１１ａが得られ、端子４とソース電極２１とを接続し端子６とゲートパッド２３とを接続すればスイッチング装置１１ｂが得られる。つまり、例えば、スイッチング装置１１ａとスイッチング装置１１ｂとで同じ構成のスイッチング素子１とリードフレームとを用いることができる。当該リードフレームは、ダイパッド３、端子４、端子５、および端子６を備えるリードフレームである。また、例えば、スイッチング装置１１ａとスイッチング装置１１ｂとでスイッチング素子１とダイパッド３とを接合する工程を共通化できる。つまり、スイッチング素子１と、ダイパッド３と、ダイパッド３と非一体であってゲート端子またはソース端子となる端子４と、ダイパッドと一体であってドレイン端子である端子５と、ダイパッド３と非一体であってソース端子またはゲート端子となる端子６と、をそれぞれ複数準備し、ダイパッド３それぞれにスイッチング素子１をそれぞれ配置し、端子４とゲートパッド２２とをワイヤ８により接続するか、端子６とゲートパッド２３をワイヤ８により接続するか、を変えることにより、スイッチング装置１１ａとスイッチング装置１１ｂとの両方を製造することができる。
スイッチング装置１１ａにおいて、ゲートパッド２３よりもゲートパッド２２の方がゲート端子である端子４に近い。スイッチング装置１１ａにおいて、ゲートパッド２２よりもゲートパッド２３の方がソース端子である端子６に近い。スイッチング装置１１ｂにおいて、ゲートパッド２２よりもゲートパッド２３の方がゲート端子である端子６に近い。スイッチング装置１１ｂにおいて、ゲートパッド２３よりもゲートパッド２２の方がソース端子である端子４に近い。ゲートパッド２２とゲートパッド２３とがこのように配置されており、スイッチング装置１１ａではゲートパッド２２と端子４が接続され、スイッチング装置１１ｂではゲートパッド２３と端子６が接続されていることで、スイッチング装置１１ａとスイッチング装置１１ｂとでワイヤ８の長さの違いが抑制され、スイッチング装置１１ａの特性とスイッチング装置１１ｂの特性との違いが抑制される。つまり、スイッチング装置１１ａとスイッチング装置１１ｂとは、端子の配置を変更した際の特性の変化を抑えることができるスイッチング装置である。
端子４および端子６のうち封止されていない箇所は変形可能な部分であり、例えば、端子４または端子６のうち封止されていない箇所がゲートパッド２２またはゲートパッド２３と最も近いような状態に変形される、またはそのような状態で製造される場合も考えられる。しかし、そのような状態であったとしても、端子４または６とゲートパッド２２またはゲートパッド２３との距離は、端子４または端子６のうち封止材１７により封止されている箇所とゲートパッド２２またはゲートパッド２３との距離を指す。
スイッチング装置１１ａとスイッチング装置１１ｂとのそれぞれにおいて、ゲート端子は、ゲートパッド２２とゲートパッド２３のうち、ゲート端子に近い方のゲートパッドと接続されている。
スイッチング装置１１ａとスイッチング装置１１ｂとのそれぞれにおいて、ゲートパッド２２とゲートパッド２３とは、スイッチング素子１は上面に、第１方向に関する位置が少なくとも部分的に重なるように、第２方向に並んで設けられている。ゲートパッド２２とゲートパッド２３とは、例えば、第１方向に関して同じ位置に、第２方向に並んでいる。
スイッチング素子１は平面視で長方形の形状を有している。スイッチング装置１１ａとスイッチング装置１１ｂとのそれぞれにおいて、スイッチング素子１の平面視での形状の一組の対向する２辺は第１方向に沿って、他の一組の対向する２辺は第２方向に沿って延在している。
ダイパッド３は平面視で長方形の形状を有している。スイッチング装置１１ａとスイッチング装置１１ｂとのそれぞれにおいて、ダイパッド３の平面視での形状の一組の対向する２辺は第１方向に沿って、他の一組の対向する２辺は第２方向に沿って延在している。
スイッチング装置１１ａとスイッチング装置１１ｂとのそれぞれにおいて、例えば、ゲートパッド２２はスイッチング素子１の上面のうち第２方向とは逆側の端に配置され、ゲートパッド２３はスイッチング素子１の上面のうち第２方向側の端に配置される。
スイッチング素子１の第２方向に関する中心（つまり、図３の破線８１）からゲートパッド２２までの第２方向に関する距離（つまり、図３におけるＬ１２）と、スイッチング素子１の第２方向に関する中心からゲートパッド２３までの第２方向に関する距離（つまり、図３におけるＬ１１）と、は同じである。本開示において、２つの距離が同じとは、２つの距離が厳密に同じ場合だけではなく、２つの距離のうち大きい方が小さい方の１．１倍以下である場合を指す。また、２つの距離が同じと説明された場合、より好ましくは、２つの距離のうち大きい方が小さい方の１．０５倍以下である。他の実施の形態を含め以後の段落においても同様である。
ゲートパッド２２とゲートパッド２３とがそれぞれ、スイッチング素子１の上面の第１方向側の端部に設けられていれば、スイッチング装置１１ａおよびスイッチング装置１１ｂのそれぞれにおいて、ワイヤ８の長さを短くできる。ワイヤ８の長さが短ければ、ゲート信号の伝達にかかる時間を短くできる。
ゲートパッド２２は例えばスイッチング素子１の上面のうち端子４に最も近い角部分に設けられ、ゲートパッド２３は例えばスイッチング素子１の上面のうち端子６に最も近い角部分に設けられる。スイッチング素子１の平面視での形状は例えば一方の対向する２辺が他方の対向する２辺よりも長い長方形形状である。ゲートパッド２２とゲートパッド２３とが、長辺で繋がれる２つの角部分にそれぞれ設けられており、当該長辺が第２方向に沿って配置されていることで、ゲートパッド２２と端子４との距離と、ゲートパッド２３と端子６との距離と、を小さくすることができる。
スイッチング装置１１ａとスイッチング装置１１ｂとのそれぞれにおいて、スイッチング素子１は、例えば、ダイパッド３上に、ダイパッド３の第２方向に関する中心（つまり、図１または図２の破線８０）からスイッチング素子１の第２方向側の端までの第２方向に関する距離(つまり図１または図２のＬ３)と、ダイパッド３の第２方向に関する中心からスイッチング素子１の第２方向と逆側の端までの第２方向に関する距離(つまり図１または図２のＬ４)と、が同じになるように配置される。スイッチング素子１は、例えば、ダイパッド３上に、図１または図２において破線８０により示されるダイパッド３の第２方向に関する中心と図３において破線８１により示されるスイッチング素子１の第２方向に関する中心とが一致するように配置される。
端子４と端子６とはダイパッド３の第２方向に関する中心から第２方向に関し逆側に位置する。ダイパッド３の第２方向に関する中心から端子４までの第２方向に関する距離（つまり、図１または図２のＬ１０）と、ダイパッド３の第２方向に関する中心から端子６までの第２方向に関する距離（つまり、図１または図２のＬ９）と、は例えば同じである。また、端子４の第１方向とは逆側の端と端子６の第１方向とは逆側の端の第１方向に関する位置は例えば同じである。
スイッチング装置１１ａとスイッチング装置１１ｂとのそれぞれにおいて、スイッチング素子１は、例えば、ダイパッド３上に、ダイパッド３の第２方向に関する中心からゲートパッド２２までの第２方向に関する距離（つまり、図１または図２のＬ２）と、ダイパッド３の第２方向に関する中心からゲートパッド２３までの第２方向に関する距離（つまり、図１または図２のＬ１）と、が同じになるように配置される。
スイッチング装置１１ａとスイッチング装置１１ｂとのそれぞれにおいて、ゲートパッド２２とゲートパッド２３とは、例えば、ダイパッド３の第２方向に関する中心線（つまり、破線８０）に関して線対称な位置にある。ここで、ダイパッド３の第２方向に関する中心線（つまり、破線８０）に関してゲートパッド２２とゲートパッド２３とが線対称とは、破線８０に関しゲートパッド２２を折り返した場合に、ゲートパッド２２が破線８０に関し折り返された領域とゲートパッド２３の領域の２つの領域を合わせた領域の面積が、当該２つの領域の共通部分の面積の１．１倍以下であることを指す。
スイッチング装置１１ａとスイッチング装置１１ｂとのそれぞれにおいて、スイッチング素子１は、例えば、ダイパッド３上に、スイッチング素子１の第２方向側の端からダイパッド３の第２方向側の端までの距離（つまり、図１または図２のＬ５）と、スイッチング素子１の第２方向とは逆側の端からダイパッド３の第２方向とは逆側の端までの距離（つまり、図１または図２のＬ６）と、が同じになるように配置される。
以上説明した配置により、スイッチング装置１１ａとスイッチング装置１１ｂとのそれぞれにおいて、端子４とゲートパッド２２との距離（つまり、Ｌ８）は、端子６とゲートパッド２３との距離（つまり、Ｌ７）と例えば同じである。また、スイッチング装置１１ａの端子４とゲートパッド２２との距離は、スイッチング装置１１ｂの端子６とゲートパッド２３との距離と例えば同じである。
ワイヤ８の長さが変わると、ゲート信号の伝達にかかる時間が変わる。端子４とゲートパッド２２との距離と、端子６とゲートパッド２３との距離とが同じであることで、スイッチング装置１１ａとスイッチング装置１１ｂとで、ワイヤ８の長さの違いがより抑制される。これにより、スイッチング装置１１ａの特性とスイッチング装置１１ｂの特性との違いをより抑制できる。
スイッチング装置１１ａおよびスイッチング装置１１ｂにおいては、ドレイン端子である端子５が端子４と端子６の間に存在し、端子４と端子６とが第２方向に離れている。そのため、ゲートパッド２２とゲートパッド２３との両方があることによってスイッチング装置１１ａのワイヤ８の長さとスイッチング装置１１ｂのワイヤ８の長さとの違いが抑えられる、ということの効果が大きい。
ＳｉＣ半導体またはＧａＮ半導体を含むスイッチング素子はシリコン半導体を含むスイッチング素子と比べ、より高速でのスイッチングに適している。スイッチング素子１が高速なスイッチングを行う素子である場合、ワイヤ８の長さがスイッチング特性に与える影響が大きい。そのため、スイッチング素子１がＳｉＣ半導体またはＧａＮ半導体を含むスイッチング素子である場合、本実施の形態のようにスイッチング装置１１ａの特性とスイッチング装置１１ｂとのワイヤ８の長さの違いを抑制することでスイッチング装置１１ａの特性とスイッチング装置１１ｂの特性との違いを抑制することがより効果的である。
＜Ｂ．実施の形態２＞
＜Ｂ－１．構成＞
図４および図５は本実施の形態のスイッチング装置であるスイッチング装置１２ａおよびスイッチング装置１２ｂをそれぞれ示す図である。
スイッチング装置１２ａは、実施の形態１のスイッチング装置１１ａと比べると、スイッチング素子１の代わりにスイッチング素子２を備える点が異なる。スイッチング装置１２ａにおいては、端子４とスイッチング素子２の備えるゲートパッド２４がワイヤ８により接続されている。スイッチング装置１２ａはこれらの点の他は実施の形態１のスイッチング装置１１ａと同様である。
スイッチング装置１２ｂは、実施の形態１のスイッチング装置１１ｂと比べると、スイッチング素子１の代わりにスイッチング素子２を備える点が異なる。スイッチング装置１２ｂにおいては、端子６とスイッチング素子２の備えるゲートパッド２４がワイヤ８により接続されている。スイッチング装置１２ｂはこれらの点の他では実施の形態１のスイッチング装置１１ｂと同様である。
スイッチング素子２はダイパッド３上に配置されている。スイッチング素子２は例えば接合材を介してダイパッド３上に配置され、ダイパッド３と接合されている。当該接合材は例えばはんだである。
スイッチング素子２は下面に図示されないドレイン電極を有する。当該ドレイン電極とダイパッド３とは接合材を介して電気的に接続されている。
スイッチング素子２は上面にソース電極２１を有する。スイッチング素子２は上面にゲートパッド２４を有する。
ソース電極２１は、スイッチング素子２の上面のうちゲートパッド２４が設けられている領域以外の領域に設けられている。ソース電極２１はスイッチング素子２の上面のうちゲートパッド２４以外の領域の広い範囲を占める。ソース電極２１はスイッチング素子２の上面のうち例えば半分以上の範囲を占める。ソース電極２１はスイッチング素子２の上面のうち例えば７５％以上の範囲を占める。
スイッチング素子２は、ソース電極２１とドレイン電極との間で流れる電流をゲートパッド２４に入力されるゲート信号に応じて制御するスイッチング素子である。
スイッチング装置１２ａとスイッチング装置１２ｂのそれぞれにおいて、端子４と、端子５と、端子６と、はそれぞれ、ダイパッド３に対し第１方向（つまり、図４または図５のｘ方向）側に位置している。端子４と、端子５と、端子６と、はそれぞれ、第１方向に沿って延在している。端子４と、端子５と、端子６と、はそれぞれ、封止材１７から第１方向に向けて突き出ている。
スイッチング装置１２ａにおいて、端子４はゲート端子、端子５はドレイン端子、端子６はソース端子である。つまり、スイッチング装置１２ａにおいて、端子４であるゲート端子と、端子５であるドレイン端子と、端子６であるソース端子と、は、第１方向に直行する第２方向（つまり、図４のｙ方向）に、ゲート端子、ドレイン端子、ソース端子の順に並んでいる。
スイッチング装置１２ｂにおいて、端子４はソース端子、端子５はドレイン端子、端子６はゲート端子である。つまり、スイッチング装置１２ｂにおいて、端子６であるゲート端子と、端子５であるドレイン端子と、端子４であるソース端子と、は、第２方向（つまり、図５のｙ方向）に、ソース端子、ドレイン端子、ゲート端子、の順に並んでいる。
このように、スイッチング装置１２ａとスイッチング装置１２ｂとは、互いに端子（つまり、ゲート端子、ドレイン端子、およびソース端子）の配置が異なるスイッチング装置である。
スイッチング装置１２ａまたはスイッチング装置１２ｂの製造時には、まず、スイッチング素子２とダイパッド３とを接合する。その際、スイッチング装置１２ａを製造するかスイッチング装置１２ｂを製造するかに応じて、スイッチング素子２の向きを変える。スイッチング素子２を図４に示される向きでダイパッド３に接合し、端子４をゲートパッド２４と接続し端子６をソース電極２１と接続すれば、スイッチング装置１２ａが得られる。スイッチング素子２を図５に示される向きでダイパッド３に接合し、端子４をソース電極２１と接続し端子６をゲートパッド２４と接続すれば、スイッチング装置１２ｂが得られる。
例えば、スイッチング装置１２ａとスイッチング装置１２ｂとで同じ構成のスイッチング素子１とリードフレームとを用いることができる。当該リードフレームは、ダイパッド３、端子４、端子５、および端子６を備えるリードフレームである。また、スイッチング素子２が、スイッチング装置１２ａにおける向きとスイッチング装置１２ｂにおける向きとで形の変化が小さいものであれば、例えば、スイッチング装置１２ａとスイッチング装置１２ｂとで、スイッチング素子２とダイパッド３とを接合する工程を共通化できる。
スイッチング素子２と、ダイパッド３と、ダイパッド３と非一体であってゲート端子またはソース端子となる端子４と、ダイパッドと一体であってドレイン端子である端子５と、ダイパッド３と非一体であってソース端子またはゲート端子となる端子６と、をそれぞれ複数準備し、ダイパッド３それぞれにスイッチング素子１をそれぞれ配置し、ゲートパッド２４がスイッチング素子２の第２方向に関する中心よりも端子４側に位置する向きでスイッチング素子２をダイパッド３上に配置してかつゲートパッド２４と端子４とをワイヤ８により接続するか、ゲートパッド２４がスイッチング素子２の第２方向に関する中心よりも端子６側に位置する向きでスイッチング素子２をダイパッド３上に配置してかつゲートパッド２４と端子６とをワイヤ８により接続するか、を変えることにより、スイッチング装置１２ａとスイッチング装置１２ｂと、の両方を製造することができる。
スイッチング装置１２ａにおいて、ゲートパッド２４は、スイッチング素子２の上面のうち第１方向に関する中心を含むように配置されている。スイッチング素子２の第１方向側の端からゲートパッド２４までの第１方向に関する距離（つまり、図４のＬ１６）と、スイッチング素子２の第１方向と逆側の端からゲートパッド２４までの第１方向に関する距離（つまり、図４のＬ１５）と、は例えば同じである。また、ゲートパッド２４は、スイッチング素子２の上面のうちスイッチング素子２の第２方向に関する中心よりも端子４側に配置されている。
スイッチング装置１２ｂにおいて、ゲートパッド２４は、スイッチング素子２の上面のうち第１方向に関する中心を含むように配置されている。スイッチング素子２の第１方向側の端からゲートパッド２４までの第１方向に関する距離（つまり、図５のＬ１５）と、スイッチング素子２の第１方向と逆側の端からゲートパッド２４までの第１方向に関する距離（つまり、図５のＬ１６）と、は例えば同じである。また、ゲートパッド２４は、スイッチング素子２の上面のうちスイッチング素子２の第２方向に関する中心よりも端子６側に配置されている。
ゲートパッド２４が、スイッチング素子２の上面のうち第１方向に関する中心部分に設けられていることで、スイッチング装置１２ａとスイッチング装置１２ｂとでワイヤ８の長さの違いを抑制できる。
スイッチング装置１２ａとスイッチング装置１２ｂのそれぞれにおいて、ゲートパッド２４が第２方向に関してスイッチング素子２の第２方向に関する中心よりもゲート端子側に位置するような向きでスイッチング素子２が配置されている。これにより、ワイヤ８を短くできる。
スイッチング装置１２ａにおいては、ゲートパッド２４と端子６との距離よりもゲートパッド２４と端子４との距離の方が小さく、また、スイッチング素子２を面内においてスイッチング素子２の中心の回りで仮想的に１８０°回転させた際には、ゲートパッド２４と端子４との距離よりもゲートパッド２４と端子６との距離の方が小さい。
スイッチング装置１２ｂにおいては、ゲートパッド２４と端子４との距離よりもゲートパッド２４と端子６との距離の方が小さく、また、スイッチング素子２を面内においてスイッチング素子２の中心の回りで仮想的に１８０°回転させた際には、ゲートパッド２４と端子６との距離よりもゲートパッド２４と端子４との距離の方が小さい。
つまり、スイッチング装置１２ａとスイッチング装置１２ｂのそれぞれにおいて、ゲートパッド２４がスイッチング素子２の上面のうち第１方向に関する中心を含む領域に設けられており、ゲートパッド２４とソース端子との距離よりもゲートパッド２４とゲート端子との距離の方が小さく、スイッチング素子２を面内においてスイッチング素子２の中心の回りで仮想的に１８０°回転させた際には、ゲートパッド２４とゲート端子との距離よりもゲートパッド２４とソース端子との距離の方が小さい。これにより、スイッチング装置１２ａとスイッチング装置１２ｂとでワイヤ８の長さの違いを抑えることができ、また、スイッチング装置１２ａとスイッチング装置１２ｂとで特製の違いを抑えることができる。つまり、スイッチング装置１２ａとスイッチング装置１２ｂとは、それぞれ、端子の配置を変更した際の特性の変化を抑えることができるスイッチング装置である。
スイッチング装置１２ｂにおけるスイッチング素子２の配置は、例えば、スイッチング装置１２ａにおけるスイッチング素子２を、スイッチング素子２の中心の回りで面内で１８０°回転した配置である。
スイッチング装置１２ａにおいて、例えば、ゲートパッド２４と端子４との距離（つまり、図６のＬ１７）と、スイッチング素子２を面内においてスイッチング素子２の中心の回りで仮想的に１８０°回転させた際のゲートパッド２４と端子６との距離（つまり、図６のＬ１９）と、が同じである。図６において、スイッチング素子２を面内においてスイッチング素子２の中心の回りで仮想的に１８０°回転させた際のゲートパッド２４の位置は二点鎖線により示されている。
同様に、スイッチング装置１２ｂにおいて、例えば、ゲートパッド２４と端子６との距離と、スイッチング素子２を面内においてスイッチング素子２の中心の回りで仮想的に１８０°回転させた際のゲートパッド２４と端子４との距離と、が同じである。
スイッチング装置１２ａとスイッチング装置１２ｂにおいて、スイッチング素子２は、ダイパッド３上に、ダイパッド３の第２方向に関する中心（つまり、図４または図５の破線８０）からスイッチング素子２の第２方向側の端までの第２方向に関する距離（つまり、図４または図５のＬ１３）と、ダイパッド３の第２方向に関する中心からスイッチング素子２の第２方向と逆側の端までの第２方向に関する距離（つまり、図４または図５のＬ１４）と、が同じになるように配置される。
以上説明した配置により、スイッチング装置１２ａにおけるゲートパッド２４と端子４との距離（つまり、図４のＬ１７）と、スイッチング装置１２ｂにおけるゲートパッド２４と端子６との距離（つまり、図５のＬ１８）と、が同じになるようにできる。
スイッチング装置１２ａにおけるゲートパッド２４と端子４との距離と、スイッチング装置１２ｂにおけるゲートパッド２４と端子６との距離と、が同じであることで、スイッチング装置１２ａのワイヤ８の長さとスイッチング装置１２ｂのワイヤ８の長さとの違いが抑制される。これにより、スイッチング装置１２ａの特性とスイッチング装置１２ｂの特性の違いをより抑制できる。
＜Ｃ．実施の形態３＞
＜Ｃ－１．構成＞
図９は、本実施の形態の半導体装置５０を示す図である。半導体装置５０は、基板３０とスイッチング装置１１ａ（第１のスイッチング装置の一例）とスイッチング装置１１ｂ（第２のスイッチング装置の一例）とヒートシンク３１とを備える。半導体装置５０は例えば電力変換装置である。
図９において、基板３０は紙面に垂直な方向に延在している。
半導体装置５０において、スイッチング装置１１ａは基板３０の一方主面側に、スイッチング装置１１ｂは基板３０の他方主面側に配置されている。
図９ではスイッチング装置１１ａとスイッチング装置１１ｂとの組１１０が３つ示されているが、半導体装置５０はスイッチング装置１１ａとスイッチング装置１１ｂとの組１１０を１つ以上備えていればよい。また、組１１０は、スイッチング装置１１ａとスイッチング装置１１ｂとの組ではなく、スイッチング装置１２ａとスイッチング装置１２ｂとの組であってもよい。また、複数の組１１０のうちの一部がスイッチング装置１１ａとスイッチング装置１１ｂとの組であって、他の一部がスイッチング装置１２ａとスイッチング装置１２ｂとの組であってもよい。また、複数の組１１０のうちの一部においては基板３０の一方面側にスイッチング装置１１ａがあって他方面側にスイッチング装置１１ｂがあり、複数の組１１０のうちの他の一部においては基板３０の一方面側にスイッチング装置１１ｂがあって他方面側にスイッチング装置１１ａがあってもよい。
組１１０のそれぞれにおいて、スイッチング装置１１ａとスイッチング装置１１ｂとは並列接続されている。このような２つのスイッチング装置の並列接続においては、当該２つのスイッチング装置の特性の違いが小さいことが好ましい。実施の形態１で説明したように、スイッチング装置１１ａとスイッチング装置１１ｂは、互いの特性の違いが抑制されたスイッチング装置である。スイッチング装置１１ａのワイヤ８の長さとスイッチング装置１１ｂのワイヤ８の長さのうち長い方は、好ましくは短い方の１．１倍以下であり、より好ましくは短い方の１．０５倍以下である。
基板３０の面内方向に関してスイッチング装置１１ａのゲート端子である端子４とドレイン端子である端子５とソース端子である端子６とが並んでいる方向に沿って、スイッチング装置１１ａのゲート端子である端子４とドレイン端子である端子５とソース端子である端子６との並びと同じ順で、スイッチング装置１１ｂのゲート端子である端子６とドレイン端子である端子５とソース端子である端子４とが並んでいる。基板３０の両面にスイッチング素子２つをこのように実装し並列接続することで、基板３０の配線が簡略化される。また、基板３０の両面にスイッチング素子を配置することで、基板３０のサイズを縮小できる。
スイッチング装置１１ａとスイッチング装置１１ｂとが上記のように基板３０に実装された場合、基板３０の面内方向に関して、スイッチング装置１１ａとスイッチング装置１１ｂとで、ダイパッド３に対しスイッチング素子２が同じ側、つまり図９において紙面手前側に位置している。
ヒートシンク３１はスイッチング装置１１ａとスイッチング装置１１ｂとの紙面奥側に位置する。ヒートシンク３１は基板３０の両面側に、基板３０のなす面から面直方向に突出している。ヒートシンク３１は基板３０と交差する向きの冷却面３１０を有する。スイッチング装置１１ａとスイッチング装置１１ｂとは、それぞれ冷却面３１０に取り付けられている。スイッチング装置１１ａとスイッチング装置１１ｂとは、基板３０の面内方向に関しヒートシンク３１に対し同じ側に取り付けられている。
ヒートシンク３１は、例えば基板３０の一方面上と他方面上にそれぞれ取り付けられたヒートシンクを合わせたものであってもよいし、例えば基板３０の端部に取り付けられた一体のヒートシンクであってもよい。
ゲート端子、ドレイン端子、ソース端子の配置が互いに逆になっているスイッチング装置１１ａとスイッチング装置１１ｂとを用い、上記のように並列接続することで、配線を簡略化し、かつ、スイッチング装置１１ａとスイッチング装置１１ｂとの同じ側にヒートシンク３１を取り付けることができる。そのため、スイッチング装置１１ａとスイッチング装置１１ｂとが、それぞれ片面から冷却を行う必要のあるスイッチング装置であっても、基板３０の両側に上記のようにスイッチング装置１１ａとスイッチング装置１１ｂとを容易に並列実装できる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１，２ スイッチング素子、３ ダイパッド、４，５，６ 端子、７，８ ワイヤ、１１ａ，１１ｂ，１２ａ，１２ｂ スイッチング装置、１７ 封止材、２１ ソース電極、２２，２３，２４ ゲートパッド、３０ 基板、３１ ヒートシンク、５０ 半導体装置。

Claims (17)

  1. スイッチング素子と、
    ダイパッドと、
    前記ダイパッドと非一体のゲート端子と、
    前記ダイパッドと一体の第１電力端子と、
    前記ダイパッドと非一体の第２電力端子と、
    を備え、
    前記スイッチング素子は前記ダイパッド上に配置され、
    前記スイッチング素子の下面と前記ダイパッドとは電気的に接続されており、
    前記ゲート端子、前記第１電力端子、および前記第２電力端子は、それぞれ、平面視において前記ダイパッドに対し第１方向側に位置し、
    前記ゲート端子、前記第１電力端子、および前記第２電力端子は、平面視において、前記第１方向と直行する第２方向に前記ゲート端子、前記第１電力端子、前記第２電力端子の順またはその逆順に並んでおり、
    前記スイッチング素子は上面に第１ゲートパッドと第２ゲートパッドとを備え、
    前記第２ゲートパッドよりも前記第１ゲートパッドの方が前記ゲート端子に近く、
    前記第１ゲートパッドよりも前記第２ゲートパッドの方が前記第２電力端子に近く、
    前記第１ゲートパッドは前記ゲート端子とワイヤにより接続されており、
    前記第２ゲートパッドは前記ゲート端子とも前記第２電力端子とも接続されていない、
    スイッチング装置。
  2. 請求項１に記載のスイッチング装置であって、
    前記ゲート端子と前記第１ゲートパッドとの距離と、前記第２電力端子と前記第２ゲートパッドとの距離と、が同じである、
    スイッチング装置。
  3. 請求項１または２に記載のスイッチング装置であって、
    前記第１ゲートパッドと第２ゲートパッドとは、前記スイッチング素子の上面に、前記第１方向に関する位置が少なくとも部分的に重なるように前記第２方向に並んで設けられている、
    スイッチング装置。
  4. 請求項１から３のいずれか１項に記載のスイッチング装置であって、
    前記スイッチング素子の前記第２方向に関する中心から前記第１ゲートパッドまでの前記第２方向に関する距離と、前記スイッチング素子の前記第２方向に関する中心から前記第２ゲートパッドまでの前記第２方向に関する距離と、が同じである、
    スイッチング装置。
  5. 請求項１から４のいずれか１項に記載のスイッチング装置であって、
    前記ダイパッドの前記第２方向に関する中心から前記第１ゲートパッドまでの前記第２方向に関する距離と、前記ダイパッドの前記第２方向に関する中心から前記第２ゲートパッドまでの前記第２方向に関する距離と、が同じである、
    スイッチング装置。
  6. 請求項１から５のいずれか１項に記載のスイッチング装置であって、
    前記ダイパッドの前記第２方向に関する中心線に関して前記第１ゲートパッドと前記第２ゲートパッドとが線対称な位置にある、
    スイッチング装置。
  7. スイッチング素子と、
    ダイパッドと、
    前記ダイパッドと非一体のゲート端子と、
    前記ダイパッドと一体の第１電力端子と、
    前記ダイパッドと非一体の第２電力端子と、
    を備え、
    前記スイッチング素子は前記ダイパッド上に配置され、
    前記スイッチング素子の下面と前記ダイパッドとは電気的に接続されており、
    前記ゲート端子、前記第１電力端子、および前記第２電力端子は、それぞれ、平面視において前記ダイパッドに対し第１方向側に位置し、
    前記ゲート端子、前記第１電力端子、および前記第２電力端子は、平面視において、前記第１方向と直行する第２方向に前記ゲート端子、前記第１電力端子、前記第２電力端子の順またはその逆順に並んでおり、
    前記スイッチング素子は上面にゲートパッドを備え、
    前記ゲートパッドは、前記スイッチング素子の上面のうち前記第１方向に関する中心を含む領域に設けられており、
    前記ゲートパッドと前記第２電力端子との距離よりも前記ゲートパッドと前記ゲート端子との距離の方が小さく、
    前記スイッチング素子を面内において前記スイッチング素子の中心の回りで仮想的に１８０°回転させた際には、前記ゲートパッドと前記ゲート端子との距離よりも前記ゲートパッドと前記第２電力端子との距離の方が小さく、
    前記ゲート端子と前記ゲートパッドとがワイヤにより接続されている、
    スイッチング装置。
  8. 請求項７に記載のスイッチング装置であって、
    前記ゲートパッドと前記ゲート端子との距離と、前記スイッチング素子を面内において前記スイッチング素子の中心の回りで仮想的に１８０°回転させた際の前記ゲートパッドと前記第２電力端子との距離と、が同じである、
    スイッチング装置。
  9. 請求項７または８に記載のスイッチング装置であって、
    前記スイッチング素子の前記第１方向側の端から前記ゲートパッドまでの前記第１方向に関する距離と、前記スイッチング素子の前記第１方向と逆側の端から前記ゲートパッドまでの前記第１方向に関する距離と、が同じである、
    スイッチング装置。
  10. 請求項１から９のいずれか１項に記載のスイッチング装置であって、
    前記ダイパッドの前記第２方向に関する中心から前記スイッチング素子の前記第２方向側の端までの距離と、前記ダイパッドの前記第２方向に関する中心から前記スイッチング素子の前記第２方向と逆側の端までの距離とが同じである、
    スイッチング装置。
  11. 請求項１から１０のいずれか１項に記載のスイッチング装置であって、
    前記ゲート端子と前記第２電力端子とは前記ダイパッドの前記第２方向に関する中心から前記第２方向に関し逆側に位置し、
    前記ダイパッドの前記第２方向に関する中心から前記ゲート端子までの前記第２方向に関する距離と、前記ダイパッドの前記第２方向に関する中心から前記第２電力端子までの前記第２方向に関する距離と、は同じである、
    スイッチング装置。
  12. 請求項１から１１のいずれか１項に記載のスイッチング装置であって、
    前記スイッチング素子はＳｉＣ半導体を含む、
    スイッチング装置。
  13. それぞれが請求項１から１２のいずれか１項に記載のスイッチング装置である第１のスイッチング装置と第２のスイッチング装置とを備える半導体装置であって、
    前記第１のスイッチング装置では前記ゲート端子、前記第１電力端子、および前記第２電力端子が、前記第２方向に前記ゲート端子、前記第１電力端子、前記第２電力端子の順に並んでおり、
    前記第２のスイッチング装置では前記ゲート端子、前記第１電力端子、および前記第２電力端子が、前記第２方向に前記第２電力端子、前記第１電力端子、前記ゲート端子の順に並んでおり、
    前記第１のスイッチング装置と前記第２のスイッチング装置とが並列に接続されている、
    半導体装置。
  14. 請求項１３に記載の半導体装置であって、
    基板を更に備え、
    前記第１のスイッチング装置と前記第２のスイッチング装置とは前記基板を挟んで対向するように前記基板の一方主面側と他方主面側にそれぞれ配置され、
    前記第１のスイッチング装置のゲート端子と第１電力端子と第２電力端子との並んでいる方向に沿って、前記第１のスイッチング装置のゲート端子と第１電力端子と第２電力端子との並びと同じ順で、前記第２のスイッチング装置のゲート端子と第１電力端子と第２電力端子とが並んでいる、
    半導体装置。
  15. 請求項１４に記載の半導体装置であって、
    ヒートシンクを更に備え、
    前記第１のスイッチング装置と前記第２のスイッチング装置とはそれぞれ、前記基板の面内方向に関して前記ヒートシンクに対し同じ側に取り付けられている、
    半導体装置。
  16. それぞれが請求項１から６または１０から１２のいずれか１項に記載のスイッチング装置であってかつ請求項１に記載のスイッチング装置を複数製造するスイッチング装置の製造方法であって、
    前記スイッチング素子と、
    前記ダイパッドと、
    前記ダイパッドと非一体であって前記ゲート端子または前記第２電力端子となる第１端子と、
    前記ダイパッドと一体であって前記第１電力端子である第２端子と、
    前記ダイパッドと非一体であって前記第２電力端子または前記ゲート端子となる第３端子と、
    をそれぞれ複数準備し、
    前記複数のダイパッドそれぞれに前記複数のスイッチング素子をそれぞれ配置し、
    前記第１端子と前記第１ゲートパッドとをワイヤにより接続するか、前記第３端子と前記第２ゲートパッドとをワイヤにより接続するか、を変えることにより、前記ゲート端子、前記第１電力端子、および前記第２電力端子が、前記第２方向に前記ゲート端子、前記第１電力端子、前記第２電力端子の順に並んでいる前記スイッチング装置と、前記ゲート端子、前記第１電力端子、および前記第２電力端子が、前記第２方向に前記ゲート端子、前記第１電力端子、前記第２電力端子の逆の順に並んでいる前記スイッチング装置と、の両方を製造する、
    スイッチング装置の製造方法。
  17. それぞれが請求項７から１２のいずれか１項に記載のスイッチング装置であってかつ請求項７に記載のスイッチング装置を複数製造するスイッチング装置の製造方法であって、
    前記スイッチング素子と、
    前記ダイパッドと、
    前記ダイパッドと非一体であって前記ゲート端子または前記第２電力端子となる第１端子と、
    前記ダイパッドと一体であって前記第１電力端子である第２端子と、
    前記ダイパッドと非一体であって前記第２電力端子または前記ゲート端子となる第３端子と、
    をそれぞれ複数準備し、
    前記複数のダイパッドそれぞれに前記複数のスイッチング素子をそれぞれ配置し、
    前記ゲートパッドが前記スイッチング素子の前記第２方向に関する中心よりも前記第１端子側に位置する向きで前記スイッチング素子を前記ダイパッド上に配置してかつ前記ゲートパッドと前記第１端子とをワイヤにより接続するか、前記ゲートパッドが前記スイッチング素子の前記第２方向に関する中心よりも前記第３端子側に位置する向きで前記スイッチング素子を前記ダイパッド上に配置してかつ前記ゲートパッドと前記第３端子とをワイヤにより接続するか、を変えることにより、前記ゲート端子、前記第１電力端子、および前記第２電力端子が、前記第２方向に前記ゲート端子、前記第１電力端子、前記第２電力端子の順に並んでいる前記スイッチング装置と、前記ゲート端子、前記第１電力端子、および前記第２電力端子が、前記第２方向に前記ゲート端子、前記第１電力端子、前記第２電力端子の逆の順に並んでいる前記スイッチング装置と、の両方を製造する、
    スイッチング装置の製造方法。
JP2021089994A 2021-05-28 2021-05-28 スイッチング装置、半導体装置、およびスイッチング装置の製造方法 Active JP7519956B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021089994A JP7519956B2 (ja) 2021-05-28 2021-05-28 スイッチング装置、半導体装置、およびスイッチング装置の製造方法
US17/715,070 US20220384318A1 (en) 2021-05-28 2022-04-07 Switching device, semiconductor device, and switching device manufacturing method
DE102022112559.9A DE102022112559A1 (de) 2021-05-28 2022-05-19 Schaltvorrichtung, Halbleitervorrichtung und Verfahren zum Herstellen einer Schaltvorrichtung
CN202210566942.0A CN115411008A (zh) 2021-05-28 2022-05-23 开关装置、半导体装置及开关装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021089994A JP7519956B2 (ja) 2021-05-28 2021-05-28 スイッチング装置、半導体装置、およびスイッチング装置の製造方法

Publications (3)

Publication Number Publication Date
JP2022182438A true JP2022182438A (ja) 2022-12-08
JP2022182438A5 JP2022182438A5 (ja) 2023-06-30
JP7519956B2 JP7519956B2 (ja) 2024-07-22

Family

ID=83997099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021089994A Active JP7519956B2 (ja) 2021-05-28 2021-05-28 スイッチング装置、半導体装置、およびスイッチング装置の製造方法

Country Status (4)

Country Link
US (1) US20220384318A1 (ja)
JP (1) JP7519956B2 (ja)
CN (1) CN115411008A (ja)
DE (1) DE102022112559A1 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238503B (en) 2003-03-14 2005-08-21 Analog Power Intellectual Prop Electronic devices
US7443014B2 (en) * 2005-10-25 2008-10-28 Infineon Technologies Ag Electronic module and method of assembling the same
JP5260246B2 (ja) 2008-11-28 2013-08-14 三菱電機株式会社 電力用半導体装置
JP2011182591A (ja) * 2010-03-02 2011-09-15 Panasonic Corp 半導体装置
JP2013197331A (ja) 2012-03-21 2013-09-30 Sumitomo Electric Ind Ltd 半導体デバイス
US8766430B2 (en) * 2012-06-14 2014-07-01 Infineon Technologies Ag Semiconductor modules and methods of formation thereof
WO2016104088A1 (ja) * 2014-12-24 2016-06-30 日本精工株式会社 パワー半導体モジュール及びこれを用いた電動パワーステアリング装置
JP6973730B2 (ja) 2016-07-08 2021-12-01 ローム株式会社 半導体装置の製造方法および半導体装置
WO2018159018A1 (ja) * 2017-03-01 2018-09-07 住友電気工業株式会社 半導体装置
JP2021061263A (ja) 2018-02-07 2021-04-15 株式会社東芝 半導体ユニット及び半導体装置
IT201800004782A1 (it) * 2018-04-23 2019-10-23 Dispositivo a semiconduttore di potenza con incapsulamento a montaggio superficiale a doppia isola
JP7385414B2 (ja) 2019-10-08 2023-11-22 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
DE102022112559A1 (de) 2022-12-01
US20220384318A1 (en) 2022-12-01
JP7519956B2 (ja) 2024-07-22
CN115411008A (zh) 2022-11-29

Similar Documents

Publication Publication Date Title
JP4532303B2 (ja) 半導体モジュール
JP5029078B2 (ja) 電力用半導体装置
US9966344B2 (en) Semiconductor device with separated main terminals
US7821128B2 (en) Power semiconductor device having lines within a housing
JP7428018B2 (ja) 半導体モジュール
JP2009059923A (ja) 半導体装置
JP2012089893A (ja) 電力用半導体装置
JP7139881B2 (ja) 半導体装置
JP7428017B2 (ja) 半導体モジュール
JP2012175070A (ja) 半導体パッケージ
KR20190095144A (ko) 반도체 장치
US20230225044A1 (en) Stray inductance reduction in power semiconductor device modules
JP2016100442A (ja) 半導体モジュール及び半導体装置
WO2022059251A1 (ja) 半導体装置
JP2015186438A (ja) 半導体装置
JP2022182438A (ja) スイッチング装置、半導体装置、およびスイッチング装置の製造方法
JP2017079307A (ja) 半導体装置および半導体装置の製造方法
US11302612B2 (en) Lead frame wiring structure and semiconductor module
CN112750800B (zh) 半导体功率模块
JP7491043B2 (ja) 半導体モジュール
CN110943062B (zh) 半导体装置
JP2020167749A (ja) スイッチング素子モジュール
WO2021200138A1 (ja) 半導体装置
US11031379B2 (en) Stray inductance reduction in packaged semiconductor devices
WO2023199639A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240709

R150 Certificate of patent or registration of utility model

Ref document number: 7519956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150