JP2008091787A - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP2008091787A
JP2008091787A JP2006273251A JP2006273251A JP2008091787A JP 2008091787 A JP2008091787 A JP 2008091787A JP 2006273251 A JP2006273251 A JP 2006273251A JP 2006273251 A JP2006273251 A JP 2006273251A JP 2008091787 A JP2008091787 A JP 2008091787A
Authority
JP
Japan
Prior art keywords
external terminal
power semiconductor
semiconductor module
terminal
longitudinal direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006273251A
Other languages
English (en)
Other versions
JP4628337B2 (ja
Inventor
Hikofumi Inage
彦文 稲毛
Satoru Takahashi
哲 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP2006273251A priority Critical patent/JP4628337B2/ja
Publication of JP2008091787A publication Critical patent/JP2008091787A/ja
Application granted granted Critical
Publication of JP4628337B2 publication Critical patent/JP4628337B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】パワー半導体モジュールを精度良く組み立てる。複数モジュールを配置する際の配置上の要請に応える。複数モジュールの並列化を容易とする。
【解決手段】外囲ケース3はその周壁の端面に端子保持凸部33を有し、外部導出端子31の外部端子部6のある端部は、端子保持凸部の先端から外部に延出する。蓋体4は、端子保持凸部に嵌合する挿通孔42を有し、端子保持凸部の先端は挿通孔42より外部に突出している。また、外部端子部6と固定用孔11とが、放熱板1の長手方向に垂直な方向に見て重なっているように各部を配置し、寸法の縮小を図る。また、1列に並んだAC入力外部端子部6c,6d,6eに対しP極及びN極の2つの外部端子部6a,6bは並設されておらず、一直線状の配線バー7,7,7により各AC入力外部端子部6c,6d,6e間を並列に接続可能である。
【選択図】図1

Description

本発明は、電力変換に用いられるパワー半導体モジュールに関する。
特許文献1〜3に記載されるように、電力変換装置に複数のダイオードにより構成される3相ブリッジ回路が組み込まれ利用されている。
この3相ブリッジ回路の単体回路図を図16(a)に示す。この3相ブリッジ回路70単体をパッケージングした従来のパワー半導体モジュール単品の外観図を図16(b)(c)に示す。図16(b)は上面図、(c)は正面図である。図16(b)(c)に示すように、従来のパワー半導体モジュール71は、図16(a)に示す3相ブリッジ回路70を構成するダイオードチップを金属基板74上に実装し、これに外囲ケース72と蓋体75とを組み合わせて箱状としたものである。蓋体75の上面に、3相ブリッジ回路70の各電極P,N,AC1〜AC3を取り出す外部端子部73a〜eが配置されている。電極AC1〜AC3に相当する外部端子部73a〜cが片側に横一列に並んでいる。電極P(+),N(−)に相当する外部端子部73d,eが残る片側に横一列に並んでいる。金属基板74の裏面は露出しており、放熱板としても機能する。パワー半導体モジュール71の側部には金属基板74及び外囲ケース72を貫く固定用の切欠76と孔77が形成されている。
3相ブリッジ回路70の1アーム分に相当するタブラー回路を図17(a1)(a2)に示す。図17(a1)に示すタブラー回路80aと図17(a2)に示すタブラー回路80bとは、互いにダイオードD1の極性が逆のものである。このタブラー回路80a又は80b単体をパッケージングした従来のパワー半導体モジュール単品の外観図を図17(b)(c)に示す。図17(b)は上面図、(c)は正面図である。図17(b)(c)に示すように、従来のパワー半導体モジュール81にあっては、電極1〜3に相当する外部端子部82a〜cが横一列に並んでおり、両側部に固定用の孔83,83が形成されている。
図18にタブラー回路80bをパッケージングした他の従来のパワー半導体モジュール単品の外観図を示す。図18(a)は上面図、(b)は正面図である。図18(b)に示すように、従来のパワー半導体モジュール91にあっても、電極1〜3に相当する外部端子部92a〜cが横一列に並んでおり、両側部に固定用の孔93,93が形成されている。
上記のようなパワー半導体モジュールにおいても一般の例に漏れず小型化(小面積化、薄型化)が求められる。
ところが、外部導出端子などの導体部品に必要な断面積を確保した上で、モジュールを小面積化しようとすれば、外部端子間や外部端子と放熱板との間の距離を短くせざるを得ず、絶縁性が低下する。そこで、特許文献4,5に示すように、外部端子が配置されるモジュール上面に絶縁壁を立設して、絶縁沿面距離を確保する発明が提案されている。
外部導出端子を設置した成形型内に樹脂を充填し硬化させることにより、外部導出端子の中間部が埋没保持された樹脂製の外囲ケースを効率よく生産することできる。
上記のような3相ブリッジ回路を構成したパワー半導体モジュールを1単位として、1単位を用いたり、必要な数単位を設置して互いに並列に接続して用いたりすることによって、種々の電流サイズに応じるように構成できる。
特開平7−308069号公報 特開2004−364345号公報 特開2005−102443号公報 特開2003−046035号公報 特開平7−142658号公報
しかし、以上の従来技術にあってもさらに次のような問題があった。
上記従来技術にあっては、外部導出端子の端部に蓋体に設けられた挿通孔を通して組み立てる方法がとられる場合がある。その場合、外囲ケースと蓋体とが外部導出端子を介して位置決めされる。ところが、外囲ケースや蓋体の成形精度に対し、外部導出端子の位置精度は良好ではない。そのため、外囲ケースと蓋体との位置精度が外部導出端子の位置精度に依存して悪化する。
外部導出端子の位置精度を許容するために、蓋体の挿通孔の大きさに余裕が必要となる。この場合、外部導出端子の端部を蓋体の挿通孔に挿通しても、外部導出端子の端部の曲げ形成されるべき部位は樹脂で支持されず、その曲げ形成を精度良く安定的に行うことが困難になる恐れがある。
また、蓋体の上面より低所において外部導出端子の端部が露出するため、水等に浸食されやすい構造となってしまう。
また、上記従来技術にあっては、固定用の孔等が配置される両側部が外部端子を配置するスペースとしては利用されていないから、モジュールの幅が長くなる。
また、従来の3相ブリッジ回路を構成したパワー半導体モジュールにおいては、外部端子が横2列に配列しているため、その外部端子と外部回路とを接続する配線バーを片側にしか引き出すことができない。
このような従来の外部端子の配列では、パワー半導体モジュールを必要な数を設置して互いに並列に接続して用いる場合に、他極との絶縁を確保するために、配線バーの構造が複雑化する恐れがある。
本発明は以上の従来技術における問題に鑑みてなされたものであって、パワー半導体モジュールを精度良く組み立てることを課題とする。
また、パワー半導体モジュールが組み込まれる電力変換装置等におけるパワー半導体モジュールの配置上の要請に応えることを課題とする。
以上の課題を解決するための請求項1記載の発明は、放熱板と、
前記放熱板上に絶縁材を介して敷設された薄膜状の配線パターンと、
前記配線パターンに実装された半導体チップと
前記放熱板の外縁に一端の開口部を嵌合させ、前記配線パターンの形成領域を取り囲む周壁を有した両端開口の枠状で樹脂製の外囲ケースと、
前記外囲ケースに中間部が埋没して保持され、一端が前記配線パターンに接続する内部端子部を構成し、他端が外部端子部を構成する外部導出端子と、
前記外囲ケースの他端の開口部を覆う樹脂製の蓋体とを備え、
前記外囲ケースは、その周壁の前記他端側の端面に凸部を有し、
前記外部導出端子の前記外部端子部のある端部は、前記凸部の先端から外部に延出し、
前記蓋体は、前記凸部に嵌合する挿通孔を有し、
前記凸部の先端は前記挿通孔より外部に突出してなるパワー半導体モジュールである。
請求項2記載の発明は、前記放熱板の長手方向の両端部に固定用孔又は固定用切欠が形成されており、前記外部端子部と前記固定用孔又は固定用切欠とが、前記長手方向に垂直ないずれかの一方向に見て、少なくとも一部同士が重なるように配置されてなることを特徴とする請求項1に記載のパワー半導体モジュールである。
請求項3記載の発明は、前記半導体チップをダイオードチップとした3相ブリッジ回路が構成されており、前記外部端子部が1つの陽極外部端子部、1つの陰極外部端子部及び3つのAC入力外部端子部からなる5端子で構成され、
前記5端子のうち前記3つのAC入力外部端子部を含む4端子が、長手方向の一辺側に偏在して長手方向の1列に配置され、
前記3つのAC入力外部端子部が他の外部端子部を介さず連続して配置され、
前記陽極外部端子部及び前記陰極外部端子部が、前記長手方向の一端部において前記長手方向に垂直な方向に配置されてなることを特徴とする請求項1又は請求項2に記載のパワー半導体モジュールである。
請求項4記載の発明は、前記放熱板の長手方向の両端部に固定用孔又は固定用切欠が形成されており、前記陽極外部端子部及び前記陰極外部端子部並びにこれらの逆端部に配置される1つのAC入力外部端子部のそれぞれと、前記固定用孔又は固定用切欠とが、前記長手方向に垂直ないずれかの一方向に見て、少なくとも一部同士が重なるように配置されてなることを特徴とする請求項3に記載のパワー半導体モジュールである。
請求項5記載の発明は、前記外囲ケースの周壁に孔が形成されており、前記蓋体の裏面に前記孔に嵌入する凸部が形成されていることを特徴とする請求項1から請求項4のうちいずれか一に記載のパワー半導体モジュールである。
本願請求項1に記載の発明によれば、外囲ケースの周壁の端面に凸部を有し、外部導出端子の外部端子部のある端部は前記凸部の先端から外部に延出し、蓋体が前記凸部に嵌合する挿通孔を有するので、外囲ケースと蓋体との位置精度が外部導出端子の位置精度に依存することなく、外囲ケース及び蓋体の成形精度に従って外囲ケースと蓋体とを精度良く組立てることができる。
また、本願請求項1記載の発明によれば、外部導出端子の外部端子部のある端部は外囲ケースの前記凸部の先端から外部に延出しているから、当該凸部に外部導出端子が支持されており、外部端子部の曲げ形成を精度良く安定的に行うことができる。
また、本願請求項1記載の発明によれば、外囲ケースの前記凸部の先端は蓋体の前記挿通孔より外部に突出しているので、蓋体の上面より高所において外部導出端子の端部が露出することとなり、外部導出端子と外囲ケースとの境界からの水等による浸食が防止される。
本願請求項2又は請求項4に記載の発明によれば、固定用の孔等が配置される両側部が外部端子部を配置するスペースとして利用されるから、モジュールの幅を短くすることができ、より幅の狭いスペースに配置することができる。
本願請求項3に記載の発明によれば、3相ブリッジ回路を構成したパワー半導体モジュールにおいて、一列に配列した3つのAC入力外部端子部に並列する位置に他の外部端子部が配置されないから、3つのAC入力外部端子部のそれぞれに接続する配線バーを両側に引き出すことができる。これにより、パワー半導体モジュールを必要数並設して一直線状の配線バーで互いのAC入力外部端子部を並列に接続することができ、他極との絶縁を確保するとともに、配線バーの迂回形状などの複雑な配線構造は要らず、より小さなスペースに複数のパワー半導体モジュールを配置することができる。
本願請求項5に記載の発明によれば、外囲ケースと蓋体との位置精度がさらに向上する。
以下に本発明の一実施の形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
〔第1実施形態〕
まず、本発明の第1実施形態につき、図1〜図9を参照して説明する。図1は本発明の第1実施形態のパワー半導体モジュールを示す上面図(a)及びB−B断面図(b)である。図2は、同A−A断面図である。図3はCu放熱板の上面図(a)及びダイオードチップ実装済み配線基板の上面図(b)である。図4は外囲ケースの上面図(a)及び蓋体の上面図(b)である。図5は外囲ケースのA−A線断面図(a)、B−B線断面図(b)、C−C線断面図(c)及びD−D線断面図(d)である。図6は蓋体のA−A線断面図(a)及びB−B線断面図(b)である。
本実施形態のパワー半導体モジュールは、Cu放熱板1と、配線基板2と、外囲ケース3と、蓋体4とを備える。
図3(a)に示すように、Cu放熱板1の両側端部中央には、固定用孔11が設けられている。
図3(b)に示すように、配線基板2は、セラミック絶縁基板21上に薄膜状の配線パターン23を敷設したものである。配線基板2には、6つのダイオードチップ26,26,…が実装される。ケース組立工程の前に、図3(b)に示すようにダイオードチップ26の裏面に形成された電極が配線パターン23にボンディングされ、電気的及び機械的に接続される。配線パターン23aは、陽極に相当する。配線パターン23bは、陰極に相当する。配線パターン23c,23d,23eは、AC入力電極に相当する。
図4(a)に示すように、外囲ケース3は両端開口の枠状でその枠の外形はほぼ長方形である。外囲ケース3の周壁32の両側端部中央部は、凹み壁部32aを構成する。凹み壁部32aは、Cu放熱板1の固定用孔11をケース外部とし、外部からの固定用孔11へのボルトの挿入を可能とするためのものである。
図4(a)及び図5に示すように、外囲ケース3の周壁32の端面には、端子保持凸部33が形成されている。
外囲ケース3に、外部導出端子31が保持されている。外部導出端子31の中間部が端子保持凸部33及びその基端に続く周壁32に埋没することにより、外部導出端子31は外囲ケース3に保持されている。端子保持凸部33の先端から外部に延出した外部導出端子31の端部は、外部端子部6を構成する。周壁32の内面から延出した外部導出端子31の端部は、配線パターン23に接続するために適宜水平・垂直方向に屈曲形成された内部端子部5を構成する。
また、周壁32の端子保持凸部33aと対角の角部には、位置規制孔34が形成されている。
図5に示すように、周壁32の裏面側の内周縁には、Cu放熱板1を嵌め入れる段差部35が形成されている。
ケース組立工程の前において、外囲ケース3は、外部導出端子31が設置された成形型内に樹脂を充填し硬化させることにより製造される。この時、外部導出端子31の中間部の周りに樹脂が付着して硬化し、外部導出端子31を外囲ケース3に固定する。
図4(b)に示すように、蓋体4は樹脂成型品で、その外形は外囲ケース3の外周に沿った形状である。
図4(b)及び図6に示すように、蓋体4には、外部端子部6を搭載するランド部41が隆起して形成されている。各ランド部41には、端子保持凸部33が嵌入される挿通孔42が形成されている。また、各ランド部41には、ナット保持穴43が形成されている。1つのランド部41とこれに隣接するランド部41との間には、隔壁45が形成されている。
また、蓋体4の裏面には、位置規制孔34に嵌入される位置規制凸部44が形成されている。
次に、ケース組立工程につき図7を参照して説明する。
まず、図7(a)に示すように、ダイオードチップが搭載された配線基板2をCu放熱板1上に半田により接合する。
次に、図7(b)に示すように、外囲ケース3の段差部35にCu放熱板1を嵌め入れて、Cu放熱板1の外縁に外囲ケース3の下端開口部を嵌合させる。Cu放熱板1と外囲ケース3の合わせ面は接着剤等を用いて接合し、外囲ケース3をCu放熱板1に固定する。
外部導出端子31の内部端子部5と、配線パターン23とを半田により接合する。
また、配線パターン23aに搭載されたダイオードチップ26の表面に形成された電極と、配線パターン23c,23d,23eのそれぞれとの間をリード部材27により接続する。同様に、配線パターン23c,23d,23eのそれぞれに搭載されたダイオードチップ26の表面に形成された電極と、配線パターン23bとの間をリード部材27により接続する。
その後、ゲル材をケース内に注入して電気回路を封止する。
次に、図7(c)に示すように、蓋体4を外囲ケース3の上端に被せる。この時、端子保持凸部33を挿通孔42に嵌め入れるとともに、位置規制凸部44を位置規制孔34に嵌め入れる。これにより、外囲ケース3及び蓋体4の成型精度に従った精度で外囲ケース3と蓋体4とが位置決めされる。また、外囲ケース3の上端開口及び周壁32の上端は蓋体4に覆われる。端子保持凸部33を挿通孔42に嵌め入れた状態の拡大断面図を図8に示す。
図8に示すように、端子保持凸部33の先端は挿通孔42より外部に突出している。すなわち、端子保持凸部33の上端は、挿通孔42の周囲にあるランド部41の上面より高い位置にある。かかる構造により、外部導出端子31と外囲ケース3の樹脂との露出した境界からの水等による浸食を防止する。
また、端子保持凸部33とランド部41とで階段状の構造を構成することにより、隣接する外部端子部6,6間の絶縁沿面距離を長くすることができる。さらに隔壁45により絶縁沿面距離は長くなる。すなわち、外部端子部6cと外部端子部6dとの間で言えば、絶縁沿面距離は、図8に示されるように、端子保持凸部33cとランド部41cとの外面に沿って階段状に辿り、隔壁45の外面に沿って迂回し、隣接するランド部41dと端子保持凸部33dとの外面に沿って階段状に辿った距離となる。
また、端子保持凸部33とランド部41とで階段状の構造を構成することにより、外部端子部6とCu放熱板1との間の絶縁沿面距離を長くすることができる。すなわち、図8に示されるように、外部端子部6cとCu放熱板1との間で言えば、端子保持凸部33cとランド部41cとの外面に沿って階段状に周壁32の外周面に至り、裏面に露出するCu放熱板1に達するまでの距離となる。
最後に、外部導出端子31の位置規制凸部44近傍のくびれた部分で折り曲げ、外部端子部6をランド部41の上面に合わせ、図1、図2に示す構造とする。なお、図1(a)及び図7(c)においては、蓋体4を透視して図を描いている。
以上説明したように、本実施形態のパワー半導体モジュールは、その各部品が構成され、組立てられる。図1に示すように、外囲ケース3の周壁32は、配線基板2を取り囲む。図9(a)に本実施形態のパワー半導体モジュール単体を4つ並設し、配線バーを接続した配置例の模式図を示す。図9(b)には、従来の3相ブリッジ回路を構成したパワー半導体モジュール単体の上面模式図を示す。
図9(b)に示すように、従来のパワー半導体モジュールにおいては、1列に並んだAC入力外部端子部に対し並列してP極及びN極の2つの外部端子部が配置されている。かかる従来の外部端子配列にあっては、図中実線の矢印で示す方向にしか配線バーを引き出すことができない。図中の破線矢印で示す方向に配線バーを引き出そうとすると、異なる電極が接触してしまう。
これに対し、本発明実施形態のパワー半導体モジュールにあっては、図9(a)に示すように、1列に並んだAC入力外部端子部6c,6d,6eに対しP極及びN極の2つの外部端子部6a,6bは並設されておらず、一直線状の配線バー7,7,7により各AC入力外部端子部6c,6d,6e間を並列に接続することできる。P極及びN極の2つの外部端子部6a,6bのそれぞれには、他の配線バー8,9をそれぞれ接続する。
また、本発明実施形態のパワー半導体モジュールにあっては、陽極外部端子部6a及び陰極外部端子部6bと固定用孔11の全部とが、Cu放熱板1の長手方向に垂直な方向に見て重なっている。これにより固定用孔11が配置される両側部が外部端子部6を配置するスペースとして利用されるから、幅方向の外部端子部6の最大配列数が同じであれば確実にモジュールの幅を短くすることができる。本実施形態のパワー半導体モジュールは、幅方向の外部端子部6の最大配列数が従来の3に対し1つ増加したが、その構造的利点により、従来品と同程度又はそれ以下の幅方向(長手方向)の寸法に設計することが可能である。
〔第2実施形態〕
次に、本発明の第2実施形態につき、図10〜図15を参照して説明する。図10は本発明の第2実施形態に係るCu放熱板の上面図(a)及びダイオードチップ実装済み配線基板の上面図(b)である。図11は外囲ケースの上面図(a)及び蓋体の上面図(b)である。図12は外囲ケースのA−A線断面図(a)、B−B線断面図(b)、C−C線断面図(c)及びD−D線断面図(d)である。図13は蓋体のA−A線断面図(a)及びB−B線断面図(b)である。
本実施形態のパワー半導体モジュールは、3相ブリッジ回路の1アーム分に相当するタブラー回路を構成するものである。
本実施形態のパワー半導体モジュールは、Cu放熱板101と、配線基板102と、外囲ケース103と、蓋体104とを備える。
図10(a)に示すように、Cu放熱板101の相対する両角部には、固定用孔111が設けられている。
図10(b)に示すように、配線基板102は、セラミック絶縁基板121上に薄膜状の配線パターン123を敷設したものである。配線基板102には、2つのダイオードチップ126,126が実装される。ケース組立工程の前に、図10(b)に示すようにダイオードチップ126の裏面に形成された電極が配線パターン23にボンディングされ、電気的及び機械的に接続される。配線パターン123aは、陽極に相当する。配線パターン123bは、陰極に相当する。配線パターン123cは、AC入力電極に相当する。
図11(a)に示すように、外囲ケース103は両端開口の枠状でその枠の外形はほぼ長方形である。外囲ケース103の周壁132の相対する両角部は、凹み壁部132aを構成する。凹み壁部132aは、Cu放熱板101の固定用孔11をケース外部とし、外部からの固定用孔111へのボルトの挿入を可能とするためのものである。
図11(a)及び図12に示すように、外囲ケース103の周壁132の端面には、端子保持凸部133が形成されている。
外囲ケース103に、外部導出端子131が保持されている。外部導出端子131の中間部が端子保持凸部133及びその基端に続く周壁132に埋没することにより、外部導出端子131は外囲ケース103に保持されている。端子保持凸部133の先端から外部に延出した外部導出端子131の端部は、外部端子部106を構成する。周壁132の内面から延出した外部導出端子131の端部は、配線パターン123に接続するために適宜水平・垂直方向に屈曲形成された内部端子部105を構成する。
また、各凹み壁部132a,132aの端部付近にある対角の角部には、位置規制孔134が形成されている。
図12に示すように、周壁132の裏面側の内周縁には、放熱板1を嵌め入れる段差部135が形成されている。
ケース組立工程の前において、外囲ケース103は、外部導出端子131が設置された成形型内に樹脂を充填し硬化させることにより製造される。この時、外部導出端子131の中間部の周りに樹脂が付着して硬化し、外部導出端子131を外囲ケース103に固定する。
図11(b)に示すように、蓋体104は樹脂成型品で、その外形は外囲ケース103の外周に沿った形状である。
図11(b)及び図13に示すように、蓋体104には、外部端子部106を搭載するランド部141が隆起して形成されている。各ランド部141には、端子保持凸部133が嵌入される挿通孔142が形成されている。また、各ランド部141には、ナット保持穴143が形成されている。1つのランド部141とこれに隣接するランド部141との間には、隔壁145が形成されている。
また、蓋体104の裏面には、位置規制孔134に嵌入される位置規制凸部144が形成されている。
次に、ケース組立工程につき図14を参照して説明する。
まず、図14(a)に示すように、ダイオードチップが搭載された配線基板102をCu放熱板101上に半田により接合する。
次に、図14(b)に示すように、外囲ケース103の段差部135にCu放熱板101を嵌め入れて、Cu放熱板101の外縁に外囲ケース103の下端開口部を嵌合させる。Cu放熱板101と外囲ケース103の合わせ面は接着剤等を用いて接合し、外囲ケース103をCu放熱板101に固定する。
外部導出端子131の内部端子部105と、配線パターン123とを半田により接合する。
また、配線パターン123aに搭載されたダイオードチップ126の表面に形成された電極と、配線パターン123cとの間をリード部材(図示せず)により接続する。同様に、配線パターン123cに搭載されたダイオードチップ126の表面に形成された電極と、配線パターン123bとの間をリード部材(図示せず)により接続する。
その後、ゲル材をケース内に注入して電気回路を封止する。
次に、図14(c)に示すように、蓋体104を外囲ケース103の上端に被せる。この時、端子保持凸部133を挿通孔142に嵌め入れるとともに、位置規制凸部144を位置規制孔134に嵌め入れる。これにより、外囲ケース103及び蓋体104の成型精度に従った精度で外囲ケース103と蓋体104とが位置決めされる。また、外囲ケース103の上端開口及び周壁132の上端は蓋体104に覆われる。
第1実施形態と同様に、端子保持凸部133の先端は挿通孔142より外部に突出している。すなわち、端子保持凸部133の上端は、挿通孔142の周囲のランド部141の上面より高い位置にある。かかる構造により、外部導出端子131と外囲ケース103の樹脂との露出した境界からの水等による浸食を防止する。
また、端子保持凸部133とランド部141とで階段状の構造を構成することにより、隣接する外部端子部106a,106b間の絶縁沿面距離を長くすることができる。さらに隔壁145により絶縁沿面距離は長くなる。すなわち、絶縁沿面距離は、端子保持凸部133aとランド部41aとの外面に沿って階段状に辿り、隔壁145の外面に沿って迂回し、隣接するランド部141bと端子保持凸部133bとの外面に沿って階段状に辿った距離となる。
また、端子保持凸部133とランド部141とで階段状の構造を構成することにより、外部端子部106とCu放熱板101との間の絶縁沿面距離を長くすることができる。すなわち、端子保持凸部133とランド部141cとの外面に沿って階段状に周壁132の外周面に至り、裏面に露出するCu放熱板101に達するまでの距離となる。
最後に、外部導出端子131の位置規制凸部144近傍のくびれた部分で折り曲げ、外部端子部106をランド部141の上面に合わせて完成させる。なお、図14(c)においては、蓋体104を透視して図を描いている。
以上説明したように、本実施形態のパワー半導体モジュールは、その各部品が構成され、組立てられる。図14(b)に示すように、外囲ケース103の周壁132は、配線基板102を取り囲む。
本発明実施形態のパワー半導体モジュールにあっては、陰極外部端子部106bと固定用孔111の約半分とが、Cu放熱板101の長手方向に垂直な方向に見て重なっている。また、AC入力外部端子部106cと固定用孔111の約半分とが、Cu放熱板101の長手方向に垂直な方向に見て重なっている。これにより固定用孔111が配置される両側部が外部端子部106を配置するスペースとして利用されるから、幅方向の外部端子部106の最大配列数が同じであれば確実にモジュールの幅を短くすることができる。本実施形態のパワー半導体モジュールは、幅方向の外部端子部106の最大配列数が従来の3と同じであるが、その構造的利点により、従来品より小さい幅方向(長手方向)の寸法に設計することが可能である。
さらに寸法を短くするため、図15に示すように、陰極外部端子部106bと固定用孔111のほぼ全部とが、Cu放熱板101の長手方向に垂直な方向に見て重なっているようにしても良い。同様に、AC入力外部端子部106cと固定用孔111のほぼ全部とが、Cu放熱板101の長手方向に垂直な方向に見て重なっているようにしても良い。
本発明第1実施形態のパワー半導体モジュールを示す上面図(a)及びB−B断面図(b)である。 本発明の第1実施形態のパワー半導体モジュールのA−A断面図である。 本発明第1実施形態に係るCu放熱板の上面図(a)及びダイオードチップ実装済み配線基板の上面図(b)である。 本発明第1実施形態に係る外囲ケースの上面図(a)及び蓋体の上面図(b)である。 本発明第1実施形態に係る外囲ケースのA−A線断面図(a)、B−B線断面図(b)、C−C線断面図(c)及びD−D線断面図(d)である。 本発明第1実施形態に係る蓋体のA−A線断面図(a)及びB−B線断面図(b)である。 本発明第1実施形態に係るケース組立工程を示す上面図である。 本発明第1実施形態に係る外囲ケースと蓋体の拡大断面図である。 (a)は本発明第1実施形態に係るパワー半導体モジュール単体を4つ並設し、配線バーを接続した配置例の模式図である。(b)は、従来の3相ブリッジ回路を構成したパワー半導体モジュール単体の上面模式図である。 本発明第2実施形態に係るCu放熱板の上面図(a)及びダイオードチップ実装済み配線基板の上面図(b)である。 本発明第2実施形態に係る外囲ケースの上面図(a)及び蓋体の上面図(b)である。 本発明第2実施形態に係る外囲ケースのA−A線断面図(a)、B−B線断面図(b)、C−C線断面図(c)及びD−D線断面図(d)である。 本発明第2実施形態に係る蓋体のA−A線断面図(a)及びB−B線断面図(b)である。 本発明第2実施形態に係るケース組立工程を示す上面図である。 本発明第2実施形態に係る変形例を示すパワー半導体モジュールの上面図である。 3相ブリッジ回路の回路図(a)、及び3相ブリッジ回路単体をパッケージングした従来のパワー半導体モジュール単品の外観図(上面図(b) 、正面図(c))である。 タブラー回路の回路図(a1)(a2)、及びタブラー回路単体をパッケージングした従来のパワー半導体モジュール単品の外観図(上面図(b) 、正面図(c))である。 タブラー回路をパッケージングした他の従来のパワー半導体モジュール単品の外観図(上面図(a)、正面図(b))である。
符号の説明
1 Cu放熱板
2 配線基板
3 外囲ケース
4 蓋体
5 内部端子部
6a 陽極外部端子部
6b 陰極外部端子部
6c,6d,6e AC入力外部端子部
11 固定用孔
21 セラミック絶縁基板
23 配線パターン
26 ダイオードチップ
31 外部導出端子
32 周壁
33 端子保持凸部
34 位置規制孔
41 ランド部
42 挿通孔
43 ナット保持穴
44 位置規制凸部
45 隔壁
101 放熱板
102 配線基板
103 外囲ケース
104 蓋体
105 内部端子部
106a 陽極外部端子部
106b 陰極外部端子部
106c AC入力外部端子部
111 固定用孔
123 配線パターン
126 ダイオードチップ
131 外部導出端子
132 周壁
133 端子保持凸部
134 位置規制孔
141 ランド部
142 挿通孔
144 位置規制凸部
145 隔壁

Claims (5)

  1. 放熱板と、
    前記放熱板上に絶縁材を介して敷設された薄膜状の配線パターンと、
    前記配線パターンに実装された半導体チップと
    前記放熱板の外縁に一端の開口部を嵌合させ、前記配線パターンの形成領域を取り囲む周壁を有した両端開口の枠状で樹脂製の外囲ケースと、
    前記外囲ケースに中間部が埋没して保持され、一端が前記配線パターンに接続する内部端子部を構成し、他端が外部端子部を構成する外部導出端子と、
    前記外囲ケースの他端の開口部を覆う樹脂製の蓋体とを備え、
    前記外囲ケースは、その周壁の前記他端側の端面に凸部を有し、
    前記外部導出端子の前記外部端子部のある端部は、前記凸部の先端から外部に延出し、
    前記蓋体は、前記凸部に嵌合する挿通孔を有し、
    前記凸部の先端は前記挿通孔より外部に突出してなるパワー半導体モジュール。
  2. 前記放熱板の長手方向の両端部に固定用孔又は固定用切欠が形成されており、前記外部端子部と前記固定用孔又は固定用切欠とが、前記長手方向に垂直ないずれかの一方向に見て、少なくとも一部同士が重なるように配置されてなることを特徴とする請求項1に記載のパワー半導体モジュール。
  3. 前記半導体チップをダイオードチップとした3相ブリッジ回路が構成されており、前記外部端子部が1つの陽極外部端子部、1つの陰極外部端子部及び3つのAC入力外部端子部からなる5端子で構成され、
    前記5端子のうち前記3つのAC入力外部端子部を含む4端子が、長手方向の一辺側に偏在して長手方向の1列に配置され、
    前記3つのAC入力外部端子部が他の外部端子部を介さず連続して配置され、
    前記陽極外部端子部及び前記陰極外部端子部が、前記長手方向の一端部において前記長手方向に垂直な方向に配置されてなることを特徴とする請求項1又は請求項2に記載のパワー半導体モジュール。
  4. 前記放熱板の長手方向の両端部に固定用孔又は固定用切欠が形成されており、前記陽極外部端子部及び前記陰極外部端子部並びにこれらの逆端部に配置される1つのAC入力外部端子部のそれぞれと、前記固定用孔又は固定用切欠とが、前記長手方向に垂直ないずれかの一方向に見て、少なくとも一部同士が重なるように配置されてなることを特徴とする請求項3に記載のパワー半導体モジュール。
  5. 前記外囲ケースの周壁に孔が形成されており、前記蓋体の裏面に前記孔に嵌入する凸部が形成されていることを特徴とする請求項1から請求項4のうちいずれか一に記載のパワー半導体モジュール。
JP2006273251A 2006-10-04 2006-10-04 パワー半導体モジュール Active JP4628337B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006273251A JP4628337B2 (ja) 2006-10-04 2006-10-04 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006273251A JP4628337B2 (ja) 2006-10-04 2006-10-04 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2008091787A true JP2008091787A (ja) 2008-04-17
JP4628337B2 JP4628337B2 (ja) 2011-02-09

Family

ID=39375603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006273251A Active JP4628337B2 (ja) 2006-10-04 2006-10-04 パワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP4628337B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272351A (ja) * 2008-04-30 2009-11-19 Nippon Inter Electronics Corp パワー半導体モジュールの製造方法
WO2013015031A1 (ja) 2011-07-28 2013-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2015216148A (ja) * 2014-05-08 2015-12-03 日本インター株式会社 パワー半導体モジュール
JP2018050084A (ja) * 2009-05-14 2018-03-29 ローム株式会社 半導体モジュール
CN108418923A (zh) * 2018-04-10 2018-08-17 Oppo广东移动通信有限公司 支架、输入输出组件及终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63111658A (ja) * 1986-10-29 1988-05-16 Mitsubishi Electric Corp 半導体装置
JP2000077602A (ja) * 1998-08-28 2000-03-14 Fuji Electric Co Ltd 半導体装置
JP2000353777A (ja) * 1999-06-09 2000-12-19 Yazaki Corp パワー半導体モジュール及びその製造方法
JP2003324184A (ja) * 2002-04-30 2003-11-14 Mitsubishi Electric Corp 半導体パワーモジュール
JP2006294974A (ja) * 2005-04-13 2006-10-26 Denso Corp 電子装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63111658A (ja) * 1986-10-29 1988-05-16 Mitsubishi Electric Corp 半導体装置
JP2000077602A (ja) * 1998-08-28 2000-03-14 Fuji Electric Co Ltd 半導体装置
JP2000353777A (ja) * 1999-06-09 2000-12-19 Yazaki Corp パワー半導体モジュール及びその製造方法
JP2003324184A (ja) * 2002-04-30 2003-11-14 Mitsubishi Electric Corp 半導体パワーモジュール
JP2006294974A (ja) * 2005-04-13 2006-10-26 Denso Corp 電子装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272351A (ja) * 2008-04-30 2009-11-19 Nippon Inter Electronics Corp パワー半導体モジュールの製造方法
JP2018050084A (ja) * 2009-05-14 2018-03-29 ローム株式会社 半導体モジュール
WO2013015031A1 (ja) 2011-07-28 2013-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
US8933554B2 (en) 2011-07-28 2015-01-13 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2015216148A (ja) * 2014-05-08 2015-12-03 日本インター株式会社 パワー半導体モジュール
CN108418923A (zh) * 2018-04-10 2018-08-17 Oppo广东移动通信有限公司 支架、输入输出组件及终端

Also Published As

Publication number Publication date
JP4628337B2 (ja) 2011-02-09

Similar Documents

Publication Publication Date Title
JP5041798B2 (ja) 半導体装置
JP5253455B2 (ja) パワー半導体装置
US8929079B2 (en) Electronic control device
JP2008010656A (ja) 半導体装置
CN104620377A (zh) 半导体装置
JP2006310439A (ja) 太陽電池モジュール用端子ボックス
JP4628337B2 (ja) パワー半導体モジュール
JP2006210500A (ja) 電力用半導体装置
JP2008294362A (ja) パワー半導体モジュール
US9478477B2 (en) Semiconductor device
JP5080321B2 (ja) パワーモジュール
JP2013507760A (ja) 自動車のための電力モジュール
JP3769228B2 (ja) 電力半導体装置
JP4218243B2 (ja) 半導体装置
JP2009095188A (ja) 電気接続箱
JP2005235816A (ja) 半導体パワーモジュール
JP2008166421A (ja) パワーモジュール
JP2015053410A (ja) 半導体モジュール
JP4066644B2 (ja) 半導体装置、半導体装置の配線方法
JP2009095187A (ja) 電気接続箱
JP2008259398A (ja) 電力変換装置
JP2019013079A (ja) パワー半導体装置及びそれを用いた電力変換装置
JP4580270B2 (ja) パワーモジュール
JP2010177330A (ja) 半導体リレーモジュールおよびこれを用いた台座コネクタ
JP2010177453A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4628337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350