CN104620377A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104620377A
CN104620377A CN201380046902.2A CN201380046902A CN104620377A CN 104620377 A CN104620377 A CN 104620377A CN 201380046902 A CN201380046902 A CN 201380046902A CN 104620377 A CN104620377 A CN 104620377A
Authority
CN
China
Prior art keywords
barricade
pillar
semiconductor device
protuberance
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380046902.2A
Other languages
English (en)
Other versions
CN104620377B (zh
Inventor
征矢野伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104620377A publication Critical patent/CN104620377A/zh
Application granted granted Critical
Publication of CN104620377B publication Critical patent/CN104620377B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14322—Housings specially adapted for power drive units or power converters wherein the control and power circuits of a power converter are arranged within the same casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0037—Housings with compartments containing a PCB, e.g. partitioning walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Refuge Islands, Traffic Blockers, Or Guard Fence (AREA)
  • Inverter Devices (AREA)

Abstract

本发明的半导体装置(1)包括容纳在外装壳体(10)中的半导体元件(15)、(16)、远离半导体元件(15)、(16)而固定在外装壳体(10)中的控制电路基板(20)以及设在半导体元件(15)、(16)和控制电路基板(20)之间的屏蔽板(30)。在外装壳体(10)中设有在前端具有比该屏蔽板(30)的厚度长的凸部的支柱(11)。通过在贯穿形成在屏蔽板(30)的贯通孔而突出的凸部(11a)上安装固定单元以使其卡止于凸部(11a)，从而将屏蔽板(30)固定到支柱(11)。

Description

半导体装置
技术领域
本发明涉及半导体装置。尤其涉及在容纳功率半导体元件的外装壳体中固定控制电路基板而成的半导体装置。
背景技术
作为控制发动机等的半导体装置，众所周知的有在由树脂制成的外装壳体中内置IGBT(绝缘栅型双极晶体管：Insulated Gate Bipolar Transistor)等的功率半导体元件的半导体模块。另外，在半导体模块中也有具备控制功率半导体元件的控制电路基板的。对具备控制电路基板的功率半导体模块来说，功率半导体元件在开关动作时产生的噪声会在控制电路基板和功率半导体元件之间相互产生影响。因此，控制电路基板固定在外装壳体中，与功率半导体元件分开噪声影响不到的程度。控制电路基板例如通过螺丝紧固而固定在外装壳体的外侧。
近来的电子仪器所追求的高速化、小型化、低耗电化对抵抗外来噪声的电子仪器的抗噪性有了严格要求。另外，一方面外来噪声的发生源日益增加，而一方面在去除现有的干扰性噪声的基础上，对于电子仪器的抗噪性有了强烈的需求。尤其是，关于使用环境苛刻的车载用的电子仪器(车载用智能功率模块等)，根据制造商的要求规格，需要有比现有水平高的更严格的防噪对策。
因此，目前采取如下措施，即在控制功率半导体元件等的控制电路基板上实施防噪对策，或者将屏蔽板配置在功率半导体元件和控制电路基板之间。作为前者的在控制电路基板侧的防噪对策采取如下各种措施，即在控制电路基板的外装壳体侧的整个表面贴附金属箔，并将金属箔电连接到地，或者设计防噪用的电路和/或图案，再设置电容器等的防噪部件。
作为后者的配置屏蔽板的防噪对策，具有通过紧固螺丝而固定屏蔽板的半导体装置(专利文献1)。另外，具有通过紧固螺丝将设有屏蔽层的印刷基板固定到外部连接用端子的半导体装置，其中，外部连接用端子被固定支撑在外装壳体中(专利文献2)。另外，具有如下半导体装置：屏蔽板搭载于被植入到外装壳体中的阶梯支柱的阶梯部，并以贯通阶梯支柱的结合部的方式放置金属环，并且将控制电路基板搭载在金属环上，叠置为两层的控制电路基板和屏蔽板通过紧固螺丝而固定到阶梯支柱(专利文献3)。在这些半导体装置中，由于在功率半导体元件和控制电路基板之间配置屏蔽板，所以从功率半导体元件和控制电路基板中的一方辐射的噪声被屏蔽板部分地屏蔽，从而能够抑制入射到另一方。由于屏蔽板使用与噪声的性质对应的材料的金属板，所以能够有效地屏蔽噪声。
现有技术文献
专利文献
专利文献1：日本特许第4583122号
专利文献2：日本特开2009-130163号公报
专利文献3：国际特开第2010/150471号
发明内容
技术问题
在专利文献1至3中所描述的半导体装置中，使用由金属制成的螺丝或金属环来固定屏蔽板。由于使用这些金属部件，所以设计时需要考虑与搭载在屏蔽板的上方的控制电路基板之间的绝缘距离，另外，与控制电路基板之间需要留出相当于螺丝高度的空间距离。因此，增加了具有控制电路基板的半导体装置的整体的高度，从而增大了体积。
本发明的目的在于有利地解决以上问题，能够在不使用紧固螺丝的情况下固定屏蔽板，因此提供具有控制电路基板且能够薄型化、小型化的半导体装置。
技术方案
为了实现上述目的，提供有如下的半导体装置。
该半导体装置包括容纳在外装壳体中的半导体元件、远离该半导体元件而固定在该外装壳体的控制电路基板以及设在该半导体元件和该控制电路基板之间的屏蔽板。该外装壳体上设有在前端具有比该屏蔽板的厚度还长的凸部的支柱。在该屏蔽板中形成有供该支柱的凸部贯穿的贯通孔。该屏蔽板通过卡止到该凸部的固定单元而固定到该支柱。
技术效果
根据本发明，由于在容纳有半导体元件的外装壳体中设有支柱，使屏蔽板贯通该支柱的凸部，该屏蔽板通过卡止到该凸部的固定单元固定到该支柱，所以可在不使用螺丝的情况下固定屏蔽板。因此，可使具有控制电路基板的半导体装置薄型化、小型化。
附图说明
图1是本发明的半导体装置的一个实施方式的平面图。
图2是图1的半导体装置的侧视图。
图3是拆卸了图1的控制电路基板的状态的平面图。
图4是沿图3的IV-IV线截取的剖视图。
图5是支柱的立体图。
图6是环状紧固件的平面图。
图7是在将环状紧固件安装到支柱11时的立体图。
图8是环状紧固件的其它示例的示意性立体图。
图9是环状紧固件的其它示例的示意性立体图。
图10是环状紧固件的其它示例的示意性立体图。
图11是示出本发明的其它实施方式的剖面图。
图12是本发明的实施方式3的半导体装置的平面图。
图13是图12的半导体装置的侧视图。
图14是拆卸了图12的控制电路基板的状态的平面图。
图15是沿图14的XV-XV线截取的剖视图。
图16是屏蔽板的部分放大图。
图17是在将屏蔽板安装到支柱时的立体图。
图18是本发明的实施方式3的半导体装置的屏蔽板的平面图。
图19是本发明的实施方式4的半导体装置的屏蔽板的平面图。
图20是本发明的实施方式5的半导体装置的平面图。
图21是本发明的实施方式5的半导体装置的屏蔽板的平面图。
图22是本发明的实施方式6的半导体装置的平面图。
图23是沿图22的XXIII-XXIII线截取的剖视图。
图24是本发明的实施方式6的半导体装置的屏蔽板的说明图。
图25是具有母线的半导体装置的剖视图。
图26是本发明的实施方式7的半导体装置的屏蔽板的平面图。
图27是示出图26的屏蔽板的变形示例的平面图。
符号说明
1、2、3、4：半导体装置         10：外装壳体
11：支柱                       12：环状紧固件
13、14：端子(螺丝端子)         15、16：半导体元件(半导体芯片)
17：绝缘基板                   18：接合线
19：金属基板                   20：控制电路基板
25：母线块
30、30A、40、50、60、70：屏蔽板
31、33：贯通孔                 32：狭缝
34：切口                       35：凸部
36：密封材料
具体实施方式
(实施方式1)
将参照附图来具体描述本发明的半导体装置的实施方式。
在图1的平面图、图2的侧视图中示出的本发明的一个实施方式的半导体装置是构成为适用于逆变器装置的IPM(智能功率模块：Intelligent PowerModule)的装置，并且在容纳功率半导体元件(芯片)且由树脂制成的外装壳体10上设有控制电路基板20。该控制电路基板20在平面图中具有长方形的形状，构成功率半导体元件的驱动电路和/或控制电路的多个电子部件21和用于与外部电连接的连接器22安装在该基板的一个表面上，另外，销端子23从外装壳体10延伸出来。在此，为了容易理解，简化而描述了图示的电子部件21。
在控制电路基板20的另一表面(背面)形成有与多个电子部件21连接的、由导电性金属形成的布线图案(未图示)。控制电路基板20通过将安装在控制电路基板20的四个角落的螺丝24与形成在外装壳体10的正表面侧的上端的螺纹座10a(参照图2)进行螺纹结合而固定到外装壳体10。另外，在图2中，从外装壳体10向正面侧突出的销形状的支柱11的凸(突)部11a的前端与通过螺丝24固定的控制电路基板20的背面抵接，从而抑制控制电路基板20的振动。如在后面所描述的那样，该支柱11是用于通过环状紧固件12来固定图3中示出的屏蔽板30的部件。与外装壳体10内的功率半导体元件(芯片)等电连接的多个端子(螺丝端子)13、14暴露在外装壳体10的上端。
在图3中示出拆卸了图1的控制电路基板20的状态的平面图。在半导体装置1中设有与外装壳体10的上端相比位于下方的屏蔽板30，换言之，屏蔽板30容纳在外装壳体10内。在该屏蔽板30的周边部设有供上述支柱11的凸部11a穿过的贯通孔31(在图中被隐藏)。支柱11的凸部11a穿过该屏蔽板30的贯通孔31后向控制电路基板20侧(屏蔽板30的正表面侧)突出。在本实施方式中，贯通孔31是具有能够在其中插入支柱11的凸部11a的直径的圆形。作为本发明的固定单元的环状紧固件12以卡止到该突出的凸部11a的方式被安装于凸部11a，从而使屏蔽板30通过该环状紧固件12被固定到支柱11。
在图4中示出了沿图3的IV-IV线截取的剖视图。半导体装置1具有位于由树脂制成的外装壳体10内的多个半导体元件15、16。半导体元件15、16可分别为IGBT(绝缘栅型双极晶体管：insulated gate bipolar transistor)和FWD(续流二极管：freewheeling diode)。这些半导体元件15、16被搭载在绝缘基板17上。绝缘基板17由绝缘层17a、分别形成在绝缘层17a的两个表面的导体层17b、17c构成。半导体元件15、16与形成有电路图案的导体层17b连接的同时，与多条接合线18连接，从而形成例如逆变器电路的主电路。形成的主电路通过接合线18电连接到封装在外装壳体10中的部分端子13、14。另外，半导体元件15、16的辅助电路通过接合线18电连接到销端子23。绝缘基板17的导体层17c通过焊料接合到金属基板19。外装壳体10被安装在该金属基板19上。
如图5的立体图所示，设在外装壳体10中的支柱11具有用于贯通形成在屏蔽板30上的贯通孔31的凸部11a和与凸部11a连接并具有比凸部11a大的直径的基部11b。在凸部11a和基部11b之间形成有平坦部11c。凸部11a穿过屏蔽板30后使屏蔽板30载置于该平坦部11c上，从而使屏蔽板30被支撑。
支柱11通过与外装壳体10一体成形而设在外装壳体10中。然而，支柱11不限于与外装壳体10一体成形。例如，可在与外装壳体10分开形成的板或框架中形成一个或更多个支柱11，并且该板或框架还可被容纳在外装壳体10内。在图3示出的本实施方式中，虽然外装壳体10中的支柱11所设的位置是在外装壳体10内并且与屏蔽板30的周边部对应的位置，但是支柱11所设的位置也可以在屏蔽板30的中心部，只要是不影响容纳在外装壳体10内的半导体元件15、16的布线的位置即可。另外，支柱11也可设在外装壳体10的外壁的上端。
由于支柱11与外装壳体10一体成形，所以支柱11由与外装壳体10相同的树脂制成。支柱11也可以由金属制成。需要说明的是，在支柱11由金属制成的情况下，由于在本实施方式中凸部11a的前端与控制电路基板20抵接，所以需要考虑该支柱11和控制电路基板20之间的绝缘。因此，支柱11优选为由树脂制成。支柱11也可以构成为凸部11的前端不与控制电路基板20抵接，在这种情况下，则不需要考虑支柱11由金属制成的情况下的绝缘。
支柱11的凸部11a的高度h比屏蔽板30的厚度长，并且为穿过屏蔽板30的贯通孔31后突出的长度。具体地讲，凸部11a的高度根据载置于支柱11的平坦部11c上的屏蔽板30和与支柱11的凸部11a的前端抵接的控制电路基板20之间的距离需要满足的长度而确定。支柱11的凸部11a为大体圆柱状，并且具有越朝前端其端部越细的锥形形状。支柱11的凸部11a的直径可与在现有的半导体装置中通过螺丝固定屏蔽板时的螺丝的螺丝部分的直径大体相同。
在图5中示出的支柱11的基部11b具有和凸部11a同一轴心的圆柱形状。支柱11的基部11b不限于图示的形状，也可具有角柱形状或其它形状，只要该形状具有比凸部11a大的横截面并且在与凸部11a连接的部分形成有平坦部11c即可。基部11b的直径可以与例如在现有的半导体装置中螺丝固定屏蔽板时的与螺丝结合的螺母的直径大体相等。
被安装到支柱11的凸部11a上以将屏蔽板30固定到支柱11的环状紧固件12的一个示例，如图6的平面图所示，在环部12a的内周侧形成有多个爪12b。与各个爪12b的前端接触的圆的直径可以是比支柱11的凸部11a中从屏蔽板30突出的部分的根部的直径稍小的直径。该环状紧固件12可由金属制成。爪12b不仅可以是如在图6的平面图中看到的向中心突出的梯形形状，也可以是例如向中心突出的三角形状。另外，作为环状紧固件12，可使用具备多边形的孔部来代替所具备的爪12b，且孔部的内接圆的直径稍微小于凸部11a的根部的直径，以使孔部的各个边与凸部11a咬合的方式构成的环状紧固件。另外，对本发明的环状紧固件12而言，外周侧的形状(外形)不限于圆形，外周侧也可以是多边形状，只要是通过环部12a的内周侧的各个爪12b能够与支柱11咬合而使环状紧固件12固定的形状即可。
在图7的示意性立体图中示出环状紧固件12安装到支柱11的情况。支柱11的凸部11a穿过屏蔽板30的贯通孔31后突出。使突出的凸部11a穿过环状紧固件12的中空部，并使环状紧固件12向凸部11a的根部移动直至与屏蔽板30接触。于是，环状紧固件12的爪12b与凸部11a咬合。以这种方式，限制环状紧固件12沿凸部11a的轴方向移动，随之限制屏蔽板30沿凸部11a的轴方向移动，从而将屏蔽板30固定到支柱11。
在本实施方式的半导体装置1中，由于屏蔽板30通过环状紧固件12与支柱11的凸部11a固定，所以不需要螺丝固定屏蔽板30。因此，能够使具有控制电路基板20的半导体装置1薄型化且小型化。具体地讲，与螺丝固定屏蔽板30的现有的半导体装置相比，本实施方式的半导体装置1的高度可以降低至少5mm左右。
另外，在实施方式的半导体装置1中，由于仅通过将环状紧固件12安装到支柱11的凸部11a来固定屏蔽板30，所以与螺丝固定的情况相比能够提高组装的操作性，另外，由于环状紧固件12价格低廉，所以能够降低部件成本。进一步，由于外装壳体10的改良仅仅涉及设置支柱11的简单的构造，所以与螺丝固定的情况相比，能够减少部件数量并降低成本。另外，虽然螺丝固定时在外装壳体的螺纹座中形成有具有母螺纹的孔，但是当通过密封树脂材料来密封外装壳体内的半导体元件时，密封材料可能进入螺纹座的孔中。因此，需要将螺纹座设在外装壳体中的高处以防止密封材料进入到螺丝座中，在这点上，也难以降低屏蔽板的高度，从而难以降低外装壳体的高度。与此相反，在本实施方式的半导体装置1中，形成在外装壳体10中的支柱11没有孔，因此，不需要考虑密封材料会进入该孔中，所以屏蔽板30可设在外装壳体10内，从而降低了外装壳体的高度。
另外，在本实施方式的半导体装置1中，支柱11的凸部11a的前端构成为与控制电路基板20抵接。因此，具有抑制控制电路基板20的振动的效果。尤其在控制电路基板20为大型基板的情况下，通过支柱11抑制振动的效果更显著。
环状紧固件不限于图6中示出的环形形状的紧固件。例如，如图8的示意性立体图所示，环状紧固件可以是与图6的环状紧固件相比具有大的厚度的环状紧固件12A。另外，如图9的示意性立体图所示，环状紧固件可以形成为与环状紧固件12A的外形形状类似，并且具有直的贯通孔且与凸部11a过盈配合的圆筒形的环状紧固件12B。进一步，如图10的示意性立体图所示，环状紧固件也可以是覆盖支柱11的凸部11a的盖状的环状紧固件12C。当环状紧固件为盖状的环状紧固件12C时，优选为具有如下尺寸，即，当将环状紧固件12C安装到支柱11的凸部11a上时，该环状紧固件12C的上端与屏蔽板30抵接。
屏蔽板30由铝、铜、铁等材料形成的板制成。为了提供电绝缘性，屏蔽板30优选为通过绝缘性树脂嵌入成形。该树脂采用PPS(聚苯硫醚)或PBT(聚对苯二甲酸丁二酯)。另外，可在屏蔽板30上贴附绝缘性的薄板来代替树脂。进一步，可以在屏蔽板30的至少一个表面上贴附电磁波吸收片来代替树脂。
为了防噪对策而优选将屏蔽板30电连接到控制电路基板20的接地线的情况下，通过使多个支柱11中的至少一个由金属制成，从而使屏蔽板30和控制电路基板20电连接。
(实施方式2)
在图11中示出了本发明的其它实施方式的剖视图。需要说明的是，在图11中对与图4相同的构件用相同的符号表示，以下将省略其重复的描述。
在图11中示出的实施方式的半导体装置2是支柱11的凸部11Aa具有穿过形成在控制电路基板20中的贯通孔31而突出的部分11Aa1的示例。该突出部11Aa1具有比控制电路基板20的下侧的凸部的基部11Aa2细的直径，控制电路基板20载置于形成在突出部11Aa1与基部11Aa2之间的连接部上的平坦部。该控制电路基板20通过环状紧固件12固定。另外，屏蔽板30通过环状紧固件12固定，该环状紧固件12具有与支柱11A的凸部的基部11Aa2的直径对应的内径。根据图11示出的本实施方式，不仅在固定屏蔽板30时用环状紧固件12，在固定控制电路基板20时也可通过支柱11A和环状紧固件12以及其他的紧固螺丝一起固定，或者代替紧固螺丝而通过支柱11A和环状紧固件12固定。因此，能够更好地抑制控制电路基板20的振动，另外，能够提高固定控制电路基板20的操作性。
需要说明的是，在图11中示出的本实施方式的半导体装置2中，作为固定单元，虽然通过环状紧固件将屏蔽板30固定到支柱11，但是也可以利用以下描述的实施方式2至7的屏蔽板30A、40、50、60、70来代替图11的屏蔽板30，并且这些屏蔽板可通过设在这些屏蔽板的贯通孔31中的爪31而被固定到支柱11。
(实施方式3)
接下来，将描述本发明的实施方式3的半导体装置。
在图12的平面图和图13的侧视图中示出了本实施方式的半导体装置3。在图12、图13中，对于与在之前实施方式1的半导体装置相关的图1的平面图、图2的立体图中示出的构件相同的构件用相同的符号表示。在图12、图13中示出的本实施方式的半导体装置3具有与在图1、图2中示出的实施方式1的半导体装置相同的外观。因此，在参照图12和图13来描述本实施方式的半导体装置3的过程中，将省略与在参照图1和图2来描述之前实施方式1的半导体装置1时进行过的描述重复的部分。
在图14中示出了拆卸了图12的控制电路基板20的状态的平面图。在半导体装置3中设有位于外装壳体10的上端或相对于上端位于下方处的屏蔽板30A，换言之，屏蔽板30A容纳在外装壳体10内。在该屏蔽板30A的周边部设有供上述支柱11的凸部11a穿过的多个贯通孔31。支柱11的凸部11a贯穿该贯通孔31。在该贯通孔31中形成有作为固定单元而卡止到凸部11a的爪31a，如随后详细所述。
在图15中示出了沿图14的XV-XV线截取的剖视图。与图4示出的实施方式1的半导体装置1的剖视图相比较，图15示出的本实施方式的半导体装置3与实施方式1的半导体装置1区别在于：通过将设在屏蔽板30A的贯通孔31中的爪31a(参照图18)卡止到支柱11的凸部11a，从而将屏蔽板30A固定到支柱11。除了以上区别点之外，图15的本实施方式的半导体装置3具有与图4示出的图4的半导体装置1相同的构成，另外，图15的半导体装置3中的与图4的半导体装置1相同的构件用相同的符号表示。因此，以下对于图15的本实施方式的半导体装置3的说明中将省略与之前参照图4描述的内容重复的描述。
另外，设在本实施方式的半导体装置3的外装壳体10中的支柱11与图5示出的设在实施方式1的半导体装置1的外装壳体10中的支柱11相同。因此，以下关于本实施方式的半导体装置3的支柱的说明中将省略与之前参照图5描述的内容重复的描述。
如图16的本实施方式的屏蔽板30A的部分放大图所示，作为将屏蔽板30A固定到支柱11的固定单元，在屏蔽板30A的贯通孔31中设有从贯通孔31的内周面朝向中心的多个爪31a。爪31a可通过如下步骤形成，即，在由铝、铜、铁等的电磁屏蔽材料制成的屏蔽板30A中形成贯通孔31时，对该孔进行冲孔等的穿孔加工以形成图16所示的形状。与爪31a的前端接触的虚设的圆的直径可以是比与支柱11的平坦部11c连接的凸部11a的根部部分的直径稍微小的直径。由此，在支柱11的凸部11a穿过屏蔽板30A的贯通孔31时，贯通孔31的爪31a以咬合或变形的方式卡止到该凸部11a。因此，通过爪31a可将屏蔽板30A固定到支柱11。
爪31a不仅具有如图16的平面图中所看到的朝向中心突出的梯形形状，也可以具有例如朝向中心突出的三角形状、四角形状或圆弧形状。作为代替爪31的固定单元，还可以有如下方式：使贯通孔31的平面形状形成为多边形，并且该多边形的内接圆的直径稍微小于凸部11a的根部的直径，从而使多边形上的贯通孔31的内表面与凸部11a咬合。
作为将屏蔽板30A固定到支柱11的固定单元的其它示例，还可使用与屏蔽板30A分开准备且具有将被卡止到穿过屏蔽板30A的贯通孔31后突出的凸部11a的爪的环状紧固件12(参照图6)。
在图17的示意性立体图中示出了通过贯通孔31的爪31a将屏蔽板30A固定到支柱11的情况。使屏蔽板30A的贯通孔31与支柱11的凸部11a对准，以使凸部11a贯穿贯通孔31，然后使屏蔽板30A相对于支柱11下降直到屏蔽板30A与支柱的平坦部11c抵接时，贯通孔31的爪31a咬合到凸部11a。爪31a以这种方式卡止到凸部11a，从而将屏蔽板30A固定到支柱11。
在本实施方式的半导体装置3中，由于屏蔽板30A通过屏蔽板30A的爪31a与支柱11的凸部11a固定，所以不需要螺丝紧固屏蔽板30A。因此，半导体装置3节省了螺丝的高度，另外，由于不需要保持因为金属制成的螺丝而需要设置的绝缘距离，所以与螺丝固定屏蔽板30A的情况相比，可使半导体装置3薄型化或小型化。具体地讲，与螺丝固定屏蔽板30A的现有的半导体装置相比，本实施方式的半导体装置3的高度可以降低至少5mm左右。
另外，在本实施方式的半导体装置3中，由于仅通过将具有其中设有爪31a的贯通孔31的屏蔽板30A安装到穿过它的支柱11的凸部11a来固定屏蔽板30A，所以与螺丝固定的情况相比，提高了组装的操作性。另外，由于屏蔽板30A的贯通孔31的孔形状加工起来容易，所以降低了部件成本。此外，由于外装壳体10的改良仅仅涉及设置支柱11的简单构造，所以与螺丝固定的情况相比，可减少部件的数量并降低成本。另外，在将屏蔽板30A螺丝紧固到外装壳体10的情况下，在设在外装壳体10的螺纹座中形成有具有母螺纹的孔，而用于密封外装壳体内的半导体元件的密封材料可能会进入到该孔中。因此，将螺纹座设在高处以使密封材料不会进入螺丝座的孔中。在这点上，难以降低屏蔽板的高度，从而难以降低外装壳体的高度。与此相反，在本实施方式的半导体装置3中，形成在外装壳体10中的支柱11没有孔，因此，不需要考虑密封材料会进入该孔中，所以屏蔽板30A可设在外装壳体10内，从而降低了外装壳体的高度。
此外，在本实施方式的半导体装置3中，支柱11的凸部11a的前端构成为与控制电路基板20抵接。因此，具有抑制控制电路基板20的振动的效果。尤其，在控制电路基板20为大型基板的情况下，通过支柱11抑制振动的效果更显著。
在图18中示出了屏蔽板30A的一个示例的平面图。图示的屏蔽板30A的平面形状大体为长方形，在长边侧排列设有两个或三个贯通孔31，在短边侧排列设有一个贯通孔31。屏蔽板30A由铝、铜、铁等材料制成的板形成。为了提供电绝缘性，屏蔽板30A优选为通过绝缘性的树脂嵌入成形或涂覆有绝缘性的树脂。该树脂采用PPS(聚苯硫醚)或PBT(聚对苯二甲酸丁二酯)。另外，可在屏蔽板30A上贴附绝缘性的薄板来代替树脂。进一步，可在屏蔽板30A的至少一个表面上贴附电磁波吸收片来代替树脂。
为了防噪对策而优选将屏蔽板30A电连接到控制电路基板20的接地线的情况下，通过使多个支柱11中的至少一个由金属制成，从而将屏蔽板30A和控制电路基板20电连接。
(实施方式4)
接下来，将描述本发明的半导体装置的实施方式4。
除了以下描述的屏蔽板40以外，实施方式4的半导体装置和实施方式3的半导体装置3具有相同的构成。换言之，实施方式4的半导体装置利用屏蔽板40来代替实施方式3的半导体装置3的屏蔽板30A。实施方式4的半导体装置与实施方式3的半导体装置3相同地具有控制电路基板20和设有支柱11的外装壳体10，并且与实施方式3的半导体装置3的屏蔽板30A具有相同的屏蔽性的屏蔽板40被固定到支柱11。因此，在以下的描述中，将描述与实施方式3的半导体装置3的屏蔽板30A不同的屏蔽板40。
在图19中示出了本实施方式的半导体装置的屏蔽板40。图19的屏蔽板40的平面形状大体为长方形，与图18所示的实施方式3的屏蔽板30A相同，屏蔽板40具有可供设在外装壳体10中的支柱11的凸部11a穿过的贯通孔31。与图16所示的贯通孔31相同，在该贯通孔31中设有从贯通孔31的内周面朝向中心的多个爪31a。另外，在屏蔽板40中形成有位于贯通孔31的周围的狭缝32。所以屏蔽板40与实施方式3的屏蔽板30A之间的差异为屏蔽板40具有该狭缝32。
在图19所示的狭缝32是从屏蔽板40的一个表面贯通到另一表面的槽，其平面形状由中心部32a和端部32b构成，中心部32a呈圆弧形状，并设在比贯通孔31更靠近屏蔽板40的中心且与贯通孔31具有基本相同的圆心的位置处，端部32b与该中心部32a的端部连接并且与屏蔽板40的邻近的边缘部平行地延伸。
在半导体装置的组装过程中，当将屏蔽板40安装到外装壳体10时，狭缝32使支柱11的凸部11a穿过贯通孔31的操作变得容易。支柱11的凸部11a穿过贯通孔31的操作需要将支柱11的凸部11a和屏蔽板40的贯通孔31对准。然而，难以实现将所有的凸部11a和所有的贯通孔31对准。尤其是爪31a设在贯通孔31中并且与凸部11a卡合的构造要求高的对准精度。作为将贯通孔31与凸部11a对准的操作的示例考虑了如下情况：在大体长方形的屏蔽板40的各个边中，针对沿某一个边排列的贯通孔31中插入与该贯通孔对应的支柱11的凸部11a之后，再针对沿另一边排列的贯通孔31中插入支柱11的凸部11a。在这种情况下，如果屏蔽板40相对于外装壳体10的上表面倾斜，则沿另一边排列的贯通孔31的位置和与那些贯通孔对应的支柱11的凸部11a的位置会产生偏移。即使该偏移量很小，也会存在难以对准的情况。尤其是在外装壳体10和屏蔽板40为大尺寸的情况下，由于偏移量增大，所以更加难以对准。
在屏蔽板40中，由于狭缝32设在贯通孔31的附近并且比该贯通孔31更靠近屏蔽板的中心，所以在施加力时屏蔽板40的贯通孔31的附近容易弹性变形。具体地讲，如果从屏蔽板40的一个边向中心施加力时，以比贯通孔31更靠近中心处的狭缝32的宽度变窄的方式产生弹性变形。由于该弹性变形可使贯通孔31的位置向中心侧移动。因此，在将屏蔽板40安装到外装壳体10的半导体装置的组装过程中，即使存在贯通孔31的位置和支柱11的凸部11a没有对准的情况，通过向屏蔽板40施加力，也会使得贯通孔31的位置因弹性变形而移动，从而可实现对准。因此，使得支柱11的凸部11a穿过贯通孔31的操作变得更容易。
由于狭缝32设在贯通孔31的附近的位置处，所以可使屏蔽板40的贯通孔31的附近因弹性变形而移动。更优选的方式为，如图19所示，狭缝32可设在贯通孔31的附近的比贯通孔31更靠近屏蔽板40的中心的位置处。由此，作为对准操作，如上所述，在大体长方形的屏蔽板40的各个边中，针对沿某一边排列的贯通孔31中插入与该贯通孔对应的支柱11的凸部11a之后，再针对沿另一边排列的贯通孔31中贯穿支柱11的凸部11a的情况下，也可容易地实现贯通孔31和凸部11a的对准。
本发明并不限于狭缝32设在形成于屏蔽板40中的所有贯通孔31附近的示例，狭缝32也可设在一部分贯通孔31的附近，但是优选为设在所有贯通孔31的附近。
在图19中示出的示例中，狭缝32由上述圆弧形状的中心部32a和直线形状的端部32b构成。虽然本实施方式可包括仅有中心部32a的形状，但是在仅有中心部32a的形状中，从中心部32a的端部向屏蔽板40的端部可能发生裂纹，另外，在向屏蔽板40施加力时由于弹性变形量变小而导致可移动范围减小。虽然可通过增大圆弧形状的中心部32a来增加可移动范围，但是如果使中心部32a增大到其位于容纳在外装壳体10内的半导体元件(半导体芯片)的正上方，那么屏蔽板40的屏蔽性就可能会降低。通过形成为设有与中心部32a的端部连接的直线状的端部32b的形状(如图19所示)，从而能够防止裂纹，增大可移动范围，并且增大弹性变形量。
狭缝32的中心部32a不限于图19所示的圆弧形状，例如，也可以通过三角形的两个边或四边形的三个边构成。
(实施方式5)
接下来，将描述本发明的半导体装置的实施方式5。
在图20中示出了本实施方式的半导体装置5在拆卸了绝缘电路基板的状态下的平面图。除了以下描述的屏蔽板50以外，图示的半导体装置5具有和实施方式3的半导体装置3相同的构成。换言之，实施方式5的半导体装置利用屏蔽板50来代替实施方式3的半导体装置3的屏蔽板30A。实施方式5的半导体装置与实施方式3的半导体装置相同地具有控制电路基板20(未图示)和设有支柱11的外装壳体10，与实施方式3的半导体装置3的屏蔽板30A具有相同的屏蔽性的屏蔽板50被固定到支柱11。因此，以下将省略关于外装壳体10、容纳在外装壳体10内的功率半导体元件(芯片)15、16(未图示)、控制电路基板20的重复的描述。
在图21中示出了本实施方式的半导体装置5的屏蔽板50的平面图。图21的屏蔽板50的平面形状大体为长方形，并且形成有可供设在外装壳体10中的支柱11的凸部11a穿过的贯通孔33。从屏蔽板50的边缘部切开的切口34连接到该贯通孔33。
在贯通孔33中，作为固定单元在该贯通孔33的半圆周上设有从贯通孔33的内周面向中心的爪33a。通过将该爪33a卡止到支柱11的凸部11a，从而将屏蔽板50固定到支柱11。
在半导体装置的组装过程中，在图21中示出的位于屏蔽板50的贯通孔33和屏蔽板50的边缘部之间的切口34在将屏蔽板50安装到外装壳体10时，使支柱11的凸部11a穿过贯通孔33的操作变得容易。作为将贯通孔33和凸部11a对准的操作的示例，考虑了如下情况：在大体长方形的屏蔽板50的各个边中，针对沿某一边排列的贯通孔33插入与该贯通孔对应的支柱11的凸部11a之后，再针对沿另一边排列的贯通孔33插入支柱11的凸部11a。在这种情况下，即使由于屏蔽板40相对于外装壳体10的上表面倾斜而导致沿另一边排列的贯通孔33的位置和与该贯通孔对应的支柱11的凸部11a的位置出现偏差，支柱11的凸部11a的位置也会位于在切口34内。因此，通过被引导至切口34中，使支柱11的凸部11a容易地与贯通孔33的位置对准，从而使支柱11的凸部11a穿过贯通孔33的操作变得容易。
在图21所示的示例中，切口34呈切口的宽度从贯通孔33向屏蔽板40的端部逐渐增大的形状，以使支柱11的凸部11a容易地和贯通孔33对准。然而，切口34的平面形状不限于图21所示的形状，只要是能够引导凸部11a的形状即可。
在图21中示出的屏蔽板50的狭缝32形成在贯通孔33的附近且比该贯通孔33更靠近屏蔽板50的中心的位置。在图21中示出的狭缝32与实施方式4中的参照图19描述的屏蔽板40中的狭缝32具有相同的构成，并且具有相同的效果。因此，将省略与实施方式4中描述的狭缝32的内容重复的描述。
由于本实施方式的屏蔽板50具有连接到贯通孔33的切口34和狭缝32，所以通过贯通孔33和切口34以及贯通孔33和狭缝32的协同效应，在半导体装置的组装过程中，当将屏蔽板50安装到外装壳体10时，能够使支柱11的凸部11a穿过贯通孔33的操作变得容易。
(实施方式6)
接下来将描述本发明的半导体装置的实施方式6。
在图22中示出了本实施方式的半导体装置6的平面图，在图23中示出了沿图22半导体装置6的XXIII-XXIII线截取的剖视图。在图22、图23中示出的半导体装置6呈现出拆卸了控制电路基板20的状态。图22、图23为与以上描述的实施方式3中的图14、图15对应的图，与图14、图15相同的构件用相同的符号表示。因此，在以下的描述中，将省略实施方式6的半导体装置6的各个部件中与实施方式3中描述的内容重复的描述。
除了以下描述的屏蔽板60以外，在图22、图23中示出的本实施方式的半导体装置6具有与在图14、图15中示出的实施方式3的半导体装置3相同的构成。换言之，实施方式6的半导体装置6利用屏蔽板60代替实施方式3的半导体装置3的屏蔽板3。实施方式6的半导体装置6与实施方式3的半导体装置3相同地具有控制电路基板20和设有支柱11的外装壳体10，与实施方式3的半导体装置3的屏蔽板30A具有相同的屏蔽性的屏蔽板60被固定到支柱11。
在图24中示出了本实施方式的半导体装置6的屏蔽板60的平面图(同图(a))和剖视图(同图(b))。图24的屏蔽板60的平面形状大体为长方形，与在图18中示出的实施方式3的屏蔽板30A相同，屏蔽板60具有可供设在外装壳体10中的支柱11的凸部11a穿过的贯通孔31。与图16所示的贯通孔31相同，在该贯通孔31中设有从贯通孔31的内周面朝向中心的多个爪31a。另外，屏蔽板60具有凸部35，该凸部35设在屏蔽板60的被安装到外装壳体10时朝向半导体元件(芯片)15、16的一侧的表面。所以屏蔽板60与实施方式3的屏蔽板30A之间的差异为屏蔽板60具有该凸部35。
在图24中示出的凸部35是沿屏蔽板60的长度方向延伸的彼此平行的两条直线形状的部分(凸条部或突起部)。凸部35可通过例如对屏蔽板60冲压加工来形成。
凸部35构成为其前端与填充在外装壳体10内的密封材料36接触。或者，凸部35也可构成为其前端与设在外装壳体内的构件接触。由于凸部35的前端与填充在外装壳体10内的密封材料36或设在外装壳体内的构件接触，所以可按压这些密封材料36或构件，从而抑制密封材料36或设在外装壳体内的构件的震动，并且可抑制热变形。另外，由于屏蔽板60的主材料为热传导性良好的铝等的金属材料，所以可以释放从外装壳体10内的半导体元件(芯片)15、16产生的热。
填充在外装壳体10内的密封材料36是在通常的半导体模块中作为密封材料使用的硅凝胶、硅、聚氨酯或环氧树脂等。
作为与凸部35的前端接触的构件具有例如设在外装壳体10内的母线块。在图25中示出了具有母线块的半导体装置的剖视图。在图25中与图23示出的构件相同的构件用相同的符号表示。母线块25设在半导体元件(芯片)15、16的上方，并且具有通过块25b包围与绝缘基板17的导体层17b等连接的母线25a的一部分的构造(块构造)。母线25a由铜和/或铝等的板材制成，块25b由树脂和/或陶瓷等的绝缘材料制成。在图25的半导体装置中，屏蔽板60的凸部35与该母线块25接触。
为了通过屏蔽板60的凸部35按压设在外装壳体10内的母线块25，优选为将屏蔽板60牢固地固定到支柱11的凸部11a。
需要说明的是，虽然本实施方式的半导体装置6利用贯通孔31的爪31a作为具有凸部35的屏蔽板60的固定单元，但是固定单元不限于贯通孔31的爪31a。作为固定单元，可使用图6所示的环状紧固件12来代替贯通孔31的爪31a，或者环状紧固件12与贯通孔31的爪31一起使用。即，作为具有凸部35的屏蔽板不限于图24所示的屏蔽板60，例如，也可以是将图24所示的屏蔽板60的凸部35形成在图3所示的实施方式1的半导体装置1的屏蔽板30上而得到的屏蔽板。
另外，作为将屏蔽板60固定到支柱11的固定单元，贯通孔31的爪31a不一定设在形成于屏蔽板60的整个贯通孔31中。为了将屏蔽板60牢固地固定到支柱11的凸部11a，可将爪31a设在形成于屏蔽板60的贯通孔31的一部分中，而在剩余的贯通孔中设置用于固定支柱11的螺纹，从而对屏蔽板60部分地进行螺丝固定。
(实施方式7)
接下来，将描述本发明的半导体装置的实施方式7。
除了以下描述的屏蔽板70以外，实施方式7的半导体装置具有与实施方式6的半导体装置6相同的构成。换言之，实施方式7的半导体装置用屏蔽板70代替实施方式6的屏蔽板60。实施方式7的半导体装置与实施方式6的半导体装置6相同地具备控制电路基板20(未示出)和设有支柱11的外装壳体10，并且与实施方式6的半导体装置的屏蔽板60具有相同的屏蔽性的屏蔽板70被固定到支柱11。因此，在以下的描述中，仅描述作为与实施方案6的半导体装置6的不同点的屏蔽板70。
在图26中示出了屏蔽板70的平面图(同图(a))和剖视图(同图(b))。图26的屏蔽板70的平面形状大体为长方形，与在图24中示出的实施方式6的屏蔽板60相同，屏蔽板70具有可供设在外装壳体10中的支柱11的凸部11a穿过的贯通孔31。与图16所示的贯通孔31相同，在该贯通孔31中设有从贯通孔31的内周面朝向中心的多个爪31a。另外，屏蔽板70具有凸部35，该凸部35设在屏蔽板70的被安装到外装壳体10时朝向半导体元件(芯片)15、16的一侧的表面。这点也与图24示出的实施方式6的屏蔽板60相同。此外，屏蔽板70在贯通孔31的周围形成有狭缝32。所以屏蔽板70与实施方案6的屏蔽板60之间的差异为屏蔽板70具有该狭缝32。
狭缝32形成在贯通孔31的附近且比该贯通孔31更靠近屏蔽板70的中心的位置。在图26中示出的本实施方式的狭缝32与在实施方式4中参照图19描述的屏蔽板40中的狭缝具有相同的结构，并具有相同的效果。因此，将省略与实施方式4中描述狭缝32的内容重复的描述。
本实施方式的屏蔽板70由于具有凸部35，所以具有抑制振动、抑制热变形、释放热的效果，并且由于具有狭缝32，所以能够容易地将支柱11的凸部11a对准到贯通孔31的位置，从而具有能使支柱11的凸部11a穿过贯通孔33的操作变得容易的效果。
在图25中示出的母线块25的上面可设置用于固定屏蔽板70的支柱11。设在母线块25的上面的支柱11比设在外装壳体11中的支柱11的位置精度低。因此，优选为屏蔽板70具有狭缝32，从而在将用于固定屏蔽板70的支柱11设在母线块25的上面时，使得设在该母线块25上面的支柱11的凸部11a穿过贯通孔31时的操作变得容易。
屏蔽板70的变形示例表示在图27的平面图中。图27(a)至图27(f)示出的屏蔽板70A至屏蔽板70F与图26示出的屏蔽板70相比，凸部35的位置、个数均不相同。图27(a)的屏蔽板70A的凸部35是沿屏蔽板70A的长度方向延伸的互相平行的三条直线形状的部分，并且沿屏蔽板70A的长度方向排列为两列。图27(b)的屏蔽板70B的凸部35是沿屏蔽板70B的长度方向延伸的互相平行的三条直线形状的部分。图27(e)的屏蔽板70E的凸部35是沿屏蔽板70E的对角线方向延伸的X形状的部分。图27(f)的屏蔽板70F的凸部35是沿屏蔽板70F的长度方向延伸的互相平行的三条直线形状的部分与以夹住所述三条直线的方式设置并沿屏蔽板70F的宽度方向延伸的互相平行的两条直线形状的部分的组合。图27(c)的屏蔽板70C的凸部35是沿屏蔽板70C的长度方向延伸的互相平行的四条直线形状部分，并且其中的靠近端部的凸部沿屏蔽板70C的长度方向排列为两列。图27(d)的屏蔽板70D的凸部35是沿屏蔽板70D的长度方向延伸的互相平行的四条直线形状的部分。凸部35的位置、个数可根据外装壳体10的内部构造而进行适当的改变。

Claims (10)

1.一种半导体装置，其特征在于，
所述半导体装置包括容纳在外装壳体中的半导体元件、远离该半导体元件而固定在该外装壳体中的控制电路基板以及设在该半导体元件和该控制电路基板之间的屏蔽板，
该外装壳体上设有支柱，该支柱在前端具有比该屏蔽板的厚度还长的凸部，
在该屏蔽板中形成有供该支柱的凸部贯穿的贯通孔，
该屏蔽板通过卡止到该凸部的固定单元而固定到该支柱。
2.如权利要求1所述的半导体装置，其特征在于，所述固定单元为环状紧固件，所述环状紧固件被安装于所述支柱的贯穿所述屏蔽板的贯通孔而突出的凸部。
3.如权利要求1所述的半导体装置，其特征在于，所述固定单元为设在所述屏蔽板的贯通孔中的爪。
4.如权利要求3所述的半导体装置，其特征在于，所述屏蔽板具有位于所述贯通孔周围的狭缝。
5.如权利要求3或4所述的半导体装置，其特征在于，所述屏蔽板具有位于所述贯通孔和边缘部之间的切口。
6.如权利要求1至3中任意一项所述的半导体装置，其特征在于，所述屏蔽板在朝向所述半导体元件的一侧的表面具有凸部。
7.如权利要求1至3中任意一项所述的半导体装置，其特征在于，所述屏蔽板设在所述外装壳体内。
8.如权利要求1至3中任意一项所述的半导体装置，其特征在于，所述支柱由树脂制成。
9.如权利要求1至3中任意一项所述的半导体装置，其特征在于，所述支柱的前端与所述控制电路基板抵接。
10.如权利要求1至3中任意一项所述的半导体装置，其特征在于，所述支柱在所述凸部的前端具有贯穿形成在所述控制电路基板中的贯通孔而突出的突出部，并且在该突出部安装环状紧固件以固定控制电路基板。
CN201380046902.2A 2012-10-29 2013-10-28 半导体装置 Expired - Fee Related CN104620377B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012238285 2012-10-29
JP2012-238285 2012-10-29
JP2013136279 2013-06-28
JP2013-136279 2013-06-28
PCT/JP2013/079143 WO2014069406A1 (ja) 2012-10-29 2013-10-28 半導体装置

Publications (2)

Publication Number Publication Date
CN104620377A true CN104620377A (zh) 2015-05-13
CN104620377B CN104620377B (zh) 2017-09-01

Family

ID=50627311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380046902.2A Expired - Fee Related CN104620377B (zh) 2012-10-29 2013-10-28 半导体装置

Country Status (5)

Country Link
US (1) US9603291B2 (zh)
EP (1) EP2922092B1 (zh)
JP (1) JP6004001B2 (zh)
CN (1) CN104620377B (zh)
WO (1) WO2014069406A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962858A (zh) * 2017-05-17 2018-12-07 富士电机株式会社 功率半导体模块和功率半导体装置
WO2021232636A1 (zh) * 2020-05-22 2021-11-25 广东洲明节能科技有限公司 一种led模组及led灯具

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3022729B1 (fr) 2014-06-20 2017-12-22 Valeo Systemes De Controle Moteur Systeme electrique avec blindage
JP6112073B2 (ja) * 2014-06-20 2017-04-12 株式会社豊田自動織機 半導体装置
FR3022727B1 (fr) 2014-06-20 2016-07-29 Valeo Systemes De Controle Moteur Systeme electrique avec broche de masse
CN105161037B (zh) * 2015-08-20 2017-12-22 京东方科技集团股份有限公司 位置校准方法、测试电路板、样本面板和位置校准装置
JP6634778B2 (ja) * 2015-11-06 2020-01-22 富士電機株式会社 半導体装置及びその製造方法
JP6378714B2 (ja) * 2016-04-20 2018-08-22 矢崎総業株式会社 電気接続箱
JP6444451B2 (ja) * 2017-05-22 2018-12-26 三菱電機株式会社 インサート樹脂成形品
USD962950S1 (en) * 2019-12-18 2022-09-06 Assa Abloy Ab Combined cover and base assembly for a control panel for an access control system
USD963656S1 (en) 2019-12-18 2022-09-13 Assa Abloy Ab Control panel for an access control system
USD979565S1 (en) 2019-12-18 2023-02-28 Assa Abloy Ab Control panel
JP7505879B2 (ja) * 2019-12-19 2024-06-25 ブリヂストンスポーツ株式会社 ゴルフクラブヘッド
TWD206651S (zh) * 2020-04-24 2020-08-21 財團法人工業技術研究院 功率模組
CN112930070B (zh) * 2021-01-21 2022-08-23 北京字节跳动网络技术有限公司 电子设备
EP4040483A3 (en) * 2021-02-04 2022-10-26 Murata Manufacturing Co., Ltd. Electronic component with internal shielding
JP7180704B2 (ja) 2021-02-05 2022-11-30 株式会社明電舎 電気装置
DE102022113505A1 (de) * 2022-05-30 2023-11-30 Bayerische Motoren Werke Aktiengesellschaft Abschirmblech für eine Baugruppe eines Leistungselektronikmodul mit Abstützfunktion
WO2024024378A1 (ja) * 2022-07-26 2024-02-01 ローム株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024120A1 (en) * 2000-08-24 2002-02-28 Naoki Yoshimatsu Power module
JP2004022705A (ja) * 2002-06-14 2004-01-22 Mitsubishi Electric Corp パワーモジュール
CN201562217U (zh) * 2009-10-23 2010-08-25 鸿富锦精密工业（深圳）有限公司 板体支撑结构组合
CN102270615A (zh) * 2010-06-01 2011-12-07 三菱电机株式会社 功率半导体装置
CN102439720A (zh) * 2009-06-25 2012-05-02 富士电机株式会社 半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5018050A (en) * 1987-11-17 1991-05-21 Omron Tateisi Electronics Co. Solid state relay
JPH077965A (ja) 1993-06-18 1995-01-10 Fuji Electric Co Ltd インバータ装置
JP4404726B2 (ja) 2004-08-31 2010-01-27 三菱電機株式会社 車載用電力変換装置
JP4583122B2 (ja) * 2004-09-28 2010-11-17 三菱電機株式会社 半導体装置及びその製造方法
JP2007115987A (ja) * 2005-10-21 2007-05-10 Toyota Motor Corp 半導体装置と半導体装置の組立方法
JP4721054B2 (ja) * 2006-03-24 2011-07-13 村田機械株式会社 端子取付構造
JP2007266527A (ja) * 2006-03-30 2007-10-11 Toyota Motor Corp 車両用インバータ装置
JP4474439B2 (ja) * 2007-05-31 2010-06-02 日立オートモティブシステムズ株式会社 電力変換装置
JP5292779B2 (ja) 2007-11-26 2013-09-18 富士電機株式会社 半導体装置
JP4607995B2 (ja) * 2008-11-28 2011-01-05 三菱電機株式会社 電力用半導体装置
JP6171586B2 (ja) * 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
DE112014003204B4 (de) * 2013-07-11 2020-01-30 Mitsubishi Electric Corporation Leistungsmodul

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024120A1 (en) * 2000-08-24 2002-02-28 Naoki Yoshimatsu Power module
JP2004022705A (ja) * 2002-06-14 2004-01-22 Mitsubishi Electric Corp パワーモジュール
CN102439720A (zh) * 2009-06-25 2012-05-02 富士电机株式会社 半导体装置
CN201562217U (zh) * 2009-10-23 2010-08-25 鸿富锦精密工业（深圳）有限公司 板体支撑结构组合
CN102270615A (zh) * 2010-06-01 2011-12-07 三菱电机株式会社 功率半导体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962858A (zh) * 2017-05-17 2018-12-07 富士电机株式会社 功率半导体模块和功率半导体装置
CN108962858B (zh) * 2017-05-17 2023-09-22 富士电机株式会社 功率半导体模块和功率半导体装置
WO2021232636A1 (zh) * 2020-05-22 2021-11-25 广东洲明节能科技有限公司 一种led模组及led灯具

Also Published As

Publication number Publication date
WO2014069406A1 (ja) 2014-05-08
US9603291B2 (en) 2017-03-21
JPWO2014069406A1 (ja) 2016-09-08
EP2922092B1 (en) 2020-08-26
US20150201532A1 (en) 2015-07-16
EP2922092A1 (en) 2015-09-23
JP6004001B2 (ja) 2016-10-05
CN104620377B (zh) 2017-09-01
EP2922092A4 (en) 2016-11-02

Similar Documents

Publication Publication Date Title
CN104620377A (zh) 半导体装置
US10685895B2 (en) Power module with lead component and manufacturing method thereof
US7848112B2 (en) Semiconductor device
KR101203466B1 (ko) 전력 시스템 모듈 및 그 제조 방법
EP3226292A1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
CN104037147A (zh) 半导体装置
JP3147172U (ja) コイル一体型のｄｃ／ｄｃコンバータ
US10653020B2 (en) Electronic module and method for producing an electronic module
CN210328425U (zh) 高频部件
JP4628337B2 (ja) パワー半導体モジュール
JP6121879B2 (ja) 制御ユニット
CN106299768A (zh) 一种电连接装置及移动终端
EP2613348A1 (en) Mounting structure for electronic component
US10026665B2 (en) Semiconductor device
JP6809171B2 (ja) 電子機器、電源装置および電子機器の製造方法
JP7046146B1 (ja) 電力変換装置
JP2018195700A (ja) 電子機器
KR20240018984A (ko) 전장품
US20230099673A1 (en) Semiconductor device and semiconductor module
JP5642559B2 (ja) 電子部品モジュール
US20120146208A1 (en) Semiconductor module and manufacturing method thereof
JP4799150B2 (ja) 回路基板装置
JP2011243626A (ja) 半導体モジュールとその製造方法
JP2017228744A (ja) 電子装置
JP2011193025A (ja) 回路基板装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170901

Termination date: 20211028