CN101261966B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101261966B
CN101261966B CN2008100820537A CN200810082053A CN101261966B CN 101261966 B CN101261966 B CN 101261966B CN 2008100820537 A CN2008100820537 A CN 2008100820537A CN 200810082053 A CN200810082053 A CN 200810082053A CN 101261966 B CN101261966 B CN 101261966B
Authority
CN
China
Prior art keywords
terminal
case
outside terminal
shank
peripheral resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100820537A
Other languages
English (en)
Other versions
CN101261966A (zh
Inventor
吉原克彦
丸山力宏
茅野政秋
望月英司
横山元圣
西泽龙男
杉山智宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN101261966A publication Critical patent/CN101261966A/zh
Application granted granted Critical
Publication of CN101261966B publication Critical patent/CN101261966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本发明提供一种半导体装置，其具有经过改良的封装件的组装结构。在由散热用金属基座、绝缘电路基板、半导体芯片构成的基板组装体上组合有外围树脂壳体，排列于该外围树脂壳体的周围壁上的外部端子的L形腿部引出到壳体的内侧，在该腿部与绝缘电路基板的导体图形之间连接有接合导线，在具有以上结构的半导体装置中，在外围树脂壳体上，在其周围壁部预先穿孔形成有多个端子安装孔，在该端子安装孔中后安装必要的外部端子。在此，上述端子安装孔以能够对应所有机型、规格不同的端子排列的方式设计形成，在封装件的组装时，向根据指定的规格而选择的端子安装孔中压入安装必要的外部端子。

Description

半导体装置及其制造方法
技术领域
本发明涉及在适用于变换器(inverter)装置的智能功率模块(IPM：Intelligent Power Module)中使用的半导体装置，详细而言，涉及半导体装置的封装件(package)结构及其组装方法。
背景技术
首先，图11～图13表示上述半导体装置的历来的封装件的组装结构。在图11中，1是利用铜制作的散热用金属基座，2是在绝缘基板的两面形成有导体图形的绝缘电路基板，3是安装在绝缘电路基板2上的半导体芯片，例如绝缘栅双极晶体管(IGBT：Insulated Gate BipolarTransistor)，4是接合于金属基座1与绝缘电路基板2之间、及绝缘电路基板2与半导体芯片3之间的焊锡接合层，5是外围树脂壳体，6是排列设置于外围树脂壳体5的周围壁上的外部端子(主端子、控制端子)，7是在从外部端子6向外围树脂壳体5的内侧突出的L形腿部6a与上述绝缘电路基板2的导体图形之间连接的接合导线(铝线)，8是壳体盖，9是填充外围树脂壳体5内部的封固树脂，上述外部端子6与外围树脂壳体5一体地在其周围壁部嵌件成型(例如，参照专利文献1)。另外，也有与图11所示的配线不同的，将半导体芯片3的上面主电极与外部端子6之间利用直接接合导线7连接的情况。
上述结构的半导体装置按以下的顺序组装。首先，将对铜材进行压延、冲切和弯曲加工而制作的上述外部端子6，设置于外围树脂壳体5的成型模具内的规定位置。接着，向该成型模具内注入聚苯硫醚(PPS：Polyphenylene Sulfide)、聚对苯二甲酸丁二酯(PBT：Polybutylene Terephthalate)等树脂，一体地嵌件成型外部端子6，制作外围树脂壳体5。
另一方面，在封装件的组装工序中，将在金属基座1上搭载接合有绝缘电路基板2、半导体芯片3的基板组装体重叠在外围树脂壳体5的底面上，在金属基座1的周围边缘与外围树脂壳体5之间利用粘结剂(例如硅粘结剂)粘结。
在后续的配线工序中，在从外围树脂壳体5引向内侧的外部端子6的L形腿部6a与绝缘电路基板2的导电图形(pattern)之间，利用接合导线7连接。其中，在该配线工序中利用超声波接合法连接接合导线7。另外，在导线7的配线后，在外围树脂壳体5中填充封固树脂9，进一步覆盖壳体盖8，完成制品。
该半导体制品在向用户交货后，例如搭载在变换器装置中，使上述外部端子6与插入装置的印制基板(电路板)连接，作为智能功率模块(IPM)而用于电动机的运行控制等用途中。
在上述现有的半导体装置中，根据机型，将在该外围树脂壳体5的周围壁部嵌件成型的外部端子6配置到与半导体芯片3的电流容量、配置位置和变换器装置一侧的印制基板(电路板)等的规格相一致的位置，构成封装件，图12表示其端子排列的一个示例。另外，图13(a)、(b)是根据通电容量的大、小而使用的外部端子6的外形图。
但是，在图11、图12的封装件的组装结构中，外部端子6的配置位置和形状，因各机型及用户指定的特制制品的规格而不同。因此，在厂家制作制品时，必须根据机型种类和用户的特制制品，重新制作并管理与指定规格一致而设计的外围树脂壳体5的成形模具。而且，将形状不同的外部端子6(参照图13(a)、(b))以与制品的规格相一致的方式设置于成形模具内的指定位置这个事情本身，由组装机械手来进行自动化操作实际上很困难，所以基本上还是依赖于人工操作。因此，对于用户的特制制品，从订货到交货的期限变长，并且制品的成本变高。
专利文献1：日本专利特开2003-249624号公报。
发明内容
本发明是鉴于上述状况而完成的，其目的在于解决上述问题，提供一种将外围树脂壳体作为共同部件的、根据机型和用户指定的各种规格也能够灵活地适应安装在该壳体的外部端子的排列而制作制品的、对封装件的组装结构进行过改良的半导体装置及其制造方法。
为了达到上述目的，根据本发明，在半导体芯片、安装有半导体芯片的绝缘电路基板、和散热用金属基座的叠层组合体上组装外围树脂壳体，将排列设置于该外围树脂壳体的周围壁上的外部端子的腿部(L腿部)从壳体的内侧引出，而且，在该端子的腿部与上述绝缘电路基板的导体图形或半导体芯片之间配置有接合导线的半导体装置中，将上述外部端子从后面压入安装于在外围树脂壳体的周围壁上预先形成的端子安装孔并组装(第一方面)。具体而言，由以下的方式构成。
(1)为了将外围树脂壳体作为各个机型的共同部件，能够根据机型和用户指定的各种规格灵活地变更安装在该壳体上的外部端子的排列位置，对于在外围树脂壳体的周围壁部形成的端子安装孔，以能够对应因机型、规格而不同的所有端子排列的方式预先进行排列设计而形成(第二方面)。
(2)另外，为了确保从外围树脂壳体的周围壁部向上方引出的外部端子相互间的绝缘沿面距离，在外围树脂壳体的周围壁部的上表面，形成有与端子安装孔的排列间距对应的凹凸状台阶部(第三方面)。
(3)另一方面，为了能够将压入安装于外围树脂壳体的端子安装孔的外部端子无松动地牢固地保持，在外部端子的压入部位形成有松动防止用的支撑凸部(第四方面)。
(4)进一步，作为与上述项(3)同样的防止外部端子松动的对策，设置有装填在安装于外围树脂壳体上的外部端子的L形腿部与金属基座之间的间隙中的、将外部端子支撑于规定的安装位置的绝缘材料制的端子紧固框(第五方面)。
(5)另外，在上述项(4)的端子支撑结构中，为了利用端子紧固框将安装于外围树脂壳体上的外部端子的腿部稳定地压紧支撑于规定的位置，在端子紧固框的上表面，以从左右夹持并嵌合保持外部端子的腿部的方式，与外围树脂壳体的端子安装孔的排列间距对应，形成有凸状的隔壁部(第六方面)。
(6)进一步，为了利用粘结剂使外部端子的腿部与端子紧固框之间牢固地接合(第七方面)，在此进行导线接合时，为了防止通过焊头施加到外部端子的超声波振动被上述粘结剂层吸收而衰减，作为粘结剂，利用环氧树脂类粘结剂、丙烯类粘结剂、聚氨酯(urethane)类粘结剂、或硅粘结剂进行粘结(第八方面)。
(7)另外，关于上述项(4)的端子紧固框，在端子紧固框的外周面分散形成有压入突起，在向外围树脂壳体的内周进行装填时使其牢固的压入支撑(第九方面)。
另外，制作上述结构的半导体装置的本发明的制造方法为：在外围树脂壳体的成形工序中，在该壳体的周围壁部形成以能够对应因机型、规格而不同的所有端子排列的方式排列设计过的端子安装孔，在后续的封装件组装工序中，选择与指定的端子排列对应的端子安装孔，在此压入安装外部端子，然后，在该外部端子的腿部与收容在外围树脂壳体内的绝缘电路基板或半导体芯片之间，连接接合导线(第十方面)。
根据上述结构的半导体装置的封装件的组装结构，在与制品的种类、规格相一致而选择的外围树脂壳体的端子安装孔中压入必要的外部端子进行后续安装(外插：outsert)，由此，将该外围树脂壳体作为各机型的共同部件，使其能够应用于多种外部端子的排列而制作封装件。因此，就没有必要如现有的结构那样，对于每个机型均重新设计制作与规格一致的、嵌件成型有外部端子的端子一体型的外围树脂壳体，这样就能够减少在包含该成型模具的封装件的制作、管理中所需要的经费，大幅度削减制品的成本，而且对于顾客特制的制品能够缩短从订货到交货的期间。
这里，关于外围树脂壳体，在其周围壁的上表面，以与端子安装孔的排列间距相对应的方式形成有凹凸状的台阶部，由此，在从外围树脂壳体向上方引出的外部端子的相互间能够确保足够的沿面距离，并确保所需要的绝缘耐力。
此外，在外部端子的压入部形成支撑凸部并将其压入端子安装孔，或者在外部端子的腿部与金属基座之间安装端子紧固框，将外部端子无松动地支撑于既定的位置，由此在后续的配线工序中将导线超声波连接于外部端子的腿部时，能够从焊头(bonding tool)向导线的接合部高效地施加超声波振动，从而确保可靠性高的接合强度。此外，利用粘结剂接合外部端子的腿部和端子紧固框，能够使其固定，使得端子腿部不能从规定位置移动，由此能够进一步提高导线接合效率。
进一步，在端子紧固框的上表面形成凸状的隔壁部，在此嵌合保持外部端子的腿部，由此能够制止端子腿部的左右振动，将端子腿部稳定地支撑于既定的位置。
进一步，通过在端子紧固框的外周面形成压入突起，将其压入外围树脂壳体的内侧，相对于外围树脂壳体能够毫无松动地牢固地固定端子紧固框。
附图说明
图1是本发明的实施例1的封装件的组装结构的主要部位的截面图。
图2是表示沿图1的外围树脂壳体的周围壁预先穿孔形成的端子安装孔，以及安装在选择的端子安装孔中的外部端子的排列的封装件的平面图。
图3是图1所示的封装件结构的组装顺序的说明图。
图4是在图2的外部端子的压入部位形成有防止松动用的支撑凸部的实施例的结构图，(a)～(c)分别是实施方式相异的外部端子的外形侧面图。
图5是表示图1的应用实施例的封装件的组装结构的主要部位的截面图。
图6是本发明的实施例2的封装件的组装结构的分解立体图。
图7是在图6的外围树脂壳体上安装有外部端子的组装状态的外观立体图。
图8是在图7中安装有基板组装体的封装件的组装状态的外观立体图。
图9是图8的部分截面侧视图。
图10是图9的主要部位的结构图，(a)、(b)分别是图9的A部和B部的放大图，(c)、(d)分别是(b)的箭头所示的X-X、Y-Y截面图。
图11是现有的半导体装置的封装件的组装结构图。
图12是与图11对应的外部端子一体形的外围树脂壳体的平面图。
图13是在图11、图12的外围树脂壳体上嵌件成型的外部端子的结构图，(a)、(b)分别是形状相异的外部端子的外形侧面图。
符号说明：
1散热用金属基座
2绝缘电路基板
3半导体芯片
5外围树脂壳体
5a端子安装孔
5b凹凸状台阶部
5b-1槽部
6外部端子
6a L形腿部
6b支撑凸部
7接合导线
10端子紧固框
10a压入突起
10b凸状隔壁
11、12粘结剂
具体实施方式
下面，根据图1～图10所示的实施例对本发明的实施方式加以说明。其中，图1是封装件的组装结构的主要部位的截面图。图2是表示沿图1的外围树脂壳体的周围壁形成的端子安装孔，以及在根据制品的规格而选择的端子安装孔中安装的外部端子的排列的图。图3是封装件的组装结构的组装顺序的说明图。图4(a)～(c)是在压入部位形成有支撑凸部的外部端子的外形图。图5是图1的应用实施例的封装件的组装结构图。图6是本发明的第二实施例的封装件的结构的分解立体图。图7、图8是表示图6的封装件的组装状态的立体图。图9是图8的主要部位的截面侧视图。图10是图9的主要部位的详细图。在实施例的图中与图11～图13相对应的部件均付与同样的符号，省略其详细说明。
(实施例1)
首先，使用图1、图2对本发明的实施例的封装件的组装结构进行说明。该实施例与如图11所述的现有的结构那样在外围树脂壳体5上嵌件成型有外部端子6的端子一体形的结构相比，在以下方面相异。即，在图示的实施例中，沿外围树脂壳体5的周围壁，在多处预先形成有以既定的间距间隔并排的端子安装孔5a。其中，端子安装孔5a在外围树脂壳体5的铸模工序中，在成型模具上设置与端子安装孔对应的中心后穿孔形成。另外，在封装件的组装时，以与每个机型的指定规格一致的方式从上述端子安装孔5a中选择安装外部端子6的孔，在此，对于必要的外部端子6按照以下的方式压入并进行后安装。
在此，外部端子6的排列位置，如上所述，因制品的机型、用户指定的规格而不同。因此，在外围树脂壳体5的周围壁上形成的端子安装孔5a，以预先能够与各机型、规格全部对应的方式设计形成。
另外，在根据每个半导体装置的机型而指定外部端子6的排列位置并将其安装在外围树脂壳体5上时，如上所述，从在外围树脂壳体5的周围壁上预先设计形成的多个端子安装孔5a选择与机型、指定的规格对应的端子安装孔5a。然后，将外部端子6压入安装于选择的端子安装孔5a中。
另外，在外部端子6的安装工序中，将在外围树脂壳体5的周围壁上设计的端子安装孔5a的位置数据预先存储于自动组装机械手中，对每个机型所指定的外部端子6的排列、安装位置进行程序设定，由此能够容易地进行自动组装。而且，即使如用户特制的制品那样在根据特制的规格而改变安装的外部端子6的排列位置的情况下，也只需变更组装机械手的程序设定就能够简单地应对。
根据上述结构，没有必要如现有的结构那样，制作与每个机型的规格相一致的、嵌件成型有外部端子的端子一体形的外围树脂壳体，能够大幅度减少包含在该树脂壳体的成型模具的设计、制作管理中需要的经费的制品的成本。
另一方面，在图1的封装件的组装结构中，为了使向外围树脂壳体5的内侧突出的外部端子6的L形腿部6a与重合于壳体的下面侧的金属基座1之间电气绝缘隔离，且以使端子腿部6a不在规定的位置晃动的方式将其按压，在外围树脂壳体5的内侧嵌合由绝缘物体制作的框架状的端子紧固框10，该端子紧固框10安装于L形腿部6a的下表面与金属基座1之间。
该端子紧固框10由与外围树脂壳体5同样的树脂材料制作而成，在将外部端子6压入安装于外围树脂壳体5之后，将端子紧固框10嵌合于外围树脂壳体5的内周，在此基础上，在重合于外围树脂壳体5的下面侧的金属基座1与外围树脂壳体5及端子紧固框10之间，利用粘结剂11(例如硅粘结剂)固定接合。此外，为了使端子紧固框10与外部端子6的腿部背面侧重叠装填于外围树脂壳体5的内周，在外围树脂壳体5的下半部的内侧预先形成用于嵌入端子紧固框10的凹状台阶部。
接着，利用图3对上述结构的半导体装置的组装顺序进行说明。首先，对于从在外围树脂壳体5上形成的端子安装孔5a中选择的端子安装孔，将外部端子6按照图示箭头I从树脂壳体的底面侧插入并压入安装。接着，将端子紧固框10从树脂壳体的底面侧如图示箭头II那样嵌入，从下侧扣住外部端子6。接着，将由在另一工序中组装的金属基座1、绝缘电路基板2、半导体芯片3构成的基板组装体如图示箭头III那样安装于外围树脂壳体5的底面侧，如图1所示，利用粘结剂11固定接合金属基座1和外围树脂壳体5、端子紧固框10。之后，跨越外部端子6的腿部6a与绝缘基板2的导体图形之间，通过超声波接合法连接接合导线(铝导线)7，进一步在树脂壳体5的内部填充封固树脂9(参照图11)，在此基础上覆盖壳体盖8，完成制品。
但是，在上述组装工序中利用超声波接合法将导线7连接于外部端子6的腿部6a时，如果压入安装于外围树脂壳体5的端子安装孔5a中的外部端子6有松动，则从焊头施加于外部端子6的表面的超声波振动就不能有效地传递，导线7的接合强度有下降的担忧。因此，在本发明中按照以下的方法将外部端子6牢固地固定支撑于规定的安装位置，利用图4和图5对该实施形式加以说明。
首先，在图4(a)～(c)的实施例中，在外部端子6的压入部位(在外围树脂壳体5中形成的端子安装孔5a被插入的部分)，形成有防止松动用的支撑凸部6b。这里，在图4(a)所示的结构中，在外部端子6的压入部表面的一侧，通过压成形加工而膨出形成有梯形的支撑凸部6b。该支撑凸部6b是为了补偿在外围树脂壳体5上穿孔形成的端子安装孔5a(参照图3)与外部端子6之间的尺寸公差而过盈配合(close fit)外部端子6的部件，由该凸部6b给予过盈量(interference)。另外，上述支撑凸部6b也可以如图4(b)所示那样在外部端子6的两侧形成。另外，因为通过压力加工在外部端子6上形成上述那样的凸部时工序增加，成本上升，所以如图4(c)所示，也可以从相反的一侧敲出形成凸部6b。其中，6c表示因敲出形成加工而在凸部6b的相反一侧生成的凹部。
此外，上述支撑凸部6b，也可以在将外部端子6压入外围树脂壳体5的端子安装孔5a中的状态下，在不与相邻的外部端子相对峙的面上形成。其理由在于，如果外部端子在与邻接的支撑凸部6b相对的一侧的面上形成，则在压入外部端子6时，端子安装孔5a被支撑凸部6b推压，并向邻接的外部端子一方扩张，因此有在树脂壳体自身发生弯曲、变形的担忧。
另一方面，在图5所示的封装件的组装结构中，作为压入安装于外围树脂壳体5中的外部端子6的腿部6a的防止松动的对策，在与安装于腿部6b的下面侧的端子紧固框10(参照图1)之间，利用粘结剂12粘接接合，将外部端子6的腿部6a牢固地固定支撑于既定的位置。
关于上述粘结剂12，能够使用环氧树脂类粘结剂、丙烯类粘结剂、聚氨酯类粘结剂、或者硅粘结剂。
(实施例2)
接着，使用图6～图10，对进一步改良上述实施例1的封装件结构的第二实施例加以说明。在本实施例中，对于外围树脂壳体5、端子紧固框10，追加以下的结构。即，沿外围树脂壳体5的周围壁部，在其上表面侧形成有凹凸状台阶部5b。该凹凸状台阶部5b以凹部5b-1位于相邻的端子安装孔5a的中间的方式与端子安装孔5a的排列间距相一致地形成。由此，如图10(a)所示，在从外围树脂壳体5向外方引出的外部端子6的相互间形成有比空间距离大的沿面距离d，能够确保高的绝缘耐力。
另一方面，关于端子紧固框10，在其外周表面上分散形成有截面为V型的压入突起10a。该压入突起10a在将端子紧固框10嵌入外围树脂壳体5的内侧时，如图10(c)所示，压入突起10a咬入外围树脂壳体5的内周壁面，能够无松动地支撑端子紧固框10。
进一步，在端子紧固框10的上表面侧，沿其内周边缘侧分散形成有多个凸状隔壁部10b。该凸状隔壁部10b，如图10(d)所示，从左右夹持压入安装于外围树脂壳体的外部端子6的L形腿部6a，以使其不能从既定位置左右摇动的方式保持，与上述凹凸状的台阶部5b同样，以与外围树脂壳体5的端子安装孔5a的排列间距一致的方式分散形成。
根据以上结构，在封装件的组装状态下，能够将外部端子6的L形腿部6a无松动地牢固支撑在规定位置。由此，在后续的导线7的超声波连接工序中，能够有效地抑制从焊头施加到外部端子6的腿部6a的超声波振动的衰减，确保高的导线接合强度，提高制品的可靠性。

Claims (9)

1.一种半导体装置，其包括：
散热用金属基座、与散热用金属基座接合的绝缘电路基板、安装在绝缘电路基板上的半导体芯片和固定在散热用金属基座的周围的外围树脂壳体，
其特征在于：包括被压入所述外围树脂壳体的周围壁上预先形成的安装孔并被排列的外部端子，和设置有装填在从所述壳体内侧引出的所述外部端子的L形腿部与金属基座之间的间隙中的、将外部端子支撑于规定的安装位置的绝缘材料制的端子紧固框，在所述端子的腿部与所述绝缘电路基板的导体图形或半导体芯片之间配置有接合导线。
2.如权利要求1所述的半导体装置，其特征在于：
在外围树脂壳体的周围壁部形成的端子安装孔以能够对应因制品的机型、规格而不同的所有端子排列的方式分配形成。
3.如权利要求2所述的半导体装置，其特征在于：
在外围树脂壳体的周围壁部的上表面，形成有与端子安装孔的排列间距对应的凹凸状台阶部。
4.如权利要求1所述的半导体装置，其特征在于：
在外部端子的压入部位形成有松动防止用的支撑凸部。
5.一种半导体装置，其特征在于：
半导体芯片、安装有半导体芯片的绝缘电路基板、和散热用金属基座的叠层组合体上组装有外围树脂壳体，排列设置于该外围树脂壳体的周围壁上的外部端子的腿部被引到壳体内侧，而且，在该端子的腿部与所述绝缘电路基板的导体图形或半导体芯片之间配置有接合导线，
将所述外部端子压入并安装在所述外围树脂壳体的周围壁上预先形成的安装孔，设置有装填在外部端子的L形腿部与金属基座之间的间隙中的、将外部端子支撑于规定的安装位置的绝缘材料制的端子紧固框，对应于形成在外围树脂壳体的端子安装孔的排列间距，在端子紧固框的上表面形成有从左右夹持并嵌合保持外部端子的腿部的凸状的隔壁部。
6.如权利要求5所述的半导体装置，其特征在于：
接合外部端子的腿部和端子紧固框之间的粘结剂，是环氧树脂类粘结剂、丙烯类粘结剂、聚氨酯类粘结剂、硅粘结剂中的任意一种。
7.一种半导体装置，其特征在于：
半导体芯片、安装有半导体芯片的绝缘电路基板、和散热用金属基座的叠层组合体上组装有外围树脂壳体，排列设置于该外围树脂壳体的周围壁上的外部端子的腿部被引到壳体内侧，而且，在该端子的腿部与所述绝缘电路基板的导体图形或半导体芯片之间配置有接合导线，
将所述外部端子压入并安装在所述外围树脂壳体的周围壁上预先形成的安装孔，设置有装填在外部端子的L形腿部与金属基座之间的间隙中的、将外部端子支撑于规定的安装位置的绝缘材料制的端子紧固框，外部端子的腿部与端子紧固框之间通过粘结剂而结合。
8.一种半导体装置，其特征在于：
半导体芯片、安装有半导体芯片的绝缘电路基板、和散热用金属基座的叠层组合体上组装有外围树脂壳体，排列设置于该外围树脂壳体的周围壁上的外部端子的腿部被引到壳体内侧，而且，在该端子的腿部与所述绝缘电路基板的导体图形或半导体芯片之间配置有接合导线，
将所述外部端子压入并安装在所述外围树脂壳体的周围壁上预先形成的安装孔，设置有装填在外部端子的L形腿部与金属基座之间的间隙中的、将外部端子支撑于规定的安装位置的绝缘材料制的端子紧固框，在端子紧固框的外周面分散形成有压入突起，压入支撑于外围树脂壳体的内周。
9.一种半导体装置的制造方法，其是一种在半导体芯片、安装有半导体芯片的绝缘电路基板、和散热用金属基座的叠层组合体上组装有外围树脂壳体，将排列设置于该外围树脂壳体周围壁部的外部端子的腿部引到壳体内侧，而且，在该外部端子的腿部与所述绝缘电路基板的导体图形或半导体芯片之间配置有接合导线的半导体装置的制造方法，其特征在于：
在外围树脂壳体的成形工序中，在该壳体的周围壁部形成以能够对应因机型、规格而不同的所有端子排列的方式分配过的端子安装孔，在后续的封装件组装工序中，选择与指定的端子排列对应的端子安装孔，在此压入安装外部端子，然后，在该外部端子的腿部与收容在外围树脂壳体内的绝缘电路基板或半导体芯片之间，连接接合导线。
CN2008100820537A 2007-03-08 2008-03-05 半导体装置及其制造方法 Active CN101261966B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007058030 2007-03-08
JP2007058030 2007-03-08
JP2007-058030 2007-03-08
JP2007150426 2007-06-06
JP2007-150426 2007-06-06
JP2007150426A JP4985116B2 (ja) 2007-03-08 2007-06-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101261966A CN101261966A (zh) 2008-09-10
CN101261966B true CN101261966B (zh) 2012-05-02

Family

ID=39962307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100820537A Active CN101261966B (zh) 2007-03-08 2008-03-05 半导体装置及其制造方法

Country Status (2)

Country Link
JP (1) JP4985116B2 (zh)
CN (1) CN101261966B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4894784B2 (ja) 2008-02-27 2012-03-14 三菱電機株式会社 半導体装置とその製造方法
CN103858228B (zh) 2011-09-30 2016-11-09 富士电机株式会社 半导体装置及其制造方法
US9343388B2 (en) * 2012-01-25 2016-05-17 Mitsubishi Electric Corporation Power semiconductor device
JP5986488B2 (ja) * 2012-11-21 2016-09-06 日本インター株式会社 パワー半導体モジュールおよびその製造方法
CN103066045A (zh) * 2012-12-30 2013-04-24 西安永电电气有限责任公司 智能功率模块
WO2014122877A1 (ja) * 2013-02-06 2014-08-14 富士電機株式会社 半導体装置
JP6115172B2 (ja) * 2013-02-15 2017-04-19 富士電機株式会社 半導体装置
JP6107362B2 (ja) * 2013-04-18 2017-04-05 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP6041053B2 (ja) * 2013-06-10 2016-12-07 富士電機株式会社 半導体装置及びその製造方法
CN105940489B (zh) * 2014-01-17 2019-04-05 富士电机株式会社 半导体模块
JP6451117B2 (ja) * 2014-04-01 2019-01-16 富士電機株式会社 半導体装置の製造方法および半導体装置
CN105450040B (zh) * 2014-08-28 2018-11-06 株洲南车时代电气股份有限公司 一种标准化功率模块单元
JP6391527B2 (ja) * 2015-04-16 2018-09-19 三菱電機株式会社 パワー半導体モジュール
JP6541593B2 (ja) * 2015-05-15 2019-07-10 三菱電機株式会社 電力用半導体装置
JP6645134B2 (ja) * 2015-11-16 2020-02-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6589631B2 (ja) * 2015-12-25 2019-10-16 富士電機株式会社 半導体装置
JP6523976B2 (ja) * 2016-01-15 2019-06-05 京セラ株式会社 半導体装置
JP6600263B2 (ja) * 2016-02-24 2019-10-30 京セラ株式会社 半導体装置
EP3217774B1 (en) * 2016-03-08 2018-06-13 ABB Schweiz AG Semiconductor module
JP6758114B2 (ja) * 2016-07-22 2020-09-23 三菱電機株式会社 半導体装置及びその製造方法
DE112016007485T5 (de) 2016-11-29 2019-08-22 Mitsubishi Electric Corporation Halbleitervorrichtung, Steuervorrichtung, und Verfahren zur Herstellung der Halbleitervorrichtung
CN106684043B (zh) * 2016-12-13 2019-05-03 华润微电子（重庆）有限公司 一种防静电igbt模块
JP6625044B2 (ja) 2016-12-28 2019-12-25 三菱電機株式会社 半導体装置およびその製造方法
JP6755197B2 (ja) * 2017-01-19 2020-09-16 三菱電機株式会社 半導体装置およびその製造方法
JP6806024B2 (ja) * 2017-10-03 2020-12-23 三菱電機株式会社 半導体装置
JP6509414B1 (ja) * 2018-07-30 2019-05-08 三菱電機株式会社 電力変換装置
CN109659294B (zh) * 2019-01-15 2021-10-29 江苏双聚智能装备制造有限公司 一种电力转换电路装置
JP7451905B2 (ja) 2019-09-03 2024-03-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7346178B2 (ja) * 2019-09-05 2023-09-19 株式会社東芝 半導体装置
JP6866913B2 (ja) * 2019-10-24 2021-04-28 三菱電機株式会社 半導体装置
JP7258806B2 (ja) * 2020-03-23 2023-04-17 株式会社東芝 半導体装置
EP4358658A1 (de) * 2022-10-20 2024-04-24 Siemens Aktiengesellschaft Verfahren zur herstellung einer anordnung mit einem gehäuseteil zur aufnahme eines halbleiterelements und einer bodenplatte

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030015778A1 (en) * 2001-07-23 2003-01-23 Shin Soyano Semiconductor device
CN1716578A (zh) * 2004-06-14 2006-01-04 三菱电机株式会社 半导体装置及其制造方法
CN1832164A (zh) * 2005-03-09 2006-09-13 三菱电机株式会社 半导体模块

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276353A (ja) * 1985-05-31 1986-12-06 Toshiba Corp 混成集積回路
JPH069520Y2 (ja) * 1986-04-16 1994-03-09 三菱電機株式会社 半導体装置
JP2720009B2 (ja) * 1993-11-29 1998-02-25 株式会社三社電機製作所 電力用半導体モジュール
DE19719703C5 (de) * 1997-05-09 2005-11-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul mit Keramiksubstrat
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP4424199B2 (ja) * 2004-12-27 2010-03-03 日産自動車株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030015778A1 (en) * 2001-07-23 2003-01-23 Shin Soyano Semiconductor device
CN1716578A (zh) * 2004-06-14 2006-01-04 三菱电机株式会社 半导体装置及其制造方法
CN1832164A (zh) * 2005-03-09 2006-09-13 三菱电机株式会社 半导体模块

Also Published As

Publication number Publication date
JP2008252055A (ja) 2008-10-16
JP4985116B2 (ja) 2012-07-25
CN101261966A (zh) 2008-09-10

Similar Documents

Publication Publication Date Title
CN101261966B (zh) 半导体装置及其制造方法
US7944042B2 (en) Semiconductor device and method of manufacturing same
CN102047414B (zh) 电力半导体电路装置及其制造方法
US9734944B2 (en) Electronic package structure comprising a magnetic body and an inductive element and method for making the same
CN102270615B (zh) 功率半导体装置
US8314478B2 (en) Semiconductor memory device and manufacturing the same
CN103370788B (zh) 半导体装置及其制造方法
CN1767186B (zh) 引线框架及其半导体封装
CN103732028A (zh) 供电模块
CN103887273A (zh) 半导体模块
JP2014212218A (ja) 半導体装置の製造方法及び半導体装置
US9673117B2 (en) Semiconductor module
CN105637746B (zh) 模制定子、模制电动机和空调机
JP2013251429A (ja) 半導体モジュール及び半導体モジュールの製造方法
CN102629510B (zh) 模制线圈及使用模制线圈的电磁阀
US20110074005A1 (en) Semiconductor device, method for fabricating a semiconductor device and lead frame, comprising a bent contact section
US20110312213A1 (en) Flat Cable Wiring Structure
CN104600051A (zh) 半导体模块
US10784756B2 (en) Electric machine with press-fit electronics package
CN106952882B (zh) 半导体装置及半导体装置的制造方法
JP6630315B2 (ja) ノイズ低減ユニット
US20180182679A1 (en) Semiconductor device and method of manufacturing the same
JP6462192B1 (ja) 電力変換装置および電力変換装置の製造方法
US20230187293A1 (en) Semiconductor module, method of manufacturing semiconductor module, and case unit
JP5233973B2 (ja) モールドパッケージの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJI MOTOR SYSTEM CO., LTD.

Free format text: FORMER OWNER: FUJI MOTOR ELECTRONICS TECHNOLOGY CO., LTD.

Effective date: 20100511

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100511

Address after: Tokyo, Japan

Applicant after: Fuji Electric Systems Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Fuji Electronic Device Technol

ASS Succession or assignment of patent right

Owner name: FUJI ELECTRIC CO., LTD.

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD.

Effective date: 20111017

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111017

Address after: Japan's Kawasaki City

Applicant after: Fuji Electric Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Fuji Electric Systems Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant