CN1767186B - 引线框架及其半导体封装 - Google Patents

引线框架及其半导体封装 Download PDF

Info

Publication number
CN1767186B
CN1767186B CN2005101069876A CN200510106987A CN1767186B CN 1767186 B CN1767186 B CN 1767186B CN 2005101069876 A CN2005101069876 A CN 2005101069876A CN 200510106987 A CN200510106987 A CN 200510106987A CN 1767186 B CN1767186 B CN 1767186B
Authority
CN
China
Prior art keywords
lead
wire
extension
lead frame
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005101069876A
Other languages
English (en)
Other versions
CN1767186A (zh
Inventor
白坂健一
江口博孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN1767186A publication Critical patent/CN1767186A/zh
Application granted granted Critical
Publication of CN1767186B publication Critical patent/CN1767186B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

通过使用薄金属板形成用于安装半导体芯片的平台、围绕平台的多条引线、和用于将平台和引线固定在一起的框架部，从而产生引线框架。引线的内端表面分别在纵向和/或宽度方向上延伸，以形成延伸部；切口在引线的内端中形成；或引线内端向外延伸，以形成延伸部。模制密封树脂，以整合引线框架，从而产生半导体封装。因此，可能增加引线和密封树脂之间的总接触面积；可能提高引线和密封树脂之间的粘力；这样，可能提高半导体封装在安装中的可靠性。

Description

引线框架及其半导体封装
技术领域
本发明涉及引线框架及其半导体封装，尤其涉及表面安装型半导体封装(或表面安装芯片封装)，例如四侧无引脚扁平封装(QFN封装)等，其中引线的终端暴露在用于密封半导体器件的树脂矩形表面上。
本申请要求曰本专利出版物No.2004-291547的优先权，其内容结合于此作为参考。
背景技术
近来，电子器件的尺寸、厚度和重量已经得以减小，从而已经用例如其中引线终端暴露在用于密封半导体器件的树脂矩形表面上的QFN封装等表面安装型半导体封装替换传统已知的双列直插式封装(DIP)。例如，日本未审查专利申请出版物N0.2003-309242和2001-257304披露了QFN封装的实例；且日本未申专利申请出版物N0.H06-21315披露了用在半导体器件中的引线框架的实例。
图36是示出用于在传统已知的QFN封装中使用的引线框架的实例的平面图，其中具有矩形形状的引线框架1包括：平台3，用于在上面安装半导体芯片(或半导体器件)2；多条引线4，形成为围绕平台3，且其内端4a向着平台3向内延伸；以及多个坝条(dam bar)5(构成框架部)，在平台3和引线4的周缘区域中设置，其中四个连接引线3a从四个拐角向内延伸，且连接至平台3，从而固定在适当位置，且其中引线4的外端直接连接和固定至坝条5。多个狭缝6分别在坝条5外部形成。
通过在薄金属板上执行压力加工或进行蚀刻产生引线框架1。
如图37中所示，当使用引线框架1产生QFN封装时，半导体芯片2焊接到且固定至平台3的表面，其中使用焊线7在半导体芯片2的衬垫(pad)和引线4的内端4a之间执行焊接，从而使它们电连接在一起。
接着，模制由环氧树脂组成的密封树脂8，以覆盖半导体芯片2、平台3、焊线7和引线4的内端4a，从而使它们整体组合在一起。
接着，使在密封树脂8外部暴露并凸出的引线4的表面4c和后侧4d经受电镀(plating)，以便形成焊接镀层9，所述焊接镀层用于提高焊料对引线4的可湿性。
最终，在密封树脂8外部凸出的引线4的指定部分沿切割线A经受切割，从而使得引线4彼此电绝缘。
这样，通过上述工艺产生QFN封装(即，表面安装型半导体封装)。
使用扁平引线设计传统已知的QFN封装；因此，当模制密封树脂，将引线的内端与平台以及其中的焊线整合在一起时，可减少引线和密封树脂之间的接触区的粘力。
由于热应力和外部应力或其中导线断电(electrically broken)的其它故障，这种粘力的减少可造成引线和密封树脂之间的分离。
发明内容
本发明的一个目的是提供一种半导体封装和引线框架，其能提高引线和密封树脂之间的接触区的粘力，从而可能防止引线和密封树脂彼此分离，且可能避免线断电的故障。结果，可能提高使用引线框架的半导体封装的可靠性。
通过加工薄金属板，以形成用于在其上安装半导体芯片的平台、形成为围绕平台的多条引线、和用于将平台和多条引线固定在一起的框架部，从而产生根据本发明的引线框架。在本发明的范围内可以多种方式设计引线框架，其实例在下面进行描述。
在第一方面，引线的内端表面中的每个在纵向和宽度方向上延伸以便形成薄于引线的延伸部，其中在厚于延伸部的较厚部分处的引线的内端表面上形成凹槽。
在第二方面，在引线的内端的周边形成切口以便形成引线的内端表面，其中在没有形成切口的引线的内端表面上形成凹槽。
在第三方面，引线内端在纵向方向和宽度方向的指定侧向外延伸以便形成薄于引线的延伸部，其中在厚于延伸部的较厚部分处的引线的内端表面上形成凹槽。
上述所有实例都增加了引线和密封树脂之间的总接触面积；因此，可能提高引线和密封树脂之间的粘力。此外，可能防止包括引线的电路由于引线和密封树脂之间的分离而断电。
可以使得对于靠近框架部拐角设置的引线形成延伸部的方式进一步修改引线框架；通道和/或凹槽在引线内端中形成；凸起在引线内端中形成；穿过厚度方向的通孔在引线内端中形成；形成尺寸大于焊接区的洞，以覆盖引线内端中的焊接区。这样，可能进一步增加引线和密封树脂之间的总接触面积；可能进一步提高引线和密封树脂之间的粘力；以及可能避免引线和密封树脂之间的位置移动(或位置偏移)的发生。
并且，使用上述引线框架产生半导体封装，以便提高其可靠性。
附图说明
将参看附图更详细地描述本发明的这些和其它目的、方面和实施例，在附图中：
图1是示出根据本发明的第一实施例的引线框架的平面图；
图2是示出用在图1中所示的引线框架中的引线的平面图；
图3是图2中所示引线的侧视图；
图4是示出使用图1中所示的引线框架产生的QFN封装的主要部分的截面图；
图5是示出用于在根据本发明的第二实施例的引线框架中使用的引线的平面图；
图6是图5中所示引线的侧视图；
图7是示出实现图5中所示引线的修改的引线的平面图；
图8是图7中所示引线的侧视图；
图9是示出用于在根据本发明的第三实施例的引线框架中使用的引线的平面图；
图10是图9中所示引线的侧视图；
图11是示出用于在根据本发明的第四实施例的引线框架中使用的引线的平面图；
图12是图11中所示引线的侧视图；
图13是示出实现图11中所示引线的修改的引线的平面图；
图14是图13中所示引线的侧视图；
图15是示出用于在根据本发明的第五实施例的引线框架中使用的引线的平面图；
图16是图15中所示引线的侧视图；
图17是示出实现图15中所示引线的修改的引线的平面图；
图18是图17中所示引线的侧视图；
图19是示出在根据本发明的第六实施例的引线框架中使用的引线的平面图；
图20是图19中所示引线的侧视图；
图21是示出根据本发明的第七实施例的引线框架的主要部分的平面图；
图22是图21中所示引线框架的引线的侧视图；
图23是示出根据本发明的第八实施例的引线框架的主要部分的平面图；
图24是图23中所示引线框架的引线的侧视图；
图25是示出实现图24中所示引线的修改的引线的平面图；
图26是图25中所示引线的正视图；
图27是示出根据本发明的第九实施例的引线框架的平面图；
图28是示出图27中所示引线框架的引线的平面图；
图29是图28中所示引线的正视图；
图30是示出图27中所示引线框架的另一引线的平面图；
图31是图30中所示引线的正视图；
图32是示出实现图28中所示引线的修改的引线的平面图；
图33是示出用于在根据本发明的第十实施例的引线框架中使用的引线的平面图；
图34是图33中所示引线的侧视图；
图35是示出封装在密封树脂中的图33的引线的的截面图；
图36是示出用于在传统已知的QFN封装中使用的引线框架的平面图；以及
图37是示出使用图36中所示引线框架的QFN封装的主要部分的截面图。
具体实施方式
将借助于参考附图的实例进一步详细描述本发明。
1.第一实施例
图1是示出根据本发明的第一实施例的引线框架的平面图，其中所述引线框架用于是表面安装型半导体封装的实例的QFN封装。
在图1中，附图标记11表示引线框架，其中通过在由磷青铜、铜、铁镍合金等组成的薄金属板上执行压力加工或进行蚀刻产生所述引线框架。
引线框架11包括：平台13，在平面图中为矩形形状，在其上安装半导体芯片(或构成QFN封装的主要部件的半导体器件)；多条引线14(具有梳状或条状形状)，排列为围绕平台13，且其内端14a向着平台13向内延伸；以及多个坝条15(构成框架部)，排列在平台13和引线14的周缘区域中，其中四个拐角经由引线13a连接并固定至平台13，且其中引线14的外端14b直接连接并固定至坝条15。狭槽16在坝条15外部平行于坝条15形成。
图2和3示出引线14的形状，其中内端部21的表面21a在纵向(即，左右方向)上细长，也在宽度方向(即，上下方向)上延伸，从而形成延伸部22.
延伸部22具有指定长度L1，所述长度比与纵向上的表面21a相对的后侧21b的长度L2长。凹槽23在延伸部22的表面21a上靠近坝条15的指定位置(未示出)形成。
凹槽23对应于矩形开口，其中其宽度匹配引线14的宽度，其长度比其宽度短，其深度设定为在引线14的厚度的1/3到2/3范围内。
当模制密封树脂时，将其部分导入凹槽23中，以便增加引线14和密封树脂之间的总接触面积，由此可能提高引线14和密封树脂之间的粘合强度。
如图4中所示，当使用引线框架11产生QFN封装时，将半导体芯片12焊接和固定到平台13的表面；接着，使用焊线18使引线14的延伸部22经受焊接，因而电连接至半导体芯片12的衬垫。
接着，模制由环氧树脂组成的密封树脂19，以便整合半导体芯片12、平台13、焊线18和包括延伸部22的引线14的内端部21，它们全部整体结合。
在模制步骤中，将熔化的树脂导入凹槽23中，从而凹槽23被用树脂填充。接着，实施硫化，以硬化密封树脂19。
由于提供了在引线14的延伸部22中形成的凹槽23，所以可能增加引线14和密封树脂19之间的总接触面积；因此，可能提高引线14和密封树脂19之间的粘合强度。
在完成密封树脂19的硬化后，在引线14和密封树脂19之间建立非常高的粘合强度。
此外，将密封树脂19部分导入引线14的凹槽23中，接着将其硬化；即，硬化树脂部分与凹槽啮合；这样，可能进一步提高引线14和密封树脂19之间的粘合强度。
接着，使暴露在密封树脂19外部的引线14的外端的表面14c和后侧14d经受喷镀，以便形成用于在焊接中使用的镀层20。
最终，使暴露在密封树脂19外部的引线14的外端经受沿切割县A的切割，从而使引线14彼此电绝缘。
如上所述，可能产生为表面安装型半导体封装的实例的QFn封装。
在本实施例的引线框架11中，引线14的内端部21的表面21a既在纵向上延伸，又在宽度方向上延伸，以便形成延伸部22，在所述延伸部22中，凹槽23在所述表面上靠近坝条15的指定位置形成；因此，可能提高引线14和密封树脂19之间的粘合强度。
在使用本实施例的引线框架11的QFN封装中，可能可靠地避免引线14和密封树脂19之间的分离发生；因此，可能避免故障发生，即，可能防止包括引线14的电路断电。因此，可能提高与QFN封装相关的可靠性。
2.第二实施例
图5是示出适于根据本发明的第二实施例的引线框架的引线的平面图；图6是图5中所示的引线的侧视图。即，第二实施例与第一实施例的不同之处在于，与用在第一实施例中的引线14相比，用在第二实施例中的引线31具有在其厚度方向上穿过延伸部22的通孔32，其中通孔32在延伸部22的靠近位于其纵向上的端部的指定部分处形成。
由于靠近位于纵向上的延伸部22的端部设置了穿过其厚度方向的通孔32，所以当模制密封树脂时，将它部分导入凹槽23和树脂31中，接着被硬化；因此，可能进一步增加引线31和密封树脂之间的总接触面积；另外，可能防止引线31和密封树脂相互移位.这样，可能进一步提高引线31和密封树脂之间的粘力，其中在引线31和密封树脂之间不可能发生任何位置移动.
图7是示出实现引线31的修改的引线41的平面图；图8是引线41的侧视图。
引线41具有穿过延伸部22的位于纵向上的端部的厚度方向的两个通孔32；因此，与引线31相比，可能进一步提高密封树脂和引线41之间的粘力，其中在引线31和密封树脂之间不可能发生任何位置移动。
根据特征在于使用上述引线31和41的本实施例，在延伸部22的位于纵向上的端部中形成至少一个穿过厚度方向的通孔32；因此，可能进一步提高引线31和41与密封树脂之间的粘力。
当使用具有引线31或41的引线框架产生QFN封装时，可能避免故障的发生，即，可能防止包括引线31或41的电路由于引线31或41与密封树脂之间的分离而断电。因此，可能提高与QFN有关的可靠性。
3.第三实施例
图9是示出用在根据本发明的第三实施例的引线框架中的引线51的平面图；图10是引线51的侧视图。第三实施例与第一实施例的不同之处在于，与用在第一实施例中的引线14相比，用在第三实施例中的引线51具有延伸部22，所述延伸部的端部向上弯曲，以形成弯曲部52，所述弯曲部52增加了引线51和密封树脂之间的总接触面积，从而提高了它们之间的粘力。
第三实施例的引线51可展示类似于第一实施例的引线14的指定效果。
在第三实施例中，引线51的延伸部22的端部向上弯曲，以形成弯曲部52，这样，可能进一步提高引线51和密封树脂之间的粘力。
4.第四实施例
图11是示出用于在根据本发明的第四实施例的引线框架中使用的引线61的平面图；图12是引线61的侧视图。第四实施例与第一实施例的不同之处在于，与用在第一实施例中的引线14相比，用在第四实施例中的引线61具有内端部21的表面21a，所述内端部仅在宽度方向(即，图11中的上下方向)上延伸，以形成延伸部62，其中切口63在延伸部62的位于宽度方向上的两侧上形成。
由于引线61(其中切口63形成在仅在宽度方向上延伸的延伸部62的两侧上)的提供，当模制密封树脂时，它部分被导入引线61的切口63和凹槽23中，接着被硬化；因此，可能进一步增加引线61和密封树脂之间的总接触面积，由此避免在引线61和密封树脂之间的移位的发生。这样，可能进一步提高引线61和密封树脂之间的粘力。
图13是示出引线61的修改的引线71的平面图；图14是引线71的侧视图。在引线71中，内端21的表面21a在纵向(即，左右方向)上、在宽度方向(即，上下方向和图14)的片状物的垂直方向)上延伸，以形成延伸部72，其中另一切口63在延伸部72的位于纵向上的端部形成。
由于引线71(其中延伸部72在纵向和宽度方向上延伸，且其中另一切口63在延伸部72的端部形成)的提供，所以与引线61相比，可能进一步提高密封树脂和引线71之间的粘力。
在使用引线61和71的本实施例中，可能展示类似于使用引线14的第一实施例的指定效果.
此外，本实施例的特征在于，内端部21的表面21a仅在宽度方向上延伸，以形成延伸部62，或既在纵向又在宽度方向上延伸，以形成延伸部72，其中切口63在关于延伸部62和72的指定位置适当形成。因此，可能进一步提高密封树脂和引线61和71之间的粘力。
5.第五实施例
图15是示出在根据本发明的第五实施例的引线框架中使用的引线81的平面图；图16是引线81的侧视图。第五实施例与第一实施例的不同之处在于，与第一实施例中使用的引线14相比，第五实施例中使用的引线81具有凸缘82，所述凸缘的每个都具有板状形状，从内端部21的侧21c和21d垂直向外凸出，其中内端面21的表面21a以及凸缘82一起与密封树脂接触。
由于在引线81的内端部21的侧21c和21d上形成的凸缘82的提供，当模制密封树脂时，凸缘82的所有上表面和内端部21的表面21a与密封树脂接触；因此，可能显著增加引线81和密封树脂之间的总接触面积，其中可能避免引线81和密封树脂之间的移位发生。因此，可能进一步提高引线81和密封树脂之间的粘力。
图17是示出实现引线81的修改的引线91的平面图；图18是引线91的侧视图。与引线81相比，引线91具有凹槽23，所述凹槽23在内端部21的表面21a上靠近坝条(未示出)的指定位置形成。
由于凹槽23在内端21的表面21a上靠近坝条的指定位置形成，所以当模制密封树脂时，增加了密封树脂和引线91(除了凸缘82外，还具有凹槽23)之间的总接触面积；因此，可能进一步提高引线91和密封树脂之间的粘力。
在使用引线81和91的本实施例中，可能展示类似于使用引线14的第一实施例的指定效果。
由于提供了从内端部21的侧21c和21d凸出的凸缘82，所以可能进一步提高密封树脂和引线81和91之间的粘力。
6.第六实施例
图19是示出在根据本发明的第六实施例的引线框架中使用的引线101的平面图；图20是引线101的侧视图。第六实施例与第一实施例的不同之处在于，与在第一实施例中使用的引线14相比，在第六实施例中使用的引线101具有形成在延伸部22的表面上的同心通道。具体而言，同心通道102包括圆形通道102a、一对弓形通道102b、和弓形通道102c。
由于同心通道102在延伸部22的表面上形成，所以当模制密封树脂时，所有同心通道102和延伸部22与密封树脂接触；因此，可能增加引线101和密封树脂之间的总接触面积，其中可能进一步提高引线101和密封树脂之间的粘力。
在使用引线101的本实施例中，可能展示类似于使用引线14的第一实施例的指定效果。
由于同心通道102在延伸部22的表面上形成，所以可能进一步提高引线101和密封树脂之间的粘力。
7.第七实施例
图21是示出根据本发明的第七实施例的引线框架的主要部分的平面图；图22是图21中所示引线框架的引线的侧视图.第七实施例提供了适于QFN类型的表面安装型半导体封装的引线框架的实例.
具体而言，引线框架111具有两种类型的引线112和113，这两种引线交替排列，以围绕平台(未示出)，且分别连接和固定至坝条15。
在引线112中，内端部21的表面21a以梯级方式在宽度方向(即，图21中的上下方向；图22的片状物的垂直方向)上向着坝条15延伸，以形成延伸部114。延伸部114具有进一步延伸的矩形终端区，所述终端区靠近坝条15，其中开口区小于进一步延伸的终端区的矩形凹槽115在进一步延伸的终端区中形成。
引线113的侧部成形为和与之邻接的引线112大体互补，其中内端部21的表面21a以梯级方式在宽度方向(即，图21中的上下方向)上向着坝条(未示出)延伸，以形成延伸部116，所述延伸部116具有进一步延伸的矩形终端区，所述终端区靠近平台，其中矩形凹槽115在进一步延伸的终端区中形成。
如上所述，引线112和113具有延伸部114和116，其中矩形凹槽115在进一步延伸的终端区中形成。即，由于形成具有矩形凹槽115的延伸部114和116，所以可能增加引线112和113与密封树脂(未示出)之间的总接触面积；因此，可能提高引线112和113与密封树脂之间的粘合强度。
密封树脂部分导入引线112和113的矩形凹槽115中，接着被硬化；因此，可能进一步提高引线112和113与密封树脂之间的粘力。
在具有引线112和113的本实施例中，可能显示类似于使用引线14的第一实施例的指定效果。
由于矩形凹槽115在延伸部114和116的进一步延伸的终端区中形成，所以可能进一步提高引线112和113与密封树脂之间的粘力。
8.第八实施例
图23是示出根据本发明的第八实施例的引线框架的主要部分的平面图；图24是图23中所示引线框架的引线的侧视图。即，图23中所示的引线框架121具有两种类型的引线122和123，这两种引线交替排列，以围绕平台(未示出)，且分别连接和固定至坝条15。
在引线122中，内端部21的表面21a在宽度方向(即，图23中的上下方向)上延伸，以形成延伸部124，其中凹槽23在延伸部的表面上靠近坝条15形成，且其中分别具有棱柱形状的凸起125从延伸部124的侧端垂直凸出。
引线123的两侧成形为和与之邻接的引线122大体互补，其中所述两侧在宽度方向上延伸，以形成延伸部124，且其中分别具有棱柱形状的凸起125从延伸部124的侧端垂直凸出。
以使引线122的凸起125和引线123的凸起125在纵向上彼此不重叠的方式将它们交替排列。
由于提供了分别从引线122和123凸出且交替排列以便在纵向上彼此不重叠的凸起125，所以可能增加引线122和123与密封树脂之间的总接触面积；因此，可能提高引线122和123与密封树脂之间的粘合强度。
图25是示出实现引线122的修改的引线127的平面图；图26是引线27的正视图。引线127提供了通过将每个棱柱形凸起弯曲成L形形成的L形凸起128，而不是上述从延伸部124的侧端垂直凸出的凸起125。
由于提供了L形凸起128，所以当模制密封树脂时，由于L形凸起128和凹槽23的协作，可能显著增加引线127和密封树脂之间的总接触面积；因此，可能显著提高引线127和密封树脂之间的粘力。
在具有引线122和123的本实施例中，可能显示类似于使用引线14的第一实施例的指定效果。
由于提供了分别从引线122和123凸出的凸起125，所以可能进一步提高引线122和123与密封树脂之间的粘力。
通过使用L形凸起128而不是凸起125，可能显著提高引线127与密封树脂之间的粘力。
9.第九实施例
图27是示出根据本发明的第九实施例的引线框架31的平面图。与第一实施例的引线框架11相比，将第九实施例的引线框架设计为使得最外的引线132和133具有与沿坝条15设置的其它引线14不同的形状。
具体而言，最外引线132具有如图28和29中所示的延伸部22，其中延伸部22的拐角以三角形形式向着连接引线13a进一步延伸，以形成延伸部134。
类似地，最外引线133具有如图30和31中所示的延伸部22，其中延伸部22的相对拐角以三角形形式向着连接引线13a进一步延伸，以形成延伸部135。
由于提供分别从引线132和133的延伸部22向着连接引线13a延伸的延伸部134和135，所以可能增加引线132和133与密封树脂之间的总接触面积；因此，可能提高引线132和133与密封树脂之间的粘合强度。
图32是示出实现引线132的修改的引线137的平面图，其中引线137具有在其厚度方向上穿过延伸部134的通孔138。
由于通孔138在延伸部134中的形成，所以当模制密封树脂时，由于延伸部134、通孔138、和凹槽23的协作，可能显著增加引线137与密封树脂之间的总接触面积；因此，可能显著提高引线137与密封树脂之间的粘力。
在具有引线132和133的本实施例中，可能显示类似于使用引线14的第一实施例的指定效果。
由于延伸部134和135在引线132和133中的设置，可能显著提高引线132和133与密封树脂之间的粘力。
由于通孔138在延伸部134中的形成，可能进一步提高引线137与密封树脂之间的粘力。
顺便提及，可能进一步形成穿过引线133的延伸部135的通孔138，由此引线133可显示类似于引线137的效果。
10.第十实施例
图33是示出用于在根据本发明的第十实施例的引线框架中使用的引线141的平面图；图34是引线141的侧视图。第十实施例的引线141与第一实施例的引线14的区别之处在于，形成尺寸大于焊接区的尺寸的洞142，以覆盖延伸部22的表面上的焊接区。
如图35中所示，使用焊线18执行焊接，以建立半导体芯片(未示出)的衬垫和洞142之间的电连接；接着，模制由环氧树脂组成的密封树脂，以封装焊线18和引线141内端，从而将它们整体结合.
在模制步骤中，将密封树脂部分导入凹槽23和洞142中，接着将其硬化。这增强了引线141和密封树脂之间的啮合。这样，可能显著增加引线141和密封树脂之间的总接触面积；因此，可能进一步提高引线141和密封树脂之间的粘力。
在具有引线141的本实施例中，可能显示类似于使用引线14的第一实施例的指定效果。
由于尺寸大于焊接区的尺寸且形成为覆盖延伸部22的表面上的焊接区的洞142的提供，所以可能增强了引线14和密封树脂之间的啮合。这也显著增加了引线141和密封树脂之间的总接触面积；因此，可能进一步提高引线141和密封树脂之间的粘力。
如前所述，本发明的基本设计在于，使得引线的内端表面在纵向和/或宽度方向上延伸，以便提高引线和密封树脂之间的粘力。即，本发明可应用于包括QFN封装在内的各种类型的表面安装型半导体封装；因此，它展示了巨大的工业效果。
最后，本发明不必局限于上述为说明性而非限制性的实施例；因此，落在本发明的范围内的任何改变和修改由权利要求书所涵盖。

Claims (21)

1.一种引线框架，包括：
平台，用于在上面安装半导体芯片；
多条引线，形成为围绕所述平台；以及
框架部，用于将所述平台和多条引线固定在一起，
其中引线的内端的表面中的每个在纵向方向和宽度方向上延伸以便形成薄于引线的延伸部，在引线的内端的周边形成切口。
2.一种引线框架，包括：
平台，用于在上面安装半导体芯片；
多条引线，形成为围绕所述平台；以及
框架部，用于将所述平台和多条引线固定在一起，
其中引线内端在纵向方向和宽度方向的指定侧向外延伸以便形成薄于引线的延伸部，其中在延伸部的表面上形成通孔。
3.根据权利要求2所述的引线框架，其中对于靠近框架部拐角设置的引线形成所述延伸部。
4.根据权利要求1至2中任一所述的引线框架，其中通道和/或凹槽在引线内端中形成。
5.根据权利要求1至2中任一所述的引线框架，其中凸起在引线内端中形成。
6.根据权利要求1至2中任一所述的引线框架，其中穿过厚度方向的通孔在引线内端中形成。
7.根据权利要求1至2中任一所述的引线框架，其中形成尺寸大于焊接区的洞，以覆盖引线内端中的焊接区。
8.根据权利要求1至2中任一所述的引线框架，其中形成尺寸大于焊接区的洞，以覆盖引线内端中的焊接区，且其中包括焊接区的引线内端在指定方向上延伸。
9.根据权利要求1至2中任一所述的引线框架，其中所述延伸部在引线的表面和背面上的厚度被减薄。
10.根据权利要求1至2中任一所述的引线框架，其中所述延伸部的长度比引线的厚的部分的长度长。
11.根据权利要求1至2中任一所述的引线框架，其中相邻引线的延伸部的形状交替地改变。
12.一种半导体封装，其中密封树脂模制为含有引线框架，所述引线框架包括：平台，用于在上面安装半导体芯片；多条引线，形成为围绕所述平台；以及框架部，用于将所述平台和多条引线固定在一起，其中引线的内端的表面中的每个在纵向方向和宽度方向上延伸以便形成薄于引线的延伸部，在引线的内端的周边形成切口。
13.一种半导体封装，其中密封树脂模制为整合引线框架，所述引线框架包括：平台，用于在上面安装半导体芯片；多条引线，形成为围绕所述平台；以及框架部，用于将所述平台和多条引线固定在一起，其中引线内端在纵向方向和宽度方向的指定侧向外延伸以便形成薄于引线的延伸部，其中在延伸部的表面上形成通孔。
14.根据权利要求13所述的半导体封装，其中对于靠近框架部拐角设置的引线形成所述延伸部。
15.根据权利要求12至13中任一所述的半导体封装，其中通道和/或凹槽在引线内端中形成。
16.根据权利要求12至13中任一所述的半导体封装，其中凸起在引线内端中形成。
17.根据权利要求12至13中任一所述的半导体封装，其中穿过厚度方向的通孔在引线内端中形成。
18.根据权利要求12至13中任一所述的半导体封装，其中尺寸大于焊接区的洞形成为覆盖引线内端中的焊接区。
19.根据权利要求12至13中任一所述的半导体封装，其中所述延伸部在引线的表面和背面上的厚度被减薄。
20.根据权利要求12至13中任一所述的半导体封装，其中所述延伸部的长度比引线的厚的部分的长度长。
21.根据权利要求12至13中任一所述的半导体封装，其中相邻引线的延伸部的形状交替地改变。
CN2005101069876A 2004-10-04 2005-09-29 引线框架及其半导体封装 Expired - Fee Related CN1767186B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004-291547 2004-10-04
JP2004291547 2004-10-04
JP2004291547A JP2006108306A (ja) 2004-10-04 2004-10-04 リードフレームおよびそれを用いた半導体パッケージ

Publications (2)

Publication Number Publication Date
CN1767186A CN1767186A (zh) 2006-05-03
CN1767186B true CN1767186B (zh) 2010-05-05

Family

ID=36124712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101069876A Expired - Fee Related CN1767186B (zh) 2004-10-04 2005-09-29 引线框架及其半导体封装

Country Status (5)

Country Link
US (1) US20060071307A1 (zh)
JP (1) JP2006108306A (zh)
KR (2) KR20060051806A (zh)
CN (1) CN1767186B (zh)
TW (1) TWI278980B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830289B (zh) * 2021-09-29 2024-01-21 南韓商海成帝愛斯股份有限公司 導線架

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008075654A1 (ja) * 2006-12-18 2008-06-26 Shiima Electronics Inc. リードフレーム、その製造方法及びそのリードフレームを搭載した半導体装置
CN101308830A (zh) * 2007-05-18 2008-11-19 飞思卡尔半导体（中国）有限公司 用于半导体封装的引线框
JP2010087129A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN101814482B (zh) * 2010-04-30 2012-04-25 江苏长电科技股份有限公司 有基岛引线框结构及其生产方法
JP5836610B2 (ja) 2011-03-04 2015-12-24 キヤノン株式会社 プラスチック光学部材及びその製造方法
CN103107171B (zh) * 2011-11-11 2015-03-18 万国半导体股份有限公司 一种倒装芯片的半导体器件
US9054092B2 (en) * 2013-10-28 2015-06-09 Texas Instruments Incorporated Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes
CN103594448A (zh) * 2013-11-15 2014-02-19 杰群电子科技（东莞）有限公司 一种引线框架
JP6253531B2 (ja) * 2014-06-30 2017-12-27 ルネサスエレクトロニクス株式会社 半導体装置
US9698085B1 (en) * 2015-12-22 2017-07-04 Texas Instruments Incorporated Leadframe strip assembly and method of processing
JP6584679B2 (ja) 2016-09-07 2019-10-02 三菱電機株式会社 電力用半導体装置
JP7304145B2 (ja) * 2018-11-07 2023-07-06 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
JP6736717B1 (ja) * 2019-03-25 2020-08-05 大口マテリアル株式会社 半導体素子搭載用基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081029A (en) * 1998-03-12 2000-06-27 Matsushita Electronics Corporation Resin encapsulated semiconductor device having a reduced thickness and improved reliability
CN1268246A (zh) * 1997-06-27 2000-09-27 松下电子工业株式会社 树脂密封型半导体装置及其制造方法
CN1412841A (zh) * 2001-10-10 2003-04-23 新光电气工业株式会社 引线框架以及制造该引线框架的方法
CN2618301Y (zh) * 2003-04-19 2004-05-26 吉林华微电子股份有限公司 具有增强结合强度的结构和形状的to－220引线框架

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JPH0369248U (zh) * 1989-11-10 1991-07-09
JPH0528053A (ja) * 1991-07-24 1993-02-05 Oki Electric Ind Co Ltd システム運転中のプログラムのメモリチエツク方法
JPH06275762A (ja) * 1993-03-18 1994-09-30 Fujitsu Ltd 半導体装置
JPH11214606A (ja) * 1998-01-29 1999-08-06 Matsushita Electron Corp 樹脂封止型半導体装置及びリードフレーム
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP3614738B2 (ja) * 1999-11-18 2005-01-26 株式会社三井ハイテック 樹脂封止型半導体装置
JP3768762B2 (ja) * 2000-02-03 2006-04-19 ローム株式会社 樹脂パッケージ型半導体装置
JP4523138B2 (ja) * 2000-10-06 2010-08-11 ローム株式会社 半導体装置およびそれに用いるリードフレーム
JP3436254B2 (ja) * 2001-03-01 2003-08-11 松下電器産業株式会社 リードフレームおよびその製造方法
US7170149B2 (en) * 2001-04-13 2007-01-30 Yamaha Corporation Semiconductor device and package, and method of manufacture therefor
JP2003007954A (ja) * 2001-06-27 2003-01-10 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
JP2003007953A (ja) * 2001-06-27 2003-01-10 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
US6630373B2 (en) * 2002-02-26 2003-10-07 St Assembly Test Service Ltd. Ground plane for exposed package
JP2003318348A (ja) * 2002-04-19 2003-11-07 Denso Corp 樹脂封止型電子装置
CN100533722C (zh) * 2002-07-01 2009-08-26 株式会社瑞萨科技 半导体器件
JP3699966B2 (ja) * 2002-10-24 2005-09-28 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US7042071B2 (en) * 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1268246A (zh) * 1997-06-27 2000-09-27 松下电子工业株式会社 树脂密封型半导体装置及其制造方法
US6081029A (en) * 1998-03-12 2000-06-27 Matsushita Electronics Corporation Resin encapsulated semiconductor device having a reduced thickness and improved reliability
CN1412841A (zh) * 2001-10-10 2003-04-23 新光电气工业株式会社 引线框架以及制造该引线框架的方法
CN2618301Y (zh) * 2003-04-19 2004-05-26 吉林华微电子股份有限公司 具有增强结合强度的结构和形状的to－220引线框架

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP平2－125454A 1990.05.14
JP平4－17360A 1992.01.22
JP昭63－283053A 1988.11.18
JP特开平6－21303A 1994.01.28

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830289B (zh) * 2021-09-29 2024-01-21 南韓商海成帝愛斯股份有限公司 導線架

Also Published As

Publication number Publication date
CN1767186A (zh) 2006-05-03
TWI278980B (en) 2007-04-11
JP2006108306A (ja) 2006-04-20
US20060071307A1 (en) 2006-04-06
TW200625582A (en) 2006-07-16
KR20060051806A (ko) 2006-05-19
KR100908961B1 (ko) 2009-07-22
KR20080087075A (ko) 2008-09-30

Similar Documents

Publication Publication Date Title
CN1767186B (zh) 引线框架及其半导体封装
CN100466312C (zh) 半导体发光器件制造方法
US8853841B2 (en) Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same
CN101211897B (zh) 多芯片半导体封装结构及封装方法
JP6370071B2 (ja) 半導体装置及びその製造方法
US9013030B2 (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
JP2000156433A (ja) 電子装置
CN101202275A (zh) 具有屏蔽壳的封装
CN104916606B (zh) 半导体装置及其制造方法
JP7546034B2 (ja) 半導体装置
CN104064553A (zh) 半导体装置、半导体装置的制造方法
TW201535650A (zh) 半導體裝置
JP3994095B2 (ja) 面実装型電子部品
CN101150119A (zh) 堆叠半导体封装及其制造方法
JP2009064854A (ja) リードフレーム、半導体装置、及び半導体装置の製造方法
CN105895611A (zh) 具有可湿性侧面的无引线方形扁平半导体封装
KR101232241B1 (ko) 세라믹 전자부품
JP4537774B2 (ja) リードフレームの製造方法
US20080179723A1 (en) Semiconductor device including a plural chips with protruding edges laminated on a die pad section that has a through section
EP2688098B1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2018157070A (ja) 半導体装置
CN111261595A (zh) 一种无基岛框架封装结构及其制备方法
JP2009164240A (ja) 半導体装置
CN103021879B (zh) 无外引脚半导体封装构造及其制造方法与导线架条
KR100585585B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100505

Termination date: 20160929

CF01 Termination of patent right due to non-payment of annual fee