JP7097764B2 - 半導体装置及び半導体装置用パッケージ並びにそれらの製造方法 - Google Patents

半導体装置及び半導体装置用パッケージ並びにそれらの製造方法 Download PDF

Info

Publication number
JP7097764B2
JP7097764B2 JP2018132799A JP2018132799A JP7097764B2 JP 7097764 B2 JP7097764 B2 JP 7097764B2 JP 2018132799 A JP2018132799 A JP 2018132799A JP 2018132799 A JP2018132799 A JP 2018132799A JP 7097764 B2 JP7097764 B2 JP 7097764B2
Authority
JP
Japan
Prior art keywords
bottom plate
semiconductor device
wall portion
outer peripheral
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018132799A
Other languages
English (en)
Other versions
JP2019176116A (ja
JP2019176116A5 (ja
Inventor
卓弥 橋本
英一郎 岡久
勝哉 中澤
滋 松下
澄男 上原
秀 小林
和仁 湯本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Shinko Electric Industries Co Ltd
Original Assignee
Nichia Corp
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp, Shinko Electric Industries Co Ltd filed Critical Nichia Corp
Priority to US16/365,580 priority Critical patent/US10833473B2/en
Publication of JP2019176116A publication Critical patent/JP2019176116A/ja
Priority to US17/063,140 priority patent/US11677211B2/en
Publication of JP2019176116A5 publication Critical patent/JP2019176116A5/ja
Application granted granted Critical
Publication of JP7097764B2 publication Critical patent/JP7097764B2/ja
Priority to US18/310,106 priority patent/US20230268712A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は半導体装置及び半導体装置用パッケージの製造方法に関する。
特許文献1には、基体と、発光素子と、発光素子を囲むように基体の上面に接合された枠体と、枠体に接合された蓋体と、を備える発光装置が記載されている。枠体と基体との熱膨張係数が異なる場合、枠体を基体に銀ロウ材などの接合材により加熱接合して冷却すると、反りが生じることがある。この場合、例えば、中央部が外周部よりも高くなるように反った基体の下面に対して、中央部と外周部の高さが同程度となるまで研磨プレートを用いて研磨することができる。これにより下面を平坦化することができるので、下面をヒートシンク等に固定しやすくなる。
特許文献2には、板状体のAl-SiC系複合体からなる放熱部品を、その下面が端部から中央部に向かって凸状に突出した形状とし、その放熱部品に半導体基板を接合する工程が記載されている。放熱部品に半導体基板をはんだ付けにより接合したとき、放熱部品全体に反りを生じるため、放熱部品の下面の突出量は、半導体基板の接合前よりも接合後の方が小さくなる。
特開2017-208484号公報 特開2004-22964号公報
特許文献1には、反りが生じた基体の下面を平坦化するために研磨を施すことが記載されているが、このような研磨を不要とできれば、さらなるコストダウンが可能である。
特許文献2には、放熱部品が反ることを前提として予め下面を凸形状とすることが記載されている。しかし、特許文献2において反りが生じるのは半導体基板を接合するからであり、半導体基板の接合後にさらに他の部材を放熱部品上面に配置することは想定されていない。このため、接合前の放熱部品上面は平坦であるが、接合後の放熱部品上面は接合前の下面の凸形状を反転させた非平坦な形状となっている。
下面と上面とを有し、前記上面は、外周部と、前記外周部に囲まれ前記外周部よりも上方に突出した内側部と、を有し、前記内側部における厚みは前記外周部における厚みよりも大きい、底板を準備する第1工程と、
前記底板の前記外周部に、前記底板よりも線膨張係数が小さい枠部材を接合する第2工程と、
前記底板の前記内側部に、半導体素子を固定する第3工程と、
をこの順に備え、
前記第1工程において、前記底板の前記下面は、最も下方に位置する基準部と、前記基準部よりも上方に位置する凹部と、を有し、前記凹部は前記外周部の直下に配置されており、
前記第2工程によって前記底板に反りが生じることにより、前記凹部の深さが減少する半導体装置の製造方法。
下面と上面とを有し、前記上面は、外周部と、前記外周部に囲まれ前記外周部よりも上方に突出した内側部と、を有し、前記内側部における厚みは前記外周部における厚みよりも大きい、底板を準備する第1工程と、
前記底板の前記外周部に、前記底板よりも線膨張係数が小さい枠部材を接合する第2工程と、
をこの順に備え、
前記第1工程において、前記底板の前記下面は、最も下方に位置する基準部と、前記基準部よりも上方に位置する凹部と、を有し、前記凹部は前記外周部の直下に配置されており、
前記第2工程によって前記底板に反りが生じることにより、前記凹部の深さが減少する半導体装置用パッケージの製造方法。
このような半導体装置及び半導体装置用パッケージの製造方法によれば、枠部材の接合によって底板の上面の内側部が変形し難く、且つ、枠部材の接合後における下面の平坦化処理を不要とすることができる。
一実施形態に係る半導体装置及び半導体装置用パッケージの製造方法を概略的に示すフローチャートである。 底板準備工程を示す模式的断面図である。 枠部材接合工程を示す模式的断面図である。 半導体素子固定工程を示す模式的断面図である。 蓋体接合工程を示す模式的断面図である。 一実施形態に係る底板の模式的平面図である。 一実施形態に係る底板の模式的正面図である。 一実施形態に係る底板の模式的右側面図である。 一実施形態に係る底板の模式的底面図である。 一実施形態に係る底板の模式的斜視図である。 底板の変形例1を示す模式的底面図である。 底板の変形例2を示す模式的底面図である。 底板の変形例3を示す模式的底面図である。 底板の変形例4を示す模式的底面図である。 底板の変形例5を示す模式的底面図である。 底板の変形例5を示す模式的正面図である。 底板の変形例6を示す模式的底面図である。 底板の変形例6を示す模式的左側面図である。 底板の変形例7を示す模式的底面図である。 底板の変形例7を示す模式的正面図である。 一実施形態に係る半導体装置用パッケージを示す模式的平面図である。 一実施形態に係る半導体装置用パッケージを示す模式的正面図である。 一実施形態に係る半導体装置用パッケージを示す模式的右側面図である。 図11AのXId-XId線における模式的断面図である。 検証例における、枠部材接合工程後の底板の下面の突出量分布を示す図である。 比較例における、枠部材接合工程後の底板の下面の突出量分布を示す図である。 半導体素子及びその付近を示す部分拡大図である。
以下に示す形態は、本発明の技術思想を具体化するための例示であって、本発明を以下に限定するものではない。また、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。さらに、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、重複した説明は適宜省略する。
図1は一実施形態に係る半導体装置及び半導体装置用パッケージの製造方法を概略的に示すフローチャートである。本実施形態の半導体装置用パッケージの製造方法は、底板を準備する工程S101と、枠部材を接合する工程S102と、をこの順に有する。本実施形態の半導体装置の製造方法は、その後にさらに、半導体素子を固定する工程S103を有する。また、半導体装置の製造方法は、工程S103の後に、蓋体を接合する工程S104を有してもよい。図2A~図2Dは、各工程を示す模式的な断面図である。図2A~図2Dに示すように、底板10は枠部材20が接合されることにより反りが生じるが、底板10の厚みは枠部材20が接合される外周部12aにおいて薄く内側部12bにおいて厚いため、主に外周部12aの部分が反る。このように内側部12bが反り難いことにより、半導体素子30が固定される面の平坦性を維持することができる。加えて、底板10の下面11のうち反りによって突出する部分には予め凹部11aが設けられているため、反りが生じた状態において底板10の下面11を平坦面に近付けることができる。したがって、底板10と枠部材20の接合後における下面11の平坦化処理を不要とすることができる。以下に各工程について詳述する。
(底板準備工程)
まず、図2Aに示すように、底板10を準備する。底板10は、下面11と上面12を有する。上面12は、外周部12aと内側部12bとを有する。内側部12bは、外周部12aに囲まれており、且つ、外周部よりも上方に突出している。底板10の内側部12bにおける厚みは外周部12aにおける厚みよりも大きい。下面11は、最も下方に位置する基準部11bと、基準部11bよりも上方に位置する凹部11aと、を有する。凹部11aは外周部12aの直下に配置されている。なお、本明細書において、後述する半導体素子が配置される側の面を上面12とし、その反対側の面を下面11とする。また、下面11から上面12に向かう方向を上方とし、上面12から下面11に向かう方向を下方とする。
凹部11aは、枠部材20の接合によって突出すると想定される箇所に、その突出量を減少させることが可能な程度の深さで設けることができる。突出想定箇所の特定は、例えば、下面11を平坦面とした底板10に枠部材20を接合し、接合後の下面の突出量の分布を測定することにより行うことができる。これによって突出量の想定も可能である。突出想定箇所の特定はシミュレーションにより行ってもよい。図2Aに示すように、凹部11aは外周部12aの直下に限らず、内側部12bの直下にも設けられていてもよい。この場合、凹部11aは、内側部12bにおける厚みが外周部12aにおける厚みよりも小さくならないように配置することが好ましい。
図3A~図3Eを用いて、底板10のより詳細な構造を説明する。図3Aは平面図であり、図3Bは正面図であり、図3Cは右側面図であり、図3Dは底面図である。図3Eは、底面と右側面と背面とを含む斜視図である。
図3A~図3Eに示すように、底板10の上面12は外周部12aと内側部12bとを有し、下面11は基準部11bと、凹部として平行面13及び傾斜面14とを有する。図3Dに示すように、底板10の下面11の形状は四角形状であり、それぞれ向かい合う、第1辺15a及び第2辺15bと、第3辺15c及び第4辺15dと、を含む。基準部11bは、第3辺15cと第4辺15dとを結ぶ形状で設けられている。凹部としては、4つの第1平行面13aと、4つの第2平行面13bと、2つの傾斜面14とが設けられている。第1平行面13aは下面11の四隅にそれぞれ1つずつ配置されており、それらに隣接して第2平行面13bが1つずつ配置されている。第1平行面13aは正方形状であり、第2平行面13bはそれと一辺を共有する二等辺三角形状である。第1辺15aに沿って2つの第1平行面13aと2つの第2平行面13bとが配置されており、また、第2辺15bに沿って2つの第1平行面13aと2つの第2平行面13bとが配置されている。2つの傾斜面14のうち一方は第1辺15aと基準部11bとを結ぶ形状で配置され、他方は第2辺15bと基準部11bとを結ぶ形状で配置されている。傾斜面14はそれぞれ、基準部11bと第1平行面13a及び第2平行面13bとを結ぶ形状でもある。図3Bに示すように、第1平行面13aの深さd1は第2平行面13bの深さd2よりも大きい。傾斜面14は、第1辺15a(又は第2辺15b)と一致する部分が最も深くなっており、ここにおける深さは第2平行面13bと同じ深さd2である。傾斜面14は、そこから基準部11bまでを一定の傾斜度合で繋ぐ形状である。
下面11は四角形の角が丸められ且つ複数の欠け形状17、18、19を有する形状である。傾斜面14に隣接して配置された4つの欠け形状17は、ネジ止め用のネジが挿入されるための部分である。基準部11bに隣接して配置された1つの欠け形状18は、位置決めピンが挿入されるための部分である。貫通孔16はもう1つの位置決めピンが挿入されるための孔である。図3Eに示すように、貫通孔16の周囲を凹形状としてもよい。また、下面11は第2辺15bと第3辺15cが交わる角部にも欠け形状19を有する。この欠け形状19は、ネジ止め等によって半導体装置をヒートシンク等に固定する際に、設置する向きを判断するために用いる。
図3Bに示すように、内側部12bと基準部11bとは平行であることが好ましい。これにより、内側部12bと基準部11bが向かい合う部分における底板10の厚みを均一とすることができるため、この部分において応力の偏りが生じ難く、したがって反りが生じ難い。なお、本明細書において「平行」とは、厳密な意味の平行だけではなく、それから2度ずれた範囲も含む意味で用いる。また、図3Bに示すように、内側部12bと外周部12aの境界は斜面となっている場合があるが、この場合、斜面を除いた部分を内側部12bとし、これが基準部11bと平行であればよい。基準部11bは曲面であってもよいが、図3Bに示すように平坦面である方が枠部材20の接合時に底板10が安定するため好ましい。
凹部11aは、平行面13と、傾斜面14とを有することができる。平行面13は基準部11bと平行な面であり、傾斜面14は基準部11bに対して傾斜した面である。平行面13は基準部11bから離間した位置に配置することが好ましく、傾斜面14は平行面13と基準部11bとを接続する位置に配置することが好ましい。図2A~図2Dに示すように、平行面13を設けることにより段差が生じている場合、枠部材20の接合後に平行面13の痕跡が残り易い。一方で、傾斜面14は痕跡が残り難いため、基準部11bに隣接して傾斜面14を配置することで、枠部材20接合後に基準部11b及びその周囲を平坦面に近付け易い。平行面13は内側部12bの直下を避けて配置することが好ましい。これにより、内側部12bに固定される半導体素子30の熱を効率的にヒートシンク等に伝えることができる。また、傾斜面14だけであると枠部材20の接合後に突出しすぎないための深さが足りない場合があるため、傾斜面14だけでなく平行面13も設けることが好ましい。平行面13に替えて、傾斜面14よりも一段深い傾斜面を設けてもよい。
図3Dに示すように、底板10の下面11の形状は四角形状とすることができる。なお、図3Dにおいて、下面11は四角形の角が丸められ且つ複数の欠け形状17、18、19を有する形状であるが、本明細書ではこのような形状も四角形状に含む。下面11が四角形状である場合、枠部材20の接合による反りによって主に下方に突出し易い部分は四隅である。このため、平行面13は下面11の四隅に配置されることが好ましい。図2B~図3Eに示すように、平行面13として、それぞれ深さの異なる第1平行面13aと第2平行面13bを有することができる。この場合、四隅が最も深くなるように、第1平行面13aの深さd1を第2平行面13bの深さd2よりも大きくし、第1平行面13aを四隅に配置することが好ましい。深さd1は、例えば0.01~0.1mmとすることができる。深さd2は、例えば0.01~0.05mmとすることができる。深さd1と深さd2の差は、例えば0.01mm以上とすることができる。枠部材20接合後に段差が残り難いように、深さd1と深さd2の差は0.03mm以下とすることが好ましい。
後述するように枠部材20の構造によって反りの生じやすい方向を調整することができる。例えば図3Dにおける図中上下方向は反り難く、図中左右方向は反り易い場合、基準部11bは、第3辺15cと第4辺15dとを結ぶ形状で設けることが好ましい。また、この場合、反りは基準部11bを挟んで概ね左右対称に生じるため、平行面13と傾斜面14は基準部11bを挟んで左右対称に配置することが好ましい。このように基準部11bと凹部は、反りの生じやすい方向に応じて適所に配置することができる。
底板10の変形例1~7を図4~図10Bに示す。図4は底板10の変形例1を示す模式的底面図である。図3Dに示す底板10では、図中左右方向の幅について、基準部11bの方が傾斜面14よりも大きいが、図4に示すように、基準部11bの方を小さくしてもよい。反りは底板10の全体に生じるため、反りが生じた状態において底板10の下面をより平坦に近付けるためには、同じ高さの面を大きなサイズで設けるよりも、同じ高さの面を小さなサイズで設けて傾斜面や異なる高さの面の割合を増加させる方が好ましいと考えられる。このため、基準部11bのサイズは小さい方が好ましい。
図5は底板10の変形例2を示す模式的底面図である。図5に示すように、底板10は、第3辺15cに沿って延伸して第1辺15aと第2辺15bとを繋ぐ第1平行面13aと、第4辺15dに沿って延伸して第1辺15aと第2辺15bとを繋ぐ第1平行面13aとを有することができる。このように、平行面は必ずしも四隅に分断されていなくてもよい。
図6は底板10の変形例3を示す模式的底面図である。変形例3の底板10は、基準部11bから第1辺15a及び第2辺15bまでをそれぞれ繋ぐ2つの第1傾斜面14aと、基準部11bから第1平行面13a及び第2平行面13bまでをそれぞれ繋ぐ4つの第2傾斜面14bとを有する。このように、底板10は、傾斜面として、第1傾斜面14aと第2傾斜面14bとを有していてもよい。その傾斜角度は、第1傾斜面14aの方が第2傾斜面14bよりも小さい。上述のように、反りが生じた状態において底板10の下面をより平坦に近付けるためには、種々の高さの面を設けることが好ましいと考えられる。このため、傾斜角度の異なる2以上の傾斜面を設けることが好ましく、これにより、反りが生じた状態において底板10の下面をより平坦に近付けることが可能である。
図7は底板10の変形例4を示す模式的底面図である。変形例4の底板10は、隣り合う平行面(第2平行面13b)同士を繋ぐ第1傾斜面14aと、第1傾斜面14aから基準部11bまでを繋ぐ第2傾斜面14bとを有する。その傾斜角度は、第1傾斜面14aの方が第2傾斜面14bよりも小さい。底板10をプレスで形成する際にその外周部が凹みやすい傾向がある。このため、傾斜角度の小さな第1傾斜面14aの方を外周部に配置することで、プレス時の凹みと合わせて外周部が凹みすぎることを防止することが可能である。
図8Aは底板10の変形例5を示す模式的底面図であり、図8Bはその模式的正面図である。変形例5の底板10は、曲面の傾斜面14を有する。図8Bに示すように、傾斜面14は、底板10の中心部を通過し且つ第1辺15aに平行である線状の部分が最も下方に位置する部分であり、すなわち基準部11bである。この傾斜面14は、基準部11bから第1辺15a及び第2辺15bをそれぞれ曲面によって繋いでいる。上述のように、反りが生じた状態において底板10の下面をより平坦に近付けるためには、種々の高さの面を設けることが好ましいと考えられる。このため、このような曲面であればより平坦に近付けることが可能である。
図9Aは底板10の変形例6を示す模式的底面図であり、図9Bはその模式的左側面図である。図9A及び図9Bに示す底板10は、図3A~図3Eに示す底板10よりも縦方向に長い形状である。このような形状であれば、長手方向に反り易く、短手方向には反り難い。このため、例えば、基準部11bを下面の長辺と長辺とを結ぶ形状とし、2つの短辺のそれぞれに沿った平行面13を配置し、基準部11bと平行面13の間に傾斜面14を配置する。
図10Aは底板10の変形例7を示す模式的底面図であり、図10Bはその模式的正面図である。変形例7の底板10は、複数の基準部11bを有する。底板10の四隅に形成された4つの貫通孔16がネジ止め用のネジが挿入されるための部分であり、残りの2つの貫通孔が位置決めピンが挿入されるための孔である。また、底板10は、四隅にそれぞれ形成された第1平行面13aを繋ぐ1つの第2平行面13bを有する。底板10のサイズが大きくなるほど、隅と隅の間の部分が上方に浮きやすく、複雑な反り方をする。このため、そのような場合は、図10A及び図10Bに示すように、中央部の基準部11bに加えて、隅と隅の間の各辺に沿った部分にも基準部11bを配置することが好ましい。これにより、隅と隅の間の各辺に沿った部分においても上方に浮き難いという効果が期待できる。なお、傾斜面14に替えて、2段以上の段差としてもよい。
図8A及び図8Bに示す変形例5のように、下面11の断面形状を下方に凸であるアーチ状としてもよい。この場合、アーチ状のうち最も下方に位置する部分が基準部11bであり、それ以外の部分が傾斜面14である。この場合も、下面11の四隅には傾斜面14よりも深い平行面13を配置することが好ましい。
底板10は、その上に半導体素子30等を実装可能な部材である。底板10の下面11は、ヒートシンク等と熱的に接続させることができる。これにより、半導体素子30の熱をヒートシンク等に放散することができる。底板10には、セラミック材料や金属材料を用いることができ、放熱性向上のためには金属材料を用いることが好ましい。金属材料としては、例えば、アルミ、アルミ合金、鉄、鉄合金、銅、銅合金等が挙げられる。底板準備工程において底板10の内側部12bや基準部11b等に平坦化処理を行ってもよい。平坦化処理としては、研磨、圧延処理等が挙げられる。凹部11aの形成は、例えばプレスにより行うことができる。
(枠部材接合工程)
次に、図2Bに示すように、底板10の外周部12aに枠部材20を接合する。枠部材20の線膨張係数は、底板10の線膨張係数よりも小さい。このような枠部材20を接合することにより、底板10が上方に凸となるような反りが発生する。これによって、底板準備工程において底板10の下面11に設けていた凹部11aの深さが減少する。
底板準備工程と枠部材接合工程により、半導体装置用パッケージを製造することができる。図11A~図11Dを用いて、枠部材のより詳細な構造を説明する。図11A~図11Dは、底板10に枠部材を接合した状態を示す図であり、すなわち半導体装置用パッケージを示す図である。図11Aは平面図であり、図11Bは正面図であり、図11Cは右側面図であり、図11Dは図11AのXId-XId線における断面図である。なお、図11A~図11Dでは、底板10の下面11における凹部11a及び基準部11bは省略しており、図示していない。
図11A~図11Dに示すように、枠部材は、枠体21と板体を有することができる。枠体21の上面視形状は四角形状であり、それぞれ向かい合う、第1壁部21a及び第2壁部21bと、第3壁部21c及び第4壁部21dと、を含む。板体として、第1壁部21aに接合された第1板体22Aと、第2壁部21bに接合された第2板体22Bと、を有する。底板10の第1辺15aの側に第1壁部21aが位置し、底板10の第2辺15bの側に第2壁部21bが位置している。枠部材は、さらに、第1壁部21a及び第1板体22Aを貫通して配置された第1リード端子23Aと、第2壁部21b及び第2板体22Bを貫通して配置された第2リード端子23Bと、を有する。第1リード端子23A及び第2リード端子23Bはそれぞれ、ガラス等の絶縁部材を介して第1板体22A及び第2板体22Bに固定されている。
このような枠部材を底板に接合する構造において、接合後の底板下面の反り状態を測定した結果を図12及び図13に示す。図12は、試料Aにおける枠部材接合工程後の底板の下面の突出量分布を示す図である。図13は、試料Bにおける枠部材接合工程後の底板の下面の突出量分布を示す図である。図12及び図13ではそれぞれ、下面のうち最も上方に位置する部分(すなわち、最も凹んだ部分)を0μmとし、それに対する突出量の分布を示している。
試料Aでは、図3A~図3Eに示す形状の底板10を用いた。試料Aの底板10は、第1辺15aの長さが約30mmであり、第4辺15dの長さが約29mmであり、最大厚みDが約3.5mmであった。内側部12bは、その高さd3が約1.4mmであり、その平面形状は短辺が約13.7mmであり長辺が約19.5mmである長方形状であった。第1平行面13aは一辺が約4.6mmの正方形状であり、その深さd1は約0.05mmであった。第2平行面13bは直角を成す二辺がそれぞれ約4.6mmの直角二等辺三角形状であり、その深さd2は約0.04mmであった。なお、図3A~図3Eでは、下面11の段差を実際に用いた試料Aよりも強調して示している。底板10としてCuを用い、枠体21としてSPC(steel plate cold)を用い、第1板体22A及び第2板体22BとしてSPCを用い、第1リード端子23A及び第2リード端子23Bとしてコバールを用いた。
試料Bは、下面に凹部を設けないこと、平面視における底板の外形寸法が約35mm×約29mmであること、及び、外形寸法差に起因して貫通孔や欠け形状等が若干異なること以外は、試料Aと同じとした。
図13に示すように、試料Bの底板の下面は、枠体の接合により、中央部分が0μmに近い値となり、第1辺及び第2辺及びその近傍が突出するように反りが生じた。特に四隅が大きく突出していた。試料Bにおいて最も突出した部分は図13における左下の隅部であり、下面の中心部と比較して約0.08mm突出していた。一方、図12に示すように、試料Aの底板10の下面11は、0μm及びそれに近い値は、基準部11bではなく周辺部分に分布していた。試料Aにおいて最も突出した部分は傾斜面14の第1平行面13aとの境界付近であり、下面の中心部と比較して約0.02mm突出していた。また、内側部12bの直下、すなわち半導体素子30が配置される部分の直下の突出量を比較すると、試料Bでは0μm及びそれに近い値が多かったが、試料Aではほとんどの部分で数十μm程度突出していた。すなわち、試料Bでは半導体素子30の直下が凹んでいたが、試料Aでは半導体素子30の直下は突出し、外周部分が凹んでいた。このような試料Aの構造とすることにより、半導体素子30の直下の部分をヒートシンク等に接触しやすくできるため、半導体素子30が発する熱を効率的にヒートシンク等に伝えることができると考えられる。
図12に示すように、枠部材接合後に第1平行面13aや第2平行面13bによる段差が残存していてもよい。あるいは、このような反りの発生状態を考慮して、凹部11aを、枠部材接合後に段差が残存しない形状及び深さに設計してもよい。反りの発生状態にはばらつきが生じ易いため、枠部材接合後に下面11の全体が完全に平坦になるように設計するよりも、枠部材接合後に下面11のうち基準部11bが最も突出するように設計することが好ましいと考えられる。半導体素子30の直下となる基準部11bが突出していれば、半導体素子30が発する熱を効率的にヒートシンク等に伝えることができるためである。
図11Dに示すように、底板10の第1辺15aの側に第1壁部21aが位置し、底板10の第2辺15bの側に第2壁部21bが位置するように、底板10に枠部材を接合することができる。すなわち、底板10の第1辺15aの側に第1板体22Aが位置し、底板10の第2辺15bの側に第2板体22Bが位置するように接合することができる。第1板体22A及び第2板体22Bが設けられた第1壁部21a及び第2壁部21bは、これらが設けられていない第3壁部21c及び第4壁部21dと比較して曲がり難くなる。このため、図11A~図11Dに示すような配置であれば、底板10の第1辺15a(及び第2辺15b)に沿った方向には曲がり難く、それと交差する方向、すなわち第3辺15c(及び第4辺15d)に沿った方向には曲がり易い。したがって、この場合、上述のとおり、底板10の基準部11bは第3辺15cと第4辺15dとを結ぶ形状で設けることが好ましい。
枠部材が枠体21と板体を有する場合、枠体21のみを底板10と接合してもよく、枠体21と板体の両方を底板10と接合してもよい。枠部材と底板10とは、例えば銀ロウ等の接合材を用いて接合することができる。底板10との線膨張係数の比較は、底板10と直接的に接合される部材で行うことができる。すなわち、枠体21のみを接合する場合は枠体21の線膨張係数を底板10よりも小さくし、枠体21と板体の両方を接合する場合はこれら両方の線膨張係数を底板10よりも小さくする。枠部材は、後述する蓋体50を接合することで半導体素子30等を気密封止できるように底板10に接合することができる。枠体21の厚みとしては、好ましくは0.1~1.0mm、より好ましくは0.2~0.8mmの範囲とすることができる。枠体21の材料としては、例えばSPCが挙げられる。SPCであれば、コバールよりも枠部材20の形状に容易に加工することができ、安価に製造することができる。
第1板体22A及び第2板体22Bは、それぞれ、枠体21の外側面に接合することができる。第1板体22A及び第2板体22Bの厚みは、それぞれ、枠体21の厚みよりも大きいことが好ましい。第1板体22A及び第2板体22Bの厚みの具体的な範囲としては、1.0~3.0mm程度が挙げられる。第1板体22A及び第2板体22Bの材料としては、コバール等の金属が挙げられる。第1板体22A及び第2板体22Bの形状は、それぞれ、例えば略直方体である。すなわち、直方体のほか、直方体の1以上の角が面取り等された形状であってもよい。第1板体22A及び第2板体22Bのそれぞれと枠部材20とは、例えば銀ロウ等の接合材を用いて接合される。
第1リード端子23A及び第2リード端子23Bは、半導体素子30を外部の電源等に電気的に接続するための部材である。第1リード端子23A及び第2リード端子23Bはホウケイ酸ガラス等の絶縁部材を介してそれぞれ第1板体22A及び第2板体22Bに固定することができる。第1リード端子23A及び第2リード端子23Bが底板10の下面11に設けられていないことにより、底板10の下面11の略全面を放熱面として利用することができる。第1リード端子23A及び第2リード端子23Bの材料としては、コバール、鉄ニッケル合金等が挙げられる。
枠部材接合工程によって得られる半導体装置用パッケージは、底板10と、枠部材と、を有する。底板10は、下面11と上面12とを有し、上面12は外周部12aと内側部12bとを有し、内側部12bにおける厚みは外周部12aにおける厚みよりも大きい。枠部材は、底板10の外周部12aに接合されており、その線膨張係数は底板10の線膨張係数よりも小さい。例えば図12に示すように、底板10の下面11の最も突出している部分は内側部12bの直下に位置していることが好ましい。これにより、後述する半導体素子固定工程において底板10に固定される半導体素子30の熱を効率的にヒートシンク等に伝えることができる。また、底板10の下面11には、凹部11aの痕跡が残存していてよい。例えば、図12に示すように、下面11の四隅のそれぞれに四角形状の段差や三角形状の段差があってよい。
(半導体素子固定工程)
図2Cに示すように、半導体装置用パッケージの底板10の内側部12bに、半導体素子30を固定する。半導体素子30が内側部12bに固定されるとは、半導体素子30が内側部12bに直接固定されている場合に限らず、半導体素子30が別部材を介して内側部12bに固定されている場合も含む。図2Cでは、内側部12bにサブマウント40が固定され、サブマウント40に半導体素子30が固定されている。サブマウント40を介して半導体素子30を配置する場合、サブマウント40の材料として、底板10と半導体素子30との間の線膨張係数を有する材料を用いてもよい。
半導体素子30は例えば半導体レーザ素子等の発光素子である。半導体レーザ素子としては、窒化物半導体からなる活性層を有するものが挙げられる。このような半導体レーザ素子を用いる場合は、出射するレーザ光によって集塵が発生しやすいため、気密封止することが好ましい。窒化物半導体としては、AlInGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)のようなIII-V族半導体が挙げられる。半導体レーザ素子は、例えば、n側半導体層と活性層とp側半導体層とがこの順に積層された半導体積層体と、n側半導体層と電気的に接続されたn電極と、p側半導体層と電気的に接続されたp電極と、を有する。例えば、1W以上の高出力の半導体レーザ素子を半導体素子30として用いることができる。
図2Cに示すように、複数の半導体素子30を配置してもよい。配置する半導体素子30の数が多いほど、半導体装置の駆動時の発熱量が大きくなる。上述のような半導体素子30の直下が反りによって浮きにくい構造は、このような発熱量の大きな半導体装置において特に適している。半導体素子30の数は、例えば2個以上であり、2~40個とすることができる。複数の半導体素子30はワイヤ等により互いに電気的に接続することができる。ワイヤとしては、金、銅、アルミニウム等を用いることができる。
(蓋体接合工程)
図2Dに示すように、枠部材20に蓋体50を接合することにより、半導体素子30を封止することができる。蓋体50は、例えば、枠部51と、透光性部52とを有する。半導体素子30が発光素子である場合は、半導体素子30からの光が透光性部52を通過して外部へ取り出される。図14に、半導体素子30及びその付近の部分拡大図を示す。図14に示すように、半導体装置は光反射部材60を有してもよい。光反射部材60は、枠体接合工程の後であって蓋体接合工程の前に、底板10に固定すればよい。図14では、半導体素子30からの光の経路を破線で模式的に示す。半導体素子30からの光(例えばレーザ光)は、直接または光反射部材60などを介して透光性部52に到達する。半導体素子30からの光の光路上に蛍光体含有部材を配置して、半導体素子30からの光によって励起された蛍光を外部に取り出してもよい。
枠部51にはガラス、金属、セラミック、又はこれらの材料を組み合わせた材料などを用いることができる。枠部51に金属を用いることにより、溶接等により枠部材20と蓋体50とを固定することができるため、半導体素子30を気密封止しやすくなる。透光性部52には、底板10と枠部材20と蓋体50とに囲まれた封止空間内で発光する光の少なくとも一部を透過させる部材を用いることができる。例えば、半導体素子30の発光を透過させる部材を用いる。
図2Dに示すように、得られた半導体装置は、底板10と、枠部材20と、半導体素子30と、を有する。底板10は、下面11と上面12とを有し、上面12は外周部12aと内側部12bとを有し、内側部12bにおける厚みは外周部12aにおける厚みよりも大きい。枠部材20は、底板10の外周部12aに接合されており、その線膨張係数は底板10の線膨張係数よりも小さい。半導体素子30は、底板10の内側部12bに固定されている。上述のとおり、底板10の下面11の最も突出している部分は内側部12bの直下に位置していることが好ましい。これにより、半導体素子30の熱を効率的にヒートシンク等に伝えることができる。また、底板10の下面11には、凹部11aの痕跡が残存していてよい。例えば、図12に示すように、下面11の四隅のそれぞれに四角形状の段差や三角形状の段差があってよい。
また、得られた半導体装置を、ヒートシンク等の放熱部材にネジ止めする工程をさらに有していてもよい。ネジ止めは、底板10の欠け形状17にネジを挿入することによって行うことができる。欠け形状17に代えて貫通孔であってもよい。貫通孔よりも欠け形状17である方が底板10を小型化することができる。また、ネジ止め工程の前または後に、レンズ等の光学部材を半導体装置に固定する工程を有していてもよい。
10 底板
11 下面
11a 凹部、11b 基準部
12 上面
12a 外周部、12b 内側部
13 平行面
13a 第1平行面、13b 第2平行面
14 傾斜面
14a 第1傾斜面、14b 第2傾斜面
15a 第1辺、15b 第2辺、15c 第3辺、15d 第4辺
16 貫通孔
17、18、19 欠け形状
20 枠部材
21 枠体
21a 第1壁部、21b 第2壁部、21c 第3壁部、21d 第4壁部
22A 第1板体、22B 第2板体
23A 第1リード端子、23B 第2リード端子
30 半導体素子
40 サブマウント
50 蓋体
51 枠部
52 透光性部
60 光反射部材
D 最大厚み
d1 第1平行面の深さ、d2 第2平行面の深さ、d3 内側部12bの高さ
S101 底板準備工程
S102 枠部材接合工程
S103 半導体素子固定工程
S104 蓋体接合工程

Claims (32)

  1. 下面と上面とを有し、前記上面は、外周部と、前記外周部に囲まれ前記外周部よりも上方に突出した内側部と、を有し、前記内側部における厚みは前記外周部における厚みよりも大きい、底板を準備する第1工程と、
    前記底板の前記外周部に、前記底板よりも線膨張係数が小さい枠部材を接合する第2工程と、
    前記底板の前記内側部に、半導体素子を固定する第3工程と、
    をこの順に備え、
    前記第1工程において、前記底板の前記下面は、最も下方に位置する基準部と、前記基準部よりも上方に位置する凹部と、を有し、前記凹部は前記外周部の直下に配置されており、
    前記第2工程によって前記底板に反りが生じることにより、前記凹部の深さが減少する半導体装置の製造方法。
  2. 前記第1工程において、前記内側部と前記基準部とは平行である請求項1に記載の半導体装置の製造方法。
  3. 前記第1工程において、前記凹部は、
    前記基準部から離間した位置に配置され、前記基準部と平行である平行面と、
    前記基準部に対して傾斜しており、前記平行面と前記基準部とを接続する傾斜面と、
    を有する請求項1又は2に記載の半導体装置の製造方法。
  4. 前記第1工程において、
    前記底板の前記下面の形状は四角形状であって、それぞれ向かい合う、第1辺及び第2辺と、第3辺及び第4辺と、を含み、
    前記平行面は前記下面の四隅に配置されている請求項3に記載の半導体装置の製造方法。
  5. 前記第1工程において、
    前記底板の前記下面の形状は四角形状であって、それぞれ向かい合う、第1辺及び第2辺と、第3辺及び第4辺と、を含み、
    前記基準部は、前記第3辺と前記第4辺とを結ぶ形状で設けられており、
    前記第2工程において、
    枠部材は、上面視形状が四角形状であって、それぞれ向かい合う、第1壁部及び第2壁部と、第3壁部及び第4壁部と、を含む枠体と、前記第1壁部及び前記第2壁部にそれぞれ接合された第1板体及び第2板体と、を有し、
    前記第1辺の側に前記第1壁部が位置し前記第2辺の側に前記第2壁部が位置するように、前記底板に前記枠部材を接合する、請求項1~4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記第2工程において、枠部材は、
    前記第1壁部及び前記第1板体を貫通して配置された第1リード端子と、
    前記第2壁部及び前記第2板体を貫通して配置された第2リード端子と、を有する請求項5に記載の半導体装置の製造方法。
  7. 前記第3工程の後、前記枠部材に蓋体を接合する第4工程をさらに備える請求項1~6のいずれか1項に記載の半導体装置の製造方法。
  8. 前記第3工程において、前記半導体素子は半導体レーザ素子である請求項1~7のいずれか1項に記載の半導体装置の製造方法。
  9. 下面と上面とを有し、前記上面は、外周部と、前記外周部に囲まれ前記外周部よりも上方に突出した内側部と、を有し、前記内側部における厚みは前記外周部における厚みよりも大きい、底板を準備する第1工程と、
    前記底板の前記外周部に、前記底板よりも線膨張係数が小さい枠部材を接合する第2工程と、
    をこの順に備え、
    前記第1工程において、前記底板の前記下面は、最も下方に位置する基準部と、前記基準部よりも上方に位置する凹部と、を有し、前記凹部は前記外周部の直下に配置されており、
    前記第2工程によって前記底板に反りが生じることにより、前記凹部の深さが減少する半導体装置用パッケージの製造方法。
  10. 前記第1工程において、前記内側部と前記基準部とは平行である請求項9に記載の半導体装置用パッケージの製造方法。
  11. 前記第1工程において、前記凹部は、
    前記基準部から離間した位置に配置され、前記基準部と平行である平行面と、
    前記基準部に対して傾斜しており、前記平行面と前記基準部とを接続する傾斜面と、
    を有する請求項9又は10に記載の半導体装置用パッケージの製造方法。
  12. 前記第1工程において、
    前記底板の前記下面の形状は四角形状であって、それぞれ向かい合う、第1辺及び第2辺と、第3辺及び第4辺と、を含み、
    前記平行面は前記下面の四隅に配置されている請求項11に記載の半導体装置用パッケージの製造方法。
  13. 前記第1工程において、前記傾斜面は、傾斜角度の異なる2以上の面からなる請求項11又は12に記載の半導体装置用パッケージの製造方法。
  14. 前記第1工程において、
    前記底板の前記下面の形状は四角形状であって、それぞれ向かい合う、第1辺及び第2辺と、第3辺及び第4辺と、を含み、
    前記基準部は、前記第3辺と前記第4辺とを結ぶ形状で設けられており、
    前記第2工程において、
    枠部材は、上面視形状が四角形状であって、それぞれ向かい合う、第1壁部及び第2壁部と、第3壁部及び第4壁部と、を含む枠体と、前記第1壁部及び前記第2壁部にそれぞれ接合された第1板体及び第2板体と、を有し、
    前記第1辺の側に前記第1壁部が位置し前記第2辺の側に前記第2壁部が位置するように、前記底板に前記枠部材を接合する、請求項9~13のいずれか1項に記載の半導体装置用パッケージの製造方法。
  15. 前記第2工程において、枠部材は、
    前記第1壁部及び前記第1板体を貫通して配置された第1リード端子と、
    前記第2壁部及び前記第2板体を貫通して配置された第2リード端子と、を有する請求項14に記載の半導体装置用パッケージの製造方法。
  16. 下面と上面とを有する底板と、前記底板の上面に接合された枠体と、リード端子と、半導体素子と、前記枠体の外側面又は内側面の少なくとも一方に接合された板体と、固定部材と、を備え、
    前記底板の下面は、基準部と、前記基準部よりも上方に位置する凹部と、を有し、
    前記底板の上面は、外周部と、前記外周部に囲まれ前記外周部よりも上方に突出した内側部と、を有し、前記内側部における厚みは、前記外周部における厚みよりも大きく、
    前記枠体は、前記枠体の内側と外側とを繋ぐように前記枠体を貫通する第1貫通孔を有し、
    前記板体は、 前記第1貫通孔の貫通方向と同じ方向に前記板体を貫通する第2貫通孔を有し、且つ、前記枠体の厚みよりも大きい厚みを有し、
    前記リード端子は、前記第1貫通孔及び前記第2貫通孔に挿入されており、
    前記固定部材は、前記第2貫通孔内に設けられ、前記リード端子を固定し、
    前記半導体素子は、前記内側部に固定されている半導体装置。
  17. 前記底板の下面は、前記凹部を複数有する請求項16に記載の半導体装置。
  18. 前記基準部の少なくとも一部は、前記底板が有する前記下面の中央部に配置されている請求項16または17に記載の半導体装置。
  19. 前記底板が有する前記下面の形状は四角形状であって、それぞれ向かい合う、第1辺及び第2辺と、第3辺及び第4辺と、を含む請求項16から18のいずれか一項に記載の半導体装置。
  20. 前記底板の下面は、前記凹部を複数有し、
    複数の前記凹部は、前記底板が有する前記下面の四隅に配置されている請求項19に記載の半導体装置。
  21. 前記基準部は、前記第3辺と前記第4辺を接続する形状を有する請求項19または請求項20に記載の半導体装置。
  22. 前記枠体は、上面視形状が四角形状であって、それぞれ向かい合う、第1壁部及び第2壁部と、第3壁部及び第4壁部と、を含み、
    前記第1壁部は、前記第1貫通孔を有する請求項16から21のいずれか一項に記載の半導体装置。
  23. 前記板体は、前記第1壁部に接合されている請求項22に記載の半導体装置。
  24. 前記半導体素子は半導体レーザ素子である請求項16から23のいずれか一項に記載の半導体装置。
  25. 下面と上面とを有する底板と、
    前記底板の上面に接合された枠体と、
    リード端子と、を備える半導体装置用パッケージであって、
    前記枠体の外側面又は内側面の少なくとも一方に接合された板体と、
    固定部材と、をさらに備え、
    前記底板の下面は、基準部と、前記基準部よりも上方に位置する凹部と、を有し、
    前記底板の上面は、外周部と、前記外周部に囲まれ前記外周部よりも上方に突出した内側部と、を有し、前記内側部における厚みは、前記外周部における厚みよりも大きく、
    前記枠体は、前記枠体の内側と外側とを繋ぐように前記枠体を貫通する第1貫通孔を有し、
    前記板体は、 前記第1貫通孔の貫通方向と同じ方向に前記板体を貫通する第2貫通孔を有し、且つ、前記枠体の厚みよりも大きい厚みを有し、
    前記リード端子は、前記第1貫通孔及び前記第2貫通孔に挿入されており、
    前記固定部材は、前記第2貫通孔内に設けられ、前記リード端子を固定する半導体装置用パッケージ。
  26. 前記底板の下面は、前記凹部を含む複数の凹部を有する請求項25に記載の半導体装置用パッケージ。
  27. 前記基準部の少なくとも一部は、前記底板が有する前記下面の中央部に配置されている請求項25または26に記載の半導体装置用パッケージ。
  28. 前記底板が有する前記下面の形状は四角形状であって、それぞれ向かい合う、第1辺及び第2辺と、第3辺及び第4辺と、を含む請求項25から27のいずれか一項に記載の半導体装置用パッケージ。
  29. 前記底板の下面は、前記凹部を複数有し、
    複数の前記凹部は、前記底板が有する前記下面の四隅に配置されている請求項28に記載の半導体装置用パッケージ。
  30. 前記基準部は、前記第3辺と前記第4辺を接続する形状を有する請求項28または請求項29に記載の半導体装置用パッケージ。
  31. 前記枠体は、上面視形状が四角形状であって、それぞれ向かい合う、第1壁部及び第2壁部と、第3壁部及び第4壁部と、を含み、
    前記第1壁部は、前記第1貫通孔を有する請求項25から30のいずれか一項に記載の半導体装置用パッケージ。
  32. 前記板体は、前記第1壁部に接合されている請求項31に記載の半導体装置用パッケージ。
JP2018132799A 2018-03-27 2018-07-13 半導体装置及び半導体装置用パッケージ並びにそれらの製造方法 Active JP7097764B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/365,580 US10833473B2 (en) 2018-03-27 2019-03-26 Semiconductor device, semiconductor device package, and manufacturing methods thereof
US17/063,140 US11677211B2 (en) 2018-03-27 2020-10-05 Semiconductor device, semiconductor device package, and manufacturing methods thereof
US18/310,106 US20230268712A1 (en) 2018-03-27 2023-05-01 Semiconductor device, semiconductor device package, and manufacturing methods thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018059983 2018-03-27
JP2018059983 2018-03-27

Publications (3)

Publication Number Publication Date
JP2019176116A JP2019176116A (ja) 2019-10-10
JP2019176116A5 JP2019176116A5 (ja) 2021-08-12
JP7097764B2 true JP7097764B2 (ja) 2022-07-08

Family

ID=68169823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018132799A Active JP7097764B2 (ja) 2018-03-27 2018-07-13 半導体装置及び半導体装置用パッケージ並びにそれらの製造方法

Country Status (1)

Country Link
JP (1) JP7097764B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7361000B2 (ja) * 2020-08-24 2023-10-13 日本特殊陶業株式会社 半導体パッケージ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114442A (ja) 1998-10-08 2000-04-21 Sumitomo Metal Electronics Devices Inc 電子部品用パッケージ
JP2001035977A (ja) 1999-07-26 2001-02-09 Nec Corp 半導体装置用容器
JP2012015321A (ja) 2010-06-30 2012-01-19 Taiheiyo Cement Corp 金属−セラミックス複合板材
JP2012064785A (ja) 2010-09-16 2012-03-29 Kyocera Corp 素子収納用パッケージ、およびこれを備えた電子装置
US20170338628A1 (en) 2016-05-19 2017-11-23 Nichia Corporation Light-emitting device and package for light-emitting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307018A (ja) * 1996-05-10 1997-11-28 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114442A (ja) 1998-10-08 2000-04-21 Sumitomo Metal Electronics Devices Inc 電子部品用パッケージ
JP2001035977A (ja) 1999-07-26 2001-02-09 Nec Corp 半導体装置用容器
JP2012015321A (ja) 2010-06-30 2012-01-19 Taiheiyo Cement Corp 金属−セラミックス複合板材
JP2012064785A (ja) 2010-09-16 2012-03-29 Kyocera Corp 素子収納用パッケージ、およびこれを備えた電子装置
US20170338628A1 (en) 2016-05-19 2017-11-23 Nichia Corporation Light-emitting device and package for light-emitting device
JP2017208484A (ja) 2016-05-19 2017-11-24 日亜化学工業株式会社 発光装置及び発光装置用パッケージ
CN107404063A (zh) 2016-05-19 2017-11-28 日亚化学工业株式会社 发光装置及发光装置用封装体

Also Published As

Publication number Publication date
JP2019176116A (ja) 2019-10-10

Similar Documents

Publication Publication Date Title
US10404033B2 (en) Light-emitting device and package for light-emitting device
JP6564206B2 (ja) 発光装置
US10510930B2 (en) Light emitting device
JP5067140B2 (ja) 光源装置
JP2007027716A (ja) レーザダイオード素子のためのパッケージ、レーザダイオード素子ならびにレーザダイオード素子を製作する方法
JP6665666B2 (ja) 発光装置の製造方法、レーザモジュールの製造方法及び発光装置
TWI652867B (zh) Light-emitting element housing member, array member, and light-emitting device
JP2012212733A (ja) 発光装置
JP2006086176A (ja) Led用サブマウント及びその製造方法
JP2009260050A (ja) 発光装置
US20230268712A1 (en) Semiconductor device, semiconductor device package, and manufacturing methods thereof
JP6737760B2 (ja) 発光装置及びそれに用いる蓋体
US20220209495A1 (en) Laser device
JP7097764B2 (ja) 半導体装置及び半導体装置用パッケージ並びにそれらの製造方法
JP6225834B2 (ja) 半導体発光装置およびその製造方法
JP2016051755A (ja) 半導体発光装置用の保持部材及び光源装置
US9746160B2 (en) Light emitting device and method of manufacturing light emitting device
JP6638546B2 (ja) パッケージ及び発光装置
JP6485518B2 (ja) 半導体発光装置およびその製造方法
JP2019075460A (ja) 半導体発光素子および半導体発光装置
JP2011222626A (ja) 半導体発光装置および発光素子パッケージ
JP7291675B2 (ja) 半導体パッケージアレイ
WO2021065909A1 (ja) 光素子搭載用パッケージ及び電子装置
JP2023089984A (ja) 発光装置
JP2023144878A (ja) 光源装置および光源装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220628

R150 Certificate of patent or registration of utility model

Ref document number: 7097764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150