JP7097764B2 - 半導体装置及び半導体装置用パッケージ並びにそれらの製造方法 - Google Patents
半導体装置及び半導体装置用パッケージ並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP7097764B2 JP7097764B2 JP2018132799A JP2018132799A JP7097764B2 JP 7097764 B2 JP7097764 B2 JP 7097764B2 JP 2018132799 A JP2018132799 A JP 2018132799A JP 2018132799 A JP2018132799 A JP 2018132799A JP 7097764 B2 JP7097764 B2 JP 7097764B2
- Authority
- JP
- Japan
- Prior art keywords
- bottom plate
- semiconductor device
- wall portion
- outer peripheral
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Lasers (AREA)
Description
前記底板の前記外周部に、前記底板よりも線膨張係数が小さい枠部材を接合する第2工程と、
前記底板の前記内側部に、半導体素子を固定する第3工程と、
をこの順に備え、
前記第1工程において、前記底板の前記下面は、最も下方に位置する基準部と、前記基準部よりも上方に位置する凹部と、を有し、前記凹部は前記外周部の直下に配置されており、
前記第2工程によって前記底板に反りが生じることにより、前記凹部の深さが減少する半導体装置の製造方法。
前記底板の前記外周部に、前記底板よりも線膨張係数が小さい枠部材を接合する第2工程と、
をこの順に備え、
前記第1工程において、前記底板の前記下面は、最も下方に位置する基準部と、前記基準部よりも上方に位置する凹部と、を有し、前記凹部は前記外周部の直下に配置されており、
前記第2工程によって前記底板に反りが生じることにより、前記凹部の深さが減少する半導体装置用パッケージの製造方法。
まず、図2Aに示すように、底板10を準備する。底板10は、下面11と上面12を有する。上面12は、外周部12aと内側部12bとを有する。内側部12bは、外周部12aに囲まれており、且つ、外周部よりも上方に突出している。底板10の内側部12bにおける厚みは外周部12aにおける厚みよりも大きい。下面11は、最も下方に位置する基準部11bと、基準部11bよりも上方に位置する凹部11aと、を有する。凹部11aは外周部12aの直下に配置されている。なお、本明細書において、後述する半導体素子が配置される側の面を上面12とし、その反対側の面を下面11とする。また、下面11から上面12に向かう方向を上方とし、上面12から下面11に向かう方向を下方とする。
次に、図2Bに示すように、底板10の外周部12aに枠部材20を接合する。枠部材20の線膨張係数は、底板10の線膨張係数よりも小さい。このような枠部材20を接合することにより、底板10が上方に凸となるような反りが発生する。これによって、底板準備工程において底板10の下面11に設けていた凹部11aの深さが減少する。
図2Cに示すように、半導体装置用パッケージの底板10の内側部12bに、半導体素子30を固定する。半導体素子30が内側部12bに固定されるとは、半導体素子30が内側部12bに直接固定されている場合に限らず、半導体素子30が別部材を介して内側部12bに固定されている場合も含む。図2Cでは、内側部12bにサブマウント40が固定され、サブマウント40に半導体素子30が固定されている。サブマウント40を介して半導体素子30を配置する場合、サブマウント40の材料として、底板10と半導体素子30との間の線膨張係数を有する材料を用いてもよい。
図2Dに示すように、枠部材20に蓋体50を接合することにより、半導体素子30を封止することができる。蓋体50は、例えば、枠部51と、透光性部52とを有する。半導体素子30が発光素子である場合は、半導体素子30からの光が透光性部52を通過して外部へ取り出される。図14に、半導体素子30及びその付近の部分拡大図を示す。図14に示すように、半導体装置は光反射部材60を有してもよい。光反射部材60は、枠体接合工程の後であって蓋体接合工程の前に、底板10に固定すればよい。図14では、半導体素子30からの光の経路を破線で模式的に示す。半導体素子30からの光(例えばレーザ光)は、直接または光反射部材60などを介して透光性部52に到達する。半導体素子30からの光の光路上に蛍光体含有部材を配置して、半導体素子30からの光によって励起された蛍光を外部に取り出してもよい。
11 下面
11a 凹部、11b 基準部
12 上面
12a 外周部、12b 内側部
13 平行面
13a 第1平行面、13b 第2平行面
14 傾斜面
14a 第1傾斜面、14b 第2傾斜面
15a 第1辺、15b 第2辺、15c 第3辺、15d 第4辺
16 貫通孔
17、18、19 欠け形状
20 枠部材
21 枠体
21a 第1壁部、21b 第2壁部、21c 第3壁部、21d 第4壁部
22A 第1板体、22B 第2板体
23A 第1リード端子、23B 第2リード端子
30 半導体素子
40 サブマウント
50 蓋体
51 枠部
52 透光性部
60 光反射部材
D 最大厚み
d1 第1平行面の深さ、d2 第2平行面の深さ、d3 内側部12bの高さ
S101 底板準備工程
S102 枠部材接合工程
S103 半導体素子固定工程
S104 蓋体接合工程
Claims (32)
- 下面と上面とを有し、前記上面は、外周部と、前記外周部に囲まれ前記外周部よりも上方に突出した内側部と、を有し、前記内側部における厚みは前記外周部における厚みよりも大きい、底板を準備する第1工程と、
前記底板の前記外周部に、前記底板よりも線膨張係数が小さい枠部材を接合する第2工程と、
前記底板の前記内側部に、半導体素子を固定する第3工程と、
をこの順に備え、
前記第1工程において、前記底板の前記下面は、最も下方に位置する基準部と、前記基準部よりも上方に位置する凹部と、を有し、前記凹部は前記外周部の直下に配置されており、
前記第2工程によって前記底板に反りが生じることにより、前記凹部の深さが減少する半導体装置の製造方法。 - 前記第1工程において、前記内側部と前記基準部とは平行である請求項1に記載の半導体装置の製造方法。
- 前記第1工程において、前記凹部は、
前記基準部から離間した位置に配置され、前記基準部と平行である平行面と、
前記基準部に対して傾斜しており、前記平行面と前記基準部とを接続する傾斜面と、
を有する請求項1又は2に記載の半導体装置の製造方法。 - 前記第1工程において、
前記底板の前記下面の形状は四角形状であって、それぞれ向かい合う、第1辺及び第2辺と、第3辺及び第4辺と、を含み、
前記平行面は前記下面の四隅に配置されている請求項3に記載の半導体装置の製造方法。 - 前記第1工程において、
前記底板の前記下面の形状は四角形状であって、それぞれ向かい合う、第1辺及び第2辺と、第3辺及び第4辺と、を含み、
前記基準部は、前記第3辺と前記第4辺とを結ぶ形状で設けられており、
前記第2工程において、
枠部材は、上面視形状が四角形状であって、それぞれ向かい合う、第1壁部及び第2壁部と、第3壁部及び第4壁部と、を含む枠体と、前記第1壁部及び前記第2壁部にそれぞれ接合された第1板体及び第2板体と、を有し、
前記第1辺の側に前記第1壁部が位置し前記第2辺の側に前記第2壁部が位置するように、前記底板に前記枠部材を接合する、請求項1~4のいずれか1項に記載の半導体装置の製造方法。 - 前記第2工程において、枠部材は、
前記第1壁部及び前記第1板体を貫通して配置された第1リード端子と、
前記第2壁部及び前記第2板体を貫通して配置された第2リード端子と、を有する請求項5に記載の半導体装置の製造方法。 - 前記第3工程の後、前記枠部材に蓋体を接合する第4工程をさらに備える請求項1~6のいずれか1項に記載の半導体装置の製造方法。
- 前記第3工程において、前記半導体素子は半導体レーザ素子である請求項1~7のいずれか1項に記載の半導体装置の製造方法。
- 下面と上面とを有し、前記上面は、外周部と、前記外周部に囲まれ前記外周部よりも上方に突出した内側部と、を有し、前記内側部における厚みは前記外周部における厚みよりも大きい、底板を準備する第1工程と、
前記底板の前記外周部に、前記底板よりも線膨張係数が小さい枠部材を接合する第2工程と、
をこの順に備え、
前記第1工程において、前記底板の前記下面は、最も下方に位置する基準部と、前記基準部よりも上方に位置する凹部と、を有し、前記凹部は前記外周部の直下に配置されており、
前記第2工程によって前記底板に反りが生じることにより、前記凹部の深さが減少する半導体装置用パッケージの製造方法。 - 前記第1工程において、前記内側部と前記基準部とは平行である請求項9に記載の半導体装置用パッケージの製造方法。
- 前記第1工程において、前記凹部は、
前記基準部から離間した位置に配置され、前記基準部と平行である平行面と、
前記基準部に対して傾斜しており、前記平行面と前記基準部とを接続する傾斜面と、
を有する請求項9又は10に記載の半導体装置用パッケージの製造方法。 - 前記第1工程において、
前記底板の前記下面の形状は四角形状であって、それぞれ向かい合う、第1辺及び第2辺と、第3辺及び第4辺と、を含み、
前記平行面は前記下面の四隅に配置されている請求項11に記載の半導体装置用パッケージの製造方法。 - 前記第1工程において、前記傾斜面は、傾斜角度の異なる2以上の面からなる請求項11又は12に記載の半導体装置用パッケージの製造方法。
- 前記第1工程において、
前記底板の前記下面の形状は四角形状であって、それぞれ向かい合う、第1辺及び第2辺と、第3辺及び第4辺と、を含み、
前記基準部は、前記第3辺と前記第4辺とを結ぶ形状で設けられており、
前記第2工程において、
枠部材は、上面視形状が四角形状であって、それぞれ向かい合う、第1壁部及び第2壁部と、第3壁部及び第4壁部と、を含む枠体と、前記第1壁部及び前記第2壁部にそれぞれ接合された第1板体及び第2板体と、を有し、
前記第1辺の側に前記第1壁部が位置し前記第2辺の側に前記第2壁部が位置するように、前記底板に前記枠部材を接合する、請求項9~13のいずれか1項に記載の半導体装置用パッケージの製造方法。 - 前記第2工程において、枠部材は、
前記第1壁部及び前記第1板体を貫通して配置された第1リード端子と、
前記第2壁部及び前記第2板体を貫通して配置された第2リード端子と、を有する請求項14に記載の半導体装置用パッケージの製造方法。 - 下面と上面とを有する底板と、前記底板の上面に接合された枠体と、リード端子と、半導体素子と、前記枠体の外側面又は内側面の少なくとも一方に接合された板体と、固定部材と、を備え、
前記底板の下面は、基準部と、前記基準部よりも上方に位置する凹部と、を有し、
前記底板の上面は、外周部と、前記外周部に囲まれ前記外周部よりも上方に突出した内側部と、を有し、前記内側部における厚みは、前記外周部における厚みよりも大きく、
前記枠体は、前記枠体の内側と外側とを繋ぐように前記枠体を貫通する第1貫通孔を有し、
前記板体は、 前記第1貫通孔の貫通方向と同じ方向に前記板体を貫通する第2貫通孔を有し、且つ、前記枠体の厚みよりも大きい厚みを有し、
前記リード端子は、前記第1貫通孔及び前記第2貫通孔に挿入されており、
前記固定部材は、前記第2貫通孔内に設けられ、前記リード端子を固定し、
前記半導体素子は、前記内側部に固定されている半導体装置。 - 前記底板の下面は、前記凹部を複数有する請求項16に記載の半導体装置。
- 前記基準部の少なくとも一部は、前記底板が有する前記下面の中央部に配置されている請求項16または17に記載の半導体装置。
- 前記底板が有する前記下面の形状は四角形状であって、それぞれ向かい合う、第1辺及び第2辺と、第3辺及び第4辺と、を含む請求項16から18のいずれか一項に記載の半導体装置。
- 前記底板の下面は、前記凹部を複数有し、
複数の前記凹部は、前記底板が有する前記下面の四隅に配置されている請求項19に記載の半導体装置。 - 前記基準部は、前記第3辺と前記第4辺を接続する形状を有する請求項19または請求項20に記載の半導体装置。
- 前記枠体は、上面視形状が四角形状であって、それぞれ向かい合う、第1壁部及び第2壁部と、第3壁部及び第4壁部と、を含み、
前記第1壁部は、前記第1貫通孔を有する請求項16から21のいずれか一項に記載の半導体装置。 - 前記板体は、前記第1壁部に接合されている請求項22に記載の半導体装置。
- 前記半導体素子は半導体レーザ素子である請求項16から23のいずれか一項に記載の半導体装置。
- 下面と上面とを有する底板と、
前記底板の上面に接合された枠体と、
リード端子と、を備える半導体装置用パッケージであって、
前記枠体の外側面又は内側面の少なくとも一方に接合された板体と、
固定部材と、をさらに備え、
前記底板の下面は、基準部と、前記基準部よりも上方に位置する凹部と、を有し、
前記底板の上面は、外周部と、前記外周部に囲まれ前記外周部よりも上方に突出した内側部と、を有し、前記内側部における厚みは、前記外周部における厚みよりも大きく、
前記枠体は、前記枠体の内側と外側とを繋ぐように前記枠体を貫通する第1貫通孔を有し、
前記板体は、 前記第1貫通孔の貫通方向と同じ方向に前記板体を貫通する第2貫通孔を有し、且つ、前記枠体の厚みよりも大きい厚みを有し、
前記リード端子は、前記第1貫通孔及び前記第2貫通孔に挿入されており、
前記固定部材は、前記第2貫通孔内に設けられ、前記リード端子を固定する半導体装置用パッケージ。 - 前記底板の下面は、前記凹部を含む複数の凹部を有する請求項25に記載の半導体装置用パッケージ。
- 前記基準部の少なくとも一部は、前記底板が有する前記下面の中央部に配置されている請求項25または26に記載の半導体装置用パッケージ。
- 前記底板が有する前記下面の形状は四角形状であって、それぞれ向かい合う、第1辺及び第2辺と、第3辺及び第4辺と、を含む請求項25から27のいずれか一項に記載の半導体装置用パッケージ。
- 前記底板の下面は、前記凹部を複数有し、
複数の前記凹部は、前記底板が有する前記下面の四隅に配置されている請求項28に記載の半導体装置用パッケージ。 - 前記基準部は、前記第3辺と前記第4辺を接続する形状を有する請求項28または請求項29に記載の半導体装置用パッケージ。
- 前記枠体は、上面視形状が四角形状であって、それぞれ向かい合う、第1壁部及び第2壁部と、第3壁部及び第4壁部と、を含み、
前記第1壁部は、前記第1貫通孔を有する請求項25から30のいずれか一項に記載の半導体装置用パッケージ。 - 前記板体は、前記第1壁部に接合されている請求項31に記載の半導体装置用パッケージ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/365,580 US10833473B2 (en) | 2018-03-27 | 2019-03-26 | Semiconductor device, semiconductor device package, and manufacturing methods thereof |
US17/063,140 US11677211B2 (en) | 2018-03-27 | 2020-10-05 | Semiconductor device, semiconductor device package, and manufacturing methods thereof |
US18/310,106 US20230268712A1 (en) | 2018-03-27 | 2023-05-01 | Semiconductor device, semiconductor device package, and manufacturing methods thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018059983 | 2018-03-27 | ||
JP2018059983 | 2018-03-27 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019176116A JP2019176116A (ja) | 2019-10-10 |
JP2019176116A5 JP2019176116A5 (ja) | 2021-08-12 |
JP7097764B2 true JP7097764B2 (ja) | 2022-07-08 |
Family
ID=68169823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018132799A Active JP7097764B2 (ja) | 2018-03-27 | 2018-07-13 | 半導体装置及び半導体装置用パッケージ並びにそれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7097764B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7361000B2 (ja) * | 2020-08-24 | 2023-10-13 | 日本特殊陶業株式会社 | 半導体パッケージ |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114442A (ja) | 1998-10-08 | 2000-04-21 | Sumitomo Metal Electronics Devices Inc | 電子部品用パッケージ |
JP2001035977A (ja) | 1999-07-26 | 2001-02-09 | Nec Corp | 半導体装置用容器 |
JP2012015321A (ja) | 2010-06-30 | 2012-01-19 | Taiheiyo Cement Corp | 金属−セラミックス複合板材 |
JP2012064785A (ja) | 2010-09-16 | 2012-03-29 | Kyocera Corp | 素子収納用パッケージ、およびこれを備えた電子装置 |
US20170338628A1 (en) | 2016-05-19 | 2017-11-23 | Nichia Corporation | Light-emitting device and package for light-emitting device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09307018A (ja) * | 1996-05-10 | 1997-11-28 | Matsushita Electric Ind Co Ltd | 半導体素子およびその製造方法 |
-
2018
- 2018-07-13 JP JP2018132799A patent/JP7097764B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114442A (ja) | 1998-10-08 | 2000-04-21 | Sumitomo Metal Electronics Devices Inc | 電子部品用パッケージ |
JP2001035977A (ja) | 1999-07-26 | 2001-02-09 | Nec Corp | 半導体装置用容器 |
JP2012015321A (ja) | 2010-06-30 | 2012-01-19 | Taiheiyo Cement Corp | 金属−セラミックス複合板材 |
JP2012064785A (ja) | 2010-09-16 | 2012-03-29 | Kyocera Corp | 素子収納用パッケージ、およびこれを備えた電子装置 |
US20170338628A1 (en) | 2016-05-19 | 2017-11-23 | Nichia Corporation | Light-emitting device and package for light-emitting device |
JP2017208484A (ja) | 2016-05-19 | 2017-11-24 | 日亜化学工業株式会社 | 発光装置及び発光装置用パッケージ |
CN107404063A (zh) | 2016-05-19 | 2017-11-28 | 日亚化学工业株式会社 | 发光装置及发光装置用封装体 |
Also Published As
Publication number | Publication date |
---|---|
JP2019176116A (ja) | 2019-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10404033B2 (en) | Light-emitting device and package for light-emitting device | |
JP6564206B2 (ja) | 発光装置 | |
US10510930B2 (en) | Light emitting device | |
JP5067140B2 (ja) | 光源装置 | |
JP2007027716A (ja) | レーザダイオード素子のためのパッケージ、レーザダイオード素子ならびにレーザダイオード素子を製作する方法 | |
JP6665666B2 (ja) | 発光装置の製造方法、レーザモジュールの製造方法及び発光装置 | |
TWI652867B (zh) | Light-emitting element housing member, array member, and light-emitting device | |
JP2012212733A (ja) | 発光装置 | |
JP2006086176A (ja) | Led用サブマウント及びその製造方法 | |
JP2009260050A (ja) | 発光装置 | |
US20230268712A1 (en) | Semiconductor device, semiconductor device package, and manufacturing methods thereof | |
JP6737760B2 (ja) | 発光装置及びそれに用いる蓋体 | |
US20220209495A1 (en) | Laser device | |
JP7097764B2 (ja) | 半導体装置及び半導体装置用パッケージ並びにそれらの製造方法 | |
JP6225834B2 (ja) | 半導体発光装置およびその製造方法 | |
JP2016051755A (ja) | 半導体発光装置用の保持部材及び光源装置 | |
US9746160B2 (en) | Light emitting device and method of manufacturing light emitting device | |
JP6638546B2 (ja) | パッケージ及び発光装置 | |
JP6485518B2 (ja) | 半導体発光装置およびその製造方法 | |
JP2019075460A (ja) | 半導体発光素子および半導体発光装置 | |
JP2011222626A (ja) | 半導体発光装置および発光素子パッケージ | |
JP7291675B2 (ja) | 半導体パッケージアレイ | |
WO2021065909A1 (ja) | 光素子搭載用パッケージ及び電子装置 | |
JP2023089984A (ja) | 発光装置 | |
JP2023144878A (ja) | 光源装置および光源装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210701 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7097764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |