JPH01158761A - 終端抵抗内蔵集積回路 - Google Patents
終端抵抗内蔵集積回路Info
- Publication number
- JPH01158761A JPH01158761A JP62318026A JP31802687A JPH01158761A JP H01158761 A JPH01158761 A JP H01158761A JP 62318026 A JP62318026 A JP 62318026A JP 31802687 A JP31802687 A JP 31802687A JP H01158761 A JPH01158761 A JP H01158761A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- terminal
- resistance value
- patterns
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
概 要
終端抵抗を内蔵した集積回路に関し、
入力側伝送路との整合性の最適化を目的とし、入力側伝
送路の特性インピーダンスを整合するための終端抵抗を
内蔵してなる集積回路において、適正な終端抵抗値の概
略整数倍の抵抗値を有する複数の抵抗パターンを集積回
路上に並設し、入力信号端子と終端電圧端子間に、前記
複数の抵抗パターンの一部又は全部を並列に接続するよ
うに配線パターンを形成して、前記適正な終端抵抗値に
最も近い最適な終端抵抗値を得るようにして構成する。
送路の特性インピーダンスを整合するための終端抵抗を
内蔵してなる集積回路において、適正な終端抵抗値の概
略整数倍の抵抗値を有する複数の抵抗パターンを集積回
路上に並設し、入力信号端子と終端電圧端子間に、前記
複数の抵抗パターンの一部又は全部を並列に接続するよ
うに配線パターンを形成して、前記適正な終端抵抗値に
最も近い最適な終端抵抗値を得るようにして構成する。
産業上の利用分野
本発明は、入力側伝送路の特性インピーダンスを整合す
るための終端抵抗を内蔵してなる集積回路に関する。
るための終端抵抗を内蔵してなる集積回路に関する。
伝送路として極めて広帯域なシングルモード光ファイバ
が実用されるに至り、数Ｇｂ／ｓ程度の高速伝送システ
ムの適用範囲が大幅に拡大されつつある。このような高
速伝送システムにおいては、送信回路、受信回路共に分
布定数回路としての取扱いが要求される。分布定数回路
では、伝送路と負荷とのインピーダンス不整合が反射波
を生じさせ、その結果、減衰量が増大すると共に例えば
デジタル信号伝送における符号誤り等の伝送品質劣化が
生じるから、伝送路と負荷（例えば光送信様回路基板に
おけるストリップラインと集積回路）のインピーダンス
均等性を十分配慮する必要がある。
が実用されるに至り、数Ｇｂ／ｓ程度の高速伝送システ
ムの適用範囲が大幅に拡大されつつある。このような高
速伝送システムにおいては、送信回路、受信回路共に分
布定数回路としての取扱いが要求される。分布定数回路
では、伝送路と負荷とのインピーダンス不整合が反射波
を生じさせ、その結果、減衰量が増大すると共に例えば
デジタル信号伝送における符号誤り等の伝送品質劣化が
生じるから、伝送路と負荷（例えば光送信様回路基板に
おけるストリップラインと集積回路）のインピーダンス
均等性を十分配慮する必要がある。
従来の技術
第４図は従来の集積回路における入力側伝送路とのイン
ピーダンス整合を説明するだめの図である。同図＜ａ）
に示されるように、集積回路３１の入力信号端子３２と
特性インピーダンスＺ。のストリップライン３３とをボ
ンディングワイヤ３４で接続するに際し、ストリップラ
イン３３の当該接続部近傍と図示しないプリント基板上
の終端電圧端子３６との間にインピーダンスＺ。の終端
抵抗３５を接続するか、あるいは、同図（ｂ）に示され
るように、屈曲したストリップライン３７の端部と終端
電圧端子３６との間に終端抵抗３５を接続し、ストリッ
プライン３７の屈曲部と集積回路３１上の入力信号端子
３２とをボンディングワイヤ３４で接続するようにして
いたものである。
ピーダンス整合を説明するだめの図である。同図＜ａ）
に示されるように、集積回路３１の入力信号端子３２と
特性インピーダンスＺ。のストリップライン３３とをボ
ンディングワイヤ３４で接続するに際し、ストリップラ
イン３３の当該接続部近傍と図示しないプリント基板上
の終端電圧端子３６との間にインピーダンスＺ。の終端
抵抗３５を接続するか、あるいは、同図（ｂ）に示され
るように、屈曲したストリップライン３７の端部と終端
電圧端子３６との間に終端抵抗３５を接続し、ストリッ
プライン３７の屈曲部と集積回路３１上の入力信号端子
３２とをボンディングワイヤ３４で接続するようにして
いたものである。
しかし、（ａ）の方式であると、ストリップライン３３
において終端抵抗接続部がストリップライン３３の先端
ではないことからこの間の整合性が良好でないため、少
なからず特性劣化が生じる。
において終端抵抗接続部がストリップライン３３の先端
ではないことからこの間の整合性が良好でないため、少
なからず特性劣化が生じる。
一方、（ｂ）の方式にあっては、集積回路３１０入カイ
ンピーダンスが極めて大である場合には有効であるもの
の、これを全ての集積回路に要求することは困難である
。他方、（ａ＞、（ｂ）のいずれの方式ともストリップ
ラインと集積回路との接続にボンディングワイヤを使用
していることから、集積回路が高速処理用のものである
場合には、ボンディングワイヤのインダクタンス成分と
集積回路内の入力信号端子くポンディングパッド）の容
量による共振周波数（ｆｏ＝１／２π（Ｌ１／２ Ｃ） ）が伝送帯域内に入り、周波数伝達特性にお
いてピーキングが生じ、最悪の場合発振する。
ンピーダンスが極めて大である場合には有効であるもの
の、これを全ての集積回路に要求することは困難である
。他方、（ａ＞、（ｂ）のいずれの方式ともストリップ
ラインと集積回路との接続にボンディングワイヤを使用
していることから、集積回路が高速処理用のものである
場合には、ボンディングワイヤのインダクタンス成分と
集積回路内の入力信号端子くポンディングパッド）の容
量による共振周波数（ｆｏ＝１／２π（Ｌ１／２ Ｃ） ）が伝送帯域内に入り、周波数伝達特性にお
いてピーキングが生じ、最悪の場合発振する。
これらの不都合、つまり不完全なインピーダンス整合に
起因する反射特性の劣化並びに共振回路形成に伴う周波
数伝達特性の劣化を解消するものとして、第５図に示Ｊ
ように、終端抵抗を集積回路内に形成することが提案さ
れ得る。すなわち、ボンディングワイヤ４１によりスト
リップライン４２と接続される集積回路４３上の入力信
号端子４４を、集積回路４３上に形成された終端抵抗４
５で終端処理することによって、終端抵抗の本来の機能
である反射特性の改善を行なうと共に、前記共振回路の
Ｑ値を低下させて周波数伝達特性を改善しようとするも
のである。尚同図中４６は集積回路４３上に形成された
終端電圧端子であり、場合によっては接地端子と同電位
である。
起因する反射特性の劣化並びに共振回路形成に伴う周波
数伝達特性の劣化を解消するものとして、第５図に示Ｊ
ように、終端抵抗を集積回路内に形成することが提案さ
れ得る。すなわち、ボンディングワイヤ４１によりスト
リップライン４２と接続される集積回路４３上の入力信
号端子４４を、集積回路４３上に形成された終端抵抗４
５で終端処理することによって、終端抵抗の本来の機能
である反射特性の改善を行なうと共に、前記共振回路の
Ｑ値を低下させて周波数伝達特性を改善しようとするも
のである。尚同図中４６は集積回路４３上に形成された
終端電圧端子であり、場合によっては接地端子と同電位
である。
発明が解決しようとする問題点
しかし、一般に集積回路上に形成することのできる拡散
抵抗及び薄膜抵抗等の抵抗は、その抵抗値を精度良くコ
ン１〜ロールして作成することが困難であるから、第５
図に示される終端抵抗内蔵集積回路にあっては、周波数
伝達特性を向上させることができるものの、反射特性に
ついては、終端抵抗値の最適化を図れないことからこれ
を十分に向上させることができないという問題があった
。
抵抗及び薄膜抵抗等の抵抗は、その抵抗値を精度良くコ
ン１〜ロールして作成することが困難であるから、第５
図に示される終端抵抗内蔵集積回路にあっては、周波数
伝達特性を向上させることができるものの、反射特性に
ついては、終端抵抗値の最適化を図れないことからこれ
を十分に向上させることができないという問題があった
。
本発明はこのような問題点に鑑みて創作されたもので、
入力側伝送路との整合性の最適化を図り反射特性を向上
させることを目的としている。
入力側伝送路との整合性の最適化を図り反射特性を向上
させることを目的としている。
問題点を解決するための手段
第１図は本発明の原理図である。
入力側伝送路の特性インピーダンスを整合するための終
端抵抗を内蔵してなる集積回路において、適正な終端抵
抗値の概略整数倍の抵抗値を有する複数の抵抗パターン
１を集積回路２上に並設し、入力信号端子３と終端電圧
端子４間に、前記複数の抵抗パターン１の一部又は全部
を並列に接続部るように配線パターン５を形成して、前
記適正な−〇 − 終端抵抗値に最も近い最適な終端抵抗値を得るようにし
たものである。
端抵抗を内蔵してなる集積回路において、適正な終端抵
抗値の概略整数倍の抵抗値を有する複数の抵抗パターン
１を集積回路２上に並設し、入力信号端子３と終端電圧
端子４間に、前記複数の抵抗パターン１の一部又は全部
を並列に接続部るように配線パターン５を形成して、前
記適正な−〇 − 終端抵抗値に最も近い最適な終端抵抗値を得るようにし
たものである。
ここで、集積回路とは、能動・受動画素子による２つ又
はそれ以上の回路が単一の半導体基板上に一体として作
り込まれた回路構造をいう。又、基板上というのは、単
に基板表面上のことだけでなく、基板内のことも含む。
はそれ以上の回路が単一の半導体基板上に一体として作
り込まれた回路構造をいう。又、基板上というのは、単
に基板表面上のことだけでなく、基板内のことも含む。
尚同図においては配線パターン５により接続された抵抗
パターン１の数がＮ１抵抗パターン１の全数がＭである
としている。
パターン１の数がＮ１抵抗パターン１の全数がＭである
としている。
作 用
一般に集積回路上に形成することのできる抵抗はその抵
抗値を精度良くコントロールすることが困難であるが、
同一プロセスにより形成された複数の抵抗はほぼ同一の
抵抗値を有する。いま第１図に示される終端抵抗内蔵集
積回路に接続すべき入力側伝送路の特性インピーダンス
を抵抗値換算で７゜とじ、個々の抵抗パターンの抵抗値
をＮ・Ｚ とすると、Ｚｏ−７１である場合には、抵抗
パターンをＮ並列接続することにより適正な終端抵抗値
を得ることができる。Ｚ ＜７１である場合には、抵抗
パターンをＮより大きな（Ｎ＋１）又は（Ｎ＋２）、・
・・、並列接続することにより適正な終端抵抗値に最も
近い最適な終端抵抗値を得ることができる。７ ＜Ｚ
。である場合には、抵抗パターンをＮより小さな（Ｎ−
１）又は（Ｎ−２）、・・・、並列接続することにより
適正な終端抵抗値に最も近い最適な終端抵抗値を得るこ
とができる。このように本発明ではあらかじめ集積回路
上に並設された複数の抵抗パターンを所望数だけ配線パ
ターンにより並列接続するようにしているので、個々の
抵抗パターンの抵抗値にかかわらず最適な終端抵抗値を
得ることができるものである。
抗値を精度良くコントロールすることが困難であるが、
同一プロセスにより形成された複数の抵抗はほぼ同一の
抵抗値を有する。いま第１図に示される終端抵抗内蔵集
積回路に接続すべき入力側伝送路の特性インピーダンス
を抵抗値換算で７゜とじ、個々の抵抗パターンの抵抗値
をＮ・Ｚ とすると、Ｚｏ−７１である場合には、抵抗
パターンをＮ並列接続することにより適正な終端抵抗値
を得ることができる。Ｚ ＜７１である場合には、抵抗
パターンをＮより大きな（Ｎ＋１）又は（Ｎ＋２）、・
・・、並列接続することにより適正な終端抵抗値に最も
近い最適な終端抵抗値を得ることができる。７ ＜Ｚ
。である場合には、抵抗パターンをＮより小さな（Ｎ−
１）又は（Ｎ−２）、・・・、並列接続することにより
適正な終端抵抗値に最も近い最適な終端抵抗値を得るこ
とができる。このように本発明ではあらかじめ集積回路
上に並設された複数の抵抗パターンを所望数だけ配線パ
ターンにより並列接続するようにしているので、個々の
抵抗パターンの抵抗値にかかわらず最適な終端抵抗値を
得ることができるものである。
実 施 例
以下本発明の実施例を図面に基づいて説明する。
第２図は本発明を適用して構成される集積回路等の平面
図である。プリント基板１１上に、形成された電位ｖ１
□の終端電圧パターン１２及び特性インピーダンスが５
０Ωのストリップライン１３は、ボンディングワイヤ１
４．１５によってそれぞれ集積回路１６上の終端電圧端
子１７及び入力信号端子１８に接続されている。１９−
１．２．３゜４．５はストリップライン１３の特性イン
ピーダンスの整数倍（この実施例では４倍）の抵抗値（
この実施例では２００Ω）をターゲツト値として集積回
路１６上にそれぞれ形成された例えば多結晶シリコン膜
からなる抵抗パターンであり、これらの一端は配線パタ
ーン２０によって終端電圧端子１７に接続されている。
図である。プリント基板１１上に、形成された電位ｖ１
□の終端電圧パターン１２及び特性インピーダンスが５
０Ωのストリップライン１３は、ボンディングワイヤ１
４．１５によってそれぞれ集積回路１６上の終端電圧端
子１７及び入力信号端子１８に接続されている。１９−
１．２．３゜４．５はストリップライン１３の特性イン
ピーダンスの整数倍（この実施例では４倍）の抵抗値（
この実施例では２００Ω）をターゲツト値として集積回
路１６上にそれぞれ形成された例えば多結晶シリコン膜
からなる抵抗パターンであり、これらの一端は配線パタ
ーン２０によって終端電圧端子１７に接続されている。
同図（ａ＞は抵抗パターン１９−１〜５の抵抗値がター
ゲット通りとなった場合についてのものであり、このよ
うな場合には入力信号端子１８に接続される配線パター
ン２１を抵抗パターン１９−１〜４の他端側に接続Ｊる
ように延設することで、全体としての終端抵抗値を５０
Ω（２００Ω÷４−５０Ω）とすることができ、これに
よりストリップライン１３に対する最適なインピーダン
ス整合を可能とするものである。
ゲット通りとなった場合についてのものであり、このよ
うな場合には入力信号端子１８に接続される配線パター
ン２１を抵抗パターン１９−１〜４の他端側に接続Ｊる
ように延設することで、全体としての終端抵抗値を５０
Ω（２００Ω÷４−５０Ω）とすることができ、これに
よりストリップライン１３に対する最適なインピーダン
ス整合を可能とするものである。
−９＝
同図（ｂ）は抵抗パターン１９−１〜５の抵抗値がター
ゲツト値に対して＋３０％となった場合についてのもの
である。この場合には入力信号端子１８に接続される配
線パターン２２を抵抗パターン１９−１〜５まで延設す
ることによって、ターゲツト値に最も近い５２Ω（２０
０Ω×１．３÷５−５２０）とすることができる。
ゲツト値に対して＋３０％となった場合についてのもの
である。この場合には入力信号端子１８に接続される配
線パターン２２を抵抗パターン１９−１〜５まで延設す
ることによって、ターゲツト値に最も近い５２Ω（２０
０Ω×１．３÷５−５２０）とすることができる。
（Ｃ）は抵抗パターン１９−１〜５の抵抗値がターゲッ
トに対して一３０％となっ１＝場合についてのものであ
る。この場合には、入力信号端子１８に接続される配線
パターン２３を抵抗パターン１９−１〜３まで延設する
ことによって、終端抵抗値をターゲツト値に最も近い４
７Ω（２００Ω×０．７÷３−４７Ω）とすることがで
きる。
トに対して一３０％となっ１＝場合についてのものであ
る。この場合には、入力信号端子１８に接続される配線
パターン２３を抵抗パターン１９−１〜３まで延設する
ことによって、終端抵抗値をターゲツト値に最も近い４
７Ω（２００Ω×０．７÷３−４７Ω）とすることがで
きる。
第３図は、本発明の実施による反射特性（ａ）及び周波
数伝達特性（ｂ）の改善度合を第４図に示される従来例
と比較して示したものである。実線へで示される特性は
本発明の実施例、点線Ｂで示されるのは第４図（ａ）に
示される従来例、破線Ｃで示されるのは第４図（ｂ）に
示される従来例に＝ １０− 対応している。反射特性にあっては、第４図（ａ）と比
較して十分に改善され、周波数伝達特性にあっては、第
４図（ａ）、 （ｂ）に見られるようなピーキングが解
消されているものである。
数伝達特性（ｂ）の改善度合を第４図に示される従来例
と比較して示したものである。実線へで示される特性は
本発明の実施例、点線Ｂで示されるのは第４図（ａ）に
示される従来例、破線Ｃで示されるのは第４図（ｂ）に
示される従来例に＝ １０− 対応している。反射特性にあっては、第４図（ａ）と比
較して十分に改善され、周波数伝達特性にあっては、第
４図（ａ）、 （ｂ）に見られるようなピーキングが解
消されているものである。
発明の効果
以上詳述したように、本発明によれば、入力側伝送路の
特性インピーダンスを整合するための終端抵抗を集積回
路内に設けているので、接続用ボンディングワイヤのイ
ンダクタンス成分等により形成される共振回路のＱ値を
減少させることができ、その結果周波数伝達特性を良好
なものとすることが可能になるという効果を奏づ−る。
特性インピーダンスを整合するための終端抵抗を集積回
路内に設けているので、接続用ボンディングワイヤのイ
ンダクタンス成分等により形成される共振回路のＱ値を
減少させることができ、その結果周波数伝達特性を良好
なものとすることが可能になるという効果を奏づ−る。
又、本発明の構成によれば、一般に高精度な抵抗値を得
ることが困難な集積回路内の抵抗を用いて終端抵抗値の
最適化を図ることができるから、良好な反射特性を得る
ことが可能になるという効果を奏する。
ることが困難な集積回路内の抵抗を用いて終端抵抗値の
最適化を図ることができるから、良好な反射特性を得る
ことが可能になるという効果を奏する。
−１１＝
第１図は本発明の原理図、
第２図は本発明の実施例を示す集積回路等の平面図、
第３図は本発明の実施による反射特性（ａ）及び周波数
伝達特性（ｂ）の改善を説明するだめのグラフ、 第４図は従来例説明図、 第５図は改良された従来例説明図である。 １．１９−１．２．３，４．５・・・抵抗パターン、２
．１６・・・集積回路、 ３．１８・・・入力信号端子、 ４．１７・・・終端電圧端子、 ５．２０，２１，２２．２３・・・配線パターン、１１
・・・プリント基板。 １１ ： プリント基板 １３ ストリンブライン １６： 集積回路 １９−１〜５．晩Ｊ光へ゛外ン ２０．２＋、２２，２３ ° 配本袈パターン大）斉ヒ
イ列 図 第２図 １゛２ （Ｃ） ０ ｆ） （日ｐ） ’ｔｏ乙−ρ〔【
伝達特性（ｂ）の改善を説明するだめのグラフ、 第４図は従来例説明図、 第５図は改良された従来例説明図である。 １．１９−１．２．３，４．５・・・抵抗パターン、２
．１６・・・集積回路、 ３．１８・・・入力信号端子、 ４．１７・・・終端電圧端子、 ５．２０，２１，２２．２３・・・配線パターン、１１
・・・プリント基板。 １１ ： プリント基板 １３ ストリンブライン １６： 集積回路 １９−１〜５．晩Ｊ光へ゛外ン ２０．２＋、２２，２３ ° 配本袈パターン大）斉ヒ
イ列 図 第２図 １゛２ （Ｃ） ０ ｆ） （日ｐ） ’ｔｏ乙−ρ〔【
Claims (1)
- 【特許請求の範囲】 入力側伝送路の特性インピーダンスを整合するための終
端抵抗を内蔵してなる集積回路において、適正な終端抵
抗値の概略整数倍の抵抗値を有する複数の抵抗パターン
（１）を集積回路（２）上に並設し、 入力信号端子（３）と終端電圧端子（４）間に、前記複
数の抵抗パターン（１）の一部又は全部を並列に接続す
るように配線パターン（５）を形成して、前記適正な終
端抵抗値に最も近い最適な終端抵抗値を得るようにした
ことを特徴とする終端抵抗内蔵集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62318026A JPH01158761A (ja) | 1987-12-15 | 1987-12-15 | 終端抵抗内蔵集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62318026A JPH01158761A (ja) | 1987-12-15 | 1987-12-15 | 終端抵抗内蔵集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01158761A true JPH01158761A (ja) | 1989-06-21 |
Family
ID=18094668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62318026A Pending JPH01158761A (ja) | 1987-12-15 | 1987-12-15 | 終端抵抗内蔵集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01158761A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6315364B1 (en) | 1997-10-21 | 2001-11-13 | Delta Tooling Co., Ltd. | Cushion and seat each having net-like skin |
-
1987
- 1987-12-15 JP JP62318026A patent/JPH01158761A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6315364B1 (en) | 1997-10-21 | 2001-11-13 | Delta Tooling Co., Ltd. | Cushion and seat each having net-like skin |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432486A (en) | Capacitive and inductive coupling connector | |
| US7492234B2 (en) | Printed circuit board | |
| US20050168956A1 (en) | Printed wiring board for controlling signal transmission using paired inductance and capacitance | |
| US20050264862A1 (en) | Optical modulator module | |
| US6118350A (en) | Bus through termination circuit | |
| US6980063B2 (en) | Transmission line parasitic element discontinuity cancellation | |
| US10524351B2 (en) | Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material | |
| US4947144A (en) | Distribution device for distributing very high data rate digital signals | |
| JPH11177189A (ja) | プリント基板上配線の終端構造 | |
| JPS6367845A (ja) | 一定の電気特性を有するバス構造 | |
| US7282649B2 (en) | Printed circuit board | |
| JPH01162360A (ja) | 終端抵抗内蔵集積回路 | |
| JPH1027049A (ja) | 相互接続バス | |
| JPH01158761A (ja) | 終端抵抗内蔵集積回路 | |
| US5729183A (en) | Tuned guard circuit for conductive transmission lines on a printed circuit board | |
| US4851797A (en) | 1/2 Wavelength side coupled filter | |
| US6812805B2 (en) | Differential transmission line for high bandwidth signals | |
| JPH01158762A (ja) | 終端抵抗内蔵集積回路 | |
| JPH09133900A (ja) | 光デバイス | |
| JP4233360B2 (ja) | 高速通信用プリント配線基板 | |
| JPH01158763A (ja) | 終端抵抗内蔵集積回路 | |
| US6988898B2 (en) | Signal repeating device | |
| JP3462397B2 (ja) | 高周波モジュール | |
| CN108882518B (zh) | 一种基于差分pth过孔的主板及主板系统 | |
| JPH04351102A (ja) | マイクロストリップ線路 |