KR101935228B1 - 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착 - Google Patents

메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착 Download PDF

Info

Publication number
KR101935228B1
KR101935228B1 KR1020147008592A KR20147008592A KR101935228B1 KR 101935228 B1 KR101935228 B1 KR 101935228B1 KR 1020147008592 A KR1020147008592 A KR 1020147008592A KR 20147008592 A KR20147008592 A KR 20147008592A KR 101935228 B1 KR101935228 B1 KR 101935228B1
Authority
KR
South Korea
Prior art keywords
metal
metal oxide
layer
range
oxide
Prior art date
Application number
KR1020147008592A
Other languages
English (en)
Other versions
KR20140068132A (ko
Inventor
윤 왕
비드윳 고팔
임란 하심
디판카르 프라마니크
토니 치앙
Original Assignee
인터몰레큘러 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터몰레큘러 인코퍼레이티드 filed Critical 인터몰레큘러 인코퍼레이티드
Publication of KR20140068132A publication Critical patent/KR20140068132A/ko
Application granted granted Critical
Publication of KR101935228B1 publication Critical patent/KR101935228B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 실시형태들은 일반적으로 ReRAM 셀들과 같은 비휘발성 메모리 디바이스들, 및 금속 산화물 막 스택들을 형성하기 위한 최적화된, 원자 층 증착 (ALD) 프로세스들을 포함하는, 그러한 메모리 디바이스들의 제조 방법에 관한 것이다. 금속 산화물 막 스택들은 금속 산화물 호스트 층 상에 배치된 금속 산화물 커플링 층을 포함하고, 각 층은 상이한 그레인 구조들/크기들을 갖는다. 금속 산화물 층들 사이에 배치된 계면은 산소 베이컨시 이동을 촉진한다. 많은 예들에서, 그 계면은, 전극 계면들에 수직하게 연장되는 벌크 막에 있는 그레인들과 대조적으로, 전극 계면들에 평행하게 연장되는 많은 입계들을 포함하는 오정렬된 그레인 계면이다. 결과적으로, 산소 베이컨시들은 베이컨시들의 현저한 손실 없이 스위칭 동안 포획 및 방출된다. 그러므로, 금속 산화물 막 스택들은, 이전 메모리 셀들의 전통적인 하프늄 산화물 기반 스택들에 비하여 메모리 셀 애플리케이션들 동안 향상된 스위칭 성능과 신뢰성을 갖는다.

Description

메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착{ATOMIC LAYER DEPOSITION OF METAL OXIDE MATERIALS FOR MEMORY APPLICATIONS}
본 발명의 실시형태들은 일반적으로 메모리 디바이스들 및 그러한 메모리 디바이스들의 제조 방법에 관한 것이다.
비휘발성 메모리 소자들은, 영구 저장 (persistent storage) 이 필요한 시스템들에서 사용된다. 예를 들면, 디지털 카메라들은 이미지들을 저장하기 위하여 비휘발성 메모리 카드들을 사용하고 디지털 뮤직 플레이어들은 오디오 데이터를 저장하기 위하여 비휘발성 메모리를 사용한다. 비휘발성 메모리는 또한, 컴퓨터 환경에서 데이터를 영구적으로 저장하기 위하여 사용된다. 비휘발성 메모리는 종종 전기 EPROM (erasable programmable read only memory) 기술을 사용하여 형성된다. 이러한 타입의 비휘발성 메모리는, 플로우팅 게이트 트랜지스터들을 포함하고, 이들은 그들의 단자들에 적합한 전압들의 인가에 의해 선택적으로 프로그램되거나 또는 삭제될 수 있다.
제조 기술이 향상됨에 따라, 더욱더 작은 치수들을 갖는 비휘발성 메모리 소자들을 제조하는 것이 가능해지고 있다. 하지만, 디바이스 치수가 축소됨에 따라, 스케일링 이슈들이 전통적인 비휘발성 메모리 기술에 대해 도전들을 제기하고 있다. 이것은, 저항성 스위칭 비휘발성 메모리를 포함하여, 대안의 비휘발성 메모리 기술들의 조사로 이어졌다.
저항성 스위칭 비휘발성 메모리는, 상이한 저항들을 지닌 2개 이상의 안정한 상태들을 갖는 메모리 소자들을 사용하여 형성된다. 쌍안정 (Bi-stable) 메모리는 2개의 안정한 상태들을 갖는다. 쌍안정 메모리 소자는, 적합한 전압 또는 전류의 인가에 의해 고저항 상태 또는 저저항 상태에 놓일 수 있다. 전압 펄스들은 통상적으로, 하나의 저항 상태로부터 다른 것으로 메모리 소자를 스위칭하기 위하여 사용된다. 비파괴적 판독 동작들이, 메모리 셀에 저장된 데이터 비트의 값을 확인하기 위하여 수행될 수 있다.
금속 산화물 막으로 형성된 천이 금속 산화물 스위칭 소자들에 기초한 저항성 스위칭이 설명된 바 있다. 이들과 같은 금속 산화물 막들은 쌍안정성을 나타내지만, 이들 막들의 저항과 고-대-저 저항 상태들의 비는 종종, 실제 비휘발성 메모리 디바이스 내에서 사용하기에 불충분하다. 가령, 금속 산화물 막의 저항 상태들은 바람직하게는, 저항 상태 변화의 임의의 변화가 인지가능하도록 시스템 (예를 들면, 메모리 디바이스 및 연관 회로) 의 그것에 비교하여 현저해야 한다. 저항 상태들의 차이의 변화는 저항성 스위칭 층의 저항에 관련된다. 그러므로, 저저항 금속 산화물 막은 신뢰성있는 비휘발성 메모리 디바이스를 형성하지 않을 수도 있다. 예를 들면, 텅스텐과 같은 상대적으로 높은 저항으로 형성된 전도 라인들을 갖는 비휘발성 메모리에서, 전도 라인들의 저항은 금속 산화물 저항성 스위칭 소자의 저항을 압도할 수도 있다. 그러므로, 쌍안정 금속 산화물 저항성 스위칭 소자의 상태는 감지하기 어렵거나 또는 불가능할 수도 있다.
유사한 이슈들이, 다이오드 및/또는 저항기와 같은 전류 스티어링 소자 (current steering element) 들과 저항성 스위칭 메모리 소자의 통합으로부타 생길 수 있다. (적어도 고저항 상태에 있는) 저항성 스위칭 메모리 소자의 저항은, 전류 스티어링 소자의 불변 저항이 스위칭 메모리 소자의 저항을 지배하지 않고, 따라서 형성된 메모리 소자의 "온" 과 "오프" 상태들 (예를 들면, 디바이스의 논리 상태들) 사이의 측정가능한 차이를 감소시키도록, 전류 스티어링 소자들의 저항에 비해 현저한 것이 바람직하다. 하지만, 일련의 저항성 스위칭 메모리 소자들 및 전류 스티어링 소자들을 포함하는 회로에 전달될 수 있는 전력은 통상, 대개 종래의 비휘발성 메모리 디바이스들 (예를 들면, CMOS 구동 디바이스들) 에서 제한되므로, 저항성 스위칭 메모리 소자들 및 전류 스티어링 소자들의 각각을 회로에 형성하여, 이들 소자들의 각각을 가로지르는 전압 강하가 작고, 따라서 직렬 접속된 소자들의 저항은, 전류로 하여금 고정 인가 전압 (예를 들면, 약 2-5 볼트) 에 기인하여 바람직하지 않은 레벨로 감소되게 하지 않도록 하는 것이 바람직하다.
비휘발성 메모리 디바이스 크기가 축소됨에 따라, 디바이스의 저항 가열 및 인접 디바이스들 간의 크로스 토크 (cross-talk) 를 최소화하기 위하여 디바이스의 원하는 "온" 및 "오프" 상태들을 신뢰성있게 세트 (set), 리세트 (reset) 및/또는 결정하기 위해 필요한 요구 전류 및 전압들을 감소시키는 것이 중요하다. 또한, 다수의 형성된 메모리 디바이스들이 서로 그리고 다른 회로 소자들에 상호접속되는 경우에, 하나의 디바이스와 다음 것 사이에 디바이스 성능 변화를 최소화하여, 형성된 회로의 성능이 바람직한 방식으로 수행되도록 보장하는 것이 바람직하다.
저항성 스위칭 소자들내에서 사용되는 천이 금속 산화물 재료들은 매우 반응적인 도펀트 금속들로 도핑되어 왔는데, 이들은 벌크 스위칭 층에 문제를 야기한다. 매우 반응적인 도펀트 금속들은 벌크 스위칭 층으로부터 산소를 추출하고 저항성 스위칭 소자에서 과도한 누설을 야기할 수도 있다. 또한, 보통, 금속 산화물 막들로부터 상당한 양의 산소의 제거를 제어하는 것은 곤란하다. 금속 산화물 막이 하프늄 산화물을 함유하면, 너무 많은 산소의 손실은 과도한 하프늄 금속을 제공하고 이는 차례로 디바이스 고장을 야기할 수도 있다. 과도한 하프늄 금속은 하부 전극과 금속 산화물 막 사이에 일반적으로 배치된 실리콘 산화물 재료를 화학적 감소시킬 수도 있고 차례로 하프늄 실리사이드를 형성하고 - 이는 이 계면에서 바람직하지 않은 특성을 갖는다.
그러므로, 비휘발성 메모리 디바이스를 위한 금속 산화물 막 스택을 형성하는 효율적이고 제어가능한 프로세스가 요망된다.
본 발명의 요약
본 발명의 실시형태들은 일반적으로 비휘발성 메모리 디바이스들 및 그러한 메모리 디바이스들의 제조 방법에 관한 것이다. 여기에 기재된 실시형태들은 ReRAM 셀들과 같은 향상된 메모리 디바이스들을 형성하는 방법들을 제공하고, 또한, 금속 산화물 막 스택들을 형성하기 위한 최적화된, 원자 층 증착 (ALD) 프로세스들을 제공한다. 여기에 기재된 금속 산화물 막 스택들은, 금속 산화물 호스트 층 상에 배치된 금속 산화물 커플링 층과 같은, 적어도 2개의 금속 산화물 층들을 포함한다. 일부 예들에서, 금속 산화물 막 스택들은, 결정질 금속 산화물 호스트 층 상에 배치된 비정질 금속 산화물 커플링 층을 포함할 수도 있다 - 그러므로 - 결정질 금속 산화물 층은 입계 (grain boundary) 를 갖고, 입계는 비정질 금속 산화물 층에 그 사이의 계면에서 인접한다. 다른 예들에서, 금속 산화물 막 스택들 내에 포함된 금속 산화물 층들의 각각은 결정질이고 다른것과는 상이한 그레인 구조 및/또는 크기를 갖는다 - 그러므로 - 이들 결정질 금속 산화물 층들은, 그 사이의 오정렬된 그레인 계면 (misaligned grain interface) 에서 인접하는 상이한 입계들을 갖는다.
2개의 금속 산화물 층들 사이에 배치된 오정렬된 그레인 계면은 산소 베이컨시 (oxygen vacancy) 이동 또는 필라멘트 형성 (filamentary formation) 을 촉진한다. 오정렬된 그레인 계면은, 전극 계면들에 수직하게 연장되는 벌크 막에 있는 그레인들과 대조적으로, 전극 계면들에 평행하게 연장되는 많은 입계들을 포함한다. 결과적으로, 산소 베이컨시들은 어떠한 전체적인 손실 없이 또는 베이컨시들의 현저한 손실 없이 스위칭 동안 포획 및 방출된다. 그러므로, 금속 산화물 막 스택들은, 일반적으로 전통적인 하프늄 산화물 기반 스택들을 포함하는 이전 메모리 셀들에 비하여 - 메모리 셀 애플리케이션 (memory cell application) 들 동안 향상된 스위칭 성능과 신뢰성을 갖는다.
설명된 ALD 프로세스들은, 간단하고 정확한 두께 제어, 도펀트/원소 농도 및 분포의 정확한 제어, 탁월한 재현성 및 균일성, 및 고 종횡비를 갖는 날카로운 계면 및 트렌치들에서 컨포멀 막 (conformal film) 들을 제조하는 능력을 포함하는 실제적인 이점들에 기인하여 초박형 금속 산화물 막들을 증착하는 기법들이다.
일 실시형태에서, 상부 전극과 하부 전극 사이에 배치된 금속 산화물 막 스택은, 금속 산화물 호스트 층 상에 배치된 금속 산화물 커플링 층 및 금속 산화물 호스트 층과 금속 산화물 커플링 층의 계면에 형성된 입계를 포함한다. 일 예에서, 결정질 하프늄 산화물 층은, 제 1 ALD 프로세스에 의해 형성될 수도 있고, 비정질 하프늄 알루미네이트 층은 제 2 ALD 프로세스에 의해 형성될 수도 있다.
다른 실시형태에서, 금속 산화물 막 스택들은, 결정질 금속 산화물 호스트 층 상에 배치된 결정질 금속 산화물 커플링 층을 포함하여, 금속 산화물 층들은 오정렬된 그레인 계면이 그 사이에 형성되도록 한다. 호스트 층의 결정질 금속 산화물 재료는 커플링 층의 결정질 금속 산화물 재료보다 더 큰 평균 그레인 크기를 갖는다.
여기에 설명된 일 실시형태에서, 메모리 디바이스와 같은, 저항성 스위칭 메모리 소자를 제조하는 방법이 제공되고, 기판 상에 배치된 하부 전극 위에 금속 산화물 막 스택을 형성하는 단계를 포함하고, 금속 산화물 막 스택은 금속 산화물 호스트 층 상에 배치된 금속 산화물 커플링 층을 포함하고, 계면이 금속 산화물 호스트 층과 금속 산화물 커플링 층 사이에 형성된다. 그 계면은, 금속 산화물 호스트 층의 결정질 금속 풍부 산화물 호스트 재료와 금속 산화물 커플링 층의 비정질 금속 풍부 산화물 커플링 재료 사이의 산소 베이컨시를 촉진한다.
그 방법은 또한, 제 1 ALD 프로세스 동안 하부 전극 위에 금속 산화물 호스트 층을 증착하는 단계를 포함하는 금속 산화물 막 스택을 형성하는 단계를 제공하고, 금속 산화물 호스트 층은 실질적으로, 결정질 금속 풍부 산화물 호스트 재료를 포함한다. 결정질 금속 풍부 산화물 호스트 재료는, MOx 의 일반 화학식에 의해 표현될 수도 있고, 식중, M은 하프늄, 지르코늄 또는 티타늄으로부터 선택된 금속이고 x는 약 1.65 내지 약 1.95 범위내일 수도 있다. 그 방법은 또한, 제 2 ALD 프로세스 동안 금속 산화물 호스트 층위에 금속 산화물 커플링 층을 증착하는 단계를 포함하고, 금속 산화물 커플링 층은 금속 산화물 라미네이트일 수도 있고 실질적으로, 비정질 금속 풍부 산화물 커플링 재료를 포함할 수도 있다. 비정질 금속 풍부 산화물 커플링 재료는, MM'yOz 의 일반 화학 식에 의해 표현될 수도 있고, 식중 M 은 금속 산화물 호스트 층 내에 포함된 결정질 금속 풍부 산화물 호스트 재료에 대해 선택된 같은 타입의 금속일 수도 있고, M' 은 알루미늄, 이트륨 또는 란탄늄으로부터 선택된 도펀트 금속일 수도 있고, y 는 약 0.05 내지 약 0.50 범위내일 수도 있고, z는 약 1.50 내지 약 2.50 범위내일 수도 있다.
설명된 예들 중 일부에서, 비정질 하프늄 알루미네이트 층이, 결정질 하프늄 산화물 층에 또는 위에 증착, 형성 또는 그 밖의 방법으로 배치될 수도 있다. 일 예에서, 결정질 금속 풍부 산화물 호스트 재료는, HfOx 의 일반 화학식을 갖고, 식중 x는 약 1.70 내지 약 1.90 범위내일 수도 있고, 비정질 금속 풍부 산화물 커플링 재료는 HfAlyOz의 일반 화학식을 갖고, 식중에서, y 는 약 0.05 내지 약 0.50의 범위내일 수도 있고, z는 약 1.50 내지 약 2.50 의 범위내일 수도 있다. 일부 예들에서, 알루미늄 도펀트는, y가 약 0.05 내지 약 0.15의 범위내일 수도 있고 z가 약 1.50 내지 약 2.10의 범위내일 수도 있도록 경하거나 낮은 농도를 갖는다. 다른 예들에서, 알루미늄 도펀트는, y가 약 0.40 내지 약 0.50의 범위내일 수도 있고 z가 약 2.10 내지 약 2.50의 범위내일 수도 있도록 중하거나 높은 농도를 갖는다. 많은 예들에서, x는 약 1.75 내지 약 1.85의 범위내, 예를 들면, 약 1.80 일 수도 있다.
금속 산화물 호스트 층은, 약 5 Å 내지 약 100 Å, 이를테면, 약 10 Å 내지 약 80 Å, 이를테면 약 15 Å 내지 약 50 Å의 범위내, 예를 들면, 약 30 Å의 두께를 가질 수도 있다. 금속 산화물 커플링 층은, 약 3 Å 내지 약 80 Å, 이를테면, 약 5 Å 내지 약 50 Å, 이를테면 약 5 Å 내지 약 30 Å의 범위내, 예를 들면, 약 20 Å의 두께를 가질 수도 있다.
일 실시형태에서, 제 1 ALD 프로세스는 금속 풍부 산화 ALD 프로세스 동안 증착 챔버 (deposition chamber) 내에 금속 소스 가스 및 산화제를 연속적으로 제공하는 단계를 포함한다. 금속 소스 가스는 테트라키스(디알킬아미도)하프늄 화합물을 포함할 수도 있고 산화제는 금속 풍부 산화 ALD 프로세스 동안 물을 함유할 수도 있다. 일부 예들에서, 테트라키스(디알킬아미도)하프늄 화합물은 테트라키스(디메틸아미도) 하프늄이다. 제 2 ALD 프로세스는, 금속 풍부 산화 ALD 프로세스 동안 증착 챔버내에 제 1 금속 소스 가스, 제 2 금속 소스 가스 및 산화제를 연속적으로 제공하는 단계를 포함한다. 제 1 금속 소스 가스는 테트라키스(디알킬아미도)하프늄 화합물을 포함할 수도 있고, 제 2 금속 소스 가스는 알킬 알루미늄 화합물을 포함할 수도 있고, 산화제는 물을 포함할 수도 있다. 일부 예들에서, 테트라키스(디알킬아미도)하프늄 화합물은 테트라키스(디메틸아미도)하프늄이고, 알킬 알루미늄 화합물은 트리메틸알루미늄이다.
다른 실시형태에서, 제 1 ALD 프로세스는, 증착 챔버내에 제 1 금속 소스 가스, 퍼지 가스, 산화제 및 퍼지 가스를 연속적으로 제공하면서, 제 1 ALD 프로세스 동안의 제 1 ALD 사이클 동안 결정질 금속 풍부 산화물 호스트 재료를 형성하는 단계, 및 제 1 ALD 사이클을 반복하면서, 금속 산화물 호스트 층의 두께를, 그 두께가 약 5 Å 내지 약 100 Å 의 범위내에 있을 때까지, 증가시키는 단계를 더 포함한다. 추가적으로, 제 2 ALD 프로세스는, 증착 챔버내에 제 2 금속 소스 가스, 퍼지 가스, 제 1 금속 소스 가스, 퍼지 가스, 산화제, 및 퍼지 가스를 연속적으로 제공하면서, 제 2 ALD 프로세스 동안의 제 2 ALD 사이클 동안 비정질 금속 풍부 산화물 커플링 재료를 형성하는 단계를 더 포함한다. 그 후에, 그 방법은, 제 2 ALD 사이클을 반복하면서, 금속 산화물 커플링 층의 두께를, 그 두께가 약 3 Å 내지 약 80 Å 범위내에 있을 때까지 증가시키는 단계를 포함한다. 일부 예들에서, 제 1 금속 소스 가스는 테트라키스(디알킬아미도)하프늄 화합물을 함유할 수도 있고, 제 2 금속 소스 가스는 알킬 알루미늄 화합물을 함유할 수도 있고, 산화제는 물을 함유할 수도 있고, 퍼지 가스는 아르곤, 질소, 수소, 이들의 혼합물 또는 이들의 조합을 함유할 수도 있다.
다른 실시형태에서, 그 방법은 또한, 하부 전극 위에 실리콘 산화물 층을 형성하는 단계, 및 후속하여, 실리콘 산화물 층 위에 금속 산화물 호스트 층을 형성하는 단계를 제공한다. 실리콘 산화물 층은, 자연 실리콘 산화물 (native silicon oxide) 또는 실리콘 이산화물을 포함할 수도 있다. 일반적으로, 실리콘 산화물 층은, 약 2 Å 내지 약 20 Å 의 범위내의 두께, 약 2 Å 내지 약 40 Å, 이를테면 약 2 Å 내지 약 20 Å, 이를테면, 약 5 Å 내지 약 10 Å의 범위내의 두께를 갖는다.
다양한 다른 예들에서, 금속 소스 가스는 테트라키스(디알킬아미도)지르코늄 화합물, 이를테면 테트라키스(디메틸아미도)지르코늄, 또는 테트라키스(디알킬아미도)티타늄 화합물, 이를테면 테트라키스(디메틸아미도)티타늄을 포함할 수도 있고, 산화제는 금속 풍부 산화 ALD 프로세스 동안 물을 함유할 수도 있다.
여기에 설명된 다른 실시형태에서, 메모리 디바이스와 같은, 저항성 스위칭 메모리 소자를 제조하는 방법이 제공되고, 기판 상에 배치된 하부 전극 위에 금속 산화물 막 스택을 형성하는 단계를 포함하고, 금속 산화물 막 스택은 금속 산화물 호스트 층 상에 배치된 금속 산화물 커플링 층을 포함한다. 오정렬된 그레인 계면이, 금속 산화물 호스트 층의 입계와 금속 산화물 커플링 층의 입계 사이에 형성된다. 오정렬된 그레인 계면은, 금속 풍부 산화물 호스트 재료와 금속 풍부 산화물 커플링 재료 사이의 산소 베이컨시를 촉진한다. 그 방법은 또한, 제 1 ALD 프로세스 동안 하부 전극 위에 금속 산화물 호스트 층을 형성하는 단계를 포함하는 금속 산화물 막 스택을 형성하는 단계를 제공하고, 금속 산화물 호스트 층은 실질적으로, MOx의 일반 화학식을 갖는 결정질 금속 풍부 산화물 호스트 재료를 포함하고, 식중에서 M 은 하프늄, 지르코늄 또는 티타늄으로부터 선택되는 금속이고 x는 약 1.65 내지 약 1.95 범위 내일 수도 있다.
그 방법은 또한, 제 2 ALD 프로세스 동안 금속 산화물 호스트 층 위에 금속 산화물 커플링 층을 형성하는 단계를 포함하고, 금속 산화물 커플링 층은 실질적으로, M'Oy의 일반 화학식을 갖는 결정질 금속 풍부 산화물 커플링 재료를 함유하고, 식중에서 M' 은 하프늄, 지르코늄 또는 티타늄으로부터 선택되는 금속이고, y는 약 1.65 내지 약 1.95 범위 내일 수도 있고, 결정질 MOx 호스트 재료의 평균 그레인 크기는 결정질 M'Oy 커플링 재료의 평균 그레인 크기보다 더 크다.
많은 실시형태들에서, 결정질 MOx 호스트 재료의 평균 그레인 크기 대 결정질 M'Oy 커플링 재료의 평균 그레인 크기의 그레인 크기 비는 약 1.05 내지 약 2.0 의 범위내에 있다. 일부 예들에서, 그레인 크기 비는 약 1.10 내지 약 1.50의 범위내, 예를 들면, 약 1.25 일 수도 있다. 결정질 MOx 호스트 재료의 평균 그레인 크기는 약 30 nm 내지 약 40 nm의 범위내일 수도 있고, 결정질 M'Oy 커플링 재료의 평균 그레인 크기는 약 25 nm 내지 약 35 nm 의 범위내일 수도 있다.
일부 예들에서, 결정질 금속 풍부 산화물 호스트 재료는, HfOx 의 일반 화학식을 갖고, 식중 x는 약 1.70 내지 약 1.90 범위내일 수도 있고, 결정질 금속 풍부 산화물 커플링 재료는 ZrOy의 일반 화학식을 갖고, 식중 y 는 약 1.70 내지 약 1.90의 범위내일 수도 있다. 다른 예들에서, x는 약 1.75 내지 약 1.85의 범위내일 수도 있고 y는 약 1.75 내지 약 1.85의 범위내, 예를 들면, 약 1.80 일 수도 있다. 금속 산화물 호스트 층은, 약 5 Å 내지 약 100 Å, 이를테면, 약 10 Å 내지 약 80 Å, 이를테면 약 15 Å 내지 약 50 Å의 범위내, 예를 들면, 약 30 Å의 두께를 가질 수도 있다. 금속 산화물 커플링 층은, 약 3 Å 내지 약 80 Å, 이를테면, 약 5 Å 내지 약 20 Å, 이를테면 약 5 Å 내지 약 10 Å의 범위내, 예를 들면, 약 8 Å의 두께를 가질 수도 있다.
다른 예들에서, 결정질 금속 풍부 산화물 호스트 재료는, HfOx 의 일반 화학식을 갖고, 식중 x는 약 1.70 내지 약 1.90 범위내일 수도 있고, 결정질 금속 풍부 산화물 커플링 재료는 HfOy 또는 TiOy의 일반 화학식을 갖고, 식중 y 는 약 1.70 내지 약 1.90의 범위내일 수도 있다.
본 발명의 전술된 특징들이 자세히 이해될 수 있도록, 위에 간단히 요약된 본 발명의 보다 구체적인 설명이, 실시형태들을 참조하여, 이루어질 수도 있고, 그들의 일부는 첨부 도면들에 예시되어 있다. 하지만, 첨부된 도면들은 본 발명의 통상적인 실시형태들만을 예시할 뿐이고, 본 발명은 다른 동일 효과의 실시형태들을 허용할 수도 있으므로, 본 발명의 범위를 제한하는 것으로 고려되서는 안된다는 점에 유의해야 한다.
도 1은 여기의 실시형태들에 의해 설명된 바처럼 메모리 디바이스를 형성하는 방법을 예시하는 플로우차트이고;
도 2a는, 여기의 실시형태들에 의해 설명된 바처럼, 도 1에 예시된 방법에 의해 형성될 수도 있는 메모리 디바이스를 도시하고;
도 2b 내지 도 2c는, 여기의 다른 실시형태들에 의해 설명된 바처럼, 도 2a에 예시된 메모리 디바이스 내에 형성될 수도 있는 다양한 금속 산화물 막 스택들을 도시하고;
도 3은 여기의 다른 실시형태들에 의해 설명된 바처럼 저항성 스위칭 메모리 디바이스들의 메모리 어레이를 도시한다.
이해를 용이하게 하기 위하여, 동일한 도면 부호들이, 가능한 경우, 도면들에 공통되는 동일한 요소들을 표시하기 위하여, 사용되었다. 하나의 실시형태의 요소들 및 특징들은 추가 열거 없이도 다른 실시형태들에 유익하게 포함될 수도 있다고 생각된다.
상세한 설명
본 발명의 실시형태들은 일반적으로 비휘발성 메모리 디바이스들 및 그러한 메모리 디바이스들의 제조 방법에 관한 것이다. 본 발명의 실시형태들은 일반적으로 비휘발성 메모리 디바이스들 및 그러한 메모리 디바이스들의 제조 방법에 관한 것이다. 여기에 기재된 실시형태들은 ReRAM 셀들과 같은 향상된 메모리 디바이스들을 형성하는 방법들을 제공하고, 또한, 금속 산화물 막 스택들을 형성하기 위한 최적화된, 원자 층 증착 (ALD) 프로세스들을 제공한다. 여기에 기재된 금속 산화물 막 스택들은, 금속 산화물 호스트 층 상에 배치된 금속 산화물 커플링 층과 같은, 서로 인접하거나 또는 접촉하는 적어도 2개의 금속 산화물 층들을 포함한다. 금속 산화물 층들은 상이한 금속 산화물 재료들을 포함하고 각 금속 산화물 재료는 다른 것과는 상이한 그레인 구조 및/또는 크기를 갖는다 - 그러므로 - 금속 산화물 층들은, 그 사이의 계면에 배치된 입계를 갖는다.
2개의 금속 산화물 층들 사이에 배치된 계면은 산소 베이컨시 이동 또는 필라멘트 형성을 촉진한다. 계면은, 전극 계면들에 수직하게 연장되는 벌크 막에 있는 그레인들과 대조적으로, 전극 계면들에 평행하게 연장되는 많은 입계들을 포함한다. 결과적으로, 산소 베이컨시들은 어떠한 전체적인 손실 없이 또는 베이컨시들의 현저한 손실 없이 스위칭 동안 포획 및 방출된다. 그러므로, 금속 산화물 막 스택들은, 일반적으로 전통적인 하프늄 산화물 기반 스택들을 포함하는 이전 메모리 셀들에 비하여 - 메모리 셀 애플리케이션들 동안 향상된 스위칭 성능과 신뢰성을 갖는다.
도 1은, 도 2a에 도시된 바처럼, 메모리 디바이스 (200) 와 같은 저항성 스위칭 메모리 소자들/디바이스들을 형성하기 위하여 이용될 수도 있는 프로세스 (100) 와 같은, 여기의 실시형태들에 의해 설명되는 바처럼 다양한 메모리 디바이스들을 제조 또는 다른 방법으로 형성하는 방법을 예시하는 플로우차트이다. 일 실시형태에서, 프로세스 (100) 는 메모리 디바이스 (200) 를 형성하기 위해 사용될 수도 있고 단계 110 동안 기판 (210) 에 또는 위에 하부 전극 (220) 을 형성하는 단계, 선택적으로 단계 120 동안 하부 전극 (220) 에 또는 위에 실리콘 산화물 층 (222) 을 형성하는 단계, 단계 130 동안 ALD 프로세스들에 의해 실리콘 산화물 층 (222) 또는 하부 전극 (220) 에 또는 위에 금속 산화물 막 스택 (230) 을 형성하는 단계, 선택적으로 단계 135 동안 메모리 디바이스 (200) 를 어닐링하는 단계, 단계 140 동안 금속 산화물 막 스택 (230) 에 또는 위에 상부 전극 (250) 을 증착하는 단계, 및 선택적으로 단계 145 동안 메모리 디바이스 (200) 를 어닐링하는 단계를 포함한다. 도 2b 내지 도 2c는, 여기의 실시형태들에 의해 설명된 바처럼, 단계 130 동안 상이한 ALD 기법들에 의해 형성된 다양한 금속 산화물 막 스택들 (230) 을 도시한다.
많은 실시형태들에서, 도 2b 내지 도 2c에 도시된 바처럼 몇개의 상이한 금속 산화물 막 스택들 (230) 이 프로세스 (100) 의 단계 130 동안 상이한 ALD 기법들에 의해 형성될 수도 있고, 도 2a에 도시된 메모리 디바이스 (200) 내에 포함될 수도 있다. 도 2b 내지 도 2c에 도시된 금속 산화물 막 스택들 (230) 의 각각은 메모리 디바이스 (200) 의 하부 전극 (220) 과 상부 전극 (250) 사이에 배치될 수도 있다. 그러므로, 금속 산화물 막 스택들 (230) 의 각각에 도시된 특정 하부 층들의 어느 것이 하부 전극 (220) 에 또는 위에 있을 수도 있다. 유사하게, 상부 전극 (250) 은 금속 산화물 막 스택들 (230) 의 각각에 도시된 특정 상부 층들의 어느 것에 또는 위에 있을 수도 있다. 실리콘 산화물 층 (222) 은 하부 전극 (220) 에 또는 위에 증착, 형성 또는 다른 방법에 의해 배치될 수도 있다.
일 실시형태에서, 메모리 디바이스 (200) 와 같은 저항성 스위칭 메모리 소자를 제조하는 방법이 제공되고 프로세스 (100) 의 단계 130 동안 금속 산화물 막 스택 (230) 을 형성하는 단계를 포함한다. 금속 산화물 막 스택 (230) 은 도 2b에 도시된 바처럼, 금속 산화물 호스트 층 (232) 에 배치된 금속 산화물 커플링 층 (234) 을 포함한다. 금속 산화물 호스트 층 (232) 은 결정질 금속 풍부 산화물 호스트 재료를 포함하고 금속 산화물 커플링 층 (234) 은 비정질 금속 풍부 산화물 커플링 재료를 포함한다. 그러므로, 금속 산화물 호스트 층 (232) 의 결정질 구조는, 금속 산화물 커플링 층 (234) 의 비정질 구조에 인접하거나 또는 그렇지 않으면 접촉하는 계면 (233) 에서 입계를 갖는다. 계면 (233) 은, 금속 산화물 호스트 층 (232) 의 결정질 금속 풍부 산화물 호스트 재료와 금속 산화물 커플링 층 (234) 의 비정질 금속 풍부 산화물 커플링 재료 사이의 산소 베이컨시를 촉진한다. 금속 산화물 호스트 층 (232) 내에 포함된 결정질 금속 풍부 산화물 호스트 재료는, MOx 의 일반 화학식에 의해 표현될 수도 있고, 식중, M은 하프늄, 지르코늄 또는 티타늄으로부터 선택된 금속이고 x는 약 1.65 내지 약 1.95 범위내일 수도 있다. 금속 산화물 커플링 층 (234) 내에 포함된 비정질 금속 풍부 산화물 커플링 재료는, MM'yOz 의 일반 화학식에 의해 표현될 수도 있고, 식중 M 은 금속 산화물 호스트 층 (232) 내에 포함된 결정질 금속 풍부 산화물 호스트 재료에 대해 선택된 같은 타입의 금속이고, M' 은 알루미늄, 이트륨 또는 란탄늄으로부터 선택된 도펀트 금속이고, y 는 약 0.05 내지 약 0.50 범위내일 수도 있고, z는 약 1.50 내지 약 2.50 범위내일 수도 있다.
다른 실시형태에서, 프로세스 (100) 의 단계 130 동안 형성된 금속 산화물 막 스택 (230) 은 도 2c에 도시된 바처럼, 금속 산화물 호스트 층 (232) 에 배치된 결정질 금속 산화물 커플링 층 (244) 을 포함한다. 금속 산화물 호스트 층 (232) 은 결정질 금속 풍부 산화물 호스트 재료를 포함하고 결정질 금속 산화물 커플링 층 (244) 은 결정질 금속 풍부 산화물 커플링 재료를 포함한다. 하나의 입계를 갖는 - 금속 산화물 호스트 층 (232) 의 결정질 구조는, 다른 입계를 갖는 - 결정질 금속 산화물 커플링 층 (244) 의 결정질 구조에 인접하거나 또는 그렇지 않으면 접촉한다. 결정질 금속 풍부 산화물 호스트 재료 및 결정질 금속 풍부 산화물 커플링 재료는 서로에 대해 상이한 평균 그레인 크기를 갖고 - 따라서 - 계면 (243) 에서 상이한 입계를 갖고 - 이는 오정렬된 그레인 인터페이스를 형성한다. 많은 예들에서, 결정질 금속 풍부 산화물 호스트 재료의 평균 그레인 크기는 결정질 금속 풍부 산화물 커플링 재료의 평균 그레인 크기보다 더 크다.
오정렬된 그레인 계면은, 금속 산화물 호스트 층 (232) 내에 포함된 금속 풍부 산화물 호스트 재료와 결정질 금속 산화물 커플링 층 (244) 내에 포함된 금속 풍부 산화물 커플링 재료 사이의 산소 베이컨시를 촉진한다. 금속 산화물 호스트 층 (232) 의 결정질 금속 풍부 산화물 호스트 재료는, MOx 의 일반 화학식을 가질 수도 있고, 식중, M은 하프늄, 지르코늄 또는 티타늄으로부터 선택된 금속이고 x는 약 1.65 내지 약 1.95 범위내일 수도 있다. 결정질 금속 산화물 커플링 층 (244) 의 결정질 금속 풍부 산화물 커플링 재료는, M'Oy 의 일반 화학식을 가질 수도 있고, 식중, M' 은 하프늄, 지르코늄 또는 티타늄으로부터 선택된 금속이고, y는 약 1.65 내지 약 1.95 범위내일 수도 있다.
다양한 실시형태들에서, 프로세스 (100) 는 또한, 선택적으로 하부 전극 (220) 에 또는 위에 실리콘 산화물 층 (222) 을 형성하는 단계, 및 후속하여, 도 2b 내지 도 2c에 도시된 바처럼, 실리콘 산화물 층 (222) 에 또는 위에 금속 산화물 벌크 층 (232) 을 형성하는 단계를 포함하는 단계 (120) 를 제공한다. 실리콘 산화물 층 (222) 은 실리콘 산화물 재료, 이를테면 자연 실리콘 산화물, 실리콘 이산화물, 그의 도펀트 변형물 (variant), 또는 이들의 조합을 포함한다. 실리콘 산화물 층 (222) 은, 동일하거나 또는 상이한 실리콘 산화물 재료들의 단일 층 또는 다수의 층들을 포함할 수도 있다. 보통, 실리콘 산화물 층 (222) 은 하부 전극 (220) 또는 다른 아래 놓인 표면들에 또는 위에, 연속적으로 형성, 증착, 또는 다른 방법에 의해 배치될 수도 있다. 다르게는, 실리콘 산화물 층 (222) 은 하부 전극 (220) 또는 다른 아래 놓인 표면들에 또는 위에, 불연속적으로 형성, 증착, 또는 다른 방법에 의해 배치될 수도 있다. 실리콘 산화물 층 (222) 은, 약 2 Å 내지 약 40 Å, 이를테면, 약 2 Å 내지 약 20 Å, 이를테면 약 5 Å 내지 약 10 Å의 범위내의 두께를 가질 수도 있다.
그 방법은 또한, 제 1 ALD 프로세스 동안 하부 전극 (220) 위에 금속 산화물 호스트 층 (232) 을 증착하는 단계를 포함하는 금속 산화물 막 스택 (230) 을 형성하는 단계를 제공하고, 금속 산화물 호스트 층 (232) 은 실질적으로, 결정질 금속 풍부 산화물 호스트 재료를 포함한다. 금속 산화물 호스트 층 (232) 의 결정질 금속 풍부 산화물 호스트 재료는, MOx 의 일반 화학식에 의해 표현될 수도 있고, 식중, M은 하프늄, 지르코늄 또는 티타늄으로부터 선택된 금속이고 x는 약 1.65 내지 약 1.95, 이를테면 약 1.70 내지 약 1.90, 이를테면 약 1.75 내지 약 1.85의 범위내, 예를 들면, 약 1.80 일 수도 있다. 그 방법은 또한, 제 2 ALD 프로세스 동안 금속 산화물 호스트 층 (232) 위에 금속 산화물 커플링 층 (234) 을 증착하는 단계를 포함하고, 금속 산화물 커플링 층 (234) 은 금속 산화물 라미네이트이고 실질적으로, 비정질 금속 풍부 산화물 커플링 재료를 포함한다.
금속 산화물 커플링 층 (234) 의 비정질 금속 풍부 산화물 커플링 재료는, MM'yOz 의 일반 화학식에 의해 표현될 수도 있고, 식중 M 은 하프늄, 지르코늄 또는 티타늄이고, M' 는 알루미늄, 이트륨 또는 란탄늄으로부터 선택된 도펀트 금속이고, y 는 약 0.05 내지 약 0.50 범위내일 수도 있고, z는 약 1.50 내지 약 2.50 범위내일 수도 있다. 많은 실시형태들에서, 금속 산화물 커플링 층 (234) 의 비정질 금속 풍부 산화물 커플링 재료는, MM'yOz 의 일반 화학식에 의해 표현될 수도 있고, 식중 M 은, 금속 산화물 호스트 층 (232) 의 결정질 금속 풍부 산화물 호스트 재료, MOx 에 대해 선택된 금속과 같은 타입의 금속이다. 대안의 실시형태에서, 금속 산화물 커플링 층 (234) 의 비정질 금속 풍부 산화물 커플링 재료 (MM'yOz) 는 금속 산화물 호스트 층 (232) 의 결정질 금속 풍부 산화물 호스트 재료 (MOx) 에 대해 선택된 금속 M과는 상이한 금속 M을 포함할 수도 있다.
금속 산화물 커플링 층 (234) 의 비정질 금속 풍부 산화물 커플링 재료는, MM'yOz에 대해 y 및 z 값들에 의해 제공될 수도 있는 도펀트 농도를 갖는 바와 같이, 알루미늄, 이트륨 또는 란탄늄으로 경하게 또는 중하게 도핑될 수도 있다. 경한 도핑 또는 저 농도 예들의 일부에서, y는 약 0.05 내지 약 0.15의 범위내일 수도 있고 z는 약 1.50 내지 약 2.10의 범위내일 수도 있다. 중한 도핑 또는 고 농도 예들의 일부에서, y는 약 0.40 내지 약 0.50의 범위내일 수도 있고 z는 약 2.10 내지 약 2.50의 범위내일 수도 있다.
여기에 설명된 몇개의 예들에서, 금속 산화물 커플링 층 (234) 은, 결정질 하프늄 산화물 층을 포함하는 금속 산화물 호스트 층 (232) 에 또는 위에 증착, 형성 또는 그 밖의 방법으로 배치될 수도 있는 비정질 하프늄 알루미네이트 층을 포함한다. 일 예에서, 금속 산화물 호스트 층 (232) 의 결정질 금속 풍부 산화물 호스트 재료는, HfOx 의 일반 화학식을 가질 수도 있고, 식중, x는 약 1.65 내지 약 1.95, 이를테면 약 1.70 내지 약 1.90, 이를테면 약 1.75 내지 약 1.85의 범위내, 예를 들면, 약 1.80 일 수도 있다. 금속 산화물 커플링 층 (234) 의 비정질 하프늄 알루미네이트는, HfAlyOz의 일반 화학식을 가질 수도 있고, y 는 약 0.05 내지 약 0.50 범위내일 수도 있고, z는 약 1.50 내지 약 2.50 범위내일 수도 있다. 그러므로, 알루미늄의 경한 도핑은, y가 약 0.05 내지 약 0.15의 범위내일 수도 있고 z가 약 1.50 내지 약 2.10의 범위내일 수도 있음을 제공한다. 알루미늄의 중한 도핑은, y가 약 0.40 내지 약 0.50의 범위내일 수도 있고 z가 약 2.10 내지 약 2.50의 범위내일 수도 있음을 제공한다.
일 예에서, 금속 산화물 커플링 층 (234) 의 비정질 금속 풍부 산화물 커플링 재료는, 하프늄 원자 농도에 대해 약 20 at% (원자 퍼센트) 내지 약 60 at%, 이를테면 약 30 at% 내지 약 55 at%, 이를테면 약 40 at% 내지 약 50 at%의 범위내, 예를 들면, 약 45 at%의 고 알루미늄 도핑 농도를 갖는 하프늄 알루미늄 산화물을 포함한다. 다른 예에서, 금속 산화물 커플링 층 (234) 의 비정질 금속 풍부 산화물 커플링 재료는, 하프늄 원자 농도에 대해 약 2 at% 내지 약 20 at%, 이를테면 약 4 at% 내지 약 15 at%, 이를테면 약 5 at% 내지 약 10 at%의 범위내, 예를 들면, 약 7 at% 또는 약 8 at%의 저 알루미늄 도핑 농도를 갖는 하프늄 알루미늄 산화물을 포함한다.
금속 산화물 호스트 층 (232) 은, 약 5 Å 내지 약 100 Å, 이를테면, 약 10 Å 내지 약 80 Å, 이를테면 약 15 Å 내지 약 50 Å의 범위내, 예를 들면, 약 30 Å의 두께를 가질 수도 있다. 금속 산화물 커플링 층 (234) 은, 약 3 Å 내지 약 80 Å, 이를테면, 약 5 Å 내지 약 50 Å, 이를테면 약 5 Å 내지 약 30 Å의 범위내, 예를 들면, 약 20 Å의 두께를 가질 수도 있다.
일 실시형태에서, 금속 산화물 호스트 층 (232) 의 결정질 금속 풍부 산화물 호스트 재료는, 금속 풍부 산화 ALD 프로세스 동안 증착 챔버내에 금속 소스 가스 및 산화제를 연속적으로 흐르게 하거나, 펄싱하거나 또는 다른 방법으로 제공하는 것을 포함하는 제 1 ALD 프로세스에 의해 형성될 수도 있다. 금속 소스 가스는, 하프늄 전구체, 지르코늄 전구체, 또는 티타늄 전구체를 포함할 수도 있고, 산화제는 물, 오존, 산소 플라즈마 또는 여기에 기재된 다른 산소 소스들을 포함할 수도 있다. 일부 예들에서, 소스 가스는 테트라키스(디알킬아미도)하프늄 화합물, 이를테면 테트라키스(디메틸아미도)하프늄 또는 하프늄 할라이드 화합물, 이를테면 하프늄 테트라클로라이드를 하프늄 전구체로서 포함할 수도 있고, 산화제는 금속 풍부 산화 ALD 프로세스 동안 물을 포함할 수도 있다.
그 후에, 금속 산화물 커플링 층 (234) 의 비정질 금속 풍부 산화물 커플링 재료는, 금속 풍부 산화 ALD 프로세스 동안 증착 챔버내에 제 1 금속 소스 가스, 제 2 금속 소스 가스 및 산화제를 연속적으로 흐르게 하거나, 펄싱하거나 또는 다른 방법으로 제공하는 것을 포함하는 제 2 ALD 프로세스에 의해 형성될 수도 있다. 제 1 금속 소스 가스는 하프늄 전구체, 지르코늄 전구체 또는 티타늄 전구체를 포함할 수도 있다. 일 실시형태들에서, 제 1 소스 가스는 제 1 및 제 2 ALD 프로세스들 양자 모두에 대해 동일하다. 제 2 금속 소스는 알루미늄 전구체, 이트륨 전구체 또는 란탄늄 전구체를 포함할 수도 있다. 산화제는, 물, 오존, 산소 플라즈마, 또는 여기에 설명된 다른 산소 소스들을 포함할 수도 있다. 일부 예들에서, 제 1 소스 가스는 테트라키스(디알킬아미도)하프늄 화합물, 이를테면 테트라키스(디메틸아미도)하프늄을 함유할 수도 있고, 제 2 금속 소스 가스는 알킬 알루미늄 화합물, 이를테면 트리메틸알루미늄을 함유할 수도 있고, 산화제는 물을 함유할 수도 있다.
금속 산화물 호스트 층 (232) 을 형성하기 위한 다른 실시형태에서, 제 1 ALD 프로세스는, 증착 챔버내에 제 1 금속 소스 가스, 퍼지 가스, 산화제 및 퍼지 가스를 연속적으로 흐르게 하거나, 펄싱하거나 또는 다른 방법으로 제공하면서, 제 1 ALD 프로세스의 ALD 사이클 동안 결정질 금속 풍부 산화물 호스트 재료를 형성하는 단계, 및 제 1 ALD 프로세스의 ALD 사이클을 반복하면서, 금속 산화물 호스트 층 (232) 의 두께를, 그 두께가 약 5 Å 내지 약 100 Å 의 범위내에 있을 때까지, 증가시키는 단계를 더 포함한다. 또한, 제 2 ALD 프로세스는, 증착 챔버내에 제 2 금속 소스 가스, 퍼지 가스, 제 1 금속 소스 가스, 퍼지 가스, 산화제, 및 퍼지 가스를 연속적으로 흐르게 하거나, 펄싱하거나 또는 다른 방법으로 제공하면서, 제 2 ALD 프로세스의 ALD 사이클 동안 비정질 금속 풍부 산화물 커플링 재료를 형성하는 단계를 더 포함한다. 그 후에, 그 방법은, 제 2 ALD 프로세스의 ALD 사이클을 반복하면서, 금속 산화물 커플링 층 (234) 의 두께를, 그 두께가 약 3 Å 내지 약 80 Å 의 범위내에 있을 때까지 증가시키는 단계를 포함한다.
많은 이들 예들에서, 제 1 금속 소스 가스는 하프늄 전구체, 이를테면 테트라키스(디알킬아미도)하프늄을 포함할 수도 있고, 제 2 금속 소스 가스는 알루미늄 전구체, 이를테면 트리메틸알루미늄을 포함할 수도 있고, 산화제는 물, 오존 또는 산소 플라즈마를 포함할 수도 있고, 퍼지 가스는 아르곤, 질소, 수소, 이들의 혼합물 또는 이들의 조합을 포함할 수도 있다. 다른 예들에서, 제 1 금속 소스 가스는 지르코늄 전구체, 이를테면 테트라키스(디알킬아미도)지르코늄 화합물, 예를 들면 테트라키스(디메틸아미도)지르코늄, 또는 지르코늄 할라이드, 이를테면 지르코늄 테트라클로라이드를 포함할 수도 있다. 또한, 제 1 금속 소스 가스는 티타늄 전구체, 이를테면 테트라키스(디알킬아미도)티타늄 화합물, 예를 들면 테트라키스(디메틸아미도)티타늄, 또는 티타늄 할라이드, 이를테면 티타늄 테트라클로라이드를 포함할 수도 있다.
많은 실시형태들에서, 결정질 MOx 호스트 재료의 평균 그레인 크기 대 결정질 M'Oy 커플링 재료의 평균 그레인 크기의 그레인 크기 비는 1초과, 이를테면 약 1.05 내지 약 2.0 이상의 범위내에 있다. 일부 예들에서, 그레인 크기 비는 약 1.10 내지 약 1.50의 범위내, 예를 들면, 약 1.25 일 수도 있다. 결정질 MOx 호스트 재료의 평균 그레인 크기는 약 30 nm 내지 약 40 nm의 범위내일 수도 있고, 결정질 M'Oy 커플링 재료의 평균 그레인 크기는 약 25 nm 내지 약 35 nm 의 범위내일 수도 있다.
금속 산화물 호스트 층 (232) 의 결정질 금속 풍부 산화물 호스트 재료는, HfOx 의 일반 화학식을 가질 수도 있고, 식중 x는 약 1.70 내지 약 1.90 범위내일 수도 있고, 결정질 금속 산화물 커플링 층 (244) 의 결정질 금속 풍부 산화물 커플링 재료는 ZrOy의 일반 화학식을 가질 수도 있고, 식중에서, y 는 약 1.70 내지 약 1.90의 범위내일 수도 있다. 일부 예들에서, x는 약 1.75 내지 약 1.85의 범위내일 수도 있고 y는 약 1.75 내지 약 1.85의 범위내, 예를 들면, 약 1.80 일 수도 있다. 금속 산화물 호스트 층 (232) 내에 포함된 하프늄 풍부 산화물 호스트 재료의 추가 예들에서, 결정질 금속 산화물 커플링 층 (244) 의 결정질 금속 풍부 산화물 커플링 재료는, HfOy 또는 TiOy 의 일반 화학식을 가질 수도 있고, 식중, y 는 약 1.70 내지 약 1.90의 범위내일 수도 있다.
금속 산화물 호스트 층 (232) 은, 약 5 Å 내지 약 100 Å, 이를테면, 약 10 Å 내지 약 80 Å, 이를테면 약 15 Å 내지 약 50 Å의 범위내, 예를 들면, 약 30 Å의 두께를 가질 수도 있다. 결정질 금속 산화물 커플링 층 (244) 은, 약 3 Å 내지 약 80 Å, 이를테면, 약 5 Å 내지 약 20 Å, 이를테면 약 5 Å 내지 약 10 Å의 범위내, 예를 들면, 약 8 Å의 두께를 가질 수도 있다.
일 실시형태에서, 제 1 ALD 프로세스는 금속 풍부 산화 ALD 프로세스 동안 증착 챔버내에 금속 소스 가스 및 산화제를 연속적으로 흐르게 하거나, 펄싱하거나 또는 다른 방법으로 제공하면서, 금속 산화물 호스트 층 (232) 의 결정질 금속 풍부 산화물 호스트 재료를 형성하는 단계를 포함한다. 금속 소스 가스는, 하프늄 전구체, 지르코늄 전구체, 또는 티타늄 전구체를 포함할 수도 있고, 산화제는 물, 오존, 산소 플라즈마 또는 여기에 기재된 다른 산소 소스들을 포함할 수도 있다. 일부 예들에서, 금속 풍부 산화 ALD 프로세스 동안, 테트라키스(디알킬아미도)하프늄 화합물, 이를테면 테트라키스(디메틸아미도)하프늄이 하프늄 전구체일 수도 있고, 산화제는 물을 포함할 수도 있다.
제 2 ALD 프로세스는, 금속 풍부 산화 ALD 프로세스 동안 증착 챔버내에 제 2 금속 소스 가스 (예를 들면, 지르코늄 전구체) 및 산화제를 연속적으로 흐르게 하거나, 펄싱하거나 또는 다른 방법으로 제공하면서, 결정질 금속 산화물 커플링 층 (244) 의 결정질 금속 풍부 산화물 커플링 재료를 형성하는 단계를 포함한다. 산화제는 제 1 및 제 2 ALD 프로세스들에서 동일할 수도 있거나 상이한 산화제가 제 1 ALD 프로세스에서 사용되는 바처럼 제 2 ALD 프로세스에서 사용될 수도 있다.
제 1 금속 소스 가스 및 제 2 금속 소스 가스는 각각 독립적으로 하프늄 전구체, 지르코늄 전구체 또는 티타늄 전구체를 포함할 수도 있다. 일반적으로, 제 1 금속 소스 가스 및 제 2 금속 소스 가스는 상이한 금속 전구체들을 포함한다. 일 예에서, 제 1 금속 소스 가스는 하프늄 전구체를 포함할 수도 있고 제 2 금속 소스 가스는 지르코늄 전구체를 포함할 수도 있다. 산화제는, 물, 오존, 산소 플라즈마, 또는 여기에 설명된 다른 산소 소스들을 포함할 수도 있다. 일부 예들에서, 제 1 소스 가스는 테트라키스(디알킬아미도)하프늄 화합물, 이를테면 테트라키스(디메틸아미도)하프늄 또는 하프늄 할라이드 화합물, 이를테면 하프늄 테트라클로라이드를 함유할 수도 있고, 제 2 금속 소스 가스는 테트라키스(디알킬아미도)지르코늄 화합물, 이를테면 테트라키스(디메틸아미도)지르코늄 또는 지르코늄 할라이드 화합물, 이를테면 지르코늄 테트라클로라이드를 함유할 수도 있고, 산화제는 물을 함유할 수도 있다.
다른 실시형태에서, 제 1 ALD 프로세스는, 증착 챔버내에 제 1 금속 소스 가스, 퍼지 가스, 산화제 및 퍼지 가스를 연속적으로 흐르게 하거나, 펄싱하거나 또는 다른 방법으로 제공하면서, 제 1 ALD 프로세스의 ALD 사이클 동안 금속 산화물 호스트 층 (232) 의 결정질 금속 풍부 산화물 호스트 재료를 형성하는 단계, 및 제 1 ALD 프로세스의 ALD 사이클을 반복하면서, 금속 산화물 호스트 층 (232) 의 두께를, 그 두께가 약 5 Å 내지 약 100 Å 의 범위내에 있을 때까지, 증가시키는 단계를 더 포함한다.
추가적으로, 제 2 ALD 프로세스는, 증착 챔버내에 제 2 금속 소스 가스, 퍼지 가스, 산화제, 및 퍼지 가스를 연속적으로 흐르게 하거나, 펄싱하거나 또는 다른 방법으로 제공하면서, 제 2 ALD 프로세스의 ALD 사이클 동안 결정질 금속 산화물 커플링 층 (244) 의 결정질 금속 풍부 산화물 커플링 재료를 형성하는 단계를 더 포함한다. 그 후에, 그 방법은, 제 2 ALD 프로세스의 ALD 사이클을 반복하면서, 결정질 금속 산화물 커플링 층 (244) 의 두께를, 그 두께가 약 3 Å 내지 약 80 Å 의 범위내에 있을 때까지 증가시키는 단계를 포함한다. 퍼지 가스는 아르곤, 질소, 수소, 이들의 혼합물 또는 이들의 조합을 포함할 수도 있다.
여기에 설명된 일 실시형태에서, 기판 (210) 및/또는 메모리 디바이스 (200) 는 금속 풍부 산화 ALD 프로세스 동안 0℃ 초과 내지 약 20℃, 이를테면 0℃ 초과 내지 약 10℃, 이를테면 0℃ 초과 내지 약 5℃의 범위 내, 예를 들면 약 1℃의 증착 온도 또는 기판 온도로 유지될 수도 있다.
금속 산화물 막 스택 (230) 의 재료들 및/또는 층들의 일부는, 다양한 증착 (deposition) 기법들을 사용하여 증착되거나 또는 다른 방법으로 형성될 수도 있지만, 여기에 설명된 많은 실시형태들에서, 금속 산화물 막 스택 (230) 의 재료들 및/또는 층들의 전부는 열적 ALD 프로세스들 및/또는 플라즈마 강화 ALD (PE-ALD) 를 사용하여 증착될 수도 있다. 일 실시형태에서, 금속 풍부 산화물 재료는, 물을 이용하는 금속 풍부 산화 ALD 프로세스에 의해 형성될 수도 있고 금속 빈약 산화물 재료는, 활성화된 산소제, 이를테면 오존, 원자 산소, 산소 플라즈마, 이들의 유도체, 또는 이들의 조합을 이용하는 금속 빈약 산화 ALD 프로세스에 의해 형성될 수도 있다.
여기에 기재된 ALD 프로세스들은, 약 50℃ 내지 약 500℃, 이를테면 약 200℃ 내지 약 350℃, 이를테면 약 250℃ 내지 약 300℃의 범위내의 성막 온도로, 메모리 디바이스, 기판 또는 기판 캐리어/페데스탈을 가열하는 단계를 포함할 수도 있다. 일 예에서, 금속 빈약 산화 ALD 프로세스 동안 증착 온도는 약 275℃ 일 수도 있다. 다른 예에서, 금속 풍부 산화 ALD 프로세스 동안 증착 온도는 약 250℃ 일 수도 있다.
일 예에서, 기판 (210) 의 표면에 메모리 디바이스 (200) 를 형성하는 프로세스 (100) 의 방법은, 기판 (210) 에 또는 위에 배치된 폴리실리콘을 포함하는 하부 전극 (220) 을 형성하는 단계 (단계 110), 선택적으로 하부 전극 (220) 에 또는 위에 실리콘 산화물 층 (222) 을 형성하는 단계 (단계 120), 실리콘 산화물 층 (222) 및/또는 하부 전극 (220) 에 또는 위에 금속 산화물 막 스택 (230) 을 형성하는 단계 (단계 130), 선택적으로 메모리 디바이스 (200) 를 어닐링하는 단계 (단계 135), 금속 산화물 막 스택 (230) 에 또는 위에 상부 전극 (250) 을 증착하는 단계 (단계 140), 및 선택적으로 메모리 디바이스 (200) 를 어닐링하는 단계 (단계 145), 이를테면 포스트 전극 어닐 (post electrode anneal) 을 포함한다. 많은 예들에서, 하부 전극 (220) 은 n 타입 폴리실리콘 재료를 포함하고 상부 전극 (250) 은 티타늄 질화물 또는 이들의 유도체를 포함한다.
여기에 설명된 다른 실시형태에서, 방법은, 프로세스 (100) 의 단계 130 동안 금속 산화물 막 스택 (230) 을 형성하는 단계를 포함하고, 금속 산화물 호스트 층 (232) 은 결정질 금속 산화물 커플링 층 (244) 을 형성하기 전에 제 1 포스트 금속 산화물 어닐 및/또는 플라즈마 어닐로 처리된다. 제 1 포스트 금속 산화물 어닐 및/또는 플라즈마 어닐 후에, 결정질 금속 산화물 커플링 층 (244) 이, 도 2c에 도시된 바처럼, 금속 산화물 막 스택 (230) 을 형성하는 동안, 처리된 금속 산화물 호스트 층 (232) 에 형성될 수도 있다. 그 후에, 처리된 금속 산화물 호스트 층 (232) 에 배치된 결정질 금속 산화물 커플링 층 (244) 을 포함하는 금속 산화물 막 스택 (230) 은 제 2 포스트 금속 산화물 어닐에 노출될 수도 있다.
단계 130는 제 1 포스트 금속 산화물 어닐, 제 2 포스트 금속 산화물 어닐, 및/또는 플라즈마 어닐을 포함하고 이 각각의 어닐 프로세스는 단계 130 내에서 여러번 행해질 수도 있다. 계면 (243) 이, 금속 산화물 호스트 층 (232) 의 입계와 금속 산화물 커플링 층 (244) 의 입계 사이에 형성된 오정렬된 그레인 계면이다. 오정렬된 그레인 계면은, 금속 산화물 호스트 층 (232) 의 결정질 금속 풍부 산화물 호스트 재료와 결정질 금속 산화물 커플링 층 (244) 의 결정질 금속 풍부 산화물 커플링 재료 사이의 산소 베이컨시를 촉진한다. 플라즈마 노출에 의해 금속 산화물 호스트 층 (232) 의 상부 표면에 형성된 손상은 계면 (243) 의 일부를 형성한다. 플라즈마는 아르곤, 산소, 오존, 아르곤 및 산소 혼합물, 또는 이들의 조합을 함유하는 가스로부터 형성될 수도 있다.
일 예에서, 하프늄 풍부 산화물을 함유하는 금속 산화물 호스트 층 (232) 은 하부 전극 (220) 또는 실리콘 산화물 층 (222) 에 또는 위에, 증착되거나 또는 다른 방법에 의해 형성된다. 금속 산화물 호스트 층 (232) 은 약 2 nm 내지 약 3 nm 의 범위 내의 두께를 가질 수도 있다. 그 후에, 금속 산화물 호스트 층 (232) 은, 약 1분간 약 750℃ 의 온도의 제 1 포스트 금속 산화물 어닐에 노출된 다음에, 약 30 초간 아르곤 플라즈마 처리에 노출된다. 결정질 금속 산화물 커플링 층 (244) 은, 처리된 금속 산화물 호스트 층 (232) 에, 증착되거나 또는 다른 방법에 의해 형성된다. 결정질 금속 산화물 커플링 층 (244) 은 약 1 nm 의 두께를 가질 수도 있다. 그 후에, 결정질 금속 산화물 커플링 층 (244) 은, 약 1분간 약 600℃ 내지 약 750℃ 의 범위 내의 온도의 제 2 포스트 금속 산화물 어닐에 노출된다.
금속 산화물 막 스택 (230), 또는 금속 산화물 막 스택 (230) 의 일부를 포함하는 메모리 디바이스 (200) 는 선택적으로, 프로세스 (100) 의 단계 135 동안 포스트 금속 산화물 어닐과 같은 제 1 어닐링 프로세스에 노출될 수도 있다. 일 실시형태에서, 포스트 금속 산화물 어닐은, 금속 산화물 호스트 층 (232) 을 증착 또는 형성한 다음이지만, 비정질 금속 산화물 커플링 층 (234) 또는 결정질 금속 산화물 커플링 층 (244) 을 형성하기 전이다. 다르게는, 포스트 금속 산화물 어닐은, 비정질 금속 산화물 커플링 층 (234) 또는 결정질 금속 산화물 커플링 층 (244) 을 형성한 다음일 수도 있다. 포스트 금속 산화물 어닐 동안, 금속 산화물 막 스택 (230), 금속 산화물 호스트 층 (232), 비정질 금속 산화물 커플링 층 (234) 및/또는 결정질 금속 산화물 커플링 층 (244) 은, 약 250℃ 내지 약 800℃, 이를테면 약 400℃ 내지 약 700℃, 또는 약 500℃ 내지 약 600℃의 범위내, 예를 들면, 약 550℃의 어닐링 온도로 가열될 수도 있다. 일반적으로, 금속 산화물 막 스택 (230) 의 층들 또는 막들 중 어느 것을 포함하는 메모리 디바이스 (200) 는 단계 135의 포스트 금속 산화물 어닐 동안 약 30 초 내지 약 10 분, 이를테면 약 1 분 내지 약 8 분, 또는 약 4 분 내지 약 6 분의 범위 내의 시간 기간 동안 가열될 수도 있다.
포스트 금속 산화물 어닐은, 금속 산화물 막 스택 (230) 내에 포함된 층들에 열을 제공하는, 어닐링 챔버, 진공 챔버, 증착 챔버, 또는 다른 프로세싱 챔버 내에서 수행될 수도 있다. 일부 예들에서, 금속 산화물 막 스택 (230), 금속 산화물 호스트 층 (232), 비정질 금속 산화물 커플링 층 (234) 및/또는 결정질 금속 산화물 커플링 층 (244) 은, 단계 135에서 포스트 금속 산화물 어닐 동안 약 3분 내지 약 7분의 범위 내의 시간 기간 동안 약 475℃ 내지 약 625℃의 범위내의 어닐링 온도로 가열될 수도 있다. 일 예에서, 약 5분간의 약 550℃의 어닐링 온도는 포스트 금속 산화물 어닐 동안 사용된다.
도 2a는, 하부 전극 (220) 과 상부 전극 (250) 과 같은 적어도 2개의 전극들 사이에 배치된 금속 산화물 막 스택 (230) 을 포함하는 메모리 디바이스 (200) 를 도시하고, 하부 전극 (220) 이 기판 (210) 상에 배치되거나 또는 그렇지 않으면 지지된다. 기판 (210) 은 메모리 디바이스 (200) 내의 층들의 각각을 증착 및 형성하는 동안 - 그리고 후속 제조 프로세스들 동안 하부 전극 (220) 을 지지한다. 기판 (210) 은 웨이퍼 또는 다른 기판일 수도 있고 실리콘, 도핑된 실리콘, III-V 족 재료 (예를 들면, GaAs) 또는 이들의 유도체를 포함할 수도 있다. 여기에 설명된 대개의 예들에서, 기판 (210) 은, 도펀트 원소로 도핑될 수도 있는 결정질 실리콘 웨이퍼이다. 하부 전극 (220) 은, 도핑된 실리콘 재료, 예를 들면, p 타입 또는 n 타입 (N+) 도핑된 폴리실리콘을 포함할 수도 있다. 하부 전극 (220) 은 단계 110 동안 기판 (210) 에 또는 위에 증착되거나 또는 다른 방법에 의해 형성될 수도 있다.
하부 전극 (220) 및 상부 전극 (250) 은 독립적으로 하나의 재료 또는 다수의 재료들을 포함하거나 또는 이로부터 형성될 수도 있고 일반적으로 서로에 대해 상이한 전도 재료들을 포함하거나 또는 이로부터 형성될 수도 있다. 하부 전극 (220) 및 상부 전극 (250) 에 유용할 수도 있는 많은 예시적인 전극 재료들이 여기에 작성된 설명에 제공된다. 이들 전극 재료들은 단지 예시적일 뿐이고, 하부 전극 (220) 및 상부 전극 (250) 내에 독립적으로 포함될 수도 있는 다양한 재료에 대해 범위가 제한되지 않아야 한다. 일부 실시형태들에서, 하부 전극 (220) 및 상부 전극 (250) 은 약 0.1 eV 내지 약 1 eV, 이를테면 약 0.4 eV 내지 약 0.6 eV의 범위내의 에너지 레벨 만큼 차이가 나는 일함수들을 갖는다. 일부 예들에서, 하부 전극 (220) 은, 약 4.1 eV 내지 약 4.15 eV의 범위내의 일함수를 갖는 n 타입 폴리실리콘 재료를 포함할 수도 있고 상부 전극 (250) 은 약 4.5 eV 내지 약 4.6 eV의 범위내의 일함수를 갖는 티타늄 질화물 재료를 포함할 수도 있다. 하부 전극 (220) 및/또는 상부 전극 (250) 내에 포함될 수도 있는 다른 예시적인 전극 재료들은, p 타입 폴리실리콘 (약 4.9 eV 내지 약 5.3 eV), 전이 금속, 전이 금속 합금, 전이 금속 질화물, 전이 금속 탄화물, 텅스텐 (약 4.5 eV 내지 약 4.6 eV), 탄탈륨 질화물 (약 4.7 eV 내지 약 4.8 eV), 몰리브덴 산화물 (약 5.1 eV), 몰리브덴 질화물 (약 4.0 eV 내지 약 5.0 eV), 이리듐 (약 4.6 eV 내지 약 5.3 eV), 이리듐 산화물 (약 4.2 eV), 루테늄 (약 4.7 eV), 및 루테늄 산화물 (약 5.0 eV) 을 포함한다. 하부 전극 (220) 및/또는 상부 전극 (250) 을 위한 다른 예시적인 전극 재료들은, 티타늄/알루미늄 합금 (약 4.1 eV 내지 약 4.3 eV), 니켈 (약 5.0 eV), 텅스텐 질화물 (약 4.3 eV 내지 약 5.0 eV), 텅스텐 산화물 (약 5.5 eV 내지 약 5.7 eV), 알루미늄 (약 4.2 eV 내지 약 4.3 eV), 구리 또는 실리콘 도핑 알루미늄 (약 4.1 eV 내지 약 4.4 eV), 구리 (약 4.5 eV), 하프늄 탄화물 (약 4.8 eV 내지 약 4.9 eV), 하프늄 질화물 (약 4.7 eV 내지 약 4.8 eV), 니오븀 질화물 (약 4.95 eV), 탄탈륨 탄화물 (약 5.1 eV), 탄탈륨 실리콘 질화물 (약 4.4 eV), 티타늄 (약 4.1 eV 내지 약 4.4 eV), 바나듐 탄화물 (약 5.15 eV), 바나듐 질화물 (약 5.15 eV), 및 지르코늄 질화물 (약 4.6 eV) 을 포함한다. 여기에 설명된 일부 실시형태들에 대해, 더 높은 일함수 전극은 리세트 동작 동안 (공통 기준 전위와 비교하여 측정될 때) 포지티브 펄스를 받지만, 다른 재료들 및 구성들도 가능하다.
다른 실시형태들에서, 더 높은 일함수 전극은 리세트 동작 동안 네가티브 펄스를 받는다. 일부 예들에서, 상부 전극 (250) 은, 금속, 금속 탄화물, 금속 산화물 또는 금속 질화물을 포함할 수도 있고, 이들은 예를 들면, 백금, 팔라듐, 루테늄, 루테늄 산화물, 이리듐, 이리듐 산화물, 티타늄, 티타늄 질화물, 텅스텐, 텅스텐 산화물, 텅스텐 질화물, 텅스텐 탄화물, 탄탈륨, 탄탈륨 산화물, 탄탈륨 질화물, 탄탈륨 실리콘 질화물, 탄탈륨 탄화물, 몰리브덴, 몰리브덴 산화물, 몰리브덴 질화물, 티타늄 알루미늄 합금, 니켈, 알루미늄, 도핑된 알루미늄, 알루미늄 산화물, 구리, 하프늄 탄화물, 하프늄 질화물, 니오븀 질화물, 바나듐 탄화물, 바나듐 질화물, 지르코늄 질화물, 이들의 유도체, 또는 이들의 조합을 포함한다. 많은 예들에서, 상부 전극 (250) 은 티타늄, 티타늄 질화물, 이들의 합금, 또는 이들의 조합을 포함한다.
금속 산화물 막 스택 (230) 에 또는 위에 증착, 형성, 또는 다른 방법으로 배치된 상부 전극 (250) 을 포함하는 메모리 디바이스 (200) 는 선택적으로, 프로세스 (100) 의 단계 145 동안 포스트 전극 어닐과 같은 제 2 어닐링 프로세스에 노출될 수도 있다. 포스트 전극 어닐은 상부 전극 (250) 의 형성 다음에 일어난다. 포스트 전극 어닐 동안, 상부 전극 (250) 및 금속 산화물 막 스택 (230) 을 포함하는 메모리 디바이스 (200) 는, 약 400℃ 내지 약 1,200℃, 이를테면 약 500℃ 내지 약 900℃, 또는 약 700℃ 내지 약 800℃의 범위내, 예를 들면, 약 750℃의 어닐링 온도로 가열될 수도 있다. 일반적으로, 메모리 디바이스 (200) 는 단계 145의 포스트 상부 전극 어닐 동안 약 10 초 내지 약 5 분, 이를테면 약 20 초 내지 약 4 분, 또는 약 40 초 내지 약 2 분의 범위 내의 시간 기간 동안 가열될 수도 있다. 포스트 전극 어닐은, 금속 산화물 막 스택 (230) 및 상부 전극 (250) 과 같은 메모리 디바이스 (200) 내에 포함된 층들에 열을 제공하는, 어닐링 챔버, 진공 챔버, 증착 챔버, 또는 다른 프로세싱 챔버 내에서 수행될 수도 있다.
일부 예들에서, 상부 전극 (250) 을 포함하는 메모리 디바이스 (200) 는, 단계 145에서 포스트 상부 전극 어닐 동안 약 40 초 내지 약 2분의 범위 내의 시간 기간 동안 약 700℃ 내지 약 800℃의 범위내의 어닐링 온도로 가열될 수도 있다. 일 예에서, 약 1분간 약 750℃의 어닐링 온도가 어닐링 프로세스 동안 사용된다.
도 3은 여기의 실시형태들에 의해 설명된 바처럼 저항성 스위칭 메모리 디바이스들 (310) 의 메모리 어레이 (300) 를 도시한다. 각 메모리 디바이스 (310) 는 적어도 하나의 스위칭 메모리 소자 (312) 를 포함하고, 다수의 스위칭 메모리 소자들 (312) 을 포함할 수도 있다. 몇몇 실시형태들에서, 메모리 디바이스들 (310) 은, 도 2a에 도시된 바처럼 복수의 메모리 디바이스들 (200) 일 수도 있다. 각 메모리 디바이스 (200) 는 독립적으로, 도 2b 내지 도 2c에 예시된 금속 산화물 막 스택들 (230) 의 어느 것을 포함할 수도 있다. 메모리 어레이 (300) 는, 칩 타입 디바이스 상의 시스템과 같은, 보다 큰 메모리 디바이스 또는 다른 집적 회로 구조의 부분일 수도 있다. 읽기 및 쓰기 회로는, 전극들 (322) 및 전극들 (324) 을 사용하여 스위칭 메모리 디바이스들 (310) 에 접속된다. 상부 전극 (322) 및 하부 전극 (324) 과 같은 전극들은 때때로, 워드 라인 (word line) 및 비트 라인 (bit line) 으로 지칭되고, 스위칭 메모리 디바이스들 (310) 에서 메모리 소자들 (312) 로 데이터를 쓰고 읽는데 사용된다. 개개의 스위칭 메모리 디바이스들 (310) 또는 스위칭 메모리 디바이스들 (310) 의 그룹들은 전극들 (322 및 324) 의 적절한 세트들을 사용하여 어드레스될 수 있다. 스위칭 메모리 디바이스들 (310) 에서 메모리 소자들 (312) 은, 도 3에 개략적으로 나타낸 바처럼, 다양한 재료들을 포함하는 복수의 층들 (314a, 314b, 314c, 및 314d) 로부터 형성될 수도 있다. 또한, 메모리 어레이 (300) 와 같은 메모리 어레이들은 다층 메모리 어레이 구조들을 만들기 위해 수직 방식으로 적층될 수 있다.
다양한 실시형태들에 따라, 저항성 스위칭 메모리 소자들/디바이스들이 여기에 기재되어 있다. 메모리 소자들/디바이스들은 일반적으로, 저항성 스위칭 절연 층들이 2개의 전도 전극들에 의해 둘러싸이는 구조를 갖는다. 여기에 기재된 일부 실시형태들은, 두께 (약 20 Å 내지 약 100 Å) 인, 금속 산화물 (예를 들면, 하프늄 산화물) 의 저항성 스위칭 층을 둘러싸는 상이한 재료들의 전극들 (예를 들면, 하나의 전극은 도핑된 실리콘이고 하나는 티타늄 질화물이다), 및 저항성 스위칭 층보다 실질적으로 더 얇은 (예를 들면, 저항성 스위칭 층의 두께의 25% 미만인) 커플링 층을 포함하는 메모리 소자들이다. 일부 실시형태들에서, 커플링 층은 금속 재료, 이를테면 티타늄일 수도 있다. 커플링 층을 포함하는 메모리 소자들은 향상된 스위칭 특성들 (예를 들면, 보다 낮은 세트, 리세트 및 형성 전압들, 및 더 나은 보존 (retention)) 을 나타냈다. 일부 실시형태들에서, 저항성 스위칭 층은 보다 높은 밴드갭 재료 (예를 들면, 4 eV보다 큰 밴드갭을 갖는 재료, 이를테면 하프늄 산화물, 알루미늄 산화물, 탄탈륨 산화물, 이트륨 산화물, 지르코늄 산화물, 세륨 산화물, 이들의 합금, 이들의 유도체, 또는 이들의 조합) 을 포함하지만, 다른 저항성 스위칭 층들은 4 eV 보다 낮은 밴드갭을 갖는 재료들 (예를 들면, 티타늄 산화물) 을 포함할 수도 있다.
ALD 프로세스들
금속 산화물 막 스택 (230) 및 메모리 디바이스 (200) 내에 포함된 다른 재료들 및/또는 층들내에 포함된 금속 산화물 재료들을 증착 또는 다른 방법에 의해 형성하기 위한 예시적인 ALD 프로세스들은 통상적으로, ALD 챔버와 같은 증착 챔버에서 수행된다. 증착 챔버는, 760 Torr 미만, 이를테면 약 10 mTorr 내지 약 10 Torr, 이를테면 약 100 mTorr 내지 약 1 Torr의 범위 내, 예를 들면, 약 350 mTorr의 내부 압력을 유지할 수도 있다. 메모리 디바이스, 기판 또는 기판 캐리어/페데스탈의 온도는 보통, 약 50℃ 내지 약 1,000℃, 이를테면 약 100℃ 내지 약 500℃, 이를테면 200℃ 내지 약 400℃, 또는 이를테면 약 250℃ 내지 약 300℃의 범위내에 유지된다.
금속 소스 가스는, 약 0.1 sccm 내지 약 200 sccm, 이를테면 약 0.5 sccm 내지 약 50 sccm, 이를테면 약 1 sccm 내지 약 30 sccm의 범위 내, 예를 들면, 약 10 sccm의 플로우 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 금속 소스 가스는, 아르곤 또는 질소와 같은 캐리어 가스와 함께 제공될 수도 있다. 캐리어 가스는, 약 1 sccm 내지 약 300 sccm, 이를테면 약 2 sccm 내지 약 80 sccm, 이를테면 약 5 sccm 내지 약 40 sccm의 범위 내, 예를 들면, 약 20 sccm의 플로우 레이트를 가질 수도 있다.
금속 소스 가스는, 증착된 금속 산화물 재료의 특정 프로세스 조건들, 금속 소스 가스 또는 원하는 조성에 따라, 약 0.01 초 내지 약 10 초의 범위 내의 레이트로 증착 챔버내에 펄싱되거나 또는 다른 방법으로 제공될 수도 있다. 금속 빈약 산화물 재료를 형성하기 위한 것 등의 일 실시형태에서, 금속 소스 가스는, 약 1 초 내지 약 10 초, 이를테면 약 1 초 내지 약 5 초의 범위 내, 예를 들면, 약 3 초의 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 금속 풍부 산화물 재료를 형성하기 위한 것 등의 다른 실시형태에서, 금속 소스 가스는, 약 0.05 초 내지 약 2 초, 이를테면 약 0.1 초 내지 약 1 초의 범위내, 예를 들면, 약 0.5 초의 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 많은 예들에서, 금속 소스 가스는, 테트라키스(디알킬아미노)하프늄 화합물, 이를테면 테트라키스(디메틸아미노)하프늄 ((Me2N)4Hf 또는 TDMAH), 테트라키스(디에틸아미노)하프늄 ((Et2N)4Hf 또는 TDEAH), 또는 테트라키스(에틸메틸아미노)하프늄 ((EtMeN)4Hf 또는 TEMAH) 인 하프늄 전구체이다.
금속 소스 가스는 일반적으로, 금속 소스 또는 전구체를 포함하는 앰플을 통해 캐리어 가스를 도입함으로써 증착 챔버내에 디스펜싱된다. 앰플 유닛은, 화학 전구체를 저장, 포함 또는 분산시키는데 사용되는, 앰플, 버블러, 캐니스터, 카트리지, 또는 다른 용기를 포함할 수도 있다. 다른 예에서, 앰플은 액체 전구체 (예를 들면, TDMAH 또는 TDEAH) 를 포함할 수도 있고, 가열된 캐리어 가스로 액체 전구체를 증발시키기 위하여 사용되는 인젝터 밸브 시스템을 포함하는 액체 공급 시스템 (liquid delivery system) 의 부분일 수도 있다. 일반적으로, 앰플은 약 100℃ 이하, 이를테면 약 30℃ 내지 약 90℃의 범위 내, 예를 들면, 약 50℃의 온도로 가열될 수도 있다.
산화제 (예를 들면, O2, O3, H2O) 가, 증착된 금속 산화물 재료의 특정 프로세스 조건들, 산소 소스 가스 또는 산화제 또는 원하는 조성에 따라, 약 0.01 초 내지 약 10 초의 범위 내의 플로우 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 금속 빈약 산화물 재료를 형성하기 위한 것 등의 일 실시형태에서, 산화제는, 약 0.001 초 내지 약 1 초, 이를테면 약 0.001 초 내지 약 0.1 초의 범위 내, 예를 들면, 약 0.05 초의 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 금속 풍부 산화물 재료를 형성하기 위한 것 등의 다른 실시형태에서, 산화제는, 약 0.5 초 내지 약 10 초, 이를테면 약 1 초 내지 약 3 초의 범위 내, 예를 들면, 약 2 초의 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다.
산화제는, 산소 (O2), 원자 산소 (O), 오존 (O3), 아산화질소 (N2O), 산화질소 (NO), 이산화질소 (NO2), 오산화이질소 (N2O5), 과산화수소 (H2O2), 이들의 유도체, 이들의 플라즈마, 또는 이들의 조합을 포함하는 산소 소스를 포함하거나 이로 형성되거나 또는 이로부터 생성될 수도 있다. 오존은, ALD 챔버와 같은 증착 챔버의 내부 또는 외부에 형성될 수도 있다. 일 예에서, 산화제는, 증착 챔버의 내부의 밖에 배치된 오존 생성기에 의해 형성되는 오존을 포함한다. 오존이 발생되고 다음으로 증착 챔버내로 흐르거나 또는 보내지고 기판 표면에 금속 소스 가스와 함께 노출된다. 다른 예에서, 산화제는, 증착 챔버의 내부 안쪽에서 생성된 플라즈마에 의해 형성된 오존을 포함한다. 산소 가스가 증착 챔버내로 흐르거나 보내진 다음, 기판 표면에 금속 소스 가스와 함께 연속적으로 노출되기 전에 오존 및/또는 원자 산소속으로 점화 또는 형성된다.
캐리어 가스 또는 퍼지 가스는, 금속 소스 가스 및/또는 산소 소스와 동시에 제공될 수도 있지만, 또한, 금속 소스 가스 및/또는 산소 소스의 펄스들 사이에 제공된다. 캐리어 가스 또는 퍼지 가스는 ALD 프로세스 동안 연속적으로 흐를 수도 있거나 ALD 동안 개재하여 및/또는 연속하여 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 캐리어 가스 또는 퍼지 가스는, 증착된 금속 산화물 재료의 특정 프로세스 조건들, 소스 가스들 또는 원하는 조성에 따라, 약 1 초 내지 약 30 초의 범위 내의 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 일 실시형태에서, 캐리어 가스 또는 퍼지 가스는, 약 1 초 내지 약 30 초, 이를테면 약 2 초 내지 약 20 초의 범위 내, 예를 들면, 약 10 초 또는 약 15 초의 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다.
캐리어 가스 또는 퍼지 가스는, 질소, 아르곤, 헬륨, 수소, 형성 가스 (forming gas), 산소, 이들의 혼합물, 또는 이들의 조합을 포함할 수도 있다. 캐리어 가스 또는 퍼지 가스는 ALD 사이클 동안 금속 소스 가스의 각 펄스 및 산화제의 각 펄스 후에 연속적으로 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 퍼지 가스 또는 캐리어 가스의 펄스들은 통상, 약 2 slm (standard liters per minute) 내지 약 22 slm의 범위 내, 이를테면 약 10 slm의 플로우 레이트로 펄싱되거나, 도입되거나, 또는 다른 방법으로 제공된다. 특정 퍼지 가스 플로우 레이트 및 프로세스 사이클들의 지속 시간은 실험을 통하여 획득된다. 일 예에서, 300 mm 직경 웨이퍼는, 유사한 스루풋을 유지하기 위하여 200 mm 직경 웨이퍼와 같은 지속 시간 동안 약 2배의 플로우 레이트를 필요로 한다.
많은 전구체들이 여기에 기재된 유전체 재료들을 증착하기 위한 본 발명의 실시형태들의 범위 내에 있다. 하나의 중요한 전구체 특성은 유리한 증기압을 갖는 것이다. 주위 온도 및 압력에서의 전구체들은 가스, 액체 또는 고체일 수도 있다. 하지만, 휘발된 전구체들은 ALD 챔버들 내에서 사용된다. 오가닉 금속 (organic-metallic) 화합물들은 적어도 하나의 금속 원자 및 적어도 하나의 유기 함유 관능기, 이를테면 아미드, 알킬, 알콕실, 알킬아미노, 아닐리드 또는 이들의 유도체를 포함한다. 전구체들은, 오가닉 금속 (organic-metallic), 오가노 금속 (organometallic), 무기 또는 할라이드 화합물들을 포함할 수도 있다.
일 실시형태에서, 금속 소스 가스는, 테트라키스(디알킬아미노) 금속 화합물, 이를테면 테트라키스(디알킬아미노)하프늄 화합물, 테트라키스(디알킬아미노)지르코늄 화합물, 또는 테트라키스(디알킬아미노)티타늄 화합물로부터 형성되거나 또는 이들을 포함한다. 테트라키스(디알킬아미노)금속 화합물은, ALD 프로세스들 동안 금속 산화물 막 스택 (230) 및 메모리 디바이스 (200) 내의 다른 재료들 및/또는 층들내에 포함된 금속 산화물들을 증착하는데 유용하다.
일부 예들에서, 금속 소스 가스는, 할라이드, 알킬아미노, 시클로펜타디에닐, 알킬, 알콕시드, 이들의 유도체, 또는 이들의 조합 등의 리간드들을 포함하는 하프늄 화합물을 포함하는 예시적인 하프늄 전구체를 포함하거나 이로부터 형성된다. 하프늄 전구체들로서 유용한 하프늄 알킬아미노 화합물들은 테트라키스(디알킬아미노)하프늄 화합물, 이를테면 (RR'N)4Hf 를 포함하고, 식중에서 R 또는 R'는 독립적으로 수소, 메틸, 에틸, 프로필, 또는 부틸이다. 하프늄 전구체들로서 유용한 하프늄 할라이드 화합물들은 HfCl4, HfI4, 및 HfBr4 를 포함할 수도 있다. ALD 프로세스들 동안 금속 산화물 막 스택 (230) 및 메모리 디바이스 (200) 내의 다른 재료들 및/또는 층들 내에 포함되는 하프늄 산화물 및 다른 하프늄 함유 재료를 증착하는데 유용한 예시적인 하프늄 전구체들은, (Et2N)4Hf, (Me2N)4Hf, (MeEtN)4Hf, (tBuC5H4)2HfCl2, (C5H5)2HfCl2, (EtC5H4)2HfCl2, (Me5C5)2HfCl2, (Me5C5)HfCl3, (iPrC5H4)2HfCl2, (iPrC5H4)HfCl3, (tBuC5H4)2HfMe2, (acac)4Hf, (hfac)4Hf, (tfac)4Hf, (thd)4Hf, (NO3)4Hf, (tBuO)4Hf, (iPrO)4Hf, (EtO)4Hf, (MeO)4Hf, 또는 이들의 유도체를 포함한다.
다른 예들에서, 금속 소스 가스는, 할라이드, 알킬아미노, 시클로펜타디에닐, 알킬, 알콕시드, 이들의 유도체, 또는 이들의 조합 등의 리간드들을 포함하는 지르코늄 화합물을 포함하는 예시적인 지르코늄 전구체를 포함하거나 이로부터 형성된다. 지르코늄 전구체들로서 유용한 지르코늄 알킬아미노 화합물들은 테트라키스(디알킬아미노)지르코늄 화합물, 이를테면 (RR'N)4Zr 를 포함하고, 식중에서 R 또는 R'는 독립적으로 수소, 메틸, 에틸, 프로필, 또는 부틸이다. 지르코늄 전구체들로서 유용한 지르코늄 할라이드 화합물들은 ZrCl4, ZrI4, 및 ZrBr4 를 포함할 수도 있다. ALD 프로세스들 동안 금속 산화물 막 스택 (230) 및 메모리 디바이스 (200) 내의 다른 재료들 및/또는 층들 내에 포함되는 지르코늄 산화물 및 다른 지르코늄 함유 재료를 증착하는데 유용한 예시적인 지르코늄 전구체들은, (Et2N)4Zr, (Me2N)4Zr, (MeEtN)4Zr, (tBuC5H4)2ZrCl2, (C5H5)2ZrCl2, (EtC5H4)2ZrCl2, (Me5C5)2ZrCl2, (Me5C5)ZrCl3, (iPrC5H4)2ZrCl2, (iPrC5H4)ZrCl3, (tBuC5H4)2ZrMe2, (acac)4Zr, (hfac)4Zr, (tfac)4Zr, (thd)4Zr, (NO3)4Zr, (tBuO)4Zr, (iPrO)4Zr, (EtO)4Zr, (MeO)4Zr, 또는 이들의 유도체들을 포함한다.
다른 예들에서, 금속 소스 가스는, 할라이드, 알킬아미노, 시클로펜타디에닐, 알킬, 알콕시드, 이들의 유도체, 또는 이들의 조합 등의 리간드들을 포함하는 티타늄 화합물을 포함하는 예시적인 티타늄 전구체를 포함하거나 이로부터 형성된다. 티타늄 전구체들로서 유용한 티타늄 알킬아미노 화합물들은 테트라키스(디알킬아미노)티타늄 화합물, 이를테면 (RR'N)4Ti 를 포함하고, 식중에서 R 또는 R'는 독립적으로 수소, 메틸, 에틸, 프로필, 또는 부틸이다. 티타늄 전구체들로서 유용한 티타늄 할라이드 화합물들은 TiCl4, TiI4, 및 TiBr4 를 포함할 수도 있다. ALD 프로세스들 동안 금속 산화물 막 스택 (230) 및 메모리 디바이스 (200) 내의 다른 재료들 및/또는 층들 내에 포함되는 티타늄 산화물 및 다른 티타늄 함유 재료를 증착하는데 유용한 예시적인 티타늄 전구체들은, (Et2N)4Ti, (Me2N)4Ti, (MeEtN)4Ti, (tBuC5H4)2TiCl2, (C5H5)2TiCl2, (EtC5H4)2TiCl2, (Me5C5)2TiCl2, (Me5C5)TiCl3, (iPrC5H4)2TiCl2, (iPrC5H4)TiCl3, (tBuC5H4)2TiMe2, (acac)4Ti, (hfac)4Ti, (tfac)4Ti, (thd)4Ti, (NO3)4Ti, (tBuO)4Ti, (iPrO)4Ti, (EtO)4Ti, (MeO)4Ti, 또는 이들의 유도체들을 포함한다.
다른 예들에서, 금속 소스 가스는, 할라이드, 알킬, 알콕시드, 이들의 유도체, 또는 이들의 조합 등의 리간드들을 포함하는 알루미늄 화합물을 포함하는 예시적인 알루미늄 전구체를 포함하거나 이로부터 형성된다. 알루미늄 전구체들로서 유용한 알킬 알루미늄 화합물들은 RR'R"Al의 일반 화학식을 가질 수도 있고, 식중에서 R, R', 및 R" 각각은 독립적으로 수소, 메틸, 에틸, 프로필, 또는 부틸일 수도 있다. 알루미늄 전구체들로서 유용한 알루미늄 알콕시드 화합물들은 (RO)(R'O)(R"O)Al의 일반 화학식을 가질 수도 있고, 식중에서 R, R', 및 R" 각각은 독립적으로 수소, 메틸, 에틸, 프로필, 또는 부틸일 수도 있다. 알루미늄 전구체들로서 유용한 알루미늄 할라이드 화합물들은 AlCl3, 또는 AlF3 를 포함할 수도 있다. ALD 프로세스들 동안, 금속 산화물 막 스택 (230), 금속 산화물 커플링 층 (234), 및 메모리 디바이스 (200) 내의 다른 재료들 및/또는 층들 내에 포함되는 알루미늄 산화물 및 다른 알루미늄 함유 재료들을 증착하는데 유용한 예시적인 알루미늄 전구체들은 Me3Al, Me2AlH, Et3Al, Et2AlH, Pr3Al, Pr2AlH, Bu3Al, Bu2AlH, (tBuO)3Al, (iPrO)3Al, (EtO)3Al, (MeO)3Al, 또는 이들의 유도체를 포함한다.
작성된 설명에 의해 여기에 개시된 바처럼, ALD 프로세스들은, 예시적인 ALD 프로세스들로서 제공되고, 금속 산화물 막 스택 (230) 및 메모리 디바이스 (200) 내에 포함되는 다른 재료들 및/또는 층들내에 포함되는 금속 산화물 재료들을 증착하거나 또는 다른 방법으로 형성하는데 유용할 수도 있는 다양한 ALD 프로세스들에 대해 범위가 제한되지 않아야 한다. 화학 전구체, 캐리어 가스, 펄스 시간, 노출 시간, 플로우 레이트, 온도, 압력, 시퀀스 순서, 및 다른 변수들은, 금속 산화물 막 스택 (230) 및 메모리 디바이스 (200) 내에 포함되는 다른 재료들 및/또는 층들내에 포함되는 금속 산화물 재료의 원하는 두께 및 화학양론을 형성하기 위하여 적절히 조정될 수도 있다.
여기서 사용된 "ALD" 는, 기판 표면 상에 재료의 층을 증착하기 위하여 2개 이상의 반응 화합물들의 연속적인 도입을 지칭한다. 다르게는, 2개, 3개 또는 그 보다 많은 반응 화합물들이, 증착 챔버의 반응 구역내로 도입될 수도 있다. 보통, 각 반응 화합물은, 각 화합물로 하여금 기판 표면 상에 부착 및/또는 반응하게 할 수 있는 시간 지연에 의해 분리된다. 일 양태에서, 제 1 전구체 또는 화합물 A는, 증착 챔버 (예를 들면, ALD 챔버) 의 반응 구역내로 펄싱된 다음, 제 1 시간 지연된다. 다음으로, 제 2 전구체 또는 화합물 B는, 반응 구역내로 펄싱된 다음, 제 2 지연된다. 각 시간 지연 동안 퍼지 가스, 이를테면 아르곤 또는 질소는, 증착 챔버내로 펄싱되거나 또는 다른 방법으로 제공되어, 반응 구역을 퍼징하거나 또는 다른 방법으로 반응 구역 또는 다른 표면들로부터 임의의 잔류 반응 화합물 또는 부산물을 제거할 수도 있다. 다르게는, 퍼지 가스는, 반응 화합물들의 펄스들 사이의 시간 지연 동안 퍼지 가스만이 흐르도록 증착 프로세스 전체에 걸쳐 연속적으로 흐를 수도 있다. 다르게는, 반응 화합물들은, 원하는 막 또는 막 두께가 기판 또는 증착에 대해 형성될 때까지 펄싱된다. 연속적 또는 단속적 퍼지 가스 흐름 중 어느 하나의 시나리오에서, 화합물 A 펄싱, 퍼지 가스, 화합물 B 펄싱 및 퍼지 가스의 ALD 프로세스가 ALD 사이클이다. ALD 사이클은 화합물 A 또는 화합물 B 중 어느 하나로 시작될 수 있고, 원하는 두께를 갖는 막을 달성할 때까지 ALD 사이클의 각각의 순서를 계속할 수 있다. 다른 양태에서, 제 1 전구체 또는 화합물 A는, 증착 챔버 (예를 들면, ALD 챔버) 의 반응 구역내로 펄싱된 다음, 제 1 시간 지연된다. 다음으로, 제 2 전구체 또는 화합물 B는, 반응 구역내로 펄싱된 다음, 제 2 지연된다. 다음으로, 제 3 전구체 또는 화합물 C는, 반응 구역내로 펄싱된 다음, 제 3 지연된다. 각 시간 지연 동안 퍼지 가스, 이를테면 아르곤 또는 질소는, 증착 챔버내로 펄싱되거나 또는 다른 방법으로 제공되어, 반응 구역을 퍼징하거나 또는 다른 방법으로 반응 구역 또는 다른 표면들로부터 임의의 잔류 반응 화합물 또는 부산물을 제거할 수도 있다. 다르게는, 퍼지 가스는, 반응 화합물들의 펄스들 사이의 시간 지연 동안 퍼지 가스만이 흐르도록 증착 프로세스 전체에 걸쳐 연속적으로 흐를 수도 있다. 다르게는, 반응 화합물들은, 원하는 막 또는 막 두께가 기판 또는 증착 표면에 대해 형성될 때까지 펄싱된다. 연속적 또는 단속적 퍼지 가스 흐름 중 어느 하나의 시나리오에서, 화합물 A 펄싱, 퍼지 가스, 화합물 B 펄싱, 퍼지 가스, 화합물 C 펄싱 및 퍼지 가스의 ALD 프로세스가 ALD 사이클이다. 다르게는, 화합물 A 펄싱, 퍼지 가스, 화합물 B 펄싱, 퍼지 가스, 화합물 C 펄싱, 퍼지 가스, 화합물 B 펄싱 및 퍼지 가스의 ALD 프로세스가 ALD 사이클이다. ALD 사이클은 화합물 A, 화합물 B 또는 화합물 C 중 어느 하나로 시작될 수 있고, 원하는 두께를 갖는 막을 달성할 때까지 ALD 사이클의 각각의 순서를 계속할 수 있다.
여기에 사용된 "펄스" 는, 프로세싱 챔버의 반응 구역내에 단속적으로 또는 불연속적으로 도입되는 특정 화합물의 양을 지칭한다. 각 펄스 내의 특정 화합물의 양은, 펄스의 지속 시간에 따라, 경시적으로 변화될 수도 있다. 각 펄스의 지속 시간은, 예를 들면, 채용되는 증착 챔버의 체적 용량, 그에 커플링되는 진공 시스템, 및 특정 화합물 자체의 휘발성/반응도와 같은, 다수의 인자들에 따라 가변적이다. 여기서 사용된 "하프 반응" (half-reaction) 은 전구체의 펄스 단계 다음 퍼지 단계를 지칭하도록 의도된다.
앞서 말한 것들은 본 발명의 실시형태들에 관한 것이지만, 본 발명의 다른 그리고 추가의 실시형태들이 그의 기본 범위를 벗어나지 않고서, 고안될 수도 있고, 그의 범위는 다음의 청구항들에 의해 결정된다.

Claims (20)

  1. 저항성 스위칭 메모리 소자를 제조하는 방법으로서,
    기판 상에 배치된 하부 전극 위에 금속 산화물 막 스택을 형성하는 단계를 포함하고,
    상기 금속 산화물 막 스택은 금속 산화물 호스트 층 상에 배치된 금속 산화물 커플링 층을 포함하고,
    상기 금속 산화물 막 스택은,
    제 1 ALD 프로세스 동안 상기 하부 전극 위에 상기 금속 산화물 호스트 층을 증착하는 단계로서, 상기 금속 산화물 호스트 층은 실질적으로, MOx의 일반 화학식을 갖는 결정질 금속 풍부 산화물 호스트 재료를 포함하고, 식중 M 은 하프늄, 지르코늄 및 티타늄으로 이루어지는 군으로부터 선택된 금속이고 x는 1.65 내지 1.95의 범위 내인, 상기 금속 산화물 호스트 층을 증착하는 단계; 및
    제 2 ALD 프로세스 동안 상기 금속 산화물 호스트 층 위에 상기 금속 산화물 커플링 층을 증착하는 단계로서, 상기 금속 산화물 커플링 층은 금속 산화물 라미네이트이고 실질적으로 MM'yOz 의 일반 화학식을 갖는 비정질 금속 풍부 산화물 커플링 재료를 포함하고, 식중 M 은 상기 결정질 금속 풍부 산화물 호스트 재료에 대해 선택된 같은 타입의 금속이고, M' 은 알루미늄, 이트륨 및 란탄늄으로 이루어지는 군으로부터 선택된 도펀트 금속이고, y 는 0.05 내지 0.50의 범위내이고, z는 1.50 내지 2.50 범위내인, 상기 금속 산화물 커플링 층을 증착하는 단계에 의해 형성되는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  2. 제 1 항에 있어서,
    상기 결정질 금속 풍부 산화물 호스트 재료는, HfOx 의 일반 화학식을 갖고, 식중 x는 1.70 내지 1.90 범위내이고, 상기 비정질 금속 풍부 산화물 커플링 재료는 HfAlyOz의 일반 화학식을 갖고, 식중 y 는 0.05 내지 0.50의 범위내이고, z는 1.50 내지 2.50 의 범위내인, 저항성 스위칭 메모리 소자를 제조하는 방법.
  3. 제 2 항에 있어서,
    y는 0.05 내지 0.15의 범위내이고 z는 1.50 내지 2.10의 범위내인, 저항성 스위칭 메모리 소자를 제조하는 방법.
  4. 제 2 항에 있어서,
    y는 0.40 내지 0.50의 범위내이고 z는 2.10 내지 2.50의 범위내인, 저항성 스위칭 메모리 소자를 제조하는 방법.
  5. 제 2 항에 있어서,
    x는 1.75 내지 1.85 의 범위내인, 저항성 스위칭 메모리 소자를 제조하는 방법.
  6. 제 1 항에 있어서,
    상기 금속 산화물 호스트 층은, 15 Å 내지 50 Å의 범위 내의 두께를 갖고, 상기 금속 산화물 커플링 층은 5 Å 내지 30 Å의 범위내의 두께를 갖는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  7. 제 1 항에 있어서,
    상기 제 1 ALD 프로세스는, 금속 풍부 산화 ALD 프로세스 동안 증착 챔버 내에 금속 소스 가스 및 산화제를 연속적으로 제공하는 단계를 포함하고, 상기 금속 풍부 산화 ALD 프로세스 동안 상기 금속 소스 가스는 테트라키스(디알킬아미도)하프늄 화합물을 포함하고 상기 산화제는 물을 포함하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  8. 제 1 항에 있어서,
    상기 제 2 ALD 프로세스는 금속 풍부 산화 ALD 프로세스 동안 증착 챔버 내에 제 1 금속 소스 가스, 제 2 금속 소스 가스 및 산화제를 연속적으로 제공하는 단계를 포함하고, 상기 제 1 금속 소스 가스는 테트라키스(디알킬아미도)하프늄 화합물을 포함하고, 상기 제 2 금속 소스 가스는 알킬 알루미늄 화합물을 포함하고, 상기 산화제는 물을 포함하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  9. 제 1 항에 있어서,
    상기 제 1 ALD 프로세스는,
    증착 챔버내에 제 1 금속 소스 가스, 퍼지 가스, 산화제 및 상기 퍼지 가스를 연속적으로 제공하면서, 상기 제 1 ALD 프로세스 동안의 제 1 ALD 사이클 동안 상기 결정질 금속 풍부 산화물 호스트 재료를 형성하는 단계; 및
    상기 제 1 ALD 사이클을 반복하면서, 상기 금속 산화물 호스트 층의 두께를, 상기 두께가 5 Å 내지 100 Å 범위내에 있을 때까지 증가시키는 단계를 더 포함하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  10. 제 9 항에 있어서,
    상기 제 2 ALD 프로세스는,
    증착 챔버내에 제 2 금속 소스 가스, 상기 퍼지 가스, 상기 제 1 금속 소스 가스, 상기 퍼지 가스, 상기 산화제, 및 상기 퍼지 가스를 연속적으로 제공하면서, 제 2 ALD 프로세스 동안의 제 2 ALD 사이클 동안 상기 비정질 금속 풍부 산화물 커플링 재료를 형성하는 단계; 및
    상기 제 2 ALD 사이클을 반복하면서, 상기 금속 산화물 커플링 층의 두께를, 상기 두께가 3 Å 내지 80 Å 범위내에 있을 때까지 증가시키는 단계를 더 포함하고,
    상기 제 1 금속 소스 가스는 테트라키스(디알킬아미도)하프늄 화합물을 포함하고, 상기 제 2 금속 소스 가스는 알킬 알루미늄 화합물을 포함하고, 상기 산화제는 물을 포함하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  11. 제 1 항에 있어서,
    상기 하부 전극 위에 실리콘 산화물 층을 형성하는 단계, 및 후속하여, 상기 실리콘 산화물 층 위에 상기 금속 산화물 호스트 층을 형성하는 단계를 더 포함하고,
    상기 실리콘 산화물 층은 자연 실리콘 산화물 또는 실리콘 이산화물을 포함하고, 상기 실리콘 산화물 층은 2 Å 내지 20 Å 의 범위 내의 두께를 갖는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  12. 제 1 항에 있어서,
    상기 금속 산화물 호스트 층과 상기 금속 산화물 커플링 층의 계면에 형성된 입계를 더 포함하고,
    상기 입계는 상기 결정질 금속 풍부 산화물 호스트 층과 상기 비정질 금속 풍부 산화물 커플링 층 사이에 산소 베이컨시를 촉진하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  13. 저항성 스위칭 메모리 소자를 제조하는 방법으로서,
    기판 상에 배치된 하부 전극 위에 금속 산화물 막 스택을 형성하는 단계를 포함하고,
    상기 금속 산화물 막 스택은 금속 산화물 호스트 층 상에 배치된 금속 산화물 커플링 층 및 상기 금속 산화물 호스트 층과 상기 금속 산화물 커플링 층 사이에 형성된 오정렬된 그레인 계면을 포함하고,
    상기 금속 산화물 막 스택은,
    제 1 ALD 프로세스 동안 상기 하부 전극 위에 상기 금속 산화물 호스트 층을 형성하는 단계로서, 상기 금속 산화물 호스트 층은 실질적으로, MOx의 일반 화학식을 갖는 결정질 금속 풍부 산화물 호스트 재료를 포함하고, 식중 M 은 하프늄, 지르코늄 및 티타늄으로 이루어지는 군으로부터 선택된 금속이고 x는 1.65 내지 1.95의 범위 내인, 상기 금속 산화물 호스트 층을 형성하는 단계; 및
    제 2 ALD 프로세스 동안 상기 금속 산화물 호스트 층 위에 상기 금속 산화물 커플링 층을 형성하는 단계로서, 상기 금속 산화물 커플링 층은 실질적으로, M'Oy의 일반 화학식을 갖는 결정질 금속 풍부 산화물 커플링 재료를 포함하고, 식중 M' 은 하프늄, 지르코늄 및 티타늄으로 이루어지는 군으로부터 선택된 금속이고, y는 1.65 내지 1.95 의 범위 내에 있고, 결정질 MOx 호스트 재료의 평균 그레인 크기는 결정질 M'Oy 커플링 재료의 평균 그레인 크기보다 더 큰, 상기 금속 산화물 커플링 층을 형성하는 단계에 의해 형성되는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  14. 제 13 항에 있어서,
    상기 결정질 MOx 호스트 재료의 평균 그레인 크기 대 상기 결정질 M'Oy 커플링 재료의 평균 그레인 크기의 그레인 크기 비는 1.10 내지 1.50 의 범위내에 있는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  15. 제 14 항에 있어서,
    상기 결정질 MOx 호스트 재료의 평균 그레인 크기는 30 nm 내지 40 nm의 범위내에 있고, 상기 결정질 M'Oy 커플링 재료의 평균 그레인 크기는 25 nm 내지 35 nm 의 범위내에 있는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  16. 제 13 항에 있어서,
    상기 결정질 금속 풍부 산화물 호스트 재료는, HfOx 의 일반 화학식을 갖고, 식중 x는 1.70 내지 1.90 범위내에 있고, 상기 결정질 금속 풍부 산화물 커플링 재료는 ZrOy의 일반 화학식을 갖고, 식중 y 는 1.70 내지 1.90의 범위내에 있는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  17. 제 16 항에 있어서,
    상기 금속 산화물 호스트 층은, 15 Å 내지 50 Å의 범위 내의 두께를 갖고, 상기 금속 산화물 커플링 층은 5 Å 내지 10 Å의 범위내의 두께를 갖는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  18. 제 13 항에 있어서,
    상기 결정질 금속 풍부 산화물 호스트 재료는, HfOx 의 일반 화학식을 갖고, 식중 x는 1.70 내지 1.90 범위내에 있고, 상기 결정질 금속 풍부 산화물 커플링 재료는 HfOy의 일반 화학식을 갖고, 식중 y 는 1.70 내지 1.90의 범위내에 있는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  19. 제 13 항에 있어서,
    상기 결정질 금속 풍부 산화물 호스트 재료는, HfOx 의 일반 화학식을 갖고, 식중 x는 1.70 내지 1.90 범위내에 있고, 상기 결정질 금속 풍부 산화물 커플링 재료는 TiOy의 일반 화학식을 갖고, 식중 y 는 1.70 내지 1.90의 범위내에 있는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  20. 제 13 항에 있어서,
    상기 오정렬된 그레인 계면은, 상기 금속 풍부 산화물 호스트 재료와 상기 금속 풍부 산화물 커플링 재료 사이의 산소 베이컨시를 촉진하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
KR1020147008592A 2011-09-01 2012-08-22 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착 KR101935228B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/224,021 2011-09-01
US13/224,021 US8288297B1 (en) 2011-09-01 2011-09-01 Atomic layer deposition of metal oxide materials for memory applications
PCT/US2012/051865 WO2013032809A1 (en) 2011-09-01 2012-08-22 Atomic layer deposition of metal oxide materials for memory applications

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020187037874A Division KR102050682B1 (ko) 2011-09-01 2012-08-22 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착
KR1020187037873A Division KR102022821B1 (ko) 2011-09-01 2012-08-22 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착

Publications (2)

Publication Number Publication Date
KR20140068132A KR20140068132A (ko) 2014-06-05
KR101935228B1 true KR101935228B1 (ko) 2019-01-04

Family

ID=46981707

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020187037873A KR102022821B1 (ko) 2011-09-01 2012-08-22 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착
KR1020187037874A KR102050682B1 (ko) 2011-09-01 2012-08-22 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착
KR1020147008592A KR101935228B1 (ko) 2011-09-01 2012-08-22 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020187037873A KR102022821B1 (ko) 2011-09-01 2012-08-22 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착
KR1020187037874A KR102050682B1 (ko) 2011-09-01 2012-08-22 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착

Country Status (4)

Country Link
US (4) US8288297B1 (ko)
JP (1) JP2014531749A (ko)
KR (3) KR102022821B1 (ko)
WO (1) WO2013032809A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482958B2 (en) * 2010-03-18 2013-07-09 Panasonic Corporation Current steering element, memory element, memory, and method of manufacturing current steering element
CN102222763A (zh) * 2011-06-03 2011-10-19 复旦大学 一种采用电场增强层的阻变存储器结构及其制备方法
US8288297B1 (en) * 2011-09-01 2012-10-16 Intermolecular, Inc. Atomic layer deposition of metal oxide materials for memory applications
US8546275B2 (en) * 2011-09-19 2013-10-01 Intermolecular, Inc. Atomic layer deposition of hafnium and zirconium oxides for memory applications
JP5956972B2 (ja) * 2012-12-21 2016-07-27 東京エレクトロン株式会社 成膜方法
US9047940B2 (en) 2013-01-10 2015-06-02 Intermolecular, Inc. Resistive random access memory cells having variable switching characteristics
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
US8956939B2 (en) * 2013-04-29 2015-02-17 Asm Ip Holding B.V. Method of making a resistive random access memory device
JP2014216647A (ja) * 2013-04-29 2014-11-17 エーエスエムアイピー ホールディング ビー．ブイ． 金属ドープされた抵抗切り替え層を有する抵抗変化型メモリを製造する方法
DE102013109357A1 (de) * 2013-08-29 2015-03-05 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Ionensensitive Schichtstruktur für einen ionensensitiven Sensor und Verfahren zur Herstellung derselben
US9246094B2 (en) 2013-12-26 2016-01-26 Intermolecular, Inc. Stacked bi-layer as the low power switchable RRAM
WO2015112811A1 (en) * 2014-01-23 2015-07-30 Nano Precision Medical, Inc. Implant device for drug delivery
US9147840B2 (en) * 2014-03-03 2015-09-29 Infineon Technologies Ag Memory
TWI476973B (zh) 2014-03-25 2015-03-11 Winbond Electronics Corp 記憶體元件及形成方法
CN104979469A (zh) * 2014-04-14 2015-10-14 华邦电子股份有限公司 存储器元件及其形成方法
US9653296B2 (en) * 2014-05-22 2017-05-16 Infineon Technologies Ag Method for processing a semiconductor device and semiconductor device
US20160138182A1 (en) * 2014-11-18 2016-05-19 Wisconsin Alumni Research Foundation Methods for forming mixed metal oxide epitaxial films
US9246087B1 (en) * 2014-11-24 2016-01-26 Intermolecular, Inc. Electron barrier height controlled interfaces of resistive switching layers in resistive random access memory cells
KR101675582B1 (ko) * 2015-03-12 2016-11-14 서울대학교 산학협력단 저항 변화 메모리 소자
US11326253B2 (en) 2016-04-27 2022-05-10 Applied Materials, Inc. Atomic layer deposition of protective coatings for semiconductor process chamber components
WO2018009155A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Rram devices having a bottom oxygen exchange layer and their methods of fabrication
GB201620835D0 (en) * 2016-12-07 2017-01-18 Australian Advanced Mat Pty Ltd Resistive switching memory
US10186400B2 (en) 2017-01-20 2019-01-22 Applied Materials, Inc. Multi-layer plasma resistant coating by atomic layer deposition
KR102504958B1 (ko) * 2018-04-02 2023-03-03 삼성전자주식회사 박막 증착 방법 및 박막 증착 장치
US10312441B1 (en) 2018-04-09 2019-06-04 International Business Machines Corporation Tunable resistive element
JP7308026B2 (ja) * 2018-12-26 2023-07-13 ヌヴォトンテクノロジージャパン株式会社 抵抗変化型不揮発性記憶素子及びそれを用いた抵抗変化型不揮発性記憶装置
US11444243B2 (en) * 2019-10-28 2022-09-13 Micron Technology, Inc. Electronic devices comprising metal oxide materials and related methods and systems
US12040177B2 (en) * 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
WO2023163499A1 (ko) * 2022-02-24 2023-08-31 주성엔지니어링(주) 유전막과 그를 포함한 커패시터 및 그들의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217409A (ja) * 2004-01-29 2005-08-11 Samsung Electronics Co Ltd 半導体素子の多層誘電体構造物、半導体及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338248A (ja) * 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
ATE524574T1 (de) * 2001-10-02 2011-09-15 Nat Inst Of Advanced Ind Scien Verfahren zur herstellung vom dünnen metalloxidfilm
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
KR100644405B1 (ko) * 2005-03-31 2006-11-10 삼성전자주식회사 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
KR101206034B1 (ko) * 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
KR20080064353A (ko) * 2007-01-04 2008-07-09 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법
US7704789B2 (en) * 2007-02-05 2010-04-27 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7678607B2 (en) * 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US8154003B2 (en) * 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
KR101326077B1 (ko) * 2007-08-24 2013-11-07 삼성전자주식회사 저항성 메모리 소자
KR20090075547A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 중성빔을 조사한 절연층을 포함하는 플래시 메모리 소자의제조방법
US8183553B2 (en) * 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
US7960216B2 (en) * 2008-05-10 2011-06-14 Intermolecular, Inc. Confinement techniques for non-volatile resistive-switching memories
US8129704B2 (en) * 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
US8062918B2 (en) * 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
US8053364B2 (en) * 2008-05-01 2011-11-08 Intermolecular, Inc. Closed-loop sputtering controlled to enhance electrical characteristics in deposited layer
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
US7977152B2 (en) * 2008-05-10 2011-07-12 Intermolecular, Inc. Non-volatile resistive-switching memories formed using anodization
US8008096B2 (en) * 2008-06-05 2011-08-30 Intermolecular, Inc. ALD processing techniques for forming non-volatile resistive-switching memories
KR20100027871A (ko) * 2008-09-03 2010-03-11 삼성전자주식회사 비휘발성 메모리 소자
KR101133707B1 (ko) * 2009-09-02 2012-04-13 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그 제조방법
US8288297B1 (en) * 2011-09-01 2012-10-16 Intermolecular, Inc. Atomic layer deposition of metal oxide materials for memory applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217409A (ja) * 2004-01-29 2005-08-11 Samsung Electronics Co Ltd 半導体素子の多層誘電体構造物、半導体及びその製造方法

Also Published As

Publication number Publication date
US20150056749A1 (en) 2015-02-26
KR20190006030A (ko) 2019-01-16
KR20140068132A (ko) 2014-06-05
KR102050682B1 (ko) 2019-12-02
US20130056702A1 (en) 2013-03-07
US8466446B2 (en) 2013-06-18
JP2014531749A (ja) 2014-11-27
US8883655B2 (en) 2014-11-11
US20140073107A1 (en) 2014-03-13
US9130165B2 (en) 2015-09-08
WO2013032809A1 (en) 2013-03-07
US8288297B1 (en) 2012-10-16
KR102022821B1 (ko) 2019-09-18
KR20190007073A (ko) 2019-01-21

Similar Documents

Publication Publication Date Title
KR101935228B1 (ko) 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착
US9246096B2 (en) Atomic layer deposition of metal oxides for memory applications
KR101946091B1 (ko) 메모리 애플리케이션들을 위한 하프늄 및 지르코늄 산화물들의 원자층 증착
US8852996B2 (en) Carbon doped resistive switching layers
US9065040B2 (en) Controlling composition of multiple oxides in resistive switching layers using atomic layer deposition
US8980766B2 (en) Sequential atomic layer deposition of electrodes and resistive switching components
US9276203B2 (en) Resistive switching layers including Hf-Al-O
US8679988B2 (en) Plasma processing of metal oxide films for resistive memory device applications
US9425394B2 (en) Doped oxide dielectrics for resistive random access memory cells
US9543516B2 (en) Method for forming a doped metal oxide for use in resistive switching memory elements
US20140175367A1 (en) Materials for Thin Resisive Switching Layers of Re-RAM Cells
US8741698B2 (en) Atomic layer deposition of zirconium oxide for forming resistive-switching materials

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right