JPWO2011155210A1 - 不揮発性記憶素子およびそれを備えた不揮発性記憶装置 - Google Patents

不揮発性記憶素子およびそれを備えた不揮発性記憶装置 Download PDF

Info

Publication number
JPWO2011155210A1
JPWO2011155210A1 JP2012519274A JP2012519274A JPWO2011155210A1 JP WO2011155210 A1 JPWO2011155210 A1 JP WO2011155210A1 JP 2012519274 A JP2012519274 A JP 2012519274A JP 2012519274 A JP2012519274 A JP 2012519274A JP WO2011155210 A1 JPWO2011155210 A1 JP WO2011155210A1
Authority
JP
Japan
Prior art keywords
electrode
nonvolatile memory
layer
iridium
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012519274A
Other languages
English (en)
Other versions
JP5174282B2 (ja
Inventor
慎一 米田
慎一 米田
三河　巧
巧 三河
早川　幸夫
幸夫 早川
健生 二宮
健生 二宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012519274A priority Critical patent/JP5174282B2/ja
Application granted granted Critical
Publication of JP5174282B2 publication Critical patent/JP5174282B2/ja
Publication of JPWO2011155210A1 publication Critical patent/JPWO2011155210A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

初期ブレイクダウンに必要な電気的パルスの電圧を小さくすることができ、かつ不揮発性記憶素子の抵抗値のばらつきを低減することができる不揮発性記憶素子およびそれを備えた不揮発性記憶装置を提供する。第１電極(103)と、第２電極(105)と、第１電極(103)と第２電極(105)との間に介在するように設けられ、第１電極(103)と第２電極(105)との間で与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層(104)とを備え、抵抗変化層(104)は、第１電極(103)に接し、酸素不足型の遷移金属酸化物を含む第１の領域(106)と、第２電極(105)に接し、第１の領域(106)よりも酸素不足度が小さい遷移金属酸化物を含む第２の領域(107)とを有している。第２電極(105)は、イリジウムとイリジウムより低いヤング率を有する少なくとも１つの貴金属との合金で構成されており、イリジウムの含有率が５０ａｔｍ％以上である。

Description

本発明は、電圧パルスの印加により、抵抗値が変化する抵抗変化型の不揮発性半導体記憶素子およびそれを備えた不揮発性記憶装置に関する。
近年、デジタル技術の進展に伴い、携帯型情報機器および情報家電などの電子機器が、より一層高機能化している。そのため、抵抗変化素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、および長寿命化の要求が高まっている。
こうした要求に対して、既存のフローティングゲート（floating gate）を用いたフラッシュメモリ（flash memory）の微細化には限界があると言われている。他方、抵抗変化層を記憶部の材料として用いる抵抗変化素子（抵抗変化型メモリ）の場合、抵抗変化素子から成る単純な構造の記憶素子で構成することができるため、さらなる微細化、高速化、および低消費電力化が期待されている。
抵抗変化材料を記憶部として用いる場合、例えば、電気的パルスの入力などによって、その抵抗値を高抵抗から低抵抗へ、または低抵抗から高抵抗へと変化させることになる。この場合、低抵抗および高抵抗の２値を明確に区別し、且つ低抵抗と高抵抗との間を高速に安定して変化させ、これら２値が不揮発的に保持されることが必要になる。このようなメモリ特性の安定および記憶素子の微細化を目的として、従来から、種々の提案がなされている。
そのような提案の一つとして、２つの電極と、それらの電極に挟まれた抵抗変化層とを備え、電極の一方を白金（Ｐｔ）等の貴金属材料で形成した不揮発性記憶素子が、特許文献１に開示されている。この不揮発性記憶素子は、抵抗変化を起こし易い電極材料である白金と、抵抗変化層が抵抗変化を起こし難い電極材料（例えばタングステン等）とで抵抗変化層を挟み込むことにより、抵抗変化層の意図した一方の電極側（高濃度層側）で抵抗変化を起こさせて安定動作させることができる。
国際公開ＷＯ２００９／０５０８３３号
しかしながら、上述したような従来の不揮発性記憶素子においては、以下のような問題がある。
まず、抵抗変化層として酸素不足型のタンタル酸化物層などの遷移金属酸化物を用いた場合、抵抗変化層を酸素含有率の高い層(高濃度層)と酸素含有率の低い層(低濃度層)の積層構造で構成することにより、安定した動作が得られる。ここで、酸素不足型の金属酸化物とは、化学量論的組成（ストイキオメトリ：stoichiometric composition）を有する金属酸化物より酸素含有量が少ない金属酸化物を指し、上述のタンタル酸化物の場合は、その組成をＴａＯｘで表すと、化学量論的組成（ストイキオメトリ）を有するタンタル酸化物はＴａＯ2.5（つまりＴａ２Ｏ５）となるので、酸素不足型のタンタル酸化物のｘの値は０＜ｘ＜２．５となる。ｘの範囲は金属が有する価数の値により異なる。一般的に化学量論的組成（ストイキオメトリ）を有する金属酸化物は絶縁性を示し、酸素不足型の金属酸化物は半導体的な特性を示すことがある。
抵抗変化層がこのような高濃度層（高抵抗層）と低濃度層(低抵抗層)との積層構造で構成される場合、最初に電気信号を印加する時の初期の抵抗値は通常の抵抗変化時の高抵抗状態の抵抗値よりも高く、そのままでは、電気信号を与えても抵抗変化しない。抵抗変化特性を得るためには、初期の状態の抵抗変化層に電気的パルスを印加して、電気的なパスを高抵抗層内に形成する（高抵抗層をブレイクダウン（break down）させる）必要がある。このような処理は初期ブレイクダウンと呼ばれている。この電気的パルスの電圧（初期ブレイクダウン電圧）はメモリとして抵抗変化層を低抵抗状態から高抵抗状態へあるいは高抵抗状態から低抵抗状態へ変化させるために必要な電気的パルスの電圧に比べて高いため、このような高電圧を発生させるための特別な回路が必要であるという問題がある。抵抗変化層の高濃度層の膜厚を薄くすることで初期ブレイクダウンに必要な電気的パルスの電圧を低下させることも可能ではあるが、抵抗変化層の高濃度層の膜厚を薄くすることは信頼性の観点から望ましくない。
また、安定した抵抗変化現象を起こすため、白金等の抵抗変化を起こし易い電極材料を高抵抗層側に配置することが望ましいが、白金は熱膨張係数(coefficient of thermal expansion)が高く（8.8×10-6（℃-1））、ヤング率（Young's modulus）も低い（152×109（Ｎ／ｍ2）。これらの物理特性から白金は、熱的、機械的ストレスにより塑性変形が生じ易く、ヒロック(hillock)が生じ易い。電極にヒロックが生じると電極の抵抗変化層へのマイグレーションが生じ、電極材料が高濃度層側に侵入して抵抗変化層の高濃度層の実効的な膜厚が減少する。そのため、抵抗変化層の抵抗値がばらつき易くなる。また、白金と同様の物理特性を有するパラジウムに関してもヒロックが生じ易いため、抵抗値がばらつき易くなると考えられる。
本発明は、このような事情に鑑みてなされたものであり、初期ブレイクダウンに必要な電気的パルスの電圧を小さくすることができ、かつ不揮発性記憶素子の抵抗値のばらつきを低減することができる不揮発性記憶素子およびそれを備えた不揮発性記憶装置を提供することを目的とする。
上記課題を解決するために、本発明の一の態様(aspect)による不揮発性記憶素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層と、を備え、前記抵抗変化層は、前記第１電極に接し、酸素不足型の遷移金属酸化物を含む第１の領域と、前記第２電極に接し、前記第１の領域よりも酸素不足度が小さい遷移金属酸化物を含む第２の領域とを有し、前記第２電極が、イリジウムとイリジウムより低いヤング率を有する少なくとも１つの貴金属との合金で構成（comprise）されており、イリジウムの含有率が５０ａｔｍ％以上であるように構成される。
前記合金は、前記抵抗変化層の初期ブレイクダウンに必要な電気的パルスの電圧を小さくすることができ、かつ不揮発性記憶素子の抵抗値のばらつきを低減することができる合金であってもよい。
前記第１電極が、イリジウムと白金の合金で形成されており、白金の含有率が２０ａｔｍ％以上５０ａｔｍ％以下であってもよい。
前記第１電極が、イリジウムとパラジウムの合金で形成されており、パラジウムの含有率が２０ａｔｍ％以上５０ａｔｍ％以下であってもよい。
前記抵抗変化層は、抵抗変化層を構成する遷移金属酸化物が酸素濃度の異なる複数層で構成された積層構造であってもよい。
また、本発明の一の態様(aspect)による不揮発性記憶装置は、半導体基板上に互いに平行に形成された複数の第１の配線と、前記複数の第１の配線の上方に前記半導体基板の主面に平行な面内において互いに平行且つ前記複数の第１の配線に立体交差するように形成された複数の第２の配線と、前記複数の第１の配線と前記複数の第２の配線との立体交差点に対応して設けられた不揮発性記憶素子とを具備するメモリアレイを備え、前記不揮発性記憶素子のそれぞれは、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し、前記第１電極と前記第２電極との間で与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記抵抗変化層は、前記第１電極に接し、酸素不足型の遷移金属酸化物を含む第１の領域と、前記第２電極に接し、前記第１の領域よりも酸素不足度が小さい酸素不足型の遷移金属酸化物を含む第２の領域とを有し、前記第２電極が、イリジウムとイリジウムより低いヤング率を有する少なくとも１つの貴金属との合金で構成（comprise）されており、イリジウムの含有率が５０ａｔｍ％以上であるように構成される。
また、本発明の他の態様(aspect)による不揮発性記憶装置は、半導体基板上に互いに平行に形成された複数の第１の配線と、前記複数の第１の配線の上方に前記半導体基板の主面に平行な面内において互いに平行且つ前記複数の第１の配線に立体交差するように形成された複数の第２の配線と、前記複数の第１の配線または前記複数の第２の配線のいずれか一方と平行に配列され、互いに平行に形成された複数の第３の配線と、前記第１の配線および前記第２の配線の立体交差点のそれぞれに対応して設けられた複数のトランジスタと、前記トランジスタと１対１に設けられた複数の不揮発性記憶素子とを備え、前記不揮発性記憶素子のそれぞれは、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し、前記第１の配線と前記第３の配線との間に与えられ、対応して設けられている前記トランジスタを介して前記第１電極と前記第２電極との間で与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記不揮発性記憶素子の、前記第１電極および前記第２電極のいずれか一方は、対応する前記トランジスタのソースおよびドレインのいずれか一方と接続され、前記複数のトランジスタのゲートは、対応する前記第１の配線と接続され、前記不揮発性記憶素子の、前記第１電極および前記第２電極のいずれか他方は、対応する前記第２の配線および前記第３の配線のいずれか一方と接続され、前記トランジスタのソースおよびドレインのいずれか他方は、対応する前記第２の配線および前記第３の配線のいずれか他方と接続され、前記抵抗変化層は、前記第１電極に接し、酸素不足型の遷移金属酸化物を含む第１の領域と、前記第２電極に接し、前記第１の領域よりも酸素不足度が小さい酸素不足型の遷移金属酸化物を含む第２の領域と、を有し、前記第２電極が、イリジウムとイリジウムより低いヤング率を有する少なくとも１つの貴金属との合金で構成（comprise）されており、イリジウムの含有率が５０ａｔｍ％以上であるように構成される。
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
本発明は、以上に説明したように構成され、初期ブレイクダウンに必要な電気的パルスの電圧を小さくすることができ、かつ不揮発性記憶素子の抵抗値のばらつきを低減することができるという効果を奏する。
図１は本発明の第１の実施の形態に係る不揮発性記憶素子の一構成例を示した断面図である。 図２は同時放電スパッタ法により白金を含むイリジウム合金層を形成する場合におけるターゲットに印加したＤＣパワーの比に対する白金含有率の演算値を示すグラフである。 図３は本発明の第１の実施の形態に係る不揮発性記憶素子における第２電極層の白金含有率変化に対する初期抵抗値変化および初期ブレイクダウン電圧変化を示すグラフである。 図４Ａは不揮発性記憶素子において白金電極層を用いた場合の電極近傍断面を示す断面図である。 図４Ｂは不揮発性記憶素子においてパラジウム電極を用いた場合の電極近傍断面を示す断面図である。 図５Ａは図４Ａに示す断面図のスケッチを示す図である。 図５Ｂは図４Ｂに示す断面図のスケッチを示す図である。 図６Ａは本発明の第１の実施の形態に係る不揮発性記憶素子における白金電極、パラジウム電極、イリジウム電極の場合のそれぞれの初期抵抗値の評価結果を示すグラフである。 図６Ｂは本発明の第１の実施の形態に係る不揮発性記憶素子における白金電極、パラジウム電極、イリジウム電極の場合のそれぞれの初期ブレイクダウン電圧の評価結果を示すグラフである。 図７は本発明の第１の実施の形態に係る不揮発性記憶素子における抵抗変化層の抵抗値とパルス印加回数との関係を示すグラフである。 図８は第２電極層の白金含有率に対する抵抗変化層の抵抗値変化を示すグラフである。 図９は本発明の第１の実施の形態に係る不揮発性記憶素子において情報を書き込む場合の動作例を示す図である。 図１０は本発明の第１の実施の形態に係る不揮発性記憶素子において情報を読み出す場合の動作例を示す図である。 図１１は本発明の第１の実施の形態に係る不揮発性記憶素子の他の構成例を示す断面図である。 図１２は本発明の第１の実施の形態に係る不揮発性記憶素子が適用された不揮発性記憶装置の構成を示すブロック図である。 図１３は図１２に示される不揮発性記憶装置におけるＡ部の構成（４ビット分の構成）を示す斜視図である。 図１４は図１２に示される不揮発性記憶装置の第１の適用例における不揮発性記憶素子の構成を示す断面図である。 図１５は図１２に示される不揮発性記憶装置の第１の適用例を多層化した構造におけるメモリアレイの構成を示す斜視図である。 図１６は本発明の第１の実施の形態に係る不揮発性記憶素子が適用された不揮発性記憶装置の第２の適用例における構成を示すブロック図である。 図１７は図１６に示される不揮発性記憶装置におけるＣ部の構成（２ビット分の構成）を示す断面図である。 図１８Ａは第２の適用例における不揮発性記憶装置の不揮発性記憶素子において第２電極層のイリジウムと白金との比率が１００：０である場合に不揮発性記憶素子に流れるセル電流の評価結果を示すグラフである。 図１８Ｂは第２の適用例における不揮発性記憶装置の不揮発性記憶素子において第２電極層のイリジウムと白金との比率が８０：２０である場合に不揮発性記憶素子に流れるセル電流の評価結果を示すグラフである。 図１８Ｃは第２の適用例における不揮発性記憶装置の不揮発性記憶素子において第２電極層のイリジウムと白金との比率が７０：３０である場合に不揮発性記憶素子に流れるセル電流の評価結果を示すグラフである。 図１９Ａは第２の適用例における不揮発性記憶装置の不揮発性記憶素子において第２電極層のイリジウムと白金との比率が６０：４０である場合に不揮発性記憶素子に流れるセル電流の評価結果を示すグラフである。 図１９Ｂは第２の適用例における不揮発性記憶装置の不揮発性記憶素子において第２電極層のイリジウムと白金との比率が５０：５０である場合に不揮発性記憶素子に流れるセル電流の評価結果を示すグラフである。 図１９Ｃは第２の適用例における不揮発性記憶装置の不揮発性記憶素子において第２電極層のイリジウムと白金との比率が４０：６０である場合に不揮発性記憶素子に流れるセル電流の評価結果を示すグラフである。 図２０は第２の適用例における不揮発性記憶装置の不揮発性記憶素子における第２電極層の白金含有率変化に対するセル電流変化を示すグラフである。
以下、本発明の実施の形態を、図面を参照して詳しく説明する。なお、全ての図を通じて同一または相当する要素には同一の符号を付しその説明は省略する場合がある。
（第１の実施の形態）
［不揮発性記憶素子の構成］
図１は、本発明の第１の実施の形態に係る不揮発性記憶素子の一構成例を示した断面図である。
図１に示すように、不揮発性記憶素子１００は、基板１０１と、その基板１０１上に形成された絶縁層である酸化物層１０２と、その酸化物層１０２に形成された第１電極層（第１電極）１０３と、第２電極層（第２電極）１０５と、第１電極層１０３および第２電極層１０５に挟まれた抵抗変化層１０４（後述する第１の遷移金属酸化物層１０６および第２の遷移金属酸化物層１０７の積層構造で構成）を備えている。
この不揮発性記憶素子１００を駆動する場合、外部の電源によって所定の条件を満たす電圧（電気信号）を第１電極層１０３と第２電極層１０５との間に印加する。電圧印加の方向（電圧の極性）に従い、不揮発性記憶素子１００の抵抗変化層１０４の抵抗値が、増加または減少する。例えば、所定の閾値電圧よりも大きなパルス電圧が印加された場合、抵抗変化層１０４の抵抗値が増加または減少する一方で、その閾値電圧よりも小さなパルス電圧が印加された場合、抵抗変化層１０４の抵抗値は変化しない。
抵抗変化層１０４は、遷移金属酸化物で構成されており、第１電極層１０３に接し、酸素不足型の遷移金属酸化物を含む第１の領域１０６（第１の遷移金属酸化物層）と、第２電極層１０５に接し、第１の領域１０６よりも酸素含有率が高い遷移金属酸化物を含む第２の領域１０７（第２の遷移金属酸化物層）とを有した積層構造となっている。本実施の形態において遷移金属酸化物は、タンタル酸化物で構成されている。ここで、第１の領域１０６におけるタンタル酸化物（第１タンタル酸化物）は、ＴａＯｘと表した場合に０＜ｘ＜２．５を満足するものである。また、第２の領域１０７におけるタンタル酸化物（第２タンタル酸化物）は、ＴａＯｙと表した場合にｘ＜ｙを満足するものである。特に、抵抗変化素子として安定した動作を実現するためには、ＴａＯｘは、０．８≦ｘ≦１．９を満足することが好ましく、ＴａＯｙは、２．１≦ｙ≦２．５を満足することが好ましい。
酸素不足型の遷移金属酸化物とは、化学量論的な組成を有する酸化物と比較して酸素の含有量（原子比：総原子数に占める酸素原子数の割合）が少ない酸化物をいう。通常、化学量論的な組成を有する酸化物は、絶縁体、あるいは非常に高い抵抗値を有する。
第２タンタル酸化物で構成される第２の領域１０７の酸素含有率は、第１タンタル酸化物で構成される第１の領域１０６の酸素含有率よりも高くなっている。例えば、化学量論的組成であるＴａ２Ｏ５の酸素含有率は、総原子数に占める酸素の比率（Ｏ／（Ｔａ＋Ｏ））となり、７１．４％となる。したがって、酸素不足型のタンタル酸化物とは、酸素含有率が０％より大きく、７１．４％より小さいことになる。ここで、抵抗変化素子に用いる遷移金属酸化物の抵抗値は、酸素含有率が大きいほど高い。
また、上記は言い換えると、第２の領域１０７の酸素不足度は、第１の領域１０６の酸素不足度よりも小さいとも表現できる。
酸素不足度とは、それぞれの遷移金属において、その化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。例えば、遷移金属がタンタル（Ｔａ）の場合、化学量論的な酸化物の組成はＴａ２Ｏ５であって、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％である。例えばＴａＯ１．５の組成の酸素不足型のタンタル酸化物の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。
また、第１および第２の抵抗変化層を構成する金属は、タンタル以外の遷移金属を用いてもよい。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。例えば、タンタル酸化物を用いる場合、第１の領域１０６を構成する第１タンタル酸化物層の組成をＴａＯｘとした場合にｘが０．８以上１．９以下であり、且つ、第２の領域１０７を構成する第２タンタル酸化物層の組成をＴａＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０４の抵抗値を安定して高速に変化させることが確認できている。この場合、第２タンタル酸化物層の膜厚は、１ｎｍ以上８ｎｍ以下が好ましい。また、ハフニウム酸化物を用いる場合には、第１の領域１０６を構成する第１ハフニウム酸化物層の組成をＨｆＯｘとした場合にｘが０．９以上１．６以下であり、且つ、第２の領域１０７を構成する第２ハフニウム酸化物層の組成をＨｆＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０４の抵抗値を安定して高速に変化させることが確認できている。この場合、第２ハフニウム酸化物層の膜厚は、３ｎｍ以上４ｎｍ以下が好ましい。また、ジルコニウム酸化物を用いる場合には、第１の領域１０６を構成する第１ジルコニウム酸化物層の組成をＺｒＯｘとした場合にｘが０．９以上１．４以下であり、且つ、第２の領域１０７を構成する第２ジルコニウム酸化物層の組成をＺｒＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０４の抵抗値を安定して高速に変化させることが確認できている。この場合、第２ジルコニウム酸化物層の膜厚は、１ｎｍ以上５ｎｍ以下が好ましい。上記のように、抵抗が高く膜厚が薄い第２の領域（第２の遷移金属酸化物層）１０７と、抵抗が低く膜厚が厚い第１の領域（第１の遷移金属酸化物層）１０６の積層構造で抵抗変化層１０４を構成することにより、抵抗変化素子に印加された電圧は、抵抗が高い第２の領域に、より多くの電圧が分配され、第２の領域１０７中で発生する酸化還元反応をより起こしやすくすることができる。
さらに、第１の領域１０６を構成する第１の遷移金属と、第２の領域１０７を構成する第２の遷移金属とは、異なる材料を用いてもよい。この場合、第２の領域１０７は、第１の領域１０６よりも酸素不足度が小さい、つまり抵抗が高い方が好ましい。このような構成とすることにより、抵抗変化時に第１電極１０３及び第２電極１０５間に印加された電圧は、第２の領域１０７に、より多くの電圧が分配され、第２の領域１０７中で発生する酸化還元反応をより起こし易くすることができる。また、第１の遷移金属と第２の遷移金属とが互いに異なる材料を用いる場合、第２の遷移金属の標準電極電位は、第１の遷移金属の標準電極電位より小さい方が好ましい。抵抗変化現象は、抵抗が高い第２の領域１０７中に形成された微小なフィラメント中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられる。例えば、第１の領域１０６に、酸素不足型のタンタル酸化物を用い、第２の領域１０７にチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。標準電極電位は、その値が大きいほど酸化しにくい特性を表す。第２の領域１０７に第１の領域１０６より標準電極電位が小さい金属の酸化物を配置することにより、第２の領域１０７中でより酸化還元反応が発生しやすくなる。
なお、基板１０１としては、シリコン単結晶基板または半導体基板を用いることができるが、これらに限定されるわけではない。また、酸化物層１０２も絶縁層として機能する限り特に限定されないが、例えばシリコン酸化物層（ＳｉＯ２）等が挙げられる。抵抗変化層１０４（第１の領域１０６）は比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に形成することができる。
抵抗変化層１０４のうち酸素不足度が小さい第２の領域１０７に接する第２電極層１０５は、イリジウム（Ｉｒ）とイリジウムより低いヤング率を有する少なくとも１つの貴金属（Ｐｔ，Ｐｄ，Ａｇ，Ｃｕ，Ａｕ，Ｒｈ，Ｒｕ、本実施の形態では白金（Ｐｔ））との合金（イリジウムを主成分として含む合金）で構成（comprise）されている。このような合金は、後述するように、抵抗変化層１０４の初期ブレイクダウンに必要な電気的パルスの電圧を小さくすることができ、かつ不揮発性記憶素子１００の抵抗値のばらつきを低減することができる合金である。なお、イリジウムと組み合わされる他の貴金属は、ヤング率がイリジウムより低い貴金属であれば１つでも２つでもよい。すなわち、第２電極層１０５としてイリジウムを主成分とする２元系以上の合金が適用される。また、第１の電極層１０３の電極材料には、特に制限は無いが、例えば、Ｗ、Ｎｉ、Ｔａ、Ｔｉ、Ａｌ、ＴａＮ等（本実施の形態では窒化タンタル（ＴａＮ））が挙げられる。第１の電極層１０３の電極材料の標準電極電位は、第２の電極層１０５の電極材料の標準電極電位より小さい材料が望ましい。そのような構成とすることで、第２の電極層１０５近傍の抵抗変化層において抵抗変化現象が起こり、より安定した抵抗変化特性が得られる。
上記構成によれば、抵抗変化層１０４のうち、抵抗変化を起こさせる側の電極（第２電極層１０５）を白金等を含むイリジウム合金で形成することにより、初期ブレイクダウンに必要な電気的パルスの電圧を小さくすることができ、かつ不揮発性記憶素子の抵抗値のばらつきを低減することができる。
なお、本明細書および請求の範囲において「第２電極（第２の電極層１０５）が、イリジウムとイリジウムより低いヤング率を有する少なくとも１つの貴金属との合金で構成（comprise）されている」とは、その合金が抵抗変化層１０４の初期ブレイクダウンに必要な電気的パルスの電圧を小さくすることができ、かつ不揮発性記憶素子１００の抵抗値のばらつきを低減することができる限り、当該合金にその特性向上等のために何らかの元素を添加したものをも含む。このような特性向上等のための追加的な元素の添加は当業者の常套手法であり、これを行ってもよいことはもちろんである。また、第２の電極層１０５における合金が、イリジウムおよび他の貴金属以外に何らかの不純物を含むことは当然であり、そのようなものも、抵抗変化層１０４の初期ブレイクダウンに必要な電気的パルスの電圧を小さくすることができ、かつ不揮発性記憶素子１００の抵抗値のばらつきを低減することができる限り、本発明の範囲に含まれることは言うまでもない。第１電極（第１の電極層１０３）および抵抗変化層１０４についても同様である。
［抵抗変化現象と標準電極電位］
ここで、抵抗変化層において生じる抵抗変化現象について説明する。遷移金属酸化物を二つの電極で挟んだ構成の抵抗変化層における抵抗変化現象は、下記の式で示されるように、電極層界面近傍の高濃度層（第２の領域１０７）を構成するタンタル酸化物の酸化還元反応に起因すると推察される。
２ＴａＯ２ ＋ Ｏ２ − → Ｔａ２Ｏ５ ＋ ２ｅ−
電極に負の電圧を印加した場合には、電子が注入されることにより還元反応が進行しＴａＯ２が抵抗変化層の電極近傍に存在する状態になる。その結果、低抵抗状態が発現すると考えられる。一方、電極に正の電圧を印加した場合には、酸素イオンの移動により酸化反応が進行しＴａ２Ｏ５が抵抗変化層の電極近傍に存在する状態となる。その結果、高抵抗状態が発現すると推察される。また、上記の抵抗現象を電極と抵抗変化層との界面全面で起こるのではなく、高濃度層中に形成された微細な電気的パス中で発生すると考えられる。
上式に示される酸化還元反応が効率的に進行するためには、抵抗変化現象を発現させる側の電極層（第２電極層１０５）に用いられる材料の標準電極電位が、抵抗変化層を構成する金属（ここではＴａ）よりも高いことが重要である。第２電極層１０５に白金（Ｐｔ）を用いた場合、Ｔａおよび白金の標準電極電位はそれぞれ−０．６(Ｖ)および１．１９(Ｖ)であり、１Ｖ以上の電位差が存在する。従って、上式の反応が効率的に進行すると考えられる。
一般に標準電極電位は酸化されにくさの一つの指標として用いられ、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。電極の標準電極電位が抵抗変化層の標準電極電位より大きいほど抵抗変化層側で抵抗変化が起こりやすく、その差が小さくなるにつれて抵抗変化が起こりにくいことから、抵抗変化層を構成する金属の酸化のされやすさが抵抗変化現象のメカニズムに大きな役割を果たしていると推測される。そのため、抵抗変化層の抵抗変化現象を発現させる側（高濃度層側）の電極材料には標準電極電位が高い白金、パラジウム、イリジウム等の貴金属元素が有効である。
［不揮発性記憶素子の製造方法］
次に、本実施の形態の不揮発性記憶素子１００の製造方法について説明する。
本実施の形態において、抵抗変化層１０４は、抵抗変化層１０４を構成する遷移金属酸化物が酸素濃度の異なる複数層（第１の領域１０６および第２の領域１０７）から構成（comprise）された積層構造となるように形成される。
まず、基板１０１上に、例えば厚さ２００ｎｍの酸化物層（ＳｉＯ２からなる絶縁層）１０２を熱酸化法またはＣＶＤ法により形成する。そして、第１電極層１０３として例えば厚さ１００ｎｍのＴａＮ薄膜を酸化物層１０２上に形成する。
次に、第１電極層１０３上に、抵抗変化層１０４（第１の領域１０６）として第１のタンタル酸化物層を形成する。第１のタンタル酸化物層の膜厚は、例えば、２０〜１００ｎｍ程度である。抵抗変化層の形成には、例えばＴａターゲットを用いた反応性ＲＦスパッタ法を用いる。このとき、Ｔａ酸化物中の酸素含有率を酸素流量比によって制御することにより酸素不足型のＴａ酸化物層を形成することができる。なお、抵抗変化層の形成において、タンタル酸化物をターゲットとすることによって、Ｏ２等の反応性ガスを使用しないスパッタ法を用いるようにしてもよい。
続いて、第１のタンタル酸化物層に酸化処理を行い、最表面層に酸素含有率のより高い第２の領域１０７として第２のタンタル酸化物層を膜厚２〜１２ｎｍの範囲で形成する。最後に、抵抗変化層１０４上に、第２電極層１０５として例えば厚さ５０ｎｍの白金を含むイリジウム合金層をＤＣスパッタ法により形成する。イリジウムで構成されるターゲットと白金で構成されるターゲットとを用いて同時にスパッタしてもよいし、イリジウムと白金との合金で構成されるターゲットを用いてスパッタしてもよい。
このように、抵抗変化層１０４を予め酸素含有率の低い第１の領域１０６と酸素含有率の高い第２の領域１０７に分けて形成することにより、抵抗変化動作が安定して行われる不揮発性記憶素子１００を形成することができる。
［イリジウム−白金合金電極膜の組成制御］
ここで白金を含むイリジウム合金層の形成方法について説明する。白金を含むイリジウム合金層は、イリジウムと白金との同時放電によるＤＣ−スパッタ法により形成される。例えば、形成時の真空度は１．０Ｐａ、印加されるＤＣ−パワーはイリジウムターゲットおよび白金ターゲットの各ターゲットで５０〜３００Ｗ、Ａｒ流量は１０ｓｃｃｍ、成膜時間は２０分とする。図２に、各ターゲットに印加したＤＣパワーの比に対する白金含有率(ａｔｍ％)の演算値のグラフを示す。図２に示されるように、イリジウムと白金の組成比は、各ターゲットのパワーを調整することで制御可能である。以上に述べたイリジウム−白金合金による第２電極層１０５の作製方法は、各ターゲットのパワー比を制御することにより、所望の白金含有率にコントロールすることが可能となる。
また、イリジウム−白金合金ターゲットを用いたＤＣ−スパッタ法により第２電極層１０５を形成することも可能である。この場合、イリジウムと白金との組成比がターゲット自体の組成比で決まるため、前述の個別のターゲットを用いた同時放電スパッタ法による第２電極層１０５の形成方法に比べ、ＤＣ−スパッタ時の設備パラメータのばらつきによる組成比変動が比較的生じにくくなる。ただし、この場合、白金含有率をＤＣパワー比によりコントロールすることはできない。
なお、本明細書および特許請求の範囲における「合金」とは、上述したように、イリジウムと白金等のその他の貴金属とを予め合金化したものを基板１０１（酸化物層１０２）上に形成したものだけでなく、イリジウムとその他の貴金属とを基板１０１（酸化物層１０２）上に形成する際にスパッタにより混合して合金化する態様をも含む。
［不揮発性記憶素子の初期抵抗値と初期ブレイクダウン電圧］
次に、本実施の形態の不揮発性記憶素子１００における初期抵抗値と第２電極層１０５の白金含有率との関係について説明する。図３は、本発明の第１の実施の形態に係る不揮発性記憶素子における第２電極層の白金含有率変化に対する初期抵抗値変化および初期ブレイクダウン電圧変化を示すグラフである。図３においては、第２電極層１０５の電極サイズを０．５μｍ角（面積は０．２５μｍ２）としたときの第２電極層１０５の白金含有率変化に対する初期抵抗値変化および初期ブレイクダウン電圧変化を示す。第２電極層の白金含有率が６０ａｔｍ％の場合は、初期ブレイクダウン電圧は低いが、初期抵抗値も低くしかもばらつきが大きいことが分かる。さらに、第２電極層の白金含有率が０ａｔｍ％の場合、すなわち第２電極層がイリジウム単体の場合には初期抵抗値が高くかつばらつきも安定しているが、初期ブレイクダウン電圧が３．３Ｖ程度と高く、そのばらつきも考慮すると、一般的な電源として用いられ、多くの回路で要求される３．３Ｖ以下の電圧を達成していないことが分かる。
これは、白金およびイリジウムの物理特性（熱膨張係数およびヤング率）の違いによるものと推察される。白金は熱膨張係数(coefficient of thermal expansion)が高く、8.8×10−6（℃−１）であり、イリジウムの6.4×10-6（℃-1）に比べて大きい。また、白金はヤング率が低く、152×109（Ｎ／ｍ２）であり、イリジウムの529×109（Ｎ／ｍ２）に比べて小さい。これらの物理特性から白金はイリジウムに比べ、熱的、機械的ストレスによる塑性変形が生じやすく、ヒロックが生じやすい。図４Ａおよび図４Ｂは、不揮発性記憶素子において白金電極層およびパラジウム電極を用いた場合の電極近傍断面を示す断面図である。図４Ａは白金電極を用いた場合の断面を示し、図４Ｂはパラジウム電極を用いた場合の断面を示す。また、図５Ａおよび図５Ｂは図４Ａおよび図４Ｂに示す断面図のスケッチを示す図である。図４Ａおよび図５Ａに示すように、電極に白金を用いた場合には、抵抗変化層の高濃度層（Ｔａ２Ｏ５）に向かってヒロックが生じる（図中の丸内）。電極にヒロックが生じると電極の抵抗変化層へのマイグレーション（migration）が生じ、抵抗変化層の高濃度層の実効的な膜厚が減少する。そのため、抵抗値がばらつき易くなる。また、白金と同様の物理特性（熱膨張係数およびヤング率が近い値）を有するパラジウムに関しても、図４Ｂおよび図５Ｂに示されるように、ヒロックが生じ易いため、抵抗値がばらつき易くなると考えられる。
図６Ａおよび図６Ｂは、白金電極、パラジウム電極およびイリジウム電極を用いた場合におけるそれぞれの初期抵抗値のばらつきおよび初期ブレイクダウン電圧の評価結果を示すグラフである。図６Ａは、初期抵抗値のばらつきに関する評価結果を示し、図６Ｂは、初期ブレイクダウン電圧に関する評価結果を示す。図６Ａに示すように、白金電極およびパラジウム電極の場合は初期抵抗値のばらつきが大きい（垂直方向に対する傾きが大きい）が、イリジウム電極の場合は初期抵抗値のばらつきが小さい（垂直方向に対する傾きが小さい）ことが分かる。また、図６Ｂに示すように、白金電極およびパラジウム電極の場合は初期ブレイクダウン電圧が全体的に低い一方、イリジウム電極の場合は初期ブレイクダウン電圧がそれらに比べて全体的に高いことが分かる。
このような知見より、本発明は、白金電極又はパラジウム電極を採用する利点（初期ブレイクダウン電圧を低くできる）とイリジウム電極を採用する利点（初期抵抗値のばらつきを小さくできる）とを両方得るために、両者を合金化した電極を採用するものである。
すなわち、第２電極層１０５の電極材料として白金などの貴金属に当該貴金属よりヤング率が高い（高い剛性を有する）イリジウムが加わることにより、電極全体のヤング率が上がり（熱膨張係数が低くなり）、機械的強度を高くすることができる。したがって、第２電極層１０５におけるヒロックの発生を抑制することができる。しかも、単体でも電極材料として使用可能な、高い導電性を有するイリジウムを高い導電性を有する白金等の他の貴金属に加えているため、電極全体として高い導電性を得ることができる。また、酸素不足型の遷移金属で構成される抵抗変化層を容易に抵抗変化させるために必要な高い標準電極電位を単体でも有するイリジウムを、高い標準電極電位を有する白金等の他の貴金属に加えているため、電極全体として高い標準電極電位を得ることができる。また、イリジウムが加わることによる作用効果が機械的強度の向上であるので、イリジウムと合金化される貴金属の種類が２以上であっても構わないことは明らかである。以上より、イリジウムとイリジウムより低いヤング率を有する少なくとも１つの貴金属とを合金化することにより、抵抗変化を発生させ易く、かつ、機械的強度が高い電極材料を得ることができる。
図３に示すように、第２電極層１０５の白金含有率が５０ａｔｍ％以下の組成とすることで、不揮発性記憶素子１００の初期抵抗値が安定し、しかもばらつきが小さくなる。一方、初期ブレイクダウン電圧については、第２電極層１０５の白金含有率の増加とともに低下しており、白金含有率が２０ａｔｍ％以上の領域でばらつきを考慮しても一般的な電源として用いられる３．３Ｖ以下の電圧を満たしている。すなわち、第２電極層１０５の白金含有率を２０ａｔｍ％以上５０ａｔｍ％以下の組成とすることにより、初期抵抗値の低下およびばらつきを抑えつつ、初期ブレイクダウン電圧を低く抑えることができる。
ここで、以下に、各貴金属におけるヤング率および熱膨張係数の値を示す。
以上に示すように、イリジウム（Ｉｒ）以外の貴金属のうち、オスミウム（Ｏｓ）を除く貴金属（Ａｕ，Ｐｔ，Ａｇ，Ｐｄ，Ｒｈ，Ｒｕ，Ｃｕ）は、イリジウムよりヤング率が低く、熱膨張係数が高い（融点が低い）。したがって、これらの貴金属は、初期ブレイクダウン電圧を低くできる代わりに、熱的、機械的ストレスによる塑性変形が生じやすく、ヒロックが生じやすいものと考えられる。以上より、イリジウム（Ｉｒ）と上記貴金属（Ａｕ，Ｐｔ，Ａｇ，Ｐｄ，Ｒｈ，Ｒｕ，Ｃｕ）の少なくとも１つとの合金を第２電極層１０５の電極材料として用いることにより、イリジウムと白金との合金を用いる場合（図３）と同様の効果を得ることができると考えられる。
［不揮発性記憶素子の抵抗変化特性］
次に、本実施の形態の不揮発性記憶素子１００に対して電気的パルスを印加した場合の抵抗変化特性について説明する。
図７は、本発明の第１の実施の形態に係る不揮発性記憶素子における抵抗変化層１０４の抵抗値とパルス印加回数との関係を示すグラフである。第２電極層１０５を構成するイリジウム−白金合金材料の白金含有率は５０ａｔｍ％である。図７には、第１電極層１０３と第２電極層１０５との間にパルス幅が１００ｎｓで極性が異なる２種類の電気的パルスが交互に印加されたときの抵抗値変化が示されている。
このように、電極間に２種類の電気的パルスを交互に印加することにより、抵抗変化層１０４の抵抗値は可逆的に変化する。具体的には、図７においては、負電圧パルス（電圧−１．５Ｖ、パルス幅１００ｎｓ）を電極間に印加した場合、抵抗変化層１０４の抵抗値が減少して１００００Ω（1Ｅ+04Ω、低抵抗値）となり、正電圧パルス（電圧＋２．４Ｖ、パルス幅１００ｎｓ）を電極間に印加した場合、抵抗変化層１０４の抵抗値が増加して１０００００Ω（1Ｅ+05Ω、高抵抗値）となっている。なお、このとき、第１電極層１０３を基準に第２電極層１０５に正の電圧を印加した場合を「正電圧」とし、第１電極層１０３を基準に第２電極層１０５に負の電圧を印加した場合を「負電圧」とする。以下においても、定義は同様とする。
なお、図７に示す結果は、抵抗変化層１０４の膜厚が約５０ｎｍ（そのうち第２の領域１０７の膜厚は５ｎｍ）で、直径０．５μｍのパターンのものである。以下の説明において、特に断りがない場合、抵抗変化層１０４のサイズはこのとおりである。
図８は、第２電極層の白金含有率に対する抵抗変化層の抵抗値変化を示すグラフである。イリジウム−白金合金の白金含有率が５０ａｔｍ％以下の場合には、抵抗変化層において低抵抗状態（１００００Ω）と高抵抗状態（１０００００Ω）との差が大きく明確に区別できるが、白金含有率が５０ａｔｍ％を超えた場合には、抵抗変化層は高抵抗状態が維持できずばらつきが大きくなり、低抵抗状態と高抵抗状態との差が小さくなるため、両者を明確に区別することが困難となってくる。
［白金含有率の範囲］
以上の抵抗変化層の抵抗変化特性の結果から判断して、第２電極層１０５を構成する白金を含むイリジウム合金電極材料における白金含有率は、２０ａｔｍ％以上５０ａｔｍ％以下が好ましい。
なお、上述した説明より明らかなように、白金とパラジウムとの電気的特性は同等であり、図５にて示したヒロックの現象や、図６にて説明したように初期抵抗のばらつきや初期ブレイクダウン電圧は、白金とパラジウムとでは同等である。したがって、第２電極層１０５を、パラジウムを含むイリジウム合金電極材料で構成した場合のパラジウム含有率は、白金を含むイリジウム合金の場合と同様に２０ａｔｍ％以上５０ａｔｍ％以下が好ましいと考えられる。さらに、上述したその他の貴金属（Ａｕ，Ａｇ，Ｒｈ，Ｒｕ，Ｃｕ）についても同様であると考えられる。
［不揮発性記憶素子の動作例］
次に、本実施の形態の不揮発性記憶素子１００のメモリとしての動作例、すなわち情報の書き込み／読み出しをする場合の動作例を、図面を参照して説明する。
図９は、本発明の第１の実施の形態に係る不揮発性記憶素子において情報を書き込む場合の動作例を示す図である。
図９に示されるように、第１電極層１０３と第２電極層１０５との間に、振幅が所定の閾値電圧以上でパルス幅が１００ｎｓで極性が異なる２種類の電気的パルスを交互に印加すると、抵抗変化層の抵抗値が変化する。すなわち、負電圧パルス（電圧Ｅ１、パルス幅１００ｎｓ）を電極間に印加した場合、抵抗変化層の抵抗値が、高抵抗値Ｒｂから低抵抗値Ｒａへ減少する。他方、正電圧パルス（電圧Ｅ２、パルス幅１００ｎｓ）を電極間に印加した場合、抵抗変化層の抵抗値が、低抵抗値Ｒａから高抵抗値Ｒｂへ増加する。電圧Ｅ１は、例えば−１．５Ｖであり、電圧Ｅ２は例えば＋２．４Ｖである。
図９に示す例では、高抵抗値Ｒｂを情報「０」に、低抵抗値Ｒａを情報「１」にそれぞれ割り当てている。そのため、抵抗変化層の抵抗値が高抵抗値Ｒｂになるように正電圧パルスを電極間に印加することによって情報「０」が書き込まれることになり、また、抵抗変化層の抵抗値が低抵抗値Ｒａになるように負電圧パルスを電極間に印加することによって情報「１」が書き込まれることになる。
図１０は、本発明の第１の実施の形態に係る不揮発性記憶素子において情報を読み出す場合の動作例を示す図である。
図１０に示されるように、情報の読み出しを行う場合、抵抗変化層の抵抗値を変化させるときに印加する電気的パルスよりも十分振幅の小さく抵抗変化を起こさないような読み出し用電圧Ｅ３（｜Ｅ３｜＜｜Ｅ１｜、｜Ｅ３｜＜｜Ｅ２｜、例えば０．５Ｖ）を電極間に印加する。その結果、抵抗変化層の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、書き込まれている情報の読み出しが可能となる。
図１０に示す例では、出力電流値Ｉａが抵抗値Ｒａに、出力電流値Ｉｂが抵抗値Ｒｂにそれぞれ対応しているので、出力電流値Ｉａが検出された場合は情報「１」が、出力電流値Ｉｂが検出された場合は情報「０」がそれぞれ読み出されることになる。
以上のように、第１電極層１０３と第２電極層１０５とに挟まれた領域において、抵抗変化層が記憶部として機能することにより、不揮発性記憶素子１００がメモリとして動作することになる。
（第１の実施の形態の変形例）
図１１は、本発明の第１の実施の形態に係る不揮発性記憶素子の他の構成例を示す断面図である。本例の不揮発性記憶素子５００が図１に示す例と異なる点は、不揮発性記憶素子が上下反転していることである。すなわち、図１１に示す不揮発性記憶素子５００は、基板５０１上に形成された酸化物層５０２と、その酸化物層５０２上に形成された第２電極層５０３と、第２電極層５０３上に形成された抵抗変化層５０４と、抵抗変化層５０４上に形成された第１電極層５０５とを備えており、抵抗変化層５０４は、第１電極層５０５に接し、酸素不足型の遷移金属酸化物を含む第１の領域５０６と第２電極層５０５に接し、第１の領域５０６よりも酸素含有率が高い遷移金属酸化物を含む第２の領域５０７とを有している。そして、第２電極層５０３は、白金を含むイリジウム合金（イリジウム―白金合金）で構成されている。
なお、本例では、第２の領域５０７は、第１の領域５０６を酸化する方法では形成できないため、例えば、反応性スパッタリングにおいて、遷移金属または、遷移金属酸化物ターゲットを用い、堆積時のスパッタガス雰囲気に含まれる酸素含有量を調整することにより酸素含有率がより高い第２の領域５０７を形成する。
（不揮発性記憶素子の第１の適用例）
上述した第１の実施の形態に係る不揮発性記憶素子は、種々の形態の不揮発性半導体装置へ適用することが可能である。本実施の形態における不揮発性記憶素子の第１の適用例として、ワード線とビット線との交点（立体交差点）に不揮発性記憶素子（アクティブ層）を介在させた、いわゆるクロスポイント型の不揮発性記憶装置が挙げられる。以下にこの例について説明する。
［第１の適用例における不揮発性記憶装置の構成］
図１２は、本発明の第１の実施の形態に係る不揮発性記憶素子が適用された不揮発性記憶装置の第１の適用例における構成を示すブロック図である。また、図１３は、図１２に示される不揮発性記憶装置におけるＡ部の構成（４ビット分の構成）を示す斜視図である。
図１２に示すように、本例の不揮発性記憶装置２００は、半導体基板上に、メモリ本体部２０１を備えており、このメモリ本体部２０１は、メモリアレイ２０２と、行選択回路／ドライバ２０３と、列選択回路／ドライバ２０４と、情報の書き込みを行うための書き込み回路２０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定するセンスアンプ２０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０７とを具備している。また、不揮発性記憶装置２００は、外部から入力されるアドレス信号を受け取るアドレス入力回路２０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２０９とをさらに備えている。
メモリアレイ２０２は、図１２および図１３に示すように、半導体基板の上に互いに平行に形成された複数のワード線（第１の配線）ＷＬ０，ＷＬ１，ＷＬ２，…と、これらの複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…の上方にその半導体基板の主面に平行な面内において互いに平行且つ複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…に立体交差するように形成された複数のビット線（第２の配線）ＢＬ０，ＢＬ１，ＢＬ２，…とを備えている。
また、メモリアレイ２０２には、これらの複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…と複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…との立体交差点に対応してマトリクス状に設けられた複数のメモリセルＭ１１１，Ｍ１１２，Ｍ１１３，Ｍ１２１，Ｍ１２２，Ｍ１２３，Ｍ１３１，Ｍ１３２，Ｍ１３３，…（以下、「メモリセルＭ１１１，Ｍ１１２，…」と表す）が設けられている。
ここで、メモリセルＭ１１１，Ｍ１１２，…は、それぞれ第１の実施の形態に係る不揮発性記憶素子１００と、これらに直列に接続された電流制御素子で構成され、それぞれの不揮発性記憶素子は、積層構造の酸素不足型の遷移金属酸化物で構成される抵抗変化層を有している。
なお、図１２におけるメモリセルＭ１１１，Ｍ１１２，…は、図１３において符号２１０で示されている。
［第１の適用例の不揮発性記憶装置における不揮発性記憶素子の構成］
図１４は、図１２に示される不揮発性記憶装置の第１の適用例における不揮発性記憶素子の構成を示す断面図である。なお、図１４では、図１３のＢ部における構成が示されている。
図１４に示すように、本適用例の不揮発性記憶装置において、不揮発性記憶素子２１０は、銅配線である下部配線２１２（図１３におけるワード線ＷＬ１に相当する）および上部配線２１１（図１３におけるビット線ＢＬ１に相当する）の間に介在しており、下部電極２１７と、電流制御層２１６と、内部電極２１５と、抵抗変化層２１４と、上部電極２１３とが順に積層されて構成されている。
ここで、内部電極２１５、抵抗変化層２１４、および上部電極２１３は、図１に示した第１の実施の形態に係る不揮発性記憶素子１００における第１電極層１０３、抵抗変化層１０４、および第２電極層１０５にそれぞれ相当する。したがって、本適用例における構成も、第１の実施の形態における構成と同様にして形成される。
ここで、抵抗変化層２１４に接するように形成された上部電極２１３を、白金を含むイリジウム合金で形成することで、初期ブレイクダウンに必要な電気的パルスの電圧を小さくすることができ、かつ不揮発性記憶素子の抵抗値のばらつきを低減することができる不揮発性記憶素子を構成できる。
電流制御素子２１６は、ＴａＮで構成される内部電極２１５を介して、抵抗変化層２１４と直列接続されており、電流制御層２１６と抵抗変化層２１４とは電気的に接続されている。この下部電極２１７、電流制御層２１６、内部電極２１５で構成される電流制御素子は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ；金属−絶縁体−金属の意味）ダイオード又はＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ；金属−半導体−金属の意味）ダイオードに代表される素子であり、電圧に対して非線形な電流特性を示すものである。ＭＳＭダイオードの方がより多くの電流を流すことができる。電流制御層２１６としては、窒素不足型の窒化シリコン（ＳｉＮｘ）やアモルファスＳｉ等を用いることができる。また、この電流制御素子は、電圧に対して双方向性の電流特性を有しており、所定の閾値電圧Ｖｆ（一方の電極を基準にして例えば＋１Ｖ以上または−１Ｖ以下）で導通するように構成されている。
なお、タンタルおよびその酸化物は、半導体プロセスに一般的に用いられている材料であり、非常に親和性が高いといえる。そのため、既存の半導体製造プロセスに容易に組み入れることが可能である。
［多層化構造の不揮発性記憶装置の構成例］
図１２および図１３に示した本適用例の不揮発性記憶装置におけるメモリアレイを、３次元に積み重ねることによって、多層化構造の不揮発性記憶装置を実現することができる。
図１５は、図１２に示される不揮発性記憶装置の第１の適用例を多層化した構造におけるメモリアレイの構成を示す斜視図である。図１５に示すように、この不揮発性記憶装置は、図示しない半導体基板の上に互いに平行に形成された複数の下部配線（第１の配線）２１２と、これらの複数の下部配線２１２の上方にその半導体基板の主面に平行な面内において互いに平行且つ複数の下部配線２１２に立体交差するように形成された複数の上部配線（第２の配線）２１１と、これらの複数の下部配線２１２と複数の上部配線２１１との立体交差点に対応してマトリクス状に設けられた複数のメモリセル２１０とを備えるメモリアレイが、複数積層されてなる多層化メモリアレイを備えている。
なお、図１５に示す例では、配線層が５層であり、その立体交差点に配される不揮発性記憶素子が４層の構成となっているが、必要に応じてこれらの層数を増減してもよいことは勿論である。
このように構成された多層化メモリアレイを設けることによって、超大容量不揮発性メモリを実現することが可能となる。
なお、第１の実施の形態において説明したように、本発明における抵抗変化層は低温で形成することが可能である。したがって、本実施の形態で示すような配線工程での積層化を行う場合であっても、下層工程で形成されたトランジスタおよびシリサイドなどの配線材料に影響を与えることがないため、多層化メモリアレイを容易に実現することができる。すなわち、本発明のタンタル酸化物を含む抵抗変化層を用いることによって、多層化構造の不揮発性記憶装置を容易に実現することが可能となる。
（不揮発性記憶素子の第２の適用例）
本実施の形態における不揮発性記憶素子の第２の適用例として、１トランジスタ−１不揮発性記憶素子（１Ｔ１Ｒ構成）の構造を有する不揮発性記憶装置が挙げられる。
［第２の適用例における不揮発性記憶装置の構成］
図１６は、本発明の第１の実施の形態に係る不揮発性記憶素子が適用された不揮発性記憶装置の第２の適用例における構成を示すブロック図である。また、図１７は、図１６に示される不揮発性記憶装置におけるＣ部の構成（２ビット分の構成）を示す断面図である。
図１６に示すように、本適用例における不揮発性記憶装置３００は、半導体基板上に、メモリ本体部３０１を備えており、このメモリ本体部３０１は、メモリアレイ３０２と、行選択回路／ドライバ３０３と、列選択回路３０４と、情報の書き込みを行うための書き込み回路３０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定するセンスアンプ３０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路３０７とを具備している。また、不揮発性記憶装置３００は、セルプレート電源（ＶＣＰ電源）３０８と、外部から入力されるアドレス信号を受け取るアドレス入力回路３０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部３０１の動作を制御する制御回路３１０とをさらに備えている。
メモリアレイ３０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線（第１の配線）ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線（第２の配線）ＢＬ０，ＢＬ１，ＢＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してそれぞれ設けられた複数のトランジスタＴ１１，Ｔ１２，Ｔ１３，Ｔ２１，Ｔ２２，Ｔ２３，Ｔ３１，Ｔ３２，Ｔ３３，…（以下、「トランジスタＴ１１，Ｔ１２，…」と表す）と、トランジスタＴ１１，Ｔ１２，…と１対１に設けられた複数のメモリセルＭ２１１，Ｍ２１２，Ｍ２１３，Ｍ２２１，Ｍ２２２，Ｍ２２３，Ｍ２３１，Ｍ２３２，Ｍ２３３，…（以下、「メモリセルＭ２１１，Ｍ２１２，…」と表す）とを備えている。
また、メモリアレイ３０２は、ワード線ＷＬ０，ＷＬ１，ＷＬ２，…に平行して配列されている複数のプレート線（第３の配線）ＰＬ０，ＰＬ１，ＰＬ２，…を備えている。図１７に示すように、ワード線ＷＬ０，ＷＬ１の上方にビット線ＢＬ０が配され、そのワード線ＷＬ０，ＷＬ１とビット線ＢＬ０との間に、プレート線ＰＬ０，ＰＬ１が配されている。
ここで、メモリセルＭ２１１，Ｍ２１２，…は、それぞれが第１の実施の形態に係る不揮発性記憶素子１００に相当し、それぞれの不揮発性記憶素子は、積層構造の酸素不足型の遷移金属酸化物で構成される抵抗変化層を有している。より具体的には、図１７における不揮発性記憶素子３１３が、図１６におけるメモリセルＭ２１１，Ｍ２１２，…に相当し、この不揮発性記憶素子３１３は、上部電極３１４、積層構造の酸素不足型の遷移金属酸化物で構成される抵抗変化層３１５、および下部電極３１６で構成されている。上部電極３１４および下部電極３１６のいずれか一方が白金を含むイリジウム合金（イリジウム−白金合金）により形成されることで、初期ブレイクダウンに必要な電気的パルスの電圧を小さくすることができ、かつ不揮発性記憶素子の抵抗値のばらつきを低減することができる不揮発性記憶素子を構成できる。
なお、図１７における３１７はプラグ層を、３１８は金属配線層を、３１９はソースまたはドレイン領域をそれぞれ示している。
図１６に示すように、トランジスタＴ１１，Ｔ１２，Ｔ１３，…のドレインはビット線ＢＬ０に、トランジスタＴ２１，Ｔ２２，Ｔ２３，…のドレインはビット線ＢＬ１に、トランジスタＴ３１，Ｔ３２，Ｔ３３，…のドレインはビット線ＢＬ２に、それぞれ接続されている。
また、トランジスタＴ１１，Ｔ２１，Ｔ３１，…のゲートはワード線ＷＬ０に、トランジスタＴ１２，Ｔ２２，Ｔ３２，…のゲートはワード線ＷＬ１に、トランジスタＴ１３，Ｔ２３，Ｔ３３，…のゲートはワード線ＷＬ２に、それぞれ接続されている。
さらに、トランジスタＴ１１，Ｔ１２，…のソースはそれぞれ、メモリセルＭ２１１，Ｍ２１２，…と接続されている。
また、メモリセルＭ２１１，Ｍ２２１，Ｍ２３１，…はプレート線ＰＬ０に、メモリセルＭ２１２，Ｍ２２２，Ｍ２３２，…はプレート線ＰＬ１に、メモリセルＭ２１３，Ｍ２２３，Ｍ２３３，…はプレート線ＰＬ２に、それぞれ接続されている。
アドレス入力回路３０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ３０３へ出力するとともに、列アドレス信号を列選択回路３０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ２１１，Ｍ２１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
制御回路３１０は、情報の書き込みサイクルにおいては、データ入出力回路３０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路３０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路３１０は、読み出し用電圧の印加を指示する読み出し信号を列選択回路３０４へ出力する。
行選択回路／ドライバ３０３は、アドレス入力回路３０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
また、列選択回路３０４は、アドレス入力回路３０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
書き込み回路３０５は、制御回路３１０から出力された書き込み信号を受け取った場合、列選択回路３０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
また、センスアンプ３０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定する。その結果得られた出力データＤＯは、データ入出力回路３０７を介して、外部回路へ出力される。
なお、１トランジスタ−１不揮発性記憶素子の構造を有する本適用例の場合、第１の適用例におけるクロスポイント型の不揮発性記憶素子の構成と比べて記憶容量は小さくなる。しかしながら、ダイオードのような電流制御素子が不要であるため、ＣＭＯＳプロセスに容易に組み合わせることができ、また、動作の制御も容易であるという利点がある。
また、第１の適用例の場合と同様に、本発明における抵抗変化層は低温で形成することが可能であることから、本適用例で示すような配線工程での積層化を行う場合であっても、下層工程で形成されたトランジスタおよびシリサイドなどの配線材料に影響を与えることがないという利点がある。
さらに、第１の適用例の場合と同様に、タンタルおよびその酸化物の形成は、既存の半導体製造プロセスに容易に組み入れることが可能であるため、本適用例における不揮発性記憶装置を容易に製造することができる。
［第２の適用例における不揮発性記憶装置の測定結果］
本適用例における不揮発性記憶装置における抵抗変化層およびトランジスタで構成される不揮発性記憶素子の抵抗変化特性を測定し、第２電極層の白金含有率による依存性を検討した。図１８Ａ〜図１８Ｃおよび図１９Ａ〜図１９Ｃは、第２の適用例における不揮発性記憶装置の不揮発性記憶素子に流れるセル電流の評価結果を示す正規期待値分布グラフであり、図２０は、第２の適用例における不揮発性記憶装置の不揮発性記憶素子における第２電極層の白金含有率変化に対するセル電流変化を示すグラフである。図１８Ａ〜図１８Ｃおよび図１９Ａ〜図１９Ｃの各グラフは、垂直方向に対する傾きが大きいほどセル電流のばらつきが大きい（良好に動作しない）ことを示し、傾きが小さいほどセル電流のばらつきが小さい（良好に動作する）ことを示している。なお、図１８Ａ〜図１８Ｃおよび図１９Ａ〜図１９Ｃの例において、トランジスタは１．８Ｖ系且つゲート幅が０．４４μｍであるものを用い、抵抗変化特性を安定化させるために設計回路での初期ブレイクダウン処理後、１．８Ｖのパルスを印加した。その結果、図１８Ａ〜図１８Ｃおよび図１９Ａ〜図１９Ｂに示すように、白金含有率が５０ａｔｍ％以下では低抵抗状態での電流値（ＬＲ電流値）および高抵抗状態での電流値（ＨＲ電流値）の双方とも良好な動作が確認できた。これに対し、図１９Ｃに示すように白金含有率が６０ａｔｍ％の素子では、ＬＲ電流値、ＨＲ電流値ともばらつきが増加していることが確認された。
図２０は、第２の適用例における不揮発性記憶装置の不揮発性記憶素子において、第２電極層の白金含有率変化に対するセル電流の変化を示すグラフである。図２０に示されるように、第２電極層の白金含有率が６０ａｔｍ％ではＬＲ電流値の最小値とＨＲ電流値の最大値との差（ウィンドウ）が低下していることが確認された。このような狭いウィンドウの場合には、抵抗値の読み出し時の誤判定につながるので好ましくない。
以上の結果より、ばらつき特性の優れた不揮発性記憶素子を作製するためには、白金含有率は５０ａｔｍ％以下であることが好ましいことが示された。
上記の実施の形態においては、遷移金属酸化物層はタンタル酸化物の積層構造で構成されていたが、これに代えて、例えば、ハフニウム（Ｈｆ）酸化物の積層構造やジルコニウム（Ｚｒ）酸化物の積層構造などであってもよい。
ハフニウム酸化物の積層構造を採用する場合は、積層構造のうちの第１の領域をＨｆＯｘとし、第２の領域をＨｆＯｙとした場合には、０＜ｘ＜２．０、で、ｘ＜ｙとし、第２のハフニウム酸化物の膜厚は３ｎｍ以上、４ｎｍ以下であることが好ましい。
また、ジルコニウム酸化物の積層構造を採用する場合は、第１の領域をＺｒＯｘとし、第２の領域をＺｒＯｙとすると、０＜ｘ＜２．０、で、ｘ＜ｙとし、第２の領域の膜厚は１ｎｍ以上、５ｎｍ以下であることが好ましい。
また、ハフニウム酸化物の場合は、Ｈｆターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極の上に第１の領域を形成する。第２の領域は、この第１の領域を形成後に、アルゴンガスと酸素ガスのプラズマに第１の領域の表面を暴露することにより形成できる。第１の領域の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
また、第１の領域をハフニウム酸化物とした場合、第１の領域の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。第１の領域の組成をＨｆＯｘ、第２の領域の組成をＨｆＯｙと表した場合、０．９≦ｘ≦１．６、１．８＜ｙ＜２．０、第２の領域の膜厚は３ｎｍ以上４ｎｍ以下の範囲で安定した抵抗変化特性を実現できる。
ジルコニウム酸化物の場合は、Ｚｒターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極の上に第１の領域を形成する。第２の領域は、この第１の領域を形成後に、アルゴンガスと酸素ガスのプラズマに第１の領域の表面を暴露することにより形成できる。第１の領域の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
また、ジルコニウム酸化物の場合、第２の領域の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。第１の領域の組成をＺｒＯｘ、第２の領域の組成をＺｒＯｙと表した場合、０．９≦ｘ≦１．４、１．９＜ｙ＜２．０、第２の領域の膜厚は１ｎｍ以上５ｎｍ以下の範囲で安定した抵抗変化特性を実現できる。
なお、上述した実施形態においては、抵抗変化層としての遷移金属酸化物としては、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物の場合について説明したが、第１電極と第２電極間に挟まれる遷移金属酸化物層としては、抵抗変化を発現する主たる抵抗変化層として、タンタル、ハフニウム、ジルコニウム等の酸化物層が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本発明の範囲に含まれるものである。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。
また、スパッタリングにて抵抗変化層を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗変化層に混入することがあるが、このような微量の元素が抵抗膜に混入した場合も本発明の範囲に含まれることは当然である。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
本発明は、抵抗変化型の半導体記憶素子およびこれを備えた不揮発性記憶装置を提供するものであり、安定動作し、信頼性の高い不揮発性メモリを実現することができるので、不揮発性メモリを用いる種々の電子機器に有用である。
１００ 不揮発性記憶素子
１０１ 基板
１０２ 酸化物層
１０３ 第１電極層（第１電極）
１０４ 抵抗変化層
１０５ 第２電極層（第２電極）
１０６ 第１の領域（抵抗変化層）
１０７ 第２の領域（抵抗変化層）
２００ 不揮発性記憶装置
２０１ メモリ本体部
２０２ メモリアレイ
２０３ 行選択回路／ドライバ
２０４ 列選択回路／ドライバ
２０５ 書き込み回路
２０６ センスアンプ
２０７ データ入出力回路
２０８ アドレス入力回路
２０９ 制御回路
２１０ 不揮発性記憶素子
２１１ 上部配線
２１２ 下部配線
２１３ 上部電極
２１４ 抵抗変化層
２１５ 内部電極
２１６ 電流制御層
２１７ 下部電極
２１８ オーミック抵抗層
２１９ 第２の抵抗変化層
３００ 不揮発性記憶装置
３０１ メモリ本体部
３０２ メモリアレイ
３０３ 行選択回路／ドライバ
３０４ 列選択回路
３０５ 書き込み回路
３０６ センスアンプ
３０７ データ入出力回路
３０８ セルプレート電源
３０９ アドレス入力回路
３１０ 制御回路
３１３ 不揮発性記憶素子
３１４ 上部電極
３１５ 抵抗変化層
３１６ 下部電極
ＢＬ０，ＢＬ１，… ビット線
Ｍ１１，Ｍ１２，… メモリセル
Ｔ１１，Ｔ１２，… トランジスタ
ＷＬ０，ＷＬ１，… ワード線
５００ 不揮発性記憶素子
５０１ 基板
５０２ 酸化物層
５０３ 第２電極層
５０４ 抵抗変化層
５０５ 第１電極層
５０６ 第１の領域
５０７ 第２の領域

Claims (7)

  1. 第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層と、を備え、
    前記抵抗変化層は、前記第１電極に接し、酸素不足型の遷移金属酸化物を含む第１の領域と、前記第２電極に接し、前記第１の領域よりも酸素不足度が小さい遷移金属酸化物を含む第２の領域とを有し、
    前記第２電極が、イリジウムとイリジウムより低いヤング率を有する少なくとも１つの貴金属との合金で構成されており、イリジウムの含有率が５０ａｔｍ％以上である、不揮発性記憶素子。
  2. 前記合金は、前記抵抗変化層の初期ブレイクダウンに必要な電気的パルスの電圧を小さくすることができ、かつ不揮発性記憶素子の抵抗値のばらつきを低減することができる合金である、請求項１に記載の不揮発性記憶素子。
  3. 前記第２電極が、イリジウムと白金の合金で構成されており、白金の含有率が２０ａｔｍ％以上５０ａｔｍ％以下であることを特徴とする請求項１に記載の不揮発性記憶素子。
  4. 前記第２電極が、イリジウムとパラジウムの合金で構成されており、パラジウムの含有率が２０ａｔｍ％以上５０ａｔｍ％以下であることを特徴とする請求項１に記載の不揮発性記憶素子。
  5. 前記抵抗変化層は、抵抗変化層を構成する遷移金属酸化物が酸素濃度の異なる複数層で構成された積層構造であることを特徴とする請求項１に記載の不揮発性記憶素子。
  6. 半導体基板上に互いに平行に形成された複数の第１の配線と、前記複数の第１の配線の上方に前記半導体基板の主面に平行な面内において互いに平行且つ前記複数の第１の配線に立体交差するように形成された複数の第２の配線と、前記複数の第１の配線と前記複数の第２の配線との立体交差点に対応して設けられた不揮発性記憶素子とを具備するメモリアレイを備え、
    前記不揮発性記憶素子のそれぞれは、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し、前記第１電極と前記第２電極との間で与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、
    前記抵抗変化層は、前記第１電極に接し、酸素不足型の遷移金属酸化物を含む第１の領域と、前記第２電極に接し、前記第１の領域よりも酸素不足度が小さい素不足型の遷移金属酸化物を含む第２の領域とを有し、
    前記第２電極が、イリジウムとイリジウムより低いヤング率を有する少なくとも１つの貴金属との合金で構成されており、イリジウムの含有率が５０ａｔｍ％以上である、不揮発性半導体装置。
  7. 半導体基板上に互いに平行に形成された複数の第１の配線と、前記複数の第１の配線の上方に前記半導体基板の主面に平行な面内において互いに平行且つ前記複数の第１の配線に立体交差するように形成された複数の第２の配線と、前記複数の第１の配線または前記複数の第２の配線のいずれか一方と平行に配列され、互いに平行に形成された複数の第３の配線と、前記第１の配線および前記第２の配線の立体交差点のそれぞれに対応して設けられた複数のトランジスタと、前記トランジスタと１対１に設けられた複数の不揮発性記憶素子とを備え、
    前記不揮発性記憶素子のそれぞれは、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し、前記第１の配線と前記第３の配線との間に与えられ、対応して設けられている前記トランジスタを介して前記第１電極と前記第２電極との間で与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、
    前記不揮発性記憶素子の、前記第１電極および前記第２電極のいずれか一方は、対応する前記トランジスタのソースおよびドレインのいずれか一方と接続され、
    前記複数のトランジスタのゲートは、対応する前記第１の配線と接続され、
    前記不揮発性記憶素子の、前記第１電極および前記第２電極のいずれか他方は、対応する前記第２の配線および前記第３の配線のいずれか一方と接続され、
    前記トランジスタのソースおよびドレインのいずれか他方は、対応する前記第２の配線および前記第３の配線のいずれか他方と接続され、
    前記抵抗変化層は、前記第１電極に接し、酸素不足型の遷移金属酸化物を含む第１の領域と、前記第２電極に接し、前記第１の領域よりも酸素不足度が小さい酸素不足型の遷移金属酸化物を含む第２の領域とを有し、
    前記第２電極が、イリジウムとイリジウムより低いヤング率を有する少なくとも１つの貴金属との合金で構成されており、イリジウムの含有率が５０ａｔｍ％以上である、不揮発性半導体装置。
JP2012519274A 2010-06-10 2011-06-09 不揮発性記憶素子およびそれを備えた不揮発性記憶装置 Active JP5174282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012519274A JP5174282B2 (ja) 2010-06-10 2011-06-09 不揮発性記憶素子およびそれを備えた不揮発性記憶装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010132885 2010-06-10
JP2010132885 2010-06-10
PCT/JP2011/003270 WO2011155210A1 (ja) 2010-06-10 2011-06-09 不揮発性記憶素子およびそれを備えた不揮発性記憶装置
JP2012519274A JP5174282B2 (ja) 2010-06-10 2011-06-09 不揮発性記憶素子およびそれを備えた不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JP5174282B2 JP5174282B2 (ja) 2013-04-03
JPWO2011155210A1 true JPWO2011155210A1 (ja) 2013-08-01

Family

ID=45097825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012519274A Active JP5174282B2 (ja) 2010-06-10 2011-06-09 不揮発性記憶素子およびそれを備えた不揮発性記憶装置

Country Status (4)

Country Link
US (1) US20120326113A1 (ja)
JP (1) JP5174282B2 (ja)
CN (1) CN102782846B (ja)
WO (1) WO2011155210A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094169A1 (ja) * 2011-12-19 2013-06-27 パナソニック株式会社 不揮発性記憶装置及びその製造方法
JP5450911B2 (ja) * 2012-02-17 2014-03-26 パナソニック株式会社 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置
JP2013187256A (ja) * 2012-03-06 2013-09-19 Toshiba Corp 不揮発性抵抗変化素子
JP5655173B2 (ja) * 2012-03-29 2015-01-14 パナソニックＩｐマネジメント株式会社 クロスポイント型不揮発性記憶装置とその駆動方法
JP2014103326A (ja) * 2012-11-21 2014-06-05 Panasonic Corp 不揮発性記憶素子およびその製造方法
US9111941B2 (en) * 2013-03-15 2015-08-18 Globalfoundries Singapore Pte. Ltd. Non-volatile memory device with TSI/TSV application
US8975610B1 (en) 2013-12-23 2015-03-10 Intermolecular, Inc. Silicon based selector element
WO2016194332A1 (ja) * 2015-05-29 2016-12-08 日本電気株式会社 プログラマブル論理集積回路、設計支援システム及びコンフィグレーション方法
US9666797B1 (en) * 2015-12-22 2017-05-30 Macronix International Co., Ltd. Memory structure having material layer made from a transition metal on interlayer dielectric
JP6817888B2 (ja) * 2016-05-27 2021-01-20 ヌヴォトンテクノロジージャパン株式会社 不揮発性メモリ装置
US10594304B2 (en) * 2016-06-20 2020-03-17 Sony Corporation Analog-digital conversion device, solid state image pickup element, and image pickup device
US10262715B2 (en) * 2017-03-27 2019-04-16 Micron Technology, Inc. Multiple plate line architecture for multideck memory array
US10727401B2 (en) * 2017-11-10 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
CN110311036A (zh) * 2018-03-20 2019-10-08 旺宏电子股份有限公司 电阻式存储器元件及其制作方法
US11948625B2 (en) * 2021-09-09 2024-04-02 Winbond Electronics Corporation Systems on chips, memory circuits, and methods for accessing data in a memory circuit directly using a transistor-level operation signal

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554631B2 (ja) * 1994-01-13 2010-09-29 ローム株式会社 誘電体キャパシタおよびその製造方法
US6660631B1 (en) * 2000-08-31 2003-12-09 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
JP2002329786A (ja) * 2001-04-27 2002-11-15 Furuya Kinzoku:Kk 容量素子及びその製造方法
US7098043B2 (en) * 2004-01-15 2006-08-29 Sharp Laboratories Of America, Inc. PCMO spin-coat deposition
JP2008060091A (ja) * 2005-01-14 2008-03-13 Matsushita Electric Ind Co Ltd 抵抗変化素子
JP4533807B2 (ja) * 2005-06-23 2010-09-01 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
KR100790882B1 (ko) * 2006-07-10 2008-01-03 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JP4655021B2 (ja) * 2006-10-12 2011-03-23 セイコーエプソン株式会社 可変抵抗素子
CN101501851B (zh) * 2006-12-28 2010-11-17 松下电器产业株式会社 电阻变化型元件和电阻变化型存储装置
EP2063467B1 (en) * 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
CN102119424B (zh) * 2009-04-15 2014-03-26 松下电器产业株式会社 电阻变化型非易失性存储装置

Also Published As

Publication number Publication date
WO2011155210A1 (ja) 2011-12-15
CN102782846A (zh) 2012-11-14
JP5174282B2 (ja) 2013-04-03
US20120326113A1 (en) 2012-12-27
CN102782846B (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
JP5174282B2 (ja) 不揮発性記憶素子およびそれを備えた不揮発性記憶装置
JP4607257B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP6391009B2 (ja) 抵抗変化型不揮発性記憶素子の製造方法
JP5899474B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
JP5081334B2 (ja) 不揮発性記憶素子、その製造方法
JP5351363B1 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP4299882B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
US8854864B2 (en) Nonvolatile memory element and nonvolatile memory device
WO2013051267A1 (ja) 不揮発性記憶素子および不揮発性記憶装置
WO2008059701A1 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JP2010287895A (ja) 不揮発性記憶素子の製造方法
JPWO2011064967A1 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP4757360B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
US9251898B2 (en) Method for programming nonvolatile memory element, method for initializing nonvolatile memory element, and nonvolatile memory device
JP5571833B2 (ja) 不揮発性記憶素子及び不揮発性記憶素子の製造方法
JP2010021381A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP5650855B2 (ja) 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置
JP5367198B1 (ja) 抵抗変化型不揮発性記憶装置
JP2011198909A (ja) 抵抗変化型不揮発性記憶素子
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
WO2020136974A1 (ja) 抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置
JP2013161933A (ja) 不揮発性記憶素子及びその製造方法
JP2014075159A (ja) 不揮発性記憶装置及び不揮発性記憶装置の駆動方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121227

R150 Certificate of patent or registration of utility model

Ref document number: 5174282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250