CN102742011B - 非易失性存储元件及其制造方法 - Google Patents

非易失性存储元件及其制造方法 Download PDF

Info

Publication number
CN102742011B
CN102742011B CN201180007789.8A CN201180007789A CN102742011B CN 102742011 B CN102742011 B CN 102742011B CN 201180007789 A CN201180007789 A CN 201180007789A CN 102742011 B CN102742011 B CN 102742011B
Authority
CN
China
Prior art keywords
layer
resistance
electrode
transition metal
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180007789.8A
Other languages
English (en)
Other versions
CN102742011A (zh
Inventor
米田慎一
三河巧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102742011A publication Critical patent/CN102742011A/zh
Application granted granted Critical
Publication of CN102742011B publication Critical patent/CN102742011B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的非易失性存储元件具有：电阻变化元件（104a），其具有第1电极（103）、第2电极（105）和电阻变化层（104），该电阻变化层（104）介于第1电极（103）和第2电极（105）之间，并且电阻值根据提供到第1电极（103）和第2电极（105）之间的电信号而可逆地变化；以及固定电阻层（108），其具有规定的电阻值，被层叠于电阻变化层（104），电阻变化层（104）具有缺氧型的第1过渡金属氧化物层（106）、和具有比第1过渡金属氧化物层（106）高的含氧率的第2过渡金属氧化物绝缘层（107），规定的电阻值为70Ω以上且1000Ω以下。

Description

非易失性存储元件及其制造方法
技术领域
本发明涉及非易失性半导体元件、其制造方法、以及非易失性存储元件的设计支持方法，尤其涉及电阻值通过电压脉冲的施加而变化的电阻变化型的非易失性半导体存储元件及其制造方法等。
背景技术
近年来，随着数字技术的发展，便携式信息设备和信息家电等电子设备进一步实现了高功能化。因此，对电阻变化元件的大容量化、写入功率的降低、写入/读出时间的高速化、以及长寿命化的要求愈发高涨。
针对这些要求，可以说已有的采用浮栅(floating gate)的闪存的细微化是有界限的。与此相对，在存储部的材料采用电阻变化层的电阻变化元件（电阻变化型存储器）中，能够利用由两端子的电阻变化元件构成的单纯构造的存储元件（非易失性存储元件）构成，因而能够期待更进一步的细微化、高速化和低功耗化。在存储部的材料采用电阻变化层的情况下，例如通过电脉冲的输入等，使其电阻值从高电阻向低电阻、或者从低电阻向高电阻变化。在这种情况下，明确区分低电阻和高电阻这两种值，在低电阻和高电阻之间实现快速且稳定地变化，以及非易失性地保存这两种值，从稳定存储器特性的角度来说是必要的。
为此，关于非易失性存储元件提出了以存储器特性的稳定和存储元件的细微化为目的的各种方案。作为构成这种非易失性存储元件的电阻变化元件的一例，提出了将含氧率不同的过渡金属氧化物进行层叠并用作电阻变化层的电阻变化元件。例如，在专利文献1中公开了这样的电阻变化元件，使在与含氧率高的电阻变化层接触的电极界面上有选择地产生氧化/还原反应，使电阻变化变稳定。该电阻变化元件具有下部电极和电阻变化层和上部电极，通过进行二维或者三维配置来构成存储器阵列。并且，该电阻变化元件的电阻变化层由第1电阻变化层和第2电阻变化层的层叠构造 构成，第1电阻变化层和第2电阻变化层利用相同种类的过渡金属氧化物构成。并且，形成第2电阻变化层的过渡金属氧化物的含氧率高于形成第1电阻变化层的过渡金属氧化物的含氧率。通过形成这种构造，在对电阻变化元件施加电压的情况下，电压几乎都施加给了含氧率高、而且表现出更高的电阻值的第2电阻变化层。并且，在该界面附近含有丰富的能够有助于反应的氧。因此，在上部电极与第2电阻变化层的界面中有选择地产生氧化/还原的反应，能够稳定地实现电阻变化。
现有技术文献
专利文献
专利文献1：国际公开2008/149484号公报
专利文献2：国际公开2008/126365号公报
发明概要
发明要解决的问题
但是，在如上所述的现有技术的非易失性存储元件中存在如下问题。
在电阻变化层采用缺氧型的氧化钽层等过渡金属氧化物的情况下，通过利用含氧率高的层（高浓度层）和含氧率低的层（低浓度层）的层叠构造构成电阻变化层，能够实现稳定的动作。其中，所谓缺氧型的金属氧化物，是指含氧量比具有化学计量（Stoichiometry）组分的金属氧化物的含氧量少的金属氧化物，对于上述的氧化钽，在用TaOx表示其组分时，具有化学计量组分的氧化钽为TaO2.5（即Ta2O5），因而缺氧型的氧化钽的x的值为0<x<2.5。x的范围因该过渡金属具有的价数的值而异。通常具有化学计量组分的金属氧化物显示出绝缘性，而缺氧型的金属氧化物显示出半导体的特性。
但是，在电阻变化层构成为这种高浓度层（高电阻层）和低浓度层（低电阻层）的层叠构造的情况下，最初施加电信号时的初期电阻值通过初期状态的高电阻层而高于通常的电阻变化时的高电阻状态的电阻值，在这种状态维持不变的情况下即使提供电信号（通常的电脉冲），电阻也不变化，因而不能得到电阻变化特性。
为了得到电阻变化特性，需要对初期状态的电阻变化层施加高电压的电脉冲，使在高电阻层内形成电路径（使高电阻层击穿）。这种处理被称为 初期击穿。该高电压的电脉冲的电压（初期击穿电压）高于使作为存储器的电阻变化层从低电阻状态变为高电阻状态或者从高电阻状态变为低电阻状态所需要的通常的电脉冲的电压，需要用于产生这种高电压的电脉冲的特殊电路。即，存在除了用于产生通常的电脉冲的电路之外，还需要用于产生高电压的电脉冲的特殊电路的问题。
并且，针对该问题，虽然通过将电阻变化层的高浓度层的膜厚变薄，也能够降低初期击穿所需要的电脉冲电压，但是从非易失性存储元件以及使用其的器件的可靠性的角度考虑，不期望将电阻变化层的高浓度层的膜厚变薄。即，如果为了减小初期击穿所需要的电脉冲电压而将电阻变化层的高浓度层的膜厚变薄，则存在电阻变化元件的电阻值出现偏差、可靠性降低的问题。
发明内容
本发明正是鉴于上述情况而提出的，其目的在于，提供一种能够减小初期击穿所需要的电脉冲电压，而且能够降低非易失性存储元件的电阻值的偏差的非易失性存储元件、其制造方法、以及非易失性存储元件的设计支持方法。
用于解决问题的手段
为了达到上述目的，本发明的第一方面的非易失性存储元件具有：电阻变化元件，具有第1电极、第2电极和电阻变化层，所述电阻变化层介于所述第1电极和所述第2电极之间，并且其电阻值根据提供到所述第1电极和所述第2电极之间的电信号而可逆地变化；以及固定电阻层，具有规定的电阻值，被层叠于所述电阻变化元件，所述电阻变化层具有缺氧型的第1过渡金属氧化物层、和具有比所述第1过渡金属氧化物层高的含氧率的第2过渡金属氧化物绝缘层，所述规定的电阻值为70Ω以上且1000Ω以下。
如同该结构这样，通过一体地设置70Ω以上且1000Ω以下的固定电阻层，能够减小初期击穿所需要的电脉冲电压。另外，在将70Ω以上且1000Ω以下的固定电阻层设于例如电阻变化元件外部的情况下、即非一体设置的情况下，将无法减小初期击穿所需要的电脉冲电压。
这样，通过一体地设置70Ω以上且1000Ω以下的固定电阻层，能够减小初期击穿所需要的电脉冲电压，因而不必使电阻变化层的高浓度层的膜厚变薄到电阻值的必要值以上。因此，能够实现能够减小初期击穿所需要的电脉冲电压，而且能够降低非易失性存储元件的电阻值的偏差的非易失性存储元件。
其中，也可以是，所述第1电极配置于所述固定电阻层上，所述第1过渡金属氧化物层配置于所述第1电极上，所述第2过渡金属氧化物层配置于所述第1过渡金属氧化物层上，所述第2电极配置于所述第2过渡金属氧化物层上，所述固定电阻层与所述电阻变化元件电连接。
并且，也可以是，所述固定电阻层配置于所述第2电极上，所述第2电极配置于所述第2过渡金属氧化物层上，所述第2过渡金属氧化物层配置于所述第1过渡金属氧化物层上，所述第1过渡金属氧化物层配置于所述第1电极上，所述固定电阻层与所述电阻变化元件电连接。
并且，也可以是，所述第2电极配置于所述固定电阻层上，所述第2过渡金属氧化物层配置于所述第2电极上，所述第1过渡金属氧化物层配置于所述第2过渡金属氧化物层上，所述第1电极配置于所述第2过渡金属氧化物层上，所述固定电阻层与所述电阻变化元件电连接。
并且，也可以是，所述固定电阻层配置于所述第1电极上，所述第1电极配置于所述第1过渡金属氧化物层上，所述第1过渡金属氧化物层配置于所述第2过渡金属氧化物层上，所述第2过渡金属氧化物层配置于所述第2电极上，所述固定电阻层与所述电阻变化元件电连接。
其中，优选构成所述第2电极的材料的标准电极电势比构成所述第1电极的材料以及构成所述电阻变化层的过渡金属的标准电极电势都大。
并且，优选所述电阻变化层是利用从氧化钽、氧化铪及氧化锆中选择的一种缺氧型的过渡金属氧化物层构成的。
其中，优选所述规定的电阻值为70Ω以上且420Ω以下。
并且，所述固定电阻层可以利用氮化钛铝构成，所述固定电阻层也可以利用氧化钽构成。
并且，为了达到上述目的，本发明的一个方面的非易失性存储元件的制造方法包括以下工序：在半导体基板上形成具有70Ω以上且1000Ω以下 的规定的电阻值的固定电阻层的工序；在所述固定电阻层上形成第1电极的工序；在所述第1电极上形成电阻变化层的工序，所述电阻变化层具有缺氧型的第1过渡金属氧化物层、和含氧率高于所述第1过渡金属氧化物层的作为绝缘物的第2过渡金属氧化物层；以及在所述电阻变化层上形成第2电极的工序。
并且，为了达到上述目的，本发明的一个方面的非易失性存储元件的制造方法包括以下工序：在半导体基板上形成第1电极的工序；在所述第1电极上形成电阻变化层的工序，所述电阻变化层具有缺氧型的第1过渡金属氧化物层、和含氧率高于所述第1过渡金属氧化物层的作为绝缘物的第2过渡金属氧化物层；在所述电阻变化层上形成第2电极的工序；在所述第2电极上形成具有70Ω以上且1000Ω以下的规定的电阻值的固定电阻层的工序。
并且，为了达到上述目的，本发明的一个方面的非易失性存储元件的制造方法，用于制造上述本发明第一方面的非易失性存储元件，该制造方法包括：设计步骤，确定所述固定电阻层的规定的电阻值；以及制造步骤，按照在所述设计步骤中确定的规定的电阻值制造所述非易失性存储元件，所述设计步骤包括：计算步骤，计算所述固定电阻层的电阻值与所述非易失性存储元件的初始化电压之间的依存关系；受理步骤，受理对作为设计对象的非易失性存储元件所要求的初始化电压；确定步骤，通过参照在所述计算步骤中计算出的依存关系，确定与在所述受理步骤中受理的初始化电压相对应的所述固定电阻层的规定的电阻值；以及输出步骤，输出在所述确定步骤中确定出的规定的电阻值。
其中，优选在所述计算步骤中包括：实验制造步骤，实验性地制造所述固定电阻层的所述电阻值不同的多个非易失性存储元件；计测步骤，将在所述实验制造步骤中制造的固定电阻层的电阻值不同的多个非易失性存储元件初始化，由此计测并收集初始化电压；以及决定步骤，针对所述多个非易失性存储元件，将所述固定电阻层的各个电阻值和对应的所述初始化电压建立关联，由此决定所述依存关系。
发明效果
根据本发明，能够实现可减小初期击穿所需要的电脉冲电压，而且能 够降低非易失性存储元件的电阻值的偏差的高可靠性的非易失性存储元件、其制造方法、以及非易失性存储元件的设计支持方法。
具体地讲，通过在电阻变化元件上层叠（一体地形成）固定电阻层，与将固定电阻分离并隔着布线进行连接的情况相比，能够使施加给氧浓度较高的高电阻层的电压分配变稳定，并降低击穿电压，而且不会由于布线延迟等的影响而产生压降。由此，能够有助于击穿电压的低电压化和存储器的细微化/大容量化。
附图说明
图1是表示本发明的实施方式1的非易失性存储元件的结构示例的剖视图。
图2是用于说明本发明的实施方式1的非易失性存储元件的制造方法的流程图。
图3是表示现有技术的非易失性存储元件的结构示例的剖视图。
图4是本发明的实施方式1的非易失性存储元件与现有技术的非易失性存储元件的初期击穿电压的对比图。
图5是本发明的实施方式1的非易失性存储元件与现有技术的非易失性存储元件的初期电阻及其偏差的对比图。
图6是表示本发明的实施方式1的非易失性存储元件的固定电阻值与初期击穿电压的关系的图。
图7是表示本发明的实施方式1的非易失性存储元件的电阻变化层的电阻值与脉冲施加次数的关系的图。
图8是表示本发明的实施方式1的非易失性存储元件与现有技术的非易失性存储元件的电阻值变化的图。
图9是表示在本发明的实施方式1的非易失性存储元件中写入信息时的动作示例的图。
图10是表示在本发明的实施方式1的非易失性存储元件中读出信息时的动作示例的图。
图11是表示本发明的实施方式1的变形例1的非易失性存储元件的结构示例的剖视图。
图12是表示本发明的实施方式1的变形例2的非易失性存储元件的结构示例的剖视图。
图13是用于说明本发明的实施方式1的变形例2的非易失性存储元件的制造方法的流程图。
图14是表示本发明的实施方式1的变形例3的非易失性存储元件的结构示例的剖视图。
图15是表示本发明的实施方式2的非易失性存储装置的结构的框图。
图16是表示图15所示的非易失性存储元件的A部的结构（4比特量的结构）的立体图。
图17是表示图15所示的非易失性存储装置的非易失性存储元件的结构的剖视图。
图18是表示将图15所示的非易失性存储装置多层化得到的构造中的存储器单元阵列的结构的立体图。
图19是表示本发明的实施方式3的非易失性存储装置的结构的框图。
图20是表示图19所示的非易失性存储元件的C部的结构（2比特量的结构）的立体图。
图21是本发明的实施方式3的非易失性存储装置与现有技术示例的非易失性存储装置的非易失性存储元件的初期击穿时间的评价结果的对比图。
图22是表示本发明的实施方式4的非易失性存储元件的设计支持方法的相关步骤整体的流程图。
图23是表示图22中的步骤10的具体步骤的流程图。
具体实施方式
下面，参照附图详细说明本发明的实施方式。另外，在所有附图中对相同或者相当的要素标注相同的标号，并且有时省略其说明。
（实施方式1）
[非易失性存储元件的结构]
图1是表示本发明的实施方式1的非易失性存储元件的结构示例的剖视图。
图1所示的非易失性存储元件100是电阻变化型的非易失性存储元件，具有基板101、形成于该基板101上的作为绝缘层的氧化物层102、形成于该氧化物层102上的固定电阻层108、和形成于固定电阻层108上的电阻变化元件104a。
电阻变化元件104a由作为第1电极的第1电极层103、作为第2电极的第2电极层105、以及被夹在第1电极层103和第2电极层105之间的电阻变化层104构成。作为一例，如图1所示，第1电极层103和电阻变化层104和第2电极层105按照所提及的顺序层叠在固定电阻层108上。
电阻变化层104介于第1电极层103和第2电极层105之间，其电阻值根据提供到第1电极层103和第2电极层105之间的电信号而可逆地变化。并且，电阻变化层104具备缺氧型的含氧率低的第1过渡金属氧化物层、和具有含氧率比含氧率低的第1过渡金属氧化物层高的第2过渡金属氧化物层。具体地讲，电阻变化层104利用过渡金属氧化物构成，并且构成为具有第1过渡金属氧化物层106和第2过渡金属氧化物层107至少这两层的层叠构造，第1过渡金属氧化物层106与第1电极层103相接，利用缺氧型的过渡金属氧化物构成，第2过渡金属氧化物层107与第2电极层105相接，利用含氧率高于第1过渡金属氧化物层106的过渡金属氧化物构成。
第1过渡金属氧化物层106和第2过渡金属氧化物层107作为一例利用氧化钽构成。其中，构成第1过渡金属氧化物层106的氧化钽在表示为TaOx时满足0<x<2.5。并且，构成第2过渡金属氧化物层107的氧化钽在表示为TaOy时满足x<y。尤其是为了实现电阻变化元件的稳定动作，优选TaOx满足0.8≦x≦1.9，优选TaOy满足2.1≦y。另外，TaOy通过满足2.1≦y，显示出绝缘性。TaOy在y＝2.5时显示出理想的绝缘性。并且，第1过渡金属氧化物层106的膜厚例如约为20nm以上～100nm以下，第2过渡金属氧化物层107的膜厚例如约为2nm以上～12nm以下。
另外，这样构成的电阻变化层104（第1过渡金属氧化物层106）能够在比较低的基板温度下形成，因而能够形成在树脂材料等上。
优选第2电极层105与电阻变化层104中含氧率高的第2过渡金属氧化物层107相接，并利用具有比构成电阻变化层104的过渡金属的标准电 极电势大的标准电极电势的电极材料、例如50nm的铱（Ir）构成。其中，标准电极电势具有其值越大越不易氧化的性质。
第1电极层103与电阻变化层104中含氧率低的第1过渡金属氧化物层106相接，利用例如100nm的氮化钽（TaN）构成。另外，第1电极层103的材料（电极材料）优选标准电极电势比构成第2电极层105的材料小的材料，例如钨（W）、镍（Ni）、钽（Ta）、钛（Ti）、铝（Al）、氮化钽（TaN）、氮化钛（TiN）等。因为通过形成这种结构，在第2电极层105附近的第2过渡金属氧化物层107中有选择地产生第2过渡金属氧化物层107的氧化还原反应，能够得到更稳定的电阻变化特性。
固定电阻层108具有比通常的布线电阻等导体高的规定的电阻值，被层叠在电阻变化元件104a上。具体地讲，固定电阻层108形成于氧化物层102上，而且在第1电极层103之下。换言之，固定电阻层108形成于氧化物层102上，电阻变化元件104a（第1电极层103）被层叠在固定电阻层108上。并且，固定电阻层108与电阻变化元件104a的第1电极即第1电极层103电连接。
固定电阻层108利用例如50nm厚的氮化钛铝（TiAlN）形成。固定电阻层108的规定的电阻值（以后也表述为固定电阻值）为70Ω～1000Ω，优选100Ω。另外，固定电阻层108也可以利用容易控制在70Ω～1000Ω的范围内的TaN、TaOx等材料形成。
另外，在图1中，固定电阻层108被层叠在电阻变化元件104a的下侧，即被层叠在第1电极层103与电阻变化层104相接的一侧的相反侧，但不限于此。在第1电极层103利用例如被层叠在电阻变化层104的第1过渡金属氧化物层106之下的氮化钽（TaN）、和被层叠在该TaN之下的氮化钛（TiN，与基底氧化膜紧密贴合的层）构成的情况下（层叠构造），固定电阻层108也可以配置形成于这些TaN和TiN之间。即，固定电阻层108也可以配置在第1电极层103的紧密贴合层即TiN上，而且配置于构成所述第1电极的一部分的所述TaN之下。
基板101采用例如单晶硅基板或者半导体基板，但当然不限于这些。另外，氧化物层102利用例如氧化硅层（SiO2）构成，但只要能够作为绝缘层发挥作用，就没有特殊限定。
在驱动该非易失性存储元件100的情况下，通过外部的电源向第1电极层103和第2电极层105之间施加满足规定的条件的电压（电信号）。非易失性存储元件100的电阻变化层104的电阻值按照电压施加的方向（电压的极性）而增加或者减少。例如，在施加了大于规定的阈值电压的脉冲电压的情况下，电阻变化层104的电阻值增加或者减少，而在施加了小于该阈值电压的脉冲电压的情况下，电阻变化层104的电阻值不变。
如上所述构成非易失性存储元件100。在非易失性存储元件100中，通过在电极之下形成固定电阻层108，能够使初期击穿电压低压化。另外，在将70Ω以上而且1000Ω以下的固定电阻设置在例如电阻变化元件的外部的情况下，即不是一体设置的情况下，初期击穿所需要的电脉冲电压不会减小。这样，在本实施方式的非易失性存储元件100中，通过在电极之下形成固定电阻层108，能够减小初期击穿所需要的电脉冲电压，不必使电阻变化层的高浓度层（第2过渡金属氧化物层107）的膜厚变薄到必要值以上，因而能够抑制非易失性存储元件100的电阻值的偏差。即，能够减小初期击穿所需要的电脉冲电压，而且能够降低非易失性存储元件的电阻值的偏差。
另外，预先利用含氧率低的第1过渡金属氧化物层106和含氧率高的第2过渡金属氧化物层107至少这两层的层叠构造形成电阻变化层104，由此非易失性存储元件100能够稳定地进行电阻变化动作。
根据以上所述，能够有助于击穿电压的低压化和存储器的细微化/大容量化。
[非易失性存储元件的制造方法]
下面，对如上所述构成的非易失性存储元件100的制造方法进行说明。
图2是用于说明本发明的实施方式1的非易失性存储元件的制造方法的流程图。
首先，在半导体基板上形成具有规定的电阻值的固定电阻层（S10）。具体地讲，利用热氧化法或者CVD法在基板101上形成由SiO2构成的200nm厚的氧化物层102作为绝缘层。并且，在氧化物层102上形成50nm厚的TiAlN薄膜作为固定电阻层108。其中，固定电阻层的电阻值约为100Ω。
然后，在固定电阻层上形成第1电极（S11）。具体地讲，在固定电阻 层108上形成100nm厚的TaN薄膜作为第1电极层103。
然后，在第1电极层上形成由缺氧型的第1过渡金属氧化物和含氧率高于第1过渡金属氧化物的第2过渡金属氧化物构成的电阻变化层（S12）。具体地讲，例如在第1电极层103上首先形成第1氧化钽层作为电阻变化层104的第1过渡金属氧化物层106。该第1氧化钽层的膜厚例如约为20nm以上～100nm以下。其中，电阻变化层104的形成能够采用例如使用钽靶材(target)在氩气和氧气的混合等离子体中进行溅射，使氧化钽堆积的所谓反应性RF(射频)溅射法。此时，关于氧化钽层中的含氧率，通过调节反应性溅射时的氩气与氧气的流量比，能够形成缺氧型的氧化钽层。另外，在形成电阻变化层104时，通过将氧化钽作为靶材，则也可以采用不使用O2等反应性气体的溅射法。然后，对第1氧化钽层进行氧化处理，在最表面层形成膜厚在2nm以上～12nm以下的范围内的第2氧化钽层，作为含氧率更高的第2过渡金属氧化物层107。这样，电阻变化层104以由构成电阻变化层104的过渡金属氧化物的氧浓度不同的多个层（第1过渡金属氧化物层106和第2过渡金属氧化物层107）构成的层叠构造的方式形成于第1电极层103上。
最后，在电阻变化层上形成第2电极（S13）。具体地讲，利用DC溅射法在电阻变化层104上形成50nm厚的铱层作为第2电极层105。
按照以上所述制造非易失性存储元件100。
[非易失性存储元件的初期击穿电压]
下面，说明非易失性存储元件100的初期击穿电压。
图3是表示现有技术的非易失性存储元件的结构示例的剖视图。另外，对与图1相同的要素标注相同的标号并省略详细说明。图4是本发明的实施方式1的非易失性存储元件与现有技术的非易失性存储元件的初期击穿电压的对比图。
在图4的右侧示出了针对本实施方式的非易失性存储元件100的初期击穿电压（图中的B）及其偏差，在图4的左侧示出了针对不具有固定电阻层的图3所示的现有技术的非易失性存储元件200的初期击穿电压（图中的A）及其偏差。即，图4是将一体地形成有固定电阻层108的非易失性存储元件100的构造中的初期击穿电压、和不具有固定电阻层的现有技 术的非易失性存储元件的构造中的初期击穿电压进行对比的曲线图。另外，图4中的纵轴表示初期击穿电压值（V）。
根据图4可知，不具有固定电阻层的现有构造的非易失性存储元件200的初期击穿电压高、其偏差也大。与此相对，可知一体地具有固定电阻的非易失性存储元件100与作为现有构造的非易失性存储元件200相比，初期击穿电压的平均值整体上降低约0.5V，其电压偏差也减小到一半以下。
另外，图5是本发明的实施方式1的非易失性存储元件与不具有固定电阻层的现有技术的非易失性存储元件200的初期电阻及其偏差的对比图。在图5的右侧示出了本实施方式的非易失性存储元件100的初期电阻，在图5的左侧示出了现有技术的非易失性存储元件200的初期电阻。另外，图5中的纵轴表示初期电阻值（Ω）。根据图5所示可知，关于初期电阻值，在实施方式1和现有构造中没有发现有关电阻值的大小和偏差的有意义的差异。
根据以上所述可知，被层叠了固定电阻层108的非易失性存储装置100不需改变初期电阻，即可降低初期击穿电压及其偏差。
[固定电阻值的范围]
图6是表示本发明的实施方式1的非易失性存储元件的固定电阻值与初期击穿电压的关系的图。其中，纵轴表示初期击穿电压值（V），横轴表示固定电阻值（Ω）。固定电阻值是指固定电阻层108具有的规定的电阻值。
图6示出了被层叠在非易失性存储元件100上的固定电阻层108的固定电阻值和针对固定电阻层108的初期击穿电压及其偏差，示出了固定电阻层108的材料采用氮化钛铝（TiAlN）及缺氧型的氧化钽（TaOx）、并改变固定电阻值时的实验结果。示出了TiAlN的电阻值为70Ω、TaOx的电阻值为100Ω、420Ω、1000Ω时的初期击穿电压值。并且，在图6中也示出了不具有固定电阻层108（即固定电阻值0Ω）时的初期击穿电压及其偏差。
本发明的实施方式1的非易失性存储元件的初期电阻值约为108Ω以上，初期击穿后的高电阻状态的电阻值约为105Ω、低电阻状态的电阻值约为104Ω。并且，关于初期击穿是将正脉冲和负脉冲作为1组施加到非易失性存储元件的电极之间，然后测定电阻值，使电压缓慢增加直到产生击穿。
根据图6所示可知，在不具有固定电阻层108的情况下（不设置固定 电阻层108的情况下），初期击穿电压值产生约2.5V～5.1V的偏差。另一方面，在设置固定电阻层108的情况下，TiAlN和TaOx均是在100Ω附近初期击穿电压最低，但是在固定电阻值继续增大时，击穿电压反而上升。这说明了在固定电阻值较高时对电阻变化元件的电压分配减小，不能对电阻变化元件施加足够的电压，反而不易击穿。并且，在固定电阻层108的材料采用TaOx的情况下，在1000Ω时示出了与不设置固定电阻层108时大致相同的初期击穿电压。
根据以上结果，可以说在设有固定电阻层108的非易失性存储元件100中，存在着相比没有设置固定电阻层108的现有构造的非易失性存储元件200能够降低初期击穿电压的固定电阻值的范围，该范围为70Ω以上1000Ω以下。另外，优选70Ω以上420Ω以下。通过形成这种结构，与不设置固定电阻的元件构造相比，能够降低初期击穿电压，而且能够将其偏差降低为一半以下。
另外，假设过渡金属氧化物层是氧化钽的层叠构造进行了说明，但不限于此。取而代之，也可以是例如氧化铪（Hf）的层叠构造或氧化锆（Zr）的层叠构造等。这些层叠构造的初期电阻近似为图5所示的氧化钽的层叠构造时的初期电阻值的量级（107～108Ω），因而可以认为发挥相同的效果。
[非易失性存储元件的电阻变化特性]
下面，说明对非易失性存储元件100施加了电脉冲时的电阻变化特性。下面，假设构成固定电阻层108的材料为TiAlN、其电阻值约为100Ω进行说明。并且，下面假设电阻变化层104是膜厚约为50nm（其中，第2过渡金属氧化物层107的膜厚为5nm）、直径0.5μm的图案(pattern)的层进行说明。另外，在后面的说明中只要没有特别说明，电阻变化层104就是如上所述的尺寸。
图7是表示本发明的实施方式1的非易失性存储元件的电阻变化层的电阻值与脉冲施加次数之间的关系的图。在图7中示出了向第1电极层103和第2电极层105之间交替地施加脉冲宽度为100ns、极性不同的两种电脉冲时的电阻值变化。
通过向电极之间（第1电极层103和第2电极层105之间）交替地施加两种电脉冲，电阻变化层104的电阻值可逆地变化。具体地讲，在图7 中，首先对108Ω的非易失性存储元件施加负的初期击穿电压脉冲（－4.1V、100ns），初期电阻状态成为约10kΩ的低电阻状态。并且，施加正电压脉冲（＋2.4V、100ns），初期电阻状态恢复为约100kΩ的高电阻状态。然后，在向电极之间施加负电压脉冲（电压－1.5V、脉冲宽度100ns）的情况下，电阻变化层104的电阻值减小并达到10kΩ（1E＋04Ω、低电阻值），在向电极之间施加正电压脉冲（电压＋2.4V、脉冲宽度100ns）的情况下，电阻变化层104的电阻值增加并达到100kΩ（1E＋05Ω、高电阻值）。另外，将以第1电极层103为基准向第2电极层105施加正的电压的情况设为“正电压”，将以第1电极层103为基准向第2电极层105施加负的电压的情况设为“负电压”。在后面同样适用该定义。
根据图7可知，非易失性存储元件100显示出在低电阻值和高电阻值之间稳定地转变的电阻变化特性。
另外，在此施加－4.1V这种较高的初期击穿电压，是因为考虑到针对存储器阵列内的存储器单元的初期击穿电压的偏差的余量而设定为偏高的电压值。
图8是表示本发明的实施方式1的非易失性存储元件与现有技术的非易失性存储元件的电阻值变化的图。在图8的右侧示出了非易失性存储元件100的电阻变化层104的电阻值变化，在图8的左侧示出了不具有固定电阻层的现有技术的非易失性存储元件200的电阻变化层104的电阻值变化。另外，图8中的纵轴表示电流值（μA）。
如图8所示，关于低电阻状态（10kΩ）下的电流值（LR电流值）和高电阻状态（100kΩ）下的电流值（HR电流值），在现有技术的非易失性存储元件200和本实施方式的非易失性存储元件100中没有发现有意义的差异，无论在哪种情况下，均是LR电流值约为40μA、HR电流值约为5μA。
根据以上所述，可以说即使是非易失性存储元件100的结构、即在电阻变化元件104a上层叠固定电阻层108，对电阻变化特性也没有不良影响。
[非易失性存储元件的动作示例]
下面，参照附图说明作为本实施方式的非易失性存储元件100的存储器的动作示例、即进行信息的写入/读出时的动作示例。
图9是表示在本发明的实施方式1的非易失性存储元件中写入信息时 的动作示例的图。
在非易失性存储元件100中，如图9所示，在向第1电极层103和第2电极层105之间交替地施加振幅为规定的阈值电压以上、脉冲宽度为100ns、且极性不同的两种电脉冲时，电阻变化层104的电阻值发生变化。即，在向电极之间（第1电极层103和第2电极层105之间）施加负电压脉冲（电压E1、脉冲宽度100ns）的情况下，电阻变化层104的电阻值从高电阻值Rb向低电阻值Ra减小。另一方面，在向电极之间施加正电压脉冲（电压E2、脉冲宽度100ns）的情况下，电阻变化层104的电阻值从低电阻值Ra向高电阻值Rb增大。其中，电压E1例如是－1.5V，电压E2例如是＋2.4V。
在图9所示的示例中，将高电阻值Rb分配为信息“0”，将低电阻值Ra分配为信息“1”。因此，以使电阻变化层104的电阻值达到高电阻值Rb的方式向电极之间施加正电压脉冲，由此信息“0”被写入，并且以使电阻变化层的电阻值达到低电阻值Ra的方式向电极之间施加负电压脉冲，由此信息“1”被写入。
图10是表示在本发明的实施方式1的非易失性存储元件中读出信息时的动作示例的图。
在非易失性存储元件100中，在按照图10所示进行信息的读出的情况下，向电极之间施加与在使电阻变化层104的电阻值变化时施加的电脉冲相比振幅足够小的读出用电压E3（|E3|<|E1|、|E3|<|E2|，例如0.5V）。其结果是输出了与电阻变化层104的电阻值对应的电流，通过检测该输出电流值，能够进行被写入的信息的读出。
在图10所示的示例中，输出电流值Ia对应于电阻值Ra、输出电流值Ib对应于电阻值Rb，因而在检测到输出电流值Ia的情况下，例如信息“1”被读出，在检测到输出电流值Ib的情况下，例如信息“0”被读出。
如上所述，被夹在第1电极层103和第2电极层105之间的电阻变化层104作为存储部发挥作用，由此非易失性存储元件100能够作为存储器进行动作。
另外，以上是假设非易失性存储元件100具有电阻变化元件104a进行了说明，电阻变化元件104a是将第1电极层103、电阻变化层104、第2电极层105按照所提及的顺序层叠在固定电阻层108上形成的，但不限于 此。在下面的变形例中对此进行说明。
（变形例1）
图11是表示本发明的实施方式1的变形例1的非易失性存储元件的结构示例的剖视图。另外，对与图1相同的要素标注相同的标号并省略详细说明。
图11所示的非易失性存储元件150与图1所示的非易失性存储元件100的不同之处在于，具有将非易失性存储元件100中的电阻变化元件104a上下翻转得到的电阻变化元件154a。
具体地讲，图11所示的非易失性存储元件150具有形成于基板101上的氧化物层102、形成于该氧化物层102上的固定电阻层108、和形成于固定电阻层108上的电阻变化元件154a。并且，电阻变化元件154a由形成于固定电阻层108上的作为第2电极的第2电极层105、形成于第2电极层105上的电阻变化层104、以及形成于电阻变化层104上的作为第1电极的第1电极层103构成。电阻变化层104与实施方式1相同地利用过渡金属氧化物构成，并且构成为具有第1过渡金属氧化物层106和第2过渡金属氧化物层107至少这两层的层叠构造，第1过渡金属氧化物层106与第1电极层103相接，利用缺氧型的过渡金属氧化物构成，第2过渡金属氧化物层107与第2电极层105相接，利用含氧率高于第1过渡金属氧化物层106的过渡金属氧化物构成。固定电阻层108具有规定的电阻值，被层叠于电阻变化元件154a。具体地讲是形成于氧化物层102上、而且在第2电极层105之下。
如上所述构成非易失性存储元件150。
在本变形例1的构造即非易失性存储元件150中，在形成作为高氧浓度氧化物层的第2过渡金属氧化物层107后，形成作为低氧浓度氧化物层的第1过渡金属氧化物层106。因此，起到了容易抑制氧气从第2过渡金属氧化物层107向第1过渡金属氧化物层106扩散的效果。
另外，在本变形例的非易失性存储元件150中，第2过渡金属氧化物层107不能利用将第1过渡金属氧化物层106氧化的方法形成。因此，例如在反应性溅射中使用过渡金属或者过渡金属氧化物靶材调整包含于堆积时的溅射气体氛围中的含氧量，由此形成含氧率更高的第2过渡金属氧化 物层107。
（变形例2）
图12是表示本发明的实施方式1的变形例2的非易失性存储元件的结构示例的剖视图。另外，对与图1相同的要素标注相同的标号并省略详细说明。
图12所示的非易失性存储元件300的结构与图1所示的非易失性存储元件100的不同之处在于，固定电阻层308被层叠在电阻变化元件104a的第2电极层105上。即，图12所示的非易失性存储元件300具有形成于基板101上的氧化物层102、形成于该氧化物层102上的电阻变化元件104a、和形成于电阻变化元件104a上的固定电阻层308。
电阻变化元件104a与实施方式1相同地利用过渡金属氧化物构成，具有第1电极层103、形成于第1电极层103上的电阻变化层104、以及形成于电阻变化层104上的第2电极层105。电阻变化层104构成为具有第1过渡金属氧化物层106和第2过渡金属氧化物层107至少这两层的层叠构造，第1过渡金属氧化物层106与第1电极层103相接，利用缺氧型的过渡金属氧化物构成，第2过渡金属氧化物层107与第2电极层105相接，利用含氧率高于第1过渡金属氧化物层106的过渡金属氧化物构成。并且，非易失性存储元件300在第2电极层105上具有固定电阻层308。即，固定电阻层308具有规定的电阻值，被层叠在电阻变化元件104a的第2电极层105上。
如上所述构成非易失性存储元件300。
在本变形例2的构造即非易失性存储元件300中，固定电阻层308具有如下效果，即在形成向第2电极层105连接布线用的通孔时也作为防止蚀刻穿透层发挥作用。
下面，对如上所述构成的非易失性存储元件300的制造方法进行说明。
图13是用于说明本发明的实施方式1的变形例2的非易失性存储元件的制造方法的流程图。
首先，在半导体基板上形成第1电极（S20）。具体地讲，利用热氧化法或者CVD法在基板101上形成由SiO2构成的作为绝缘层的200nm厚的氧化物层102。并且，在固定电阻层108上形成100nm厚的TaN薄膜作为 第1电极层103。
然后，在第1电极上形成由缺氧型的第1过渡金属氧化物和含氧率高于第1过渡金属氧化物的第2过渡金属氧化物构成的电阻变化层（S21）。具体地讲，在第1电极层103上首先形成第1氧化钽层作为电阻变化层104的第1过渡金属氧化物层106。该第1氧化钽层的膜厚例如约为20nm～100nm。其中，电阻变化层104的形成采用例如使用Ta靶材的反应性RF溅射法。另外，在形成电阻变化层104时，通过将氧化钽作为靶材，则也可以采用不使用O2等反应性气体的溅射法。然后，对第1氧化钽层进行氧化处理，在最表面层形成膜厚在2nm～12nm范围内的第2氧化钽层，作为含氧率更高的第2过渡金属氧化物层107。这样，在第1电极层103上形成电阻变化层104。
然后，在电阻变化层上形成第2电极（S22）。具体地讲，利用DC溅射法在电阻变化层104上形成50nm厚的铱层作为第2电极层105。
最后，在第2电极上形成具有规定的电阻值的固定电阻层（S23）。具体地讲，在第2电极层105上形成50nm厚的TiAlN薄膜作为固定电阻层308。其中，固定电阻层的电阻值约为100Ω。
按照以上所述制造非易失性存储元件300。
（变形例3）
假设在图12所示的非易失性存储元件300中具有电阻变化元件104a进行了说明，电阻变化元件104a是将第1电极层103、电阻变化层104、第2电极层105按照所提及的顺序层叠在氧化物层102上形成的，但不限于此。也可以按照图14所示使非易失性存储元件300中的电阻变化元件104a上下翻转。在此，图14是表示本发明的实施方式1的变形例3的非易失性存储元件的另一种结构示例的剖视图。在图14所示的非易失性存储元件350中，具有使图12所示的非易失性存储元件300的电阻变化元件104a上下翻转形成的构造的电阻变化元件304a。另外，对与图1及图12相同的要素标注相同的标号并省略详细说明。
在本变形例3的构造即非易失性存储元件350中，固定电阻层308具有如下效果，即在形成向第1电极层103连接布线用的通孔时也作为防止蚀刻穿透层发挥作用。
如上所述，在实施方式1的非易失性存储元件中，通过一体地设置（层叠）固定电阻层，能够使施加给氧浓度较高的高电阻层的电压分配变稳定，并降低初期击穿电压。因此，不必使电阻变化层的高浓度层（第2过渡金属氧化物层107）的膜厚变薄到电阻值的必要值以上（即，不需要变薄到非易失性存储元件的电阻值产生偏差的程度）。因此，能够实现可减小初期击穿所需要的电脉冲电压，而且也可降低非易失性存储元件的电阻值的偏差的非易失性存储元件及其制造方法。
另外，预先利用含氧率低的第1过渡金属氧化物层106和含氧率高的第2过渡金属氧化物层107至少这两层的层叠构造形成电阻变化层104，因而实施方式1的非易失性存储元件能够稳定地进行电阻变化动作。
（实施方式2）
上述实施方式1的非易失性存储元件能够应用于各种形式的非易失性存储装置。在本实施方式中，作为实施方式1的非易失性存储元件的第1应用示例，对所谓交叉点(cross point)型的非易失性存储装置进行说明，该非易失性存储装置使非易失性存储元件（有源层）夹于字线与位线的交点（立体交叉点）。
[第1应用示例的非易失性存储装置的结构]
图15是表示本发明的实施方式2的非易失性存储装置的结构的框图。并且，图16是表示图15所示的非易失性存储元件的A部的结构（4比特量的结构）的立体图。
图15所示的非易失性存储装置400在半导体基板上具有存储器主体部401，该存储器主体部401具有存储器单元阵列402、行选择电路驱动器403、列选择电路404、进行信息的写入的写入电路405、读出放大器406、和数据输入输出电路407，读出放大器406检测向选择位线施加读出电压时流过的电流量，并输出与数据“1”或者“0”对应的信号，数据输入输出电路407通过端子DQ进行输入输出数据的输入输出处理。并且，非易失性存储装置400还具有：地址输入电路408，接受从外部输入的地址信号；控制电路409，根据从外部输入的控制信号来控制存储器主体部401的动作。
存储器单元阵列402如图15及图16所示具有：在半导体基板上相互平行地形成的多条字线（第1布线）WL0、WL1、WL2、…；以及在这些 多条字线WL0、WL1、WL2、…的上方，在与该半导体基板的主面平行的面内相互平行地而且与多条字线WL0、WL1、WL2、…立体交叉地形成的多条位线（第2布线）BL0、BL1、BL2、…。
并且，在存储器单元阵列402设有与这些多条字线WL0、WL1、WL2、…和多条位线BL0、BL1、BL2、…的立体交叉点相对应地呈矩阵状设置的多个存储器单元M111、M112、M113、M121、M122、M123、M131、M132、M133、…（下面表述为“存储器单元M111、M112、…”）。
其中，存储器单元M111、M112、…分别由实施方式1的非易失性存储元件、和与这些非易失性存储元件串联连接的电流控制元件构成，各个非易失性存储元件具有层叠构造的利用缺氧型的过渡金属氧化物构成的电阻变化层和固定电阻层。其中，在实施方式2中采用的实施方式1的非易失性存储元件不仅限于图1所示的构造，也可以是其变形例的图12、图14所示的构造。
另外，图15中的存储器单元M111、M112、…在图16中用标号410示出。
[本非易失性存储装置的非易失性存储元件的结构]
图17是表示图15所示的非易失性存储装置的非易失性存储元件的结构的剖视图。另外，在图17中示出了图16中的B部的结构。
如图17所示，在图15所示的非易失性存储装置400中，非易失性存储元件410介于作为铜布线的下部布线412（相当于图16中的字线WL1）和上部布线411（相当于图16中的位线BL1）之间，是将下部电极417、电流控制层416、内部电极415、电阻变化层414、上部电极413按照所提及的顺序进行层叠而构成的。
其中，内部电极415、电阻变化层414、上部电极413分别相当于例如图1所示的非易失性存储元件100中的第1电极层103、电阻变化层104、第2电极层105。因此，本实施方式的非易失性存储元件的结构也是与实施方式1的非易失性存储元件的结构相同地形成的。另外，本实施方式的非易失性存储元件的结构不限于实施方式1，也可以是其变形例的非易失性存储元件的结构。在这种情况下，是与实施方式1的非易失性存储元件的变形例的结构相同地形成的。
即，在本实施方式的非易失性存储元件的结构是图1所示的非易失性存储元件的结构的情况下，通过在第1电极层103（内部电极415）的下部形成固定电阻层108，能够构成可以减小初期击穿所需要的电脉冲的电压的非易失性存储元件。在本实施方式的非易失性存储元件的结构是图11所示的非易失性存储元件的结构的情况下，在第2电极层105（内部电极415）的下部形成固定电阻层108即可。并且，在本实施方式的非易失性存储元件的结构是图12所示的非易失性存储元件的结构的情况下，在第2电极层105（上部电极413）的上部形成固定电阻层308即可。并且，在本实施方式的非易失性存储元件的结构是图14所示的非易失性存储元件的结构的情况下，在第1电极层103（上部电极413）的上部形成固定电阻层308即可。
电流控制层416通过利用TaN构成的内部电极415与电阻变化层414串联连接，电流控制层416和电阻变化层414被电连接。由下部电极417、电流控制层416、内部电极415构成的该电流控制元件是以MIM（Metal－Insulator－Metal：金属－绝缘体－金属的意思）二极管或者MSM（Metal－Semiconductor－Metal：金属－半导体－金属的意思）二极管为代表的元件，相对于电压显示出非线性的电流特性。MSM二极管能够流过更多的电流。电流控制层416能够采用绝缘物或者SiN及非晶硅等。并且，该电流控制元件构成为相对于电压具有双向性的电流特性，在规定的阈值电压Vf（以一个电极为基准，例如＋1V以上或者－1V以下）时导通。并且，也可以构成为规定的阈值电压Vf在正侧和负侧具有不同的值。
另外，钽及其氧化物是在现有的半导体工艺中普遍使用的材料，可以说相对于现有的半导体工艺的兼容性非常高。因此，能够容易导入到现有的半导体工艺中。
[多层化构造的非易失性存储装置的结构示例]
通过将图15和图16所示的非易失性存储装置中的存储器单元阵列三维地重叠，能够实现多层化构造的非易失性存储装置。下面，对多层化构造的非易失性存储装置进行说明。
图18是表示将图15所示的存储器单元阵列多层化得到的构造中的存储器单元阵列的结构的立体图。图18所示的非易失性存储装置具有将多个存储器单元阵列进行层叠形成的多层化存储器单元阵列，存储器单元阵列 具有：在未图示的半导体基板上相互平行地形成的多条下部布线（第1布线）412；在这些多条下部布线412的上方，在与该半导体基板的主面平行的面内相互平行地而且与多条下部布线412立体交叉地形成的多条上部布线（第2布线）411；以及与这些多条下部布线412和多条上部布线411的立体交叉点相对应地呈矩阵状设置的多个存储器单元（非易失性存储元件410）。
另外，在图18所示的示例中，布线层是5层，在其立体交叉点配置的非易失性存储元件是4层构造，但是当然可以根据需要增减这些层数。
通过设置这样构成的多层化存储器单元阵列，能够实现超大容量非易失性存储器。 
另外，如在实施方式1中说明的那样，本发明的电阻变化层能够在低温下形成。因此，即使是在如在实施方式1中说明的布线工序中进行层叠时，也不会对在下层工序中形成的晶体管和硅化物等布线材料产生影响，因而能够容易实现多层化存储器单元阵列。即，通过采用本发明的含有氧化钽的电阻变化层，能够容易实现多层化构造的非易失性存储装置。
（实施方式3）
在本实施方式中，作为上述实施方式1的非易失性存储元件的第2应用示例，对具有一个晶体管——一个非易失性存储元件（1T1R结构）的构造的非易失性存储装置进行说明。
[本非易失性存储装置的结构]
图19是表示本发明的实施方式3的非易失性存储装置的结构的框图。并且，图20是表示图19所示的非易失性存储元件的C部的结构（2比特量的结构）的立体图。
图19所示的非易失性存储装置500在半导体基板上具有存储器主体部501，该存储器主体部501具有存储器单元阵列502、行选择电路驱动器503、列选择电路504、进行信息的写入的写入电路505、读出放大器506、和数据输入输出电路507，读出放大器506检测在选择位线流过的电流量，并判定为“1”或者“0”，数据输入输出电路507通过端子DQ进行输入输出数据的输入输出处理。并且，该非易失性存储装置500还具有单元基板电源（VCP电源）508、接受从外部输入的地址信号的地址输入电路509以及控制电路409，控制电路409根据从外部输入的控制信号来控制存储器主体部501的动作。
存储器单元阵列502具有：形成于半导体基板上的相互交叉地排列的多条字线（第1布线）WL0、WL1、WL2、…和位线（第2布线）BL0、BL1、BL2、…；分别与这些多条字线WL0、WL1、WL2、…和多条位线BL0、BL1、BL2、…的交点相对应地设置的多个晶体管T11、T12、T13、T21、T22、T23、T31、T32、T33、…（下面表述为“晶体管T11、T12、…”）；以及与晶体管T11、T12、…一对一地设置的多个存储器单元M211、M212、M213、M221、M222、M223、M231、M232、M233、…（下面表述为“存储器单元M211、M212、…”）。
并且，存储器阵列502具有与字线WL0、WL1、WL2、…平行地排列的多条基板线（第3布线）PL0、PL1、PL2、…。如图20所示，在字线WL0、WL1的上方设有位线BL0，在该字线WL0、WL1与位线BL0之间设有基板线PL0、PL1。
其中，存储器单元M211、M212、…分别相当于实施方式1及其变形例的非易失性存储元件，各个非易失性存储元件具有层叠构造的利用缺氧型的过渡金属氧化物构成的电阻变化层和固定电阻层。更具体地讲，图20所示的非易失性存储元件513相当于图19中的存储器单元M211、M212、…，该非易失性存储元件513由上部电极514、层叠构造的利用缺氧型的过渡金属氧化物构成的电阻变化层515、和下部电极516构成。在上部电极514的上部和下部电极516的下部中的任意一方形成在实施方式1中说明的固定电阻层，由此能够构成可以减小初期击穿电压所需要的电脉冲的电压的非易失性存储元件。
另外，在图20中，517表示插头(plug)层，518表示金属布线层，519表示晶体管的源极或者漏极区域。
如图19所示，晶体管T11、T12、T13、…的漏极与位线BL0连接，晶体管T21、T22、T23、…的漏极与位线BL1连接，晶体管T31、T32、T33、…的漏极与位线BL2连接。并且，晶体管T11、T21、T31、…的栅极与字线WL0连接，晶体管T12、T22、T23、…的栅极与字线WL1连接，晶体管T13、T23、T33、…的栅极与字线WL2连接。另外，晶体管T11、 T12、…的源极分别与存储器单元M211、M212、…连接。
并且，存储器单元M211、M221、M231、…与基板线PL0连接，存储器单元M212、M222、M232、…与基板线PL1连接，存储器单元M213、M223、M233、…与基板线PL2连接。在图19中，各条基板线与固定电位VCP连接，但也可以分别配置驱动器，使能够向各条基板线输出不同的电压。
地址输入电路509从外部电路（未图示）接受地址信号，根据该地址信号向行选择电路驱动器503输出行地址信号，并且向列选择电路504输出列地址信号。其中，地址信号是表示多个存储器单元M211、M212、…中被选择的特定的存储器单元的地址的信号。并且，行地址信号是表示地址信号所表示的地址中的行的地址的信号，列地址信号是表示地址信号所表示的地址中的列的地址的信号。
控制电路510在信息的写入周期中根据输入到数据输入输出电路507的输入数据Din，向写入电路505输出指示施加写入用电压的写入信号。另一方面，在信息的读出周期中，控制电路510向读出放大器506输出指示施加读出用电压的读出信号。
行选择电路驱动器503接受从地址输入电路509输出的行地址信号，根据该行地址信号来选择多条字线WL0、WL1、WL2、…中的任意一条字线，并向该被选择的字线施加规定的电压。
列选择电路504接受从地址输入电路509输出的列地址信号，根据该列地址信号来选择多条位线BL0、BL1、BL2、…中的任意一条位线，并能够向该被选择的位线施加写入用电压或者读出用电压。
写入电路505在接受了从控制电路510输出的写入信号的情况下，向由列选择电路504选择的位线输出写入用电压。
读出放大器506在信息的读出周期中，向作为读出对象的选择位线施加读出电压，并检测流过的电流量，输出与数据“1”或者“0”对应的信号。其结果得到的输出数据DO通过数据输入输出电路507被输出给外部电路。
另外，在存储器单元具有1T1R构造的本实施方式中，与实施方式2的交叉点型的非易失性存储元件的结构相比，存储容量减小。但是，与诸 如二极管那样的电流控制元件相比，导通截止(ON/OFF)特性良好，因而具有在进行设计时不必在意寄生电流（Sneak Current）的各种干扰，而且容易进行动作控制的优点。并且，也具有能够容易与CMOS工艺进行组合的优点。
并且，与实施方式2相同地，本发明的电阻变化层能够在低温下形成，因而具有这样的优点，即使是在如在实施方式1中说明的布线工序中进行层叠时，也不会对在下层工序中形成的晶体管和硅化物等布线材料产生影响。
另外，与实施方式2相同地，钽及其氧化物的形成也能够容易导入到现有的半导体制造工艺中，因而能够容易制造本应用示例的非易失性存储装置。
[本非易失性存储装置的测定结果]
然后，测定了本实施方式的非易失性存储装置的电阻变化层（由晶体管构成的非易失性存储元件）的初期击穿电压特性，并研究了在相当于第1电极层103的下部电极516下部设置的固定电阻层的依存性。
图21是本发明的实施方式3的非易失性存储装置与现有技术示例的非易失性存储装置的非易失性存储元件的初期击穿时间的评价结果的对比图。横轴表示非易失性存储元件的初期击穿所需要的脉冲宽度（累计值），纵轴表示累计击穿率。在图21中，用实线A示出了本实施方式的非易失性存储装置的非易失性存储元件的初期击穿时间的评价结果，用虚线C示出了现有技术示例的非易失性存储装置的非易失性存储元件的初期击穿时间的评价结果。并且，根据该图21的结果可知，在具有固定电阻的本实施方式的存储器单元阵列中，击穿时间比现有技术示例的存储器单元阵列更早。即，可知通过与非易失性存储元件的电阻变化元件一体地设置固定电阻层，能够使初期击穿电压低压化。
（实施方式4）
下面，对本发明的非易失性存储元件的设计支持方法的实施方式进行说明。
图22是表示本发明的实施方式4的非易失性存储元件的设计支持方法的相关步骤整体的流程图。图23是表示图22所示的设计支持方法中的步 骤30的具体步骤的流程图。
该设计支持方法是支持实施方式1的非易失性存储元件的设计的方法，更具体地讲是这样的方法，即：将对作为设计对象的非易失性存储元件所要求的初期击穿电压（初始化电压）作为输入进行提供，并确定满足该要求的固定电阻层的规定的电阻值。
在图22所示的非易失性存储元件的设计支持方法中，包括：确定固定电阻层的规定的电阻值的设计步骤；以及按照在设计步骤中确定的规定的电阻值制造非易失性存储元件的制造步骤。具体地讲，在设计步骤中，预先生成测试用的半导体芯片，计算诸如图6所示的依存关系、即固定电阻层的电阻值与具有这种固定电阻层的非易失性存储元件的初始化电压之间的依存关系（S30）。在测试用的半导体芯片中形成具有各种电阻值的固定电阻层，测定具有所生成的各种固定电阻值的非易失性存储元件的初始化电压。然后，受理对作为设计对象的非易失性存储元件所要求的初始化电压（设计规格）（S31）。并且，参照在步骤S30计算出的依存关系，确定与所受理的初始化电压对应的固定电阻层的规定的电阻值（S32）。最后，输出当前确定出的电阻值（S33）。
其中，上述依存关系的计算（S30）更具体地讲是按照图23所示的步骤实现的。即，预先实验性地制造固定电阻层的电阻值不同的多个非易失性存储元件（S40）。然后，将在实验性地制造的固定电阻层的电阻值不同的多个非易失性存储元件初始化，由此计测并且收集各个非易失性存储元件的初始化电压（S41）。最后，针对这些多个非易失性存储元件，使固定电阻层的各个电阻值和对应的初始化电压相关联并绘图，由此确定固定电阻层的电阻值与具有这种固定电阻层的非易失性存储元件的初始化电压之间的依存关系（S42）。
另一方面，在制造步骤中，首先确定针对所确定出的电阻值的材料及膜厚，然后构建包括所确定出的材料及膜厚的固定电阻层形成步骤在内的非易失性存储元件的制造步骤。该制造步骤的制造方法如上所述，在此省略说明。
另外，这种设计支持方法能够实现为由计算机执行的程序。具体地讲，计算机具备的处理器执行设计支持用程序，由此针对多个非易失性存储元 件，从用户通过键盘等输入装置取得固定电阻层的电阻值和初始化电压所构成的对(pair)，将取得的数据作为上述依存关系并存储在硬盘等存储装置中（S30），然后从用户通过键盘等输入装置受理对作为设计对象的非易失性存储元件所要求的初始化电压（S31），参照在存储装置中存储的依存关系来确定与当前受理的初始化电压对应的固定电阻层的规定的电阻值（S32），并将确定出的电阻值输出给显示器等（S33）。另外，关于依存关系，也可以是，处理器将使用由用户输入的固定电阻层的电阻值和初始化电压所构成的对、利用最小二乘法等计算出的近似曲线，作为上述依存关系存储在存储装置中。
以上根据实施方式对本发明的非易失性存储元件、其制造方法以及非易失性存储元件的设计支持方法进行了说明，但本发明不限于这些实施方式。本领域技术人员对这些实施方式进行所想到的各种变形而得到的方式、将这些实施方式中的构成要素进行任意组合而实现的方式，均包含在本发明中。
另外，在上述的实施方式中，假设过渡金属氧化物层是氧化钽的层叠构造进行了说明，但不限于此。取而代之，也可以是例如氧化铪（Hf）的层叠构造或氧化锆（Zr）的层叠构造等。这些层叠构造的初期电阻近似为氧化钽的层叠构造时的初期电阻值的量级（107～108Ω），因而可以认为发挥相同的效果。即，可以认为将70Ω以上而且1000Ω以下的固定电阻层、与利用氧化铪（Hf）的层叠构造或氧化锆（Zr）的层叠构造构成的非易失性存储元件设置为一体，由此发挥能够减小初期击穿所需要的电脉冲电压的效果。
在采用氧化铪的层叠构造的情况下，在将层叠构造中的第1过渡金属氧化物设为HfOx、将第2过渡金属氧化物设为HfOy时，优选0<x<2、且x<y，并且第2氧化铪的膜厚为3nm以上4nm以下。
并且，在采用氧化锆的层叠构造构的情况下，在将第1过渡金属氧化物设为ZrOx、将第2过渡金属氧化物设为ZrOy时，优选0<x<2、且x<y，并且第2过渡金属氧化物的膜厚为1nm以上5nm以下。
并且，关于氧化铪，是使用铪靶材、利用所谓反应性溅射法在下部电极上形成第1过渡金属氧化物，该反应性溅射法是在氩气和氧气的混合等 离子体中对铪靶材进行溅射，使氧化铪堆积。第2过渡金属氧化物是在形成该第1过渡金属氧化物后，通过在使第1过渡金属氧化物的表面氧化的例如在氩气和氧气的混合等离子体中暴露第1过渡金属氧化物的表面而形成。并且，第2过渡金属氧化物也可以使用HfO2靶材通过溅射而形成。与上述的氧化钽相同地，通过改变进行反应性溅射时的氧气相对于氩气的流量比，能够容易调整第1过渡金属氧化物的含氧率。另外，基板温度可以是室温，不需要特别加热。
另外，在将第1过渡金属氧化物设为氧化铪的情况下，第2过渡金属氧化物的膜厚容易根据在氩气和氧气的等离子体中的暴露时间进行调整。在将第1过渡金属氧化物的组分表示为HfOx、将第2过渡金属氧化物的组分表示为HfOy的情况下，如果大致满足0.9≦x≦1.6、1.8<y<2.0，则能够在第2过渡金属氧化物的膜厚为3nm以上4nm以下的范围内实现稳定的电阻变化特性。
关于氧化锆，是使用Zr靶材、利用在氩气和氧气的混合等离子体中进行溅射的所谓反应性溅射法，在下部电极上形成第1过渡金属氧化物。第2过渡金属氧化物能够在形成该第1过渡金属氧化物后，通过在使第1过渡金属氧化物的表面氧化的例如氩气和氧气的混合等离子体中使第1过渡金属氧化物的表面暴露而形成。并且，第2过渡金属氧化物也可以使用ZrO2靶材通过溅射而形成。与上述的氧化钽相同地，通过改变进行反应性溅射时的氧气相对于氩气的流量比，能够容易调整第1过渡金属氧化物的含氧率。另外，基板温度可以是室温，不需要特别加热。
另外，在采用氧化锆的情况下，第2过渡金属氧化物的膜厚容易根据在氩气和氧气的混合等离子体中的暴露时间进行调整。在将第1过渡金属氧化物的组分表示为ZrOx、将第2过渡金属氧化物的组分表示为ZrOy的情况下，如果大致满足0.9≦x≦1.4、1.9<y<2.0，则能够在第2过渡金属氧化物的膜厚为1nm以上5nm以下的范围内实现稳定的电阻变化特性。
另外，在上述的实施方式中，关于作为电阻变化层的过渡金属氧化物，对采用氧化钽、氧化铪、氧化锆的情况进行了说明，但是作为被夹在第1电极和第2电极之间的过渡金属氧化物层，只要用于发现电阻变化的主要的电阻变化层包含钽、铪、锆等的氧化物层即可，除此之外还可以包含例 如微量的其它元素。也可以因电阻值的微调等，有意识地包含少量的其它元素，这种情况也包含在本发明的范围内。例如，如果在电阻变化层中添加氮，则电阻变化层的电阻值提高，能够改善电阻变化的反应性能。
并且，在通过溅射来形成电阻变化层时，由于残留气体或来自真空容器壁的气体释放等，有时在电阻变化层中会混入并非有意添加的微量的元素，这种微量的元素混入电阻膜中的情况当然也包含在本发明的范围内。
产业上的可利用性
本发明提供一种电阻变化型的半导体存储元件及具有该半导体存储元件的非易失性存储装置，能够实现动作稳定、可靠性较高的非易失性存储器，因而能够用于采用非易失性存储器的各种电子设备。
标号说明
100、150、200、300、350、410、513非易失性存储元件；101基板；102氧化物层；103第1电极层；104、414、515电阻变化层；104a、154a、304a电阻变化元件；105第2电极层；106第1过渡金属氧化物层；107第2过渡金属氧化物层；108、308固定电阻层；400、500非易失性存储装置；401、501存储器主体部；402、502存储器单元阵列；403、503行选择电路驱动器；404、504列选择电路；405、505写入电路；406、506读出放大器；407、507数据输入输出电路；408、509地址输入电路；409、510控制电路；411上部布线；412下部布线；413、514上部电极；415内部电极；416电流控制层；417、516下部电极；508单元板电源。

Claims (14)

1.一种非易失性存储元件，具有：
电阻变化元件，具有第1电极、第2电极和电阻变化层，所述电阻变化层介于所述第1电极和所述第2电极之间，并且其电阻值根据提供到所述第1电极和所述第2电极之间的电信号而可逆地变化；以及
固定电阻层，具有规定的电阻值，被层叠于所述电阻变化元件，用于抑制使初期状态的所述电阻变化元件被击穿的初期击穿电压，
所述电阻变化层具有缺氧型的第1过渡金属氧化物层、和具有比所述第1过渡金属氧化物层高的含氧率的第2过渡金属氧化物层，
所述规定的电阻值为70Ω以上且1000Ω以下。
2.根据权利要求1所述的非易失性存储元件，
所述第1电极配置于所述固定电阻层上，
所述第1过渡金属氧化物层配置于所述第1电极上，
所述第2过渡金属氧化物层配置于所述第1过渡金属氧化物层上，
所述第2电极配置于所述第2过渡金属氧化物层上，
所述固定电阻层与所述电阻变化元件电连接。
3.根据权利要求1所述的非易失性存储元件，
所述固定电阻层配置于所述第2电极上，
所述第2电极配置于所述第2过渡金属氧化物层上，
所述第2过渡金属氧化物层配置于所述第1过渡金属氧化物层上，
所述第1过渡金属氧化物层配置于所述第1电极上，
所述固定电阻层与所述电阻变化元件电连接。
4.根据权利要求1所述的非易失性存储元件，
所述第2电极配置于所述固定电阻层上，
所述第2过渡金属氧化物层配置于所述第2电极上，
所述第1过渡金属氧化物层配置于所述第2过渡金属氧化物层上，
所述第1电极配置于所述第1过渡金属氧化物层上，
所述固定电阻层与所述电阻变化元件电连接。
5.根据权利要求1所述的非易失性存储元件，
所述固定电阻层配置于所述第1电极上，
所述第1电极配置于所述第1过渡金属氧化物层上，
所述第1过渡金属氧化物层配置于所述第2过渡金属氧化物层上，
所述第2过渡金属氧化物层配置于所述第2电极上，
所述固定电阻层与所述电阻变化元件电连接。
6.根据权利要求1～5中任意一项所述的非易失性存储元件，
构成所述第2电极的材料的标准电极电势比构成所述第1电极的材料以及构成所述电阻变化层的过渡金属的标准电极电势都大。
7.根据权利要求1～5中任意一项所述的非易失性存储元件，
所述电阻变化层是利用从氧化钽、氧化铪及氧化锆中选择的一种缺氧型的过渡金属氧化物层构成的。
8.根据权利要求1～5中任意一项所述的非易失性存储元件，
所述规定的电阻值为70Ω以上且420Ω以下。
9.根据权利要求1～5中任意一项所述的非易失性存储元件，
所述固定电阻层利用氮化钛铝构成。
10.根据权利要求1～5中任意一项所述的非易失性存储元件，
所述固定电阻层利用氧化钽构成。
11.一种非易失性存储元件的制造方法，包括以下工序：
在半导体基板上形成具有70Ω以上且1000Ω以下的规定的电阻值的固定电阻层的工序，所述固定电阻层用于抑制使初期状态的由第1电极、第2电极、电阻变化层构成的电阻变化元件被击穿的初期击穿电压；
在所述固定电阻层上形成所述第1电极的工序；
在所述第1电极上形成所述电阻变化层的工序，所述电阻变化层具有缺氧型的第1过渡金属氧化物层、和含氧率高于所述第1过渡金属氧化物层的作为绝缘物的第2过渡金属氧化物层；以及
在所述电阻变化层上形成所述第2电极的工序。
12.一种非易失性存储元件的制造方法，包括以下工序：
在半导体基板上形成第1电极的工序；
在所述第1电极上形成电阻变化层的工序，所述电阻变化层具有缺氧型的第1过渡金属氧化物层、和含氧率高于所述第1过渡金属氧化物层的作为绝缘物的第2过渡金属氧化物层；
在所述电阻变化层上形成第2电极的工序；
在所述第2电极上形成具有70Ω以上且1000Ω以下的规定的电阻值的固定电阻层的工序，所述固定电阻层用于抑制使初期状态的由所述第1电极、所述第2电极、所述电阻变化层构成的电阻变化元件被击穿的初期击穿电压。
13.一种制造方法，用于制造权利要求1所述的非易失性存储元件，该制造方法包括：
设计步骤，确定所述固定电阻层的规定的电阻值；以及
制造步骤，按照在所述设计步骤中确定的规定的电阻值制造所述非易失性存储元件，
所述设计步骤包括：
计算步骤，计算所述固定电阻层的电阻值与所述非易失性存储元件的初始化电压之间的依存关系；
受理步骤，受理对作为设计对象的非易失性存储元件所要求的初始化电压；
确定步骤，通过参照在所述计算步骤中计算出的依存关系，确定与在所述受理步骤中受理的初始化电压相对应的所述固定电阻层的规定的电阻值；以及
输出步骤，输出在所述确定步骤中确定出的规定的电阻值。
14.根据权利要求13所述的非易失性存储元件的制造方法，
在所述计算步骤中包括：
实验制造步骤，实验性地制造所述固定电阻层的所述电阻值不同的多个非易失性存储元件；
计测步骤，将在所述实验制造步骤中制造的固定电阻层的电阻值不同的多个非易失性存储元件初始化，由此计测并收集初始化电压；以及
决定步骤，针对所述多个非易失性存储元件，将所述固定电阻层的各个电阻值和对应的所述初始化电压建立关联，由此决定所述依存关系。
CN201180007789.8A 2010-12-27 2011-12-12 非易失性存储元件及其制造方法 Active CN102742011B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-291368 2010-12-27
JP2010291368 2010-12-27
PCT/JP2011/006912 WO2012090404A1 (ja) 2010-12-27 2011-12-12 不揮発性記憶素子、その製造方法

Publications (2)

Publication Number Publication Date
CN102742011A CN102742011A (zh) 2012-10-17
CN102742011B true CN102742011B (zh) 2015-04-29

Family

ID=46382546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180007789.8A Active CN102742011B (zh) 2010-12-27 2011-12-12 非易失性存储元件及其制造方法

Country Status (4)

Country Link
US (1) US8692222B2 (zh)
JP (1) JP5081334B2 (zh)
CN (1) CN102742011B (zh)
WO (1) WO2012090404A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251898B2 (en) * 2011-02-10 2016-02-02 Panasonic Intellectual Property Management Co., Ltd. Method for programming nonvolatile memory element, method for initializing nonvolatile memory element, and nonvolatile memory device
US9111610B2 (en) * 2012-04-20 2015-08-18 Panasonic Intellectual Property Management Co., Ltd. Method of driving nonvolatile memory element and nonvolatile memory device
WO2014159033A1 (en) * 2013-03-13 2014-10-02 Applied Materials, Inc. Vth control method of multiple active layer metal oxide semiconductor tft
JP5830655B2 (ja) 2013-04-30 2015-12-09 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の駆動方法
US9298946B2 (en) * 2013-09-09 2016-03-29 Qualcomm Incorporated Physically unclonable function based on breakdown voltage of metal-insulator-metal device
CN103682095B (zh) * 2013-12-23 2017-01-04 北京大学 一种具有选择特性的阻变存储器及其制备方法
US20160141335A1 (en) * 2014-11-18 2016-05-19 Intermolecular, Inc. Diamond Like Carbon (DLC) in a Semiconductor Stack as a Selector for Non-Volatile Memory Application
US20190117303A1 (en) * 2015-08-06 2019-04-25 Apama Medical, Inc. Multipurpose electrode
FR3097369B1 (fr) * 2019-06-12 2021-06-25 Commissariat Energie Atomique Procédé de fabrication d’une cellule mémoire résistive de type oxram

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641879A (zh) * 2004-01-14 2005-07-20 夏普株式会社 非易失性半导体存储器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03107122A (ja) 1989-09-20 1991-05-07 Seiko Instr Inc 電気光学装置
JPH0488323A (ja) 1990-08-01 1992-03-23 Sumitomo Electric Ind Ltd 導波型光スイッチの製造方法
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
US6287965B1 (en) 1997-07-28 2001-09-11 Samsung Electronics Co, Ltd. Method of forming metal layer using atomic layer deposition and semiconductor device having the metal layer as barrier metal layer or upper or lower electrode of capacitor
JP4088323B1 (ja) 2006-12-06 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
WO2008126365A1 (ja) 2007-03-29 2008-10-23 Panasonic Corporation 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
EP2063467B1 (en) * 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
JP2009004725A (ja) 2007-09-25 2009-01-08 Panasonic Corp 抵抗変化型不揮発性記憶装置
KR101019986B1 (ko) * 2008-10-10 2011-03-09 주식회사 하이닉스반도체 성장 방식에 의해 형성되는 콘택 구조를 절연시키는 절연막을 포함하는 상변화 메모리 소자, 이를 포함하는 반도체 소자, 및 그들의 제조방법
JP4607257B2 (ja) 2008-12-04 2011-01-05 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
CN102119424B (zh) 2009-04-15 2014-03-26 松下电器产业株式会社 电阻变化型非易失性存储装置
CN102047423B (zh) * 2009-04-30 2013-11-20 松下电器产业株式会社 非易失性存储元件及非易失性存储装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641879A (zh) * 2004-01-14 2005-07-20 夏普株式会社 非易失性半导体存储器件

Also Published As

Publication number Publication date
US8692222B2 (en) 2014-04-08
CN102742011A (zh) 2012-10-17
US20120292589A1 (en) 2012-11-22
JPWO2012090404A1 (ja) 2014-06-05
JP5081334B2 (ja) 2012-11-28
WO2012090404A1 (ja) 2012-07-05

Similar Documents

Publication Publication Date Title
CN102742011B (zh) 非易失性存储元件及其制造方法
CN102782846B (zh) 非易失性存储元件和具有其的非易失性存储装置
CN103270592B (zh) 非易失性存储元件以及非易失性存储装置
CN102859690B (zh) 非易失性存储装置的制造方法、非易失性存储元件、及非易失性存储装置
JP4527170B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
CN103250252B (zh) 非易失性存储元件及非易失性存储装置
CN103370790B (zh) 非易失性存储装置及其制造方法
JP5899474B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
US8854864B2 (en) Nonvolatile memory element and nonvolatile memory device
JP4299882B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
CN102017145A (zh) 非易失性存储元件以及非易失性存储装置
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
JP5571833B2 (ja) 不揮発性記憶素子及び不揮発性記憶素子の製造方法
JP2015195339A (ja) 抵抗変化型不揮発性記憶素子およびその製造方法、ならびに抵抗変化型不揮発性記憶装置
US8295123B2 (en) Current rectifying element, memory device incorporating current rectifying element, and fabrication method thereof
CN102292814B (zh) 非易失性存储元件、非易失性存储装置、非易失性半导体装置和非易失性存储元件的制造方法
CN103339681B (zh) 电阻变化元件的驱动方法和非易失性存储装置
JP2011198909A (ja) 抵抗変化型不揮発性記憶素子
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
CN103999218B (zh) 非易失性存储元件、非易失性存储装置、非易失性存储元件的制造方法及非易失性存储装置的制造方法
JP2012227275A (ja) 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150924

Address after: Osaka Japan

Patentee after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200603

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.