JPS62122287A - 超伝導トランジスタ - Google Patents
超伝導トランジスタInfo
- Publication number
- JPS62122287A JPS62122287A JP60261065A JP26106585A JPS62122287A JP S62122287 A JPS62122287 A JP S62122287A JP 60261065 A JP60261065 A JP 60261065A JP 26106585 A JP26106585 A JP 26106585A JP S62122287 A JPS62122287 A JP S62122287A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- superconducting
- electrodes
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は極低温で動作するスイッチング素子に係り、特
に回路の利得を太きくし、かつ信頼性に優れた集積回路
を作製するために好適な、超伝導トランジスタの構造に
関する。
に回路の利得を太きくし、かつ信頼性に優れた集積回路
を作製するために好適な、超伝導トランジスタの構造に
関する。
従来、超伝導体と半導体を組合せた超伝導素子として、
特開昭５７−１０６１８６ 号に記載されたものがある
（第１図）。この超伝導素子は、半導体基板１に一対の
超伝導電極５，６を該超伝導電極の端面を対向させて被
着し、その対向部に絶縁層を介して制御電極９を設置す
ることにより成る。
特開昭５７−１０６１８６ 号に記載されたものがある
（第１図）。この超伝導素子は、半導体基板１に一対の
超伝導電極５，６を該超伝導電極の端面を対向させて被
着し、その対向部に絶縁層を介して制御電極９を設置す
ることにより成る。
この素子では、制御電極９に電圧を印加することにより
電極５と６の間を半導体１０を介して流れる°１流を制
御する。ところで、この構造では超伝導電極５，６が、
半導体１０と接触している面積が太きい。このため、制
御電極９に電圧を印加しない状態でも電極５と６間には
電流が減れてしまい、オフ状態（制御電圧Ｏ）とオン状
態（電圧印加）の電流の差が小さくなる。したがって、
素子の利得を向上させることができないという欠点があ
った。
電極５と６の間を半導体１０を介して流れる°１流を制
御する。ところで、この構造では超伝導電極５，６が、
半導体１０と接触している面積が太きい。このため、制
御電極９に電圧を印加しない状態でも電極５と６間には
電流が減れてしまい、オフ状態（制御電圧Ｏ）とオン状
態（電圧印加）の電流の差が小さくなる。したがって、
素子の利得を向上させることができないという欠点があ
った。
本発明の目的は、平坦化された構造を有し、しかもオフ
状態における抵抗が高いため利得を向上し、集積回路へ
の応用に適した超伝導トランジスタの構造を提供するこ
とにるる。
状態における抵抗が高いため利得を向上し、集積回路へ
の応用に適した超伝導トランジスタの構造を提供するこ
とにるる。
本発明の超伝導トランジスタは、上記目的を達成するた
めに素子を平坦化して、利得を向上させる几めに、半導
体と超伝導体の間に絶縁層をそう人した。これによシ接
触面を、超伝導電子対がトンネルする領域だけに規足で
きる。したがってオフ状態での超伝導′１罹−半導体−
超伝導電極間の抵抗は大きくなるので、漏れ電流が減少
する。よって利得を高めることかで＠九。
めに素子を平坦化して、利得を向上させる几めに、半導
体と超伝導体の間に絶縁層をそう人した。これによシ接
触面を、超伝導電子対がトンネルする領域だけに規足で
きる。したがってオフ状態での超伝導′１罹−半導体−
超伝導電極間の抵抗は大きくなるので、漏れ電流が減少
する。よって利得を高めることかで＠九。
以下、本発明を実施例を用いて詳細に説明する。
第２図（、）は本発明の第一の実施例による超伝導トラ
ンジスタを示す断面図である。３ｉ基板１戎面を熱酸化
して５ｊ０２よシ成る絶縁層８を形成する。ＤＣマグネ
トロンスパッタ法によって厚さ２００ｎｍのＮｂ薄膜５
ｙ ６ｓ １５０ｎｍの５ｉｎ２層間絶縁膜１１の順
序に堆積させ、これをホトレジストをマスクとしてＣＦ
４ガスを用いたプラズマエツチング法によって所望の
形状に加工してソース電極すとドＶイン電極５に分離す
る。ここでソース、ドレイン電極間の距離は０．２μｍ
以下でめシそれぞれの電極上には絶家膜１１が形成され
ている。次にこの表面に気相成長法あるいは分子線成長
法によシ厚さ２００ｎｍの３ｉ半導体からなるチャネル
層１０を形成する。続いてチャネル層ｌＯにイオン打込
み法または熱拡散によって表面濃度Ｉ Ｘ １０−”ｏ
ｎ−”のホウ素を導入し拡散層を形成する。ただし電極
５，６の間のチャンネル層部分は、不純物濃度の低いこ
とが望しい。熱酸化法によシ厚さ５Ｑｎｍで５ＩＯｚか
らなる絶縁膜７を形成した後、真空蒸着法とプラズマエ
ツチングによる加工により厚さ３００ ｎｍのＮｂから
なる制御１極９を形成した。以上のようにして第２図（
ａ）の超伝導トランジスタを作製した。この超伝導トラ
ンジスタを用いて集積回路を作製し、液体ヘリウム温度
（４，２Ｋ ）で動作させたところ、ソースドレイン電
極間の電流電圧特性は第２図（ｂ）に示すようになった
。図において実線で示した特性は絶縁層１１をそう人し
た場合、つまり本発明の構造の測定結果をあられし、破
線で示した特性は従来のトランジスタの特性を示す。直
線は、このトランジスタに接続した琳抗几りの負荷直線
を示し、動作点をＡ、 Ｂ、 Ｂ’で示す。このトラ
ンジスタは制御電極９に電圧を印加して超伝導電流が流
れている零眠圧状ｄ１作点Ａ）と電極９に電圧を印加し
そいない有゛域圧状態（動作点Ｂ、Ｂ’）をそれぞれ′
１”と１０＃の状態に対応させ、スイッチング素子とし
て用いる。本発明のように絶縁層１１をそう人した場合
、盾伝導電甑５，６とチャネル層１０が接している面積
が小さい几め、有電圧状態におけるソース、ドレイン電
極間の抵抗はよシ大きくなる。つまり漏れ電流が減少す
る。
ンジスタを示す断面図である。３ｉ基板１戎面を熱酸化
して５ｊ０２よシ成る絶縁層８を形成する。ＤＣマグネ
トロンスパッタ法によって厚さ２００ｎｍのＮｂ薄膜５
ｙ ６ｓ １５０ｎｍの５ｉｎ２層間絶縁膜１１の順
序に堆積させ、これをホトレジストをマスクとしてＣＦ
４ガスを用いたプラズマエツチング法によって所望の
形状に加工してソース電極すとドＶイン電極５に分離す
る。ここでソース、ドレイン電極間の距離は０．２μｍ
以下でめシそれぞれの電極上には絶家膜１１が形成され
ている。次にこの表面に気相成長法あるいは分子線成長
法によシ厚さ２００ｎｍの３ｉ半導体からなるチャネル
層１０を形成する。続いてチャネル層ｌＯにイオン打込
み法または熱拡散によって表面濃度Ｉ Ｘ １０−”ｏ
ｎ−”のホウ素を導入し拡散層を形成する。ただし電極
５，６の間のチャンネル層部分は、不純物濃度の低いこ
とが望しい。熱酸化法によシ厚さ５Ｑｎｍで５ＩＯｚか
らなる絶縁膜７を形成した後、真空蒸着法とプラズマエ
ツチングによる加工により厚さ３００ ｎｍのＮｂから
なる制御１極９を形成した。以上のようにして第２図（
ａ）の超伝導トランジスタを作製した。この超伝導トラ
ンジスタを用いて集積回路を作製し、液体ヘリウム温度
（４，２Ｋ ）で動作させたところ、ソースドレイン電
極間の電流電圧特性は第２図（ｂ）に示すようになった
。図において実線で示した特性は絶縁層１１をそう人し
た場合、つまり本発明の構造の測定結果をあられし、破
線で示した特性は従来のトランジスタの特性を示す。直
線は、このトランジスタに接続した琳抗几りの負荷直線
を示し、動作点をＡ、 Ｂ、 Ｂ’で示す。このトラ
ンジスタは制御電極９に電圧を印加して超伝導電流が流
れている零眠圧状ｄ１作点Ａ）と電極９に電圧を印加し
そいない有゛域圧状態（動作点Ｂ、Ｂ’）をそれぞれ′
１”と１０＃の状態に対応させ、スイッチング素子とし
て用いる。本発明のように絶縁層１１をそう人した場合
、盾伝導電甑５，６とチャネル層１０が接している面積
が小さい几め、有電圧状態におけるソース、ドレイン電
極間の抵抗はよシ大きくなる。つまり漏れ電流が減少す
る。
したがって第２図（ｂ）に示したように破線の抵抗が実
施例で示したように大きくなる。このため有電圧状態で
の動作点Ｂ′が、動作点Ｂに移シ、トランジスタの電流
・電圧・電力利得を向上させることができると同時に、
オフ状態とオン状態の弁別比を向上させることができた
。
施例で示したように大きくなる。このため有電圧状態で
の動作点Ｂ′が、動作点Ｂに移シ、トランジスタの電流
・電圧・電力利得を向上させることができると同時に、
オフ状態とオン状態の弁別比を向上させることができた
。
第３図は本発明の第２の実施例による超伝導トランジス
タを示す断面図である。
タを示す断面図である。
不純物濃度ｌＸｌ０”ｃｍ−” 以下のホウ素を不純物
として含んだＳｉ基板１の表面を酸化して厚さ３０ｎｍ
のｓｉｏ、よりなる絶縁膜７を形成した後、ホトレジス
トパターンを形成し、これをマスクとしてＣＦ４ガスを
用いたプラズマエツチングによって８ｉ基板の表面をエ
ツチングし、突起部２を形成する。該突起部の藁さは後
に形成する超伝導電極の厚さと同程度か、それよりも小
さいことが望しい。かつ突起部の幅は０．２μｍ以下で
あることが望しい。次に試料全面に濃度Ｉ Ｘ １０−
”ｃｒｒｌ−ｓのホウ素を熱拡散を用いて導入し、拡散
層３を形成する。突起部では該拡散層が両側から形成さ
れ中央に不純物虚度の低い部分が残る。次に突起部両側
の半導体上にＣＶＤ法にょ９厚さ１５０ｎｍの５ｊＯｚ
からなる絶縁層４を形成する。続いてＮｂを高真空中で
′ｒｔ子ビーム加熱によって蒸着し、厚さ１５０ｎｒｎ
のＮｂ膜を堆積し、ホトレジストをマスクとしてＣＰ
４ガスによるプラズマエツチング法により加工し、超伝
導電極５，６を得る。次に熱酸化法によ＃） ３０ ｎ
ｍのｓｉｏ、の絶縁膜７を形成した上に、真空蒸着法と
プラズマエツチングによる加工によシ厚さ３００ｎｍの
Ｎｂからなる制御電極９を形成した。以上のようにして
第３図の超伝導トランジスタを作製した。
として含んだＳｉ基板１の表面を酸化して厚さ３０ｎｍ
のｓｉｏ、よりなる絶縁膜７を形成した後、ホトレジス
トパターンを形成し、これをマスクとしてＣＦ４ガスを
用いたプラズマエツチングによって８ｉ基板の表面をエ
ツチングし、突起部２を形成する。該突起部の藁さは後
に形成する超伝導電極の厚さと同程度か、それよりも小
さいことが望しい。かつ突起部の幅は０．２μｍ以下で
あることが望しい。次に試料全面に濃度Ｉ Ｘ １０−
”ｃｒｒｌ−ｓのホウ素を熱拡散を用いて導入し、拡散
層３を形成する。突起部では該拡散層が両側から形成さ
れ中央に不純物虚度の低い部分が残る。次に突起部両側
の半導体上にＣＶＤ法にょ９厚さ１５０ｎｍの５ｊＯｚ
からなる絶縁層４を形成する。続いてＮｂを高真空中で
′ｒｔ子ビーム加熱によって蒸着し、厚さ１５０ｎｒｎ
のＮｂ膜を堆積し、ホトレジストをマスクとしてＣＰ
４ガスによるプラズマエツチング法により加工し、超伝
導電極５，６を得る。次に熱酸化法によ＃） ３０ ｎ
ｍのｓｉｏ、の絶縁膜７を形成した上に、真空蒸着法と
プラズマエツチングによる加工によシ厚さ３００ｎｍの
Ｎｂからなる制御電極９を形成した。以上のようにして
第３図の超伝導トランジスタを作製した。
この超伝導トランジスタを用いて乗積回路を作製し、液
体ヘリウム温度（４，２Ｋ ）で動作させたところ、第
２図（ｂ）の実線で示す特性となった。
体ヘリウム温度（４，２Ｋ ）で動作させたところ、第
２図（ｂ）の実線で示す特性となった。
絶縁層４をそう人することによシ半導体の拡散層３と超
伝導電極５，６が接している面積が小さくなり有電圧状
態におけるソース−トンイン電極間の抵抗は大きくなり
、漏れ鉱泥が減少する。このためトランジスタの電流、
′電圧、電力利得を高めることができ、オン状態とオフ
状態の弁別比を向上させることができた。
伝導電極５，６が接している面積が小さくなり有電圧状
態におけるソース−トンイン電極間の抵抗は大きくなり
、漏れ鉱泥が減少する。このためトランジスタの電流、
′電圧、電力利得を高めることができ、オン状態とオフ
状態の弁別比を向上させることができた。
本実施例では半導体にＳｉを用いたが、ＱａＡｓ。
Ｉｎｋ、ＩｎＳｂ、ＩｎＡｓ 等を用イテモ同様ノ効果
カ期待できる。
カ期待できる。
また超伝導電極材料としてはＮｂを用いたがｐｂ、ｐｂ
金合金Ｎｂの化合物（Ｎ ｂ Ｎ、Ｎｂｓ Ｓｉ）、Ｍ
ｏの化合物（Ｍ ｏ Ｎ ）を使用しても同様の効果が
得られる。
金合金Ｎｂの化合物（Ｎ ｂ Ｎ、Ｎｂｓ Ｓｉ）、Ｍ
ｏの化合物（Ｍ ｏ Ｎ ）を使用しても同様の効果が
得られる。
不純物としては、ホウ素を用いたが、これに代えてＡＳ
、Ｐ、Ｓｂを用いても同様の効果が碍られる。
、Ｐ、Ｓｂを用いても同様の効果が碍られる。
以上本発明によれば、半導体層と超伝導電極の間に絶縁
層をそう人することによシ接触している面積を小さく規
定できるため、有電圧状態におけるソース、ドレイン電
極間の抵抗を大きくすることができ漏れ電流も減少し、
電流、′１に圧、電力利得を高めることができる効果が
ある。また平坦化した構造であるので集積化が容易であ
り、歩留りが高く信頼性の高い回路を構成できる。
層をそう人することによシ接触している面積を小さく規
定できるため、有電圧状態におけるソース、ドレイン電
極間の抵抗を大きくすることができ漏れ電流も減少し、
電流、′１に圧、電力利得を高めることができる効果が
ある。また平坦化した構造であるので集積化が容易であ
り、歩留りが高く信頼性の高い回路を構成できる。
第１図は従来の超伝導トランジスタを示す断面図、第２
図（：４）は本発明の第１の実施例による超伝導トラン
ジスタを示す断面図、第２図（ｂ）はソースドレイン電
極間の′電流電圧特性図、第３図は本発明第２の実施例
による超伝導トランジスタを示す断面図である。 １・・・半導体基板、２，１０・・・チャネル層、３・
・・不純物拡散層、５，６・・・超伝導電極、７・・・
絶縁物、４．１１，８・・・絶縁層、９・・・制御電画
。
図（：４）は本発明の第１の実施例による超伝導トラン
ジスタを示す断面図、第２図（ｂ）はソースドレイン電
極間の′電流電圧特性図、第３図は本発明第２の実施例
による超伝導トランジスタを示す断面図である。 １・・・半導体基板、２，１０・・・チャネル層、３・
・・不純物拡散層、５，６・・・超伝導電極、７・・・
絶縁物、４．１１，８・・・絶縁層、９・・・制御電画
。
Claims (1)
- １、半導体層と、該半導体層に接して設けられた少なく
とも２つの超伝導電極と、該超伝導電極間を流れる電流
を制御する小なくとも１つの制御電極より成る超伝導ト
ランジスタにおいて、該超伝導電極と半導体の間に絶縁
層をそう入することによつて少くとも一方の超伝導電極
と半導体層の接触面積を所望の値に規定することを特徴
とする超伝導トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60261065A JPS62122287A (ja) | 1985-11-22 | 1985-11-22 | 超伝導トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60261065A JPS62122287A (ja) | 1985-11-22 | 1985-11-22 | 超伝導トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62122287A true JPS62122287A (ja) | 1987-06-03 |
Family
ID=17356589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60261065A Pending JPS62122287A (ja) | 1985-11-22 | 1985-11-22 | 超伝導トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62122287A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453477A (en) * | 1987-08-24 | 1989-03-01 | Semiconductor Energy Lab | Electronic device using superconducting material |
| JPS6453478A (en) * | 1987-08-24 | 1989-03-01 | Semiconductor Energy Lab | Electronic device using superconducting material |
| US5138401A (en) * | 1987-08-24 | 1992-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Electronic devices utilizing superconducting materials |
| KR100434278B1 (ko) * | 2001-10-10 | 2004-06-05 | 엘지전자 주식회사 | 초전도체를 이용한 전계효과 트랜지스터의 제작 방법 |
-
1985
- 1985-11-22 JP JP60261065A patent/JPS62122287A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453477A (en) * | 1987-08-24 | 1989-03-01 | Semiconductor Energy Lab | Electronic device using superconducting material |
| JPS6453478A (en) * | 1987-08-24 | 1989-03-01 | Semiconductor Energy Lab | Electronic device using superconducting material |
| US5138401A (en) * | 1987-08-24 | 1992-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Electronic devices utilizing superconducting materials |
| JPH0586077B2 (ja) * | 1987-08-24 | 1993-12-09 | Handotai Energy Kenkyusho | |
| KR100434278B1 (ko) * | 2001-10-10 | 2004-06-05 | 엘지전자 주식회사 | 초전도체를 이용한 전계효과 트랜지스터의 제작 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3514676A (en) | Insulated gate complementary field effect transistors gate structure | |
| JPS60160170A (ja) | 薄膜トランジスタ | |
| JPS62122287A (ja) | 超伝導トランジスタ | |
| JPS62131588A (ja) | 超伝導トランジスタの製法 | |
| JPH07115191A (ja) | ダイヤモンド電界効果トランジスタ及びその製造方法 | |
| JPH09246536A (ja) | 半導体素子 | |
| JPS6175575A (ja) | 超電導デバイス | |
| JPS6047478A (ja) | ジヨセフソン接合素子 | |
| JP2624666B2 (ja) | 超伝導素子 | |
| JPS6257260A (ja) | 超電導トランジスタ | |
| JPS61110481A (ja) | 超電導トランジスタ | |
| US5317168A (en) | Superconducting field effect transistor | |
| JPS61206277A (ja) | 超電導トランジスタ | |
| JPS6346786A (ja) | 超電導トランジスタ | |
| JPS63250879A (ja) | 超伝導素子 | |
| JPH02194665A (ja) | 電界効果型超伝導装置及びその製造方法 | |
| JPS63261767A (ja) | 超伝導トランジスタの製造方法 | |
| JP3000124B2 (ja) | 絶縁ゲート型電界効果トランジスタの作製方法 | |
| JPS63281482A (ja) | 超電導トランジスタ | |
| JPS61110479A (ja) | 超電導トランジスタの構造 | |
| JPS61269385A (ja) | 超伝導デバイス | |
| EP0487922B1 (en) | High speed switching electron device | |
| JP2680046B2 (ja) | 超電導トランジスタおよびその製造方法 | |
| JPH05152332A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS6345872A (ja) | 超伝導素子及びその製造方法 |