JPS6175575A - 超電導デバイス - Google Patents
超電導デバイスInfo
- Publication number
- JPS6175575A JPS6175575A JP59196830A JP19683084A JPS6175575A JP S6175575 A JPS6175575 A JP S6175575A JP 59196830 A JP59196830 A JP 59196830A JP 19683084 A JP19683084 A JP 19683084A JP S6175575 A JPS6175575 A JP S6175575A
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- electrode
- semiconductor
- electrodes
- superconductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、極低温で動作する超電導デバーｒスに係り、
特に半導体中を１〜ンネルする超電導及び常電導電子の
数を制御電極に印加する電圧によって制御する超電導ス
イッチングデバイスに関する。
特に半導体中を１〜ンネルする超電導及び常電導電子の
数を制御電極に印加する電圧によって制御する超電導ス
イッチングデバイスに関する。
半導体を使用し、デバイスの特性を制御するための電＋
！ｉＪＷ造を有する超電導デバイスとしては、Ｔ、Ｄ、
Ｃ１ａｒｋによって提案されたＪＯＦＥＴ（Ｊ 、 Ａ
ｐｐｌ、 Ｐｈｙｓ、 ２７３６．５１ （１９８０
） ）が知られている。ＪＯＦＥＴにおいては、グー１
〜電極からクーパ対が供給さｈるために、電流利得は１
を超えることができないという問題がある。そのた′
め回路利得が小さい。同種のデバイスとしては特開昭５
７−１７６７８１号公報に記載された超電導デバイスが
開示されている。このデバイスでは、超電導転移温度Ｔ
ｃ以下の温度で超電導となり得る半導体材料を使用する
が、この場合のＴｃは一般に液体Ｈｅ温度（４，２°Ｋ
）と同程度かあるいはそれよりも低く、そのため回路を
安定に動作させるためには４．２°に以下に冷却する必
要があった。
！ｉＪＷ造を有する超電導デバイスとしては、Ｔ、Ｄ、
Ｃ１ａｒｋによって提案されたＪＯＦＥＴ（Ｊ 、 Ａ
ｐｐｌ、 Ｐｈｙｓ、 ２７３６．５１ （１９８０
） ）が知られている。ＪＯＦＥＴにおいては、グー１
〜電極からクーパ対が供給さｈるために、電流利得は１
を超えることができないという問題がある。そのた′
め回路利得が小さい。同種のデバイスとしては特開昭５
７−１７６７８１号公報に記載された超電導デバイスが
開示されている。このデバイスでは、超電導転移温度Ｔ
ｃ以下の温度で超電導となり得る半導体材料を使用する
が、この場合のＴｃは一般に液体Ｈｅ温度（４，２°Ｋ
）と同程度かあるいはそれよりも低く、そのため回路を
安定に動作させるためには４．２°に以下に冷却する必
要があった。
このように、従来の、制御電極を有する超電導デバイス
においては、回路利得及び回路安定動作の点から満足で
きるものが無かった。
においては、回路利得及び回路安定動作の点から満足で
きるものが無かった。
本発明の目的は、その特性が電圧によって制御でき、し
かも電流利得の大きな高速スイッチング素子を提供する
ことにある。
かも電流利得の大きな高速スイッチング素子を提供する
ことにある。
本発明はこの目的を達成するために、半導体上に設けた
第１及び第２の超電導電極と、該第１及び第２の超電導
電極の間の上記半導体の上部もしくは下部に絶縁膜を介
して形成された常電導もしくけ超電導の制御電極を有し
、第１又は第２の超電導電極の一方と上記制御電極との
間に印加された電圧によって、第１及び第２の超電導電
極の間の超電導弱結合状態を変化させることにより動作
することを特徴とする。すなわち、半導体（層もしくは
」１（扱）上に形成された２つの超電導電極の距離Ｑを
、該電極間に超電導トンネルによるジョセフソン電流が
流れる程度（０くＱ≦３００ｎｍ）に接近させ、半導体
を超電導トンネルに対するトンネル障壁層として用い、
また半導体上に膜厚約１０〜３０ｎｍの絶縁膜を介して
設けた制御電極に印加した電圧によって１こ導体中の空
間電荷量を変化させて、１ヘンネル障壁の幅と高さとを
変化させることによってデバイスを動作する点に特徴が
ある。従って半導体はその超電導転移温度以下で使用す
る必要は無い。また制御電極はクーパ対の供給には使用
していないので、デバイスとしての利得を大きくするこ
とができる。
第１及び第２の超電導電極と、該第１及び第２の超電導
電極の間の上記半導体の上部もしくは下部に絶縁膜を介
して形成された常電導もしくけ超電導の制御電極を有し
、第１又は第２の超電導電極の一方と上記制御電極との
間に印加された電圧によって、第１及び第２の超電導電
極の間の超電導弱結合状態を変化させることにより動作
することを特徴とする。すなわち、半導体（層もしくは
」１（扱）上に形成された２つの超電導電極の距離Ｑを
、該電極間に超電導トンネルによるジョセフソン電流が
流れる程度（０くＱ≦３００ｎｍ）に接近させ、半導体
を超電導トンネルに対するトンネル障壁層として用い、
また半導体上に膜厚約１０〜３０ｎｍの絶縁膜を介して
設けた制御電極に印加した電圧によって１こ導体中の空
間電荷量を変化させて、１ヘンネル障壁の幅と高さとを
変化させることによってデバイスを動作する点に特徴が
ある。従って半導体はその超電導転移温度以下で使用す
る必要は無い。また制御電極はクーパ対の供給には使用
していないので、デバイスとしての利得を大きくするこ
とができる。
以下、実施例を用いて本発明の詳細な説明する。
第１図に本発明の第１の実施例を示す。不純物濃度１０
１゛■−３以下のｎ形Ｓｉより成る基板１中に不純物Ｂ
を１０１１′〜１０２０■−３導入して深さ１〜２／／
ｆｆｌのｐ形制御電極２を形成した。基板１はこのよう
に極低温において、半絶縁性となるような材料を用いる
ことが望ましい。次いで、基板１の表面を酸化して厚さ
約３０ｎｍのＳｉＯ２から成る絶縁膜３を形成した。続
いて、気相成長法あるいは分子線成長法によって厚さ約
１００ｎｍのＳｉより成る半導体層４を形成した。半導
体層４はアモルファス状態及び多結晶状態のいずれの場
合でも、本発明の目的を達することができた。半導体層
４にｎ形の不純物（Ａ ｓあるいはＰ）を５ Ｘ１０１
９〜１０２１０２０ａの濃度に導入した。続いて線幅約
５／／ＩＩ＋の帯状の第１及び第２の超電導電極５．６
を基板１の同じ側に形成する。該超電導電極を構成する
材料はｐｂ及びｐｂを主成分とした合金、Ｎｂ−Ｎｂ化
合物の中から選ばれることが、素子が液体ヘリウム中で
動作させ得るために望ましいが、これに限定されること
はない。以上によって、本発明の超電導デバイスを作製
することができた。
１゛■−３以下のｎ形Ｓｉより成る基板１中に不純物Ｂ
を１０１１′〜１０２０■−３導入して深さ１〜２／／
ｆｆｌのｐ形制御電極２を形成した。基板１はこのよう
に極低温において、半絶縁性となるような材料を用いる
ことが望ましい。次いで、基板１の表面を酸化して厚さ
約３０ｎｍのＳｉＯ２から成る絶縁膜３を形成した。続
いて、気相成長法あるいは分子線成長法によって厚さ約
１００ｎｍのＳｉより成る半導体層４を形成した。半導
体層４はアモルファス状態及び多結晶状態のいずれの場
合でも、本発明の目的を達することができた。半導体層
４にｎ形の不純物（Ａ ｓあるいはＰ）を５ Ｘ１０１
９〜１０２１０２０ａの濃度に導入した。続いて線幅約
５／／ＩＩ＋の帯状の第１及び第２の超電導電極５．６
を基板１の同じ側に形成する。該超電導電極を構成する
材料はｐｂ及びｐｂを主成分とした合金、Ｎｂ−Ｎｂ化
合物の中から選ばれることが、素子が液体ヘリウム中で
動作させ得るために望ましいが、これに限定されること
はない。以上によって、本発明の超電導デバイスを作製
することができた。
このデバイスにおいては、超電導電極５と６の間は、超
電導電極材料の転移温度以下に冷却した場合、超電導弱
結合によって結ばれており、そのために２つの超電導電
極の間に流れる最大ジョセフソン電流Ｔｍは ■ｍ＝４πΔ／２ｅＲＨ により与えられる。ここにΔは超電導電極５．６のギャ
ップエネルギー、ｅは素電荷、ＲＮは該超電導弱結合の
常電導トンネル抵抗である。なお、２つの超電導電極５
．６の間隔は超電導弱結合を形成するためには３００ｎ
ｍ以下に選ばれ、両電極が空間的に分離されていること
が望ましい。
電導電極材料の転移温度以下に冷却した場合、超電導弱
結合によって結ばれており、そのために２つの超電導電
極の間に流れる最大ジョセフソン電流Ｔｍは ■ｍ＝４πΔ／２ｅＲＨ により与えられる。ここにΔは超電導電極５．６のギャ
ップエネルギー、ｅは素電荷、ＲＮは該超電導弱結合の
常電導トンネル抵抗である。なお、２つの超電導電極５
．６の間隔は超電導弱結合を形成するためには３００ｎ
ｍ以下に選ばれ、両電極が空間的に分離されていること
が望ましい。
制御電極２に、超電導電極５又は６に対して負の電圧を
印加した場合には、半導体層４と絶縁膜３どの界面の半
導体層４側に正の電荷が誘起されて、この電荷のために
トンネル障壁としての状態が変化し、ＲＮがより大きな
値に変化するために電極５．６の間に電圧を発生させる
ことなく流しＧ− 得る最大ジョセフソン電流Ｉｍは減少する。
印加した場合には、半導体層４と絶縁膜３どの界面の半
導体層４側に正の電荷が誘起されて、この電荷のために
トンネル障壁としての状態が変化し、ＲＮがより大きな
値に変化するために電極５．６の間に電圧を発生させる
ことなく流しＧ− 得る最大ジョセフソン電流Ｉｍは減少する。
第２図はこのような本発明による超電導デバイスの特性
の説明図で、この図のように負荷を設けると、制御電極
２の電圧ＶＣがＯのときにはＡ点にあった動作点は、ゲ
ート電圧ＶＧ＜Ｏの信号の印加によってＢ点ヘスイッチ
する。この場合；制御電極２は半導体層４と絶縁膜３に
よって隔てられているので、このデバイスは電圧制御型
の動作をする。第１図に示した実施例は、ｎ形半導体の
制御電極２とｎ形の半導体層４を用いたが、これらに替
えてｎ形半導体の制御電極２とｎ形の半導体層４を用い
ても良い。また半導体層４の材料としてはＳｉの他にＧ
ｅ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、ＩｎＳｂ等を用いて
も良い。また絶縁膜３の材料としてはＳｉＯあるいはＳ
ｉ３Ｎ、の薄膜を使用しても同様の効果を得ることがで
きた。この場合Ｇｅにあってはキャリア濃度が６Ｘ１０
１１１ｒ＋ｎ−’以上、ＧａＡｓ、ＩｎＰにあってはキ
ャリア濃度はｌＸ１０１７（ｎ−３以上、ＩｎＡｓ、Ｉ
ｎＳｂにあってはｌＸｌ０１６（１）−３以」二である
ことが、極低温においてデバイスが動作するために望ま
しいが、ここに示した数値以下のキャリア濃度であって
も制御電極に印加する電圧に大きくすれば、本発明の目
的を達することができた。
の説明図で、この図のように負荷を設けると、制御電極
２の電圧ＶＣがＯのときにはＡ点にあった動作点は、ゲ
ート電圧ＶＧ＜Ｏの信号の印加によってＢ点ヘスイッチ
する。この場合；制御電極２は半導体層４と絶縁膜３に
よって隔てられているので、このデバイスは電圧制御型
の動作をする。第１図に示した実施例は、ｎ形半導体の
制御電極２とｎ形の半導体層４を用いたが、これらに替
えてｎ形半導体の制御電極２とｎ形の半導体層４を用い
ても良い。また半導体層４の材料としてはＳｉの他にＧ
ｅ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、ＩｎＳｂ等を用いて
も良い。また絶縁膜３の材料としてはＳｉＯあるいはＳ
ｉ３Ｎ、の薄膜を使用しても同様の効果を得ることがで
きた。この場合Ｇｅにあってはキャリア濃度が６Ｘ１０
１１１ｒ＋ｎ−’以上、ＧａＡｓ、ＩｎＰにあってはキ
ャリア濃度はｌＸ１０１７（ｎ−３以上、ＩｎＡｓ、Ｉ
ｎＳｂにあってはｌＸｌ０１６（１）−３以」二である
ことが、極低温においてデバイスが動作するために望ま
しいが、ここに示した数値以下のキャリア濃度であって
も制御電極に印加する電圧に大きくすれば、本発明の目
的を達することができた。
なお、本実施例では、基板１にｎ形半導体、半導体層４
にｎ形の半導体材料を用いたが、基板１にＰ形半導体、
半導体層４にｎ形半導体を用い制御化（が２に正の電圧
を印加した場合にも同様の効果を得ることができた。
にｎ形の半導体材料を用いたが、基板１にＰ形半導体、
半導体層４にｎ形半導体を用い制御化（が２に正の電圧
を印加した場合にも同様の効果を得ることができた。
第１図に示した超電導デバイスの第１及び第２の超電専
電（かの間のバンド図を第５図、第６図、第７１９１、
第８図に示す。
電（かの間のバンド図を第５図、第６図、第７１９１、
第８図に示す。
各回において、７は第１の超電導電極の伝導帯、８は第
１の超電導電極の禁制帯、９は第１の超電導＠極の充満
帯、１０は第２の超電導電極の伝導帯、１１は第２の超
電導電極の禁制帯、１２は第２の超電導電極の充満帯で
ある。
１の超電導電極の禁制帯、９は第１の超電導＠極の充満
帯、１０は第２の超電導電極の伝導帯、１１は第２の超
電導電極の禁制帯、１２は第２の超電導電極の充満帯で
ある。
第５図は半導体に非縮退の材料を用いたとき、第６図は
半導体に縮退半導体を用いたときで、それぞれ第３の超
電導電極に電圧は印加されていない。第３の電極電圧を
印加した場合のバンド図は半導体が非縮退の場合には第
７図、縮退半導体の場合には第８図のようになり、前者
では超電導臨界電流が増大し後者では超電導臨界電流が
減少してスイッチングが行われる。
半導体に縮退半導体を用いたときで、それぞれ第３の超
電導電極に電圧は印加されていない。第３の電極電圧を
印加した場合のバンド図は半導体が非縮退の場合には第
７図、縮退半導体の場合には第８図のようになり、前者
では超電導臨界電流が増大し後者では超電導臨界電流が
減少してスイッチングが行われる。
第３図に、本発明の第２の実施例を示す。制御電極２は
超電導金属であるＮｂをＡｒガスを用いたスパッタ法に
よって厚さ約２００ｎｍに製膜し、ＣＦ４ガスを用いた
反応性イオンエツチング法により加工した。次いでその
表面に常圧ＣＶＤ法によって膜厚約５０ｎｍのアモルフ
ァス５ｊＯ２膜を堆積して絶縁膜３とした。引き続きシ
ランガスのＲＦ放電を用いてリンを１０”ａｎ−”以上
に高濃度に含んだ厚さ約２００ｎｍのアモルファス・シ
リコン膜を形成し半導体層４とした。最後に厚さ約３０
０ｎｍのＮｂから成る超電導電極５．６をスパッタ法で
形成し反応性スパッタ法で加工した。この実施例では、
超電導デバイスの構造そのものは第１の実施例と同じで
あるが、制御電極２に超電導金属を用いている。
超電導金属であるＮｂをＡｒガスを用いたスパッタ法に
よって厚さ約２００ｎｍに製膜し、ＣＦ４ガスを用いた
反応性イオンエツチング法により加工した。次いでその
表面に常圧ＣＶＤ法によって膜厚約５０ｎｍのアモルフ
ァス５ｊＯ２膜を堆積して絶縁膜３とした。引き続きシ
ランガスのＲＦ放電を用いてリンを１０”ａｎ−”以上
に高濃度に含んだ厚さ約２００ｎｍのアモルファス・シ
リコン膜を形成し半導体層４とした。最後に厚さ約３０
０ｎｍのＮｂから成る超電導電極５．６をスパッタ法で
形成し反応性スパッタ法で加工した。この実施例では、
超電導デバイスの構造そのものは第１の実施例と同じで
あるが、制御電極２に超電導金属を用いている。
また絶縁膜３には該超電導金属の自己酸化膜を使用する
ことが望ましいが、ＳｉＯ２．５ｉＯ１Ｓ ｊ、 Ｎ、
等の薄膜を被着させて使用しても良い。
ことが望ましいが、ＳｉＯ２．５ｉＯ１Ｓ ｊ、 Ｎ、
等の薄膜を被着させて使用しても良い。
該超電導金属としてはＮｂ、Ｎｂの化合物、Ｔａの中の
少なくとも１つから選ばれた材料を用い、絶縁膜３の比
誘電率を大きくすることが望ましいが、これに限定され
ることはない。これによってこのデバイスの電作電圧を
低くし、消費電力を低減することができる。
少なくとも１つから選ばれた材料を用い、絶縁膜３の比
誘電率を大きくすることが望ましいが、これに限定され
ることはない。これによってこのデバイスの電作電圧を
低くし、消費電力を低減することができる。
第４図に、本発明の第３の実施例を示す。この実施例で
は、半導体層４にＳｉ単結晶を用いている。このＳｉ単
結晶は、ｎ形又はｎ形であり不純物濃度は１． Ｘ １
０” ’ ｒｗ−１以下であることが望ましい。
は、半導体層４にＳｉ単結晶を用いている。このＳｉ単
結晶は、ｎ形又はｎ形であり不純物濃度は１． Ｘ １
０” ’ ｒｗ−１以下であることが望ましい。
すなわち、（１，ｏｏ）方位のＳｉ単結晶に、５ｊＯ２
等をマスクとじＫ ＯＩ−Ｔによる異方性エツチングに
よって第４図に示したような加工を施し、厚さ約１００
〜２００ｎｍの極めて薄い半導体層４とした。
等をマスクとじＫ ＯＩ−Ｔによる異方性エツチングに
よって第４図に示したような加工を施し、厚さ約１００
〜２００ｎｍの極めて薄い半導体層４とした。
この半導体層４の表面を酸化して絶縁膜３を形成し、制
御電極２としては超電導金属であるｐｂを蒸着法によｊ
ｌ約５００ ｎ ｍ被着させたのち、加工したものを用
いた。次いで半導体層４の上面を清浄化し厚さ約３００
ｎｍのＮｂ又はｐｂより成る超電導電極５．６を製膜し
反応性イオンエツチング法により加工した。このような
構造を用いても本発明の超電導デバイスを実現すること
ができた。
御電極２としては超電導金属であるｐｂを蒸着法によｊ
ｌ約５００ ｎ ｍ被着させたのち、加工したものを用
いた。次いで半導体層４の上面を清浄化し厚さ約３００
ｎｍのＮｂ又はｐｂより成る超電導電極５．６を製膜し
反応性イオンエツチング法により加工した。このような
構造を用いても本発明の超電導デバイスを実現すること
ができた。
」―配糖１〜第２の実施例では、第１及び第２の超電導
電極５．６の間の半導体層４（半導体基体でもよい。）
の下部に絶縁膜３を介して制御電極２を設けたが、第１
及び第２の超電導電極５．６の間の半導体層４の上部に
絶縁膜３を介して制御電極２を設けても同様の効果を得
ることができる。
電極５．６の間の半導体層４（半導体基体でもよい。）
の下部に絶縁膜３を介して制御電極２を設けたが、第１
及び第２の超電導電極５．６の間の半導体層４の上部に
絶縁膜３を介して制御電極２を設けても同様の効果を得
ることができる。
以上のようにして作製された超電導デバイスは、超電導
弱結合と並列に存在する静電容量が小さいために、特性
のヒステリシスが極めてわずかであって、従来のジョセ
フソン回路の高速化及び回路の簡略化の妨げとなってい
る交流電源に替えて直流の電源を使用することができる
。また電圧ｆｌＨｆｌ型でありかつ半導体を使用するデ
バイスであっても、トンネル効果を利用しているので、
高周波応答は半導体キャリアの易動度によって制限され
ることは無く、高速スイッチングを実現することが５．
６・・・超電導電極 できた。
弱結合と並列に存在する静電容量が小さいために、特性
のヒステリシスが極めてわずかであって、従来のジョセ
フソン回路の高速化及び回路の簡略化の妨げとなってい
る交流電源に替えて直流の電源を使用することができる
。また電圧ｆｌＨｆｌ型でありかつ半導体を使用するデ
バイスであっても、トンネル効果を利用しているので、
高周波応答は半導体キャリアの易動度によって制限され
ることは無く、高速スイッチングを実現することが５．
６・・・超電導電極 できた。
以上述べたように、本発明によれば、電圧による制御に
よってジョセフソン接合素子の特性を変化させ、これを
スイッチとして使用することができる。１・ｔっで本発
明により１回路利得の大きな超高速スイッチング回路を
得ることができる効果がある。また、ジョセフソン接合
素子で作製された回路と混在させて使用することができ
る。従って従来のジョセフソン接合素子による計算機シ
ステムをより容易に構成することのできる効果がある。
よってジョセフソン接合素子の特性を変化させ、これを
スイッチとして使用することができる。１・ｔっで本発
明により１回路利得の大きな超高速スイッチング回路を
得ることができる効果がある。また、ジョセフソン接合
素子で作製された回路と混在させて使用することができ
る。従って従来のジョセフソン接合素子による計算機シ
ステムをより容易に構成することのできる効果がある。
第１図、第３図、第４図はそれぞれ本発明の実施例によ
る超電導デバイスの一部を示す断面図、第２図は本発明
の実施例による超電導デバイスの特性を説明する図、第
５図〜第８図はそ九ぞれ本発明の実施例による超電導デ
バイスの電子バンド状態を示す図である。
る超電導デバイスの一部を示す断面図、第２図は本発明
の実施例による超電導デバイスの特性を説明する図、第
５図〜第８図はそ九ぞれ本発明の実施例による超電導デ
バイスの電子バンド状態を示す図である。
Claims (5)
- （１）半導体上に設けた第１及び第２の超電導電極と、
該第１及び第２の超電導電極の間の上記半導体の上部も
しくは下部に絶縁膜を介して形成された常電導もしくは
超電導の制御電極を有することを特徴とする超電導デバ
イス。 - （２）特許請求の範囲第１項に記載の超電導デバイスに
おいて、上記半導体は、単結晶又は多結晶あるいはアモ
ルファス半導体の中の少なくとも１つの材料から成るこ
とを特徴とする超電導デバイス。 - （３）特許請求の範囲第１項に記載の超電導デバイスに
おいて、上記絶縁膜はＳｉの自己酸化膜あるいは、上記
半導体表面又は上記制御電極表面に被着されるＳｉＯ＿
２又はＳｉＯあるいはＳｉ＿３Ｎ＿４から成ることを特
徴とする超電導デバイス。 - （４）特許請求の範囲第１項に記載の超電導デバイスに
おいて、上記制御電極はＮｂ又はＮｂの化合物あるいは
Ｔａの中の少なくとも１つの材料から成り、かつ上記絶
縁膜はこれらの材料の自己酸化膜から成ることを特徴と
する超電導デバイス。 - （５）特許請求の範囲第１項に記載の超電導デバイスに
おいて、上記半導体はＳｉ単結晶から成ることを特徴と
する超電導デバイス。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196830A JPH069262B2 (ja) | 1984-09-21 | 1984-09-21 | 超電導デバイス |
| DE3588114T DE3588114T2 (de) | 1984-04-19 | 1985-04-18 | Supraleitende Anordnung |
| EP85302732A EP0160456B1 (en) | 1984-04-19 | 1985-04-18 | Superconducting device |
| CA000479462A CA1229426A (en) | 1984-04-19 | 1985-04-18 | Superconducting device |
| US07/201,332 US4888629A (en) | 1984-04-19 | 1988-05-31 | Superconducting device |
| US07/439,809 US5160983A (en) | 1984-04-19 | 1989-11-21 | Superconducting device |
| US07/925,122 US5311037A (en) | 1984-04-19 | 1992-08-06 | Superconducting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196830A JPH069262B2 (ja) | 1984-09-21 | 1984-09-21 | 超電導デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6175575A true JPS6175575A (ja) | 1986-04-17 |
| JPH069262B2 JPH069262B2 (ja) | 1994-02-02 |
Family
ID=16364370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59196830A Expired - Lifetime JPH069262B2 (ja) | 1984-04-19 | 1984-09-21 | 超電導デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069262B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6486575A (en) * | 1987-06-17 | 1989-03-31 | Hitachi Ltd | Superconducting device |
| JPH01223782A (ja) * | 1988-03-03 | 1989-09-06 | Matsushita Electric Ind Co Ltd | 超伝導トランジスタ回路 |
| JPH04167571A (ja) * | 1990-10-31 | 1992-06-15 | Sumitomo Electric Ind Ltd | 超電導素子および作製方法 |
| JPH05160455A (ja) * | 1991-07-19 | 1993-06-25 | Internatl Business Mach Corp <Ibm> | 電界効果トランジスタ及びその製造方法 |
| JPH05190923A (ja) * | 1991-07-19 | 1993-07-30 | Internatl Business Mach Corp <Ibm> | 電界効果デバイスの作動方法、逆ｍｉｓｆｅｔデバイス及びｍｉｓｆｅｔデバイス |
| JPH05235426A (ja) * | 1991-01-07 | 1993-09-10 | Internatl Business Mach Corp <Ibm> | 反転ｍｉｓｆｅｔ構造を有する超伝導電界効果トランジスタおよびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57103389A (en) * | 1980-12-18 | 1982-06-26 | Fujitsu Ltd | High density mounting structure |
-
1984
- 1984-09-21 JP JP59196830A patent/JPH069262B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57103389A (en) * | 1980-12-18 | 1982-06-26 | Fujitsu Ltd | High density mounting structure |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6486575A (en) * | 1987-06-17 | 1989-03-31 | Hitachi Ltd | Superconducting device |
| JPH01223782A (ja) * | 1988-03-03 | 1989-09-06 | Matsushita Electric Ind Co Ltd | 超伝導トランジスタ回路 |
| JPH04167571A (ja) * | 1990-10-31 | 1992-06-15 | Sumitomo Electric Ind Ltd | 超電導素子および作製方法 |
| JPH05235426A (ja) * | 1991-01-07 | 1993-09-10 | Internatl Business Mach Corp <Ibm> | 反転ｍｉｓｆｅｔ構造を有する超伝導電界効果トランジスタおよびその製造方法 |
| JPH05160455A (ja) * | 1991-07-19 | 1993-06-25 | Internatl Business Mach Corp <Ibm> | 電界効果トランジスタ及びその製造方法 |
| JPH05190923A (ja) * | 1991-07-19 | 1993-07-30 | Internatl Business Mach Corp <Ibm> | 電界効果デバイスの作動方法、逆ｍｉｓｆｅｔデバイス及びｍｉｓｆｅｔデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH069262B2 (ja) | 1994-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0160456B1 (en) | Superconducting device | |
| US4884111A (en) | Superconducting device | |
| JPS6175575A (ja) | 超電導デバイス | |
| US3816845A (en) | Single crystal tunnel devices | |
| US5721197A (en) | Controllable superconductor component | |
| EP0144217B1 (en) | Superconducting device | |
| JPS6047478A (ja) | ジヨセフソン接合素子 | |
| Tamura et al. | A superconducting resonant tunneling transistor with insulating base layer | |
| JPS61110481A (ja) | 超電導トランジスタ | |
| JPS63250879A (ja) | 超伝導素子 | |
| JP3281248B2 (ja) | 超電導共鳴トンネルダイオード素子 | |
| JPH0577350B2 (ja) | ||
| JP2641976B2 (ja) | 超電導素子および作製方法 | |
| JP2597745B2 (ja) | 超電導素子および作製方法 | |
| JP2950958B2 (ja) | 超電導素子の製造方法 | |
| IL307617A (en) | Adjustable Josephson junction oscillator | |
| JP2597743B2 (ja) | 超電導素子の作製方法 | |
| JPH0831625B2 (ja) | 超電導三端子素子 | |
| JPS61110480A (ja) | 超電導デバイス | |
| JPS63211688A (ja) | 超電導トランジスタ | |
| JPH02273975A (ja) | 超電導スイッチング素子 | |
| JPS6346786A (ja) | 超電導トランジスタ | |
| JPH0575168A (ja) | 超伝導素子 | |
| JPH0249481A (ja) | 酸化物系ジョセフソン接合装置の製造方法 | |
| JPH065935A (ja) | 超電導体装置 |