JPH04167571A

JPH04167571A - 超電導素子および作製方法

Info

Publication number: JPH04167571A
Application number: JP2294288A
Authority: JP
Inventors: Takao Nakamura; 孝夫中村; Hiroshi Inada; 博史稲田; Michitomo Iiyama; 飯山　道朝
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1990-10-31
Filing date: 1990-10-31
Publication date: 1992-06-15
Anticipated expiration: 2013-04-08
Also published as: JP2738144B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、超電導素子およびその作製方法に関する。よ
り詳細には、新規な構成の超電導素子およびその作製方
法に関する。

従来の技術超電導を使用した代表的な素子に、ジョセフソン素子が
ある。ジョセフソン素子は、一対の超電導体をトンネル
障壁を介して結合した構成であり、高速スイッチング動
作が可能である。しかしながら、ジョセフソン素子は２
端子の素子であり、論理回路を実現するためには複雑な
回路構成になってしまう。

一方、超電導を利用した３端子素子としては、超電導ベ
ーストランジスタ、超電導ＦＥＴ等がある。第３図に、
超電導ベーストランジスタの概念図を示す。第３図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ２１、絶縁体で構成されたトンネル
障壁２２、超電導体で構成されたベース２３、半導体ア
イソレータ２４および常電導体で構成されたコレクタ２
５を積層した構成になっている。この超電導ベーストラ
ンジスタは、トンネル障壁２２を通過した高速電子を利
用した低電力消費、高速動作の素子である。

第４図に、超電導ＦＥＴの概念図を示す。第４図の超電
導ＦＥＴは、超電導体で構成されている超電導ソース電
極４１および超電導ドレイン電極４２が、半導体層４３
上に互いに近接して配置されている。超電導ソース電極
４１および超電導ドレイン電極４２の間の部分の半導体
層４３は、下側が大きく削られ厚さが薄くなっている。

また、半導体層４３の下側表面にはゲート絶縁膜４６が
形成され、ゲート絶縁膜４６上にゲート電極４４が設け
られている。

超電導ＦＥＴは、超電導近接効果で超電導ソース電極４
１および超電導ドレイン電極４２間の半導体層４３を流
れる超電導電流を、ゲート電圧で制御する低電力消費、
高速動作の素子である。

さらに、ソース電極、ドレイン電極間に超電導体でチャ
ネルを形成し、この超電導チャネルを流れる電流をゲー
ト電極に印加する電圧で制御する３端子の超電導素子も
発表されている。

発明が解決しようとする課題上記の超電導ベーストランジスタおよび超電導ＦＥＴは
、いずれも半導体層と超電導体層とが積層された部分を
有する。ところが、近年研究が進んでいる酸化物超電導
体を使用して、半導体層と超電導体層との積層構造を作
製することは困難である。また、この構造が作製できて
も半導体層と超電導体層の間の界面の制御が難しく、素
子として満足な動作をしなかった。

また、超電導ＦＥＴは、超電導近接効果を利用するため
、超電導ソース電極４１および超電導ドレイン電極４２
を、それぞれを構成する超電導体のコヒーレンス長の数
倍程度以内に近接させて作製しなければならない。特に
酸化物超電導体は、コヒーレンス長が短いので、酸化物
超電導体を使用した場合には、超電導ソース電極４１お
よび超電導ドレイン電極４２間の距離は、数ｌＱｎｍ以
下にしなければならない。このような微細加工は非常に
困難であり、従来は酸化物超電導体を使用した超電導Ｆ
ＥＴを再現性よく作製できなかった。

さらに、従来の超電導チャネルを有する超電導素子は、
変調動作は確認されたが、キャリア密度が高いため、完
全なオン／オフ動作ができなかった。酸化物超電導体は
、キャリア密度が低いので、超電導チャネルに使用する
ことにより、完全なオン／オフ動作を行う上記の素子の
実現の可能性が期待されている。しかしながら、超電導
チャネルは５ｎｍ以下の厚さにしなければならず、その
ような構成の実現することは困難であった。

一方、上記超電導素子の高速なオン／オフ動作を実現す
るためには、超電導チャネルのゲー訃長を短縮すること
が必要である。超電導チャネルのゲート長を短縮するた
めには、ゲート電極の形状を超電導チャネルの電流が流
れる方向に薄く　（約１００　ｎｍ以下に）しなければ
ならい。酸化物超電導体上に、微細加工で上記寸法のゲ
ート電極を再現性よく形成することはやはり困難である
。

そこで本発明の目的は、上記従来技術の問題点を解決し
た、新規な構成の超電導素子およびその作製方法を提供
することにある。

課題を解決するための手段本発明に従うと、基板上に成膜された酸化物超電導薄膜
で形成された超電導チャネルと、該超電導チャネルの両
端近傍に配置されて該超電導チャネルに電流を流すソー
ス電極およびドレイン電極と、゛前記超電導チャネルに
ゲート絶縁層を介して接し、該超電導チャネルに流れる
電流を制御するゲート電極を具備する超電導素子におい
て、前記ゲート電極が、前記基板中に埋設された酸化物
超電導体で構成されていることを特徴とする超電導素子
が提供される。

また、本発明では、上記の超電導素子を作製する方法と
して、段差が形成された絶縁体基板上または段差が形成
され、且つ絶縁膜を表面に有する半導体基板上に酸化物
超電導薄膜を形成し、該酸化物超電導薄膜の前記段差の
側面に形成された部分以外の部分を除去した後、前記基
板の段差を埋める工程を含むことを特徴とする超電導素
子の作製方法が提供される。

芥月本発明の超電導素子は、基板上に配置された酸化物超電
導体による超電導チャネルと、基板中に埋設された酸化
物超電導体による超電導ゲート電極とを具備する。超電
導チャネルに流れる主電流の方向で、超電導ゲート電極
の厚さは１００　ｎｍ以下が好ましい。超電導電極を薄
く構成すると、超電導チャネルのゲート幅が狭くなり、
高速動作が可能になるからである。

本発明の方法では、超電導ゲート電極を基板中に埋設す
るのに、基板に段差を設け、この段差部分の側面に酸化
物超電導薄膜を成長させる。この後、この段差部を基板
と同じ材料により埋めることで超電導ゲート電極を基板
中に埋設する。

超電導チャネルは、ゲート電極に印加された電圧で開閉
させるた袷に、ゲート電極により発生される電界の方向
で、厚さが５ｎｍ以下でなければならない。

本発明の方法では、基板上に約５ｎｍ以下の厚さの酸化
物超電導薄膜を成膜する。本発明では、この酸化物超電
導薄膜を超電導チャネルとする。このような極薄の酸化
物超電導薄膜を成膜するには、薄膜の成長速度をおよび
成膜時間を厳密に制御する方法が一般的であり、スパッ
タリング法等を使用する場合はこの方法が好ましい。し
かしながら、酸化物超電導体結晶は、各構成元素がそれ
ぞれ層状に重なった結晶構造であるので、ＭＢＥ　（分
子ビームエピタキシ）法で酸化物超電導体の適当な数の
ユニットセルを積み上げる方法も好ましい。

従来の超電導ＦＥＴが、超電導近接効果を利用して半導
体中に超電導電流を流すのに対し、本発明の超電導素子
では、主電流は超電導体中を流れる。従って、従来の超
電導ＦＥＴを作製するときに必要な微細加工技術の制限
が緩和される。

本発明の超電導素子において、絶縁体基板には、ＭｇＯ
１ＳｒＴ＋Ｃｈ等の酸化物単結晶基板が使用可能である
。これらの基板上には、配向性の高い結晶からなる酸化
物超電導薄膜を成長させることが可能であるので好まし
い。また、表面に絶縁層を有する半導体基板も好ましく
、例えばＭｇＡｌ２Ｏ，およびＢａＴｉ０ｚを積層した
絶縁膜を有するＳｉ基板等が好ましい。

また、本発明の超電導素子には、Ｙ−Ｂａ−Ｃｕ−Ｏ系
酸化物超電導体、Ｂｉ　−３ｒ　−Ｃａ−Ｃｕ　−０系
酸化物超電導体、ＴＩ　−Ｂａ　−Ｃａ　−Ｃｕ　−０
系酸化物超電導体等任意の酸化物超電導体を使用するこ
とができる。

以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限す２ものではない。

実施例第１図に、本発明の超電導素子の断面図を示す。

第１図の超電導素子は、超電導ゲート電極４が埋設され
た基板５上に、積層されて配置されたゲート絶縁層６お
よび酸化物超電導薄膜１を具備する。

酸化物超電導薄膜１上の超電導ゲート電極４の上方の部
分には表面保護膜７が形成され、表面保護膜７の両側に
は、それぞれソース電極２およびドレイン電極３が配置
されている。

酸化物超電導薄膜１は、厚さ約５ｎｍ以下でＣ軸配向の
酸化物超電導体結晶で構成され、超電導ゲート電極４の
上方の部分は、超電導チャネルｌＯとなっている。また
、ゲート絶縁層６は、ＭｇＯ１ＳｉＮ等が使用され、約
ｌＱｎｍ以上のトンネル効果が無視できる厚さである。

超電導ゲート電極４は、Ｃ軸配向の酸化物超電導体結晶
で構成され、超電導チャネル１０に流れる電流の方向の
厚さは約１００　ｎｍ以下である。

第２図を参照して、本発明の超電導素子を本発明の方法
で作製する手順を説明する。まず、第２図（ａ）に示す
ような基板５に段差を形成する。基板５には、Ｍｇ０（
１００）基板、５ｒＴｉＯ３（１００）基板等の絶縁体
基板、または表面に絶縁膜を有するＳｉ等の半導体基板
が好ましい。ただし、半導体基板を使用する場合には、
段差を形成後、表面に絶縁膜を形成する。

第２図（ｂ）に示すよう、基板５の一部５１をフォトレ
ジスト８で被覆し、反応性イオンエツチング、＾ｒイオ
ンミリング等のドライエツチング法で表面右側を削り、
第２図（Ｃ）に示すよう、段差５３を形成する。段差５
３を形成したら、フォトレジスト８を除去する。

半導体基板を使用する場合は、結晶方向も重要であり、
上述のように手順も多少異なる。例えば、Ｓｉ基板を使
用する場合、５ｉ（１００）面に対し、ゲート長手方向
、即ち、チャネルの電流の流れる方向に向かって垂直方
向が（１１０）面になるようフォトレジスト８を形成す
る。このＳｉ基板をＫＯＨまたはＡＰＷ等のエツチング
液を使用してエツチングし、第２図（Ｃ）に示すよう段
差５３を形成する。この基板の表面にＣＶＤ法で触＾１
２０．およびスパッタリング法でＢａＴ、ｉ０３を連続
して積層する。

次に、第２図（社）に示すよう加工した基板５上に基板
温度約６５０℃以下でオファクシススバッタリング法、
反応性蒸着法、ＭＢＥ法、ＣＶＤ法等の方法で、１００
　ｎｍ以下の厚さのＣ軸配向の酸化物超電導薄膜１１を
形成する。酸化物超電導体としては、Ｙ−Ｂａ−Ｃｕ−
０系酸化物超電導体、Ｂｉ　−３ｒ　−Ｃａ　−Ｃｕ−
０系酸化物超電導体、ＴＩ　−Ｂａ　−Ｃａ−Ｃｕ　−
０系酸化物超電導体が好ましい。

基板５表面の５１の部分および５２の部分の酸化物超電
導薄膜１１を反応性イオンエツチング等の異方性エツチ
ングで、第２図（ｅ）に示すよう除去し、段差５３０部
分に超電導ゲート電極４を形成する。次いで、第２図（
ｆ）に示すよう、基板５上に段差５３を十分埋める厚さ
の層５０を、スパッタリング法により、基板５を構成し
ている材料で形成する。この層５０上にフォトレジスト
を表面が平らになるよう被覆し、第２図（（至）に示す
よう、超電導ゲート電極４が表面に露出するまでＡｒイ
オンエツチング等で基板５を平坦にする。

次に、ＭｇＯｌＳＩＮ等酸化物超電導薄膜との界面で大
きな単位を作らない絶縁体で基板５表面に、第２図（社
）に示すようゲート絶縁層６を作製する。

ゲート絶縁層６は、約ＩＱｎｍ以上のトンネル電流が無
視し得る厚さにする。ゲート絶縁層６上には、Ｃ軸配向
の酸化物超電導薄膜ｌを第２図（１）に示すよう形成す
る。Ｃ軸配向の酸化物超電導薄膜１は、基板１１Ｌ約７
００℃でオファクシススバッタリング法、反応性蒸着法
、ＭＢＥ法、ＣＶＤ法等の方法を用いて形成できる。ま
た、酸化物超電導薄膜ｌの厚さは、約５ｎｍ以下とする
。

酸化物超電導薄膜１上に、第２図（Ｄに示すよう表面保
護膜１７を形成する。表面保護膜１７の超電導ゲート電
極４上の部分７だけ残して両端を除去し、表面保護膜７
０両側に第２図（社）に示すようそれぞれソース電極２
およびドレイン電極３を配置する。

ソース電極２およびドレイン電極３には、＾トまたはＴ
ｉ、　Ｗ等の高融点金属、これらのシリサイド等の常電
導体−または酸化物超電導体を用いることが好ましい。

以上により、本発明の超電導素子が完成する。

本発明の超電導素子を本発明の方法で作製すると、超電
導ＦＥＴを作製する場合に要求される微細加工技術の制
限が緩和される。また、表面が平坦にできるので、後に
必要に応じ配線を形成することが容易になる。従って、
作製が容易であり、素子の性能も安定しており、再現性
もよい。

発明の詳細な説明したように、本発明の超電導素子は、超電導チャ
ネル中を流れる超電導電流をゲート電圧で制御する構成
となっている。従って、従来の超電導ＦＥＴのように、
超電導近接効果を利用していないので微細加工技術が不
要である。また、超電導体と半導体を積層する必要もな
いので、酸化物超電導体を使用して高性能な素子が作製
できる。

さらに、本発明の超電導素子は、極薄のゲート電極によ
り、超電導チャネルのゲート長が短く構成されているの
で、オン／オフ動作が高速である。

本発明により、超電導技術の電子デバイスへの応用がさ
らに促進される。

【図面の簡単な説明】

第１図は、本発明の超電導素子の概略図であり、第２図
は、本発明の方法により本発明の超電導素子を作製する
場合の工程を示す概略図であり、第３図は、超電導ベー
ストランジスタの概略図であり、第４図は、超電導ＦＥＴの概略図である。〔主な参照番号〕１・・・酸化物超電導薄膜、２・・・ソース電極、３・・・ドレイン電極、４・・・ゲート電極、　５・・・基板特許出願人　　住友電気工業株式会社

Claims

【特許請求の範囲】

（１）基板上に成膜された酸化物超電導薄膜で形成され
た超電導チャネルと、該超電導チャネルの両端近傍に配
置されて該超電導チャネルに電流を流すソース電極およ
びドレイン電極と、前記超電導チャネルにゲート絶縁層
を介して接し、該超電導チャネルに流れる電流を制御す
るゲート電極を具備する超電導素子において、前記ゲー
ト電極が、前記基板中に埋設された酸化物超電導体で構
成されていることを特徴とする超電導素子。
（２）請求項１に記載の超電導素子を作製する方法にお
いて、段差が形成された絶縁体基板上または段差が形成
され、且つ絶縁膜を表面に有する半導体基板上に酸化物
超電導薄膜を形成し、該酸化物超電導薄膜の前記段差の
側面に形成された部分以外の部分を除去した後、前記基
板の段差を埋める工程を含むことを特徴とする超電導素
子の作製方法。