JPH079905B2 - 半導体装置の配線方法 - Google Patents

半導体装置の配線方法

Info

Publication number
JPH079905B2
JPH079905B2 JP62176220A JP17622087A JPH079905B2 JP H079905 B2 JPH079905 B2 JP H079905B2 JP 62176220 A JP62176220 A JP 62176220A JP 17622087 A JP17622087 A JP 17622087A JP H079905 B2 JPH079905 B2 JP H079905B2
Authority
JP
Japan
Prior art keywords
wiring
superconducting material
semiconductor
temperature superconducting
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62176220A
Other languages
English (en)
Other versions
JPS6420638A (en
Inventor
泰仁 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP62176220A priority Critical patent/JPH079905B2/ja
Priority to EP88107375A priority patent/EP0299163B1/en
Priority to DE88107375T priority patent/DE3886286T2/de
Publication of JPS6420638A publication Critical patent/JPS6420638A/ja
Priority to US07/711,716 priority patent/US5183800A/en
Publication of JPH079905B2 publication Critical patent/JPH079905B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76891—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53285—Conductive materials containing superconducting materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661—Processes performed after copper oxide formation, e.g. patterning
    • H10N60/0688—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0884—Treatment of superconductor layers by irradiation, e.g. ion-beam, electron-beam, laser beam or X-rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、半導体装置の配線方法の改良に関するもので
ある。
＜従来の技術＞ 最近の半導体技術の進展はめざましく、特にシリコン
（Si）LSI技術を先導するDRAMでは間もなく4M DRAMが
実用化されようとしている。これら超LSIはMOSデバイス
を基礎とし、微細加工技術のレベルとしても２μｍから
１μｍ近傍の技術を用いており、すでにサブミクロン領
域の議論も盛んである。微細化は、高集積化，高密度化
を実現する手段として追求されてきたが、必然的にMOS
デバイスの高性能化，高速化をもたらし、従来バイポー
ラデバイスの領域と考えられた1ns以下のゲート遅延時
間も実用化の段階にある。しかしMOSデバイスの遅延時
間としてはゲート遅延時間以外にも入出力部での遅延，
内部配線での遅延などがあげられるが、特に内部配線で
の遅延は高集積化に伴うチップ寸法の増大とともに増加
し、MOSデバイスの実効的な高速化を妨げることにな
る。
同様の問題はSi LSI以上の高速動作を期待されているG
aAS LSIにも存在する。またGaAsのばあいにはSiにくら
べて低電圧，大電流駆動であるため、配線抵抗による配
線（特に電源線などの大きな電流がながれる配線）の電
位上昇（降下）が生じやすく、特性の低下をまねく。
そこで、配線材料を金属からある条件のもとで電気抵抗
が０になる超伝導物質に代えることが検討されはじめて
いる。
＜発明が解決しようとする問題点＞ 現在、半導体の配線材料に検討されているのは電気抵抗
が０になる臨界温度が液体窒素温度（77K）付近あるい
はそれ以上の高温領域にある高温超伝導材料（例えばＹ
−Ba−Cu−Ｏ系など）である。
しかしこの高温超伝導材料は、一般に1000℃近い高温で
数時間の焼結を行わなければ超伝導の特性を示さない。
しかし、半導体基板にはすでにトランジスタが形成され
ているため、このような熱処理を行うことはできない。
熱によりトランジスタが劣化したり破壊されたりするか
らである。
すなわち、高温超伝導材料により半導体の配線を形成
し、配線抵抗を０にするためには材料の蒸着時またはそ
の後の熱処理温度を低温化（半導体基板の種類により異
なるが、400℃程度が望ましい）することが必要であ
る。
半導体基板上へ高温超伝導材料を薄膜状に形成する方法
として有望視されていたスパッタリング法やMBE法は、
結晶方向をそろえることに関しては極めて優れた技術で
あるが、いずれも800℃程度に基板を加熱しながら蒸着
を行うため、低温化の点では充分ではなく、トランジス
タが劣化・破壊される恐れがある。
本発明は、上記の点に鑑みて創案されたものであり、層
間絶縁膜上に超伝導材料よりなる配線を行なうに際し
て、下層のトランジスタ等に劣化・破壊を生じさせない
新規な半導体装置の配線方法を提供することを目的とし
ている。
＜問題点を解決するための手段及び作用＞ 上記の目的を達成するため、本発明の半導体装置の配線
方法は、半導体基板上に形成された層間絶縁膜上に高温
超伝導材料を被着してエネルギービームを照射して超伝
導特性を持たせると同時に結晶方向を揃えるような熱処
理を行い所望の配線に加工する工程と、上記配線の所定
部位を除去してコンタクトホールを形成する工程と、上
記コンタクトホール内に電流経路となる金属を形成する
工程とを含んでなるように構成している。
即ち、本発明になる高温超伝導材料による半導体配線の
形成方法では、低温で蒸着された高温超伝導材料をレー
ザ，電子線等の照射によってアニールすることにより超
伝導特性を持たせると同時に結晶方向をそろえ、かつレ
ーザー，電子線等の照射によるアニールの性質上トラン
ジスタ等を劣化・破壊しないこと、及び高温超伝導体材
料からなる配線に有効に電流を流すことができることに
着目して上記の問題点を解決している。
＜実施例＞ 以下、本発明の実施例について図面を用いて詳細に説明
する。
なお、簡単化のため２本の第１層配線を高温超伝導材料
により配線する場合を例とし、必要以外のものは図示し
ないことにする。
第１図(a)乃至(f)は、それぞれ本発明の一実施例として
の半導体装置の配線方法の各工程を示す図である。
第１図(a)において、11は半導体基板であり、この半導
体基板11上には従来公知の方法により第１層配線12,13
が形成されており、また半導体層にトランジスタ等の能
動素子（図示せず）が形成されている。次にこのような
構造の基板上に層間絶縁膜14（CVD法によるSiO2など）
を適当な厚さ被着し、第１層配線と第２層配線を接続す
るためのスルー・ホールを開口する（第１図(b)）。こ
の層間絶縁膜14の厚さは、後で述べるレーザー・アニー
ル時に高温超伝導材料に充分な熱を供給し、かつ下層の
トランジスタには劣化，破壊を起こさせない程度の熱し
か伝えない厚さに設定する。（従って最適膜厚の範囲
は、アニール条件≪波長・照射強度・照射時間など≫に
より変化する。）なお、本実施例ではこのスルー・ホー
ルは金属16で埋め込むようにしているが、プロセスの組
み立てによっては開口するだけでも良い。
次に、第１図(c)に示すように、高温超伝導材料15をス
パッタ法,EB蒸着法，抵抗加熱蒸着法など任意の方法に
より半導体基板11の全面に被着する。このとき基板11を
加熱する必要は無い。ただし、レーザー・アニール後に
超伝導特性がえられるような組成比で蒸着しておく。
（この比率もアニール条件により変化する。） 続いてレーザー・アニールにより半導体基板11の前面に
被着した高温超伝導材料15を熱処理し、超伝導特性を持
たせると同時に結晶方向を揃える。これはレーザー照射
等のアニールの特性を利用した方法である。すなわち、
レーザー・アニールではns単位の短時間照射が容易であ
り、過熱冷却の全工程をμｓ単位の時間内で終えること
ができ、固体材料中での不純物原子の拡散などの遅い現
象はおこさせずに熔融材料中での不純物原子の拡散，偏
析，結晶成長などの速い現象は充分に追随させることが
できる。この時、熔融層の結晶化，結晶軸方向は一般に
アニール条件のみにより決めることができ、下地の結晶
性に依存しない。さらに、層間絶縁膜14の膜厚をアニー
ル条件に対して最適化することにより、下層のトランジ
スタ等を劣化・破壊することなく以上の結晶化を行う事
ができる。
最後に第１図(d)に示すように不要な高温超伝導材料15
をエッチングにより除去し、半導体配線を完成する。
上記の工程により超伝導材料により電気抵抗がある条件
の下で０になる半導体配線を形成することができる。
上記の実施例に次のような工夫を行うと、本発明は更に
有効になる。
高温超伝導材料は例えば第２図に示すような結晶構
造を有しており、このような結晶構造上の理由によりａ
軸方向の伝導が支配的であるため、半導体配線も第３図
に示すように電流の流れる方向Ａをａ軸方向にしておく
ことが望ましい。したがって本発明のより好ましい実施
例においては、第１図(e)に示すように超伝導材料によ
る配線15の形成後、スルーホール上の配線を一部分エッ
チングし金属17を蒸着することによりコンタクトを水平
方向（ａ軸方向）から形成する。このように構成するこ
とにより超伝導は主としてａ軸方向に起こるので、電流
をより有効に配線15へ流すことができる。
第１図(f)に示すように超伝導材料15の蒸着時に、
まずSrTiO3などべつのペロブスカイト系の物質18を蒸着
しておくことにより、レーザーアニール時の結晶化など
を容易にする。なお、SrTiO3は超伝導物質であるが臨界
温度が低い（〜30K）ため液体窒素温度（〜77K）で用い
るときには抵抗が高くなるため、の方法と併用するこ
とが望ましい。
＜発明の効果＞ 以上詳述したように本発明によれば、下層のトランジス
タなどの劣化，破壊を起こすことなく超伝導材料により
ある条件下で電気抵抗が０になる半導体配線を形成する
ことができ、電気抵抗が原因となって半導体の特性を低
下させている現象（配線遅延など）を解消することがで
きる。
さらに、結晶方向が揃った高温超伝導材料からなる配線
へのコンタクトを水平方向から形成したので、電流を有
効に配線に流すことができる。
【図面の簡単な説明】
第１図(a)乃至(f)はそれぞれ本発明の一実施例としての
半導体装置の配線方法の各工程を示す図、第２図は高温
超伝導材料の結晶構造の一例を模式的に示す図、第３図
は高温超伝導材料の結晶方位と半導体装置の配線方位と
の関係を説明するための図である。 11……半導体基板、12,13……第１層配線、14……層間
絶縁膜、15……高温超伝導材料、16……金属（スルーホ
ール埋め込み用）、17……金属（コンタクト形成用）、
18……ペロブスカイト系物質よりなる薄層。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に形成された層間絶縁膜上に
    高温超伝導材料を被着してエネルギービームを照射して
    超伝導特性を持たせると同時に結晶方向を揃えるような
    熱処理を行い所望の配線に加工する工程と、 上記配線の所定部位を除去してコンタクトホールを形成
    する工程と、 上記コンタクトホール内に電流経路となる金属を形成す
    る工程とを含んでなることを特徴とする半導体装置の配
    線方法。
JP62176220A 1987-07-15 1987-07-15 半導体装置の配線方法 Expired - Fee Related JPH079905B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62176220A JPH079905B2 (ja) 1987-07-15 1987-07-15 半導体装置の配線方法
EP88107375A EP0299163B1 (en) 1987-07-15 1988-05-07 Interconnection method for semiconductor device
DE88107375T DE3886286T2 (de) 1987-07-15 1988-05-07 Verbindungsverfahren für Halbleiteranordnung.
US07/711,716 US5183800A (en) 1987-07-15 1991-06-07 Interconnection method for semiconductor device comprising a high-temperature superconductive material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62176220A JPH079905B2 (ja) 1987-07-15 1987-07-15 半導体装置の配線方法

Publications (2)

Publication Number Publication Date
JPS6420638A JPS6420638A (en) 1989-01-24
JPH079905B2 true JPH079905B2 (ja) 1995-02-01

Family

ID=16009726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62176220A Expired - Fee Related JPH079905B2 (ja) 1987-07-15 1987-07-15 半導体装置の配線方法

Country Status (3)

Country Link
EP (1) EP0299163B1 (ja)
JP (1) JPH079905B2 (ja)
DE (1) DE3886286T2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950010206B1 (ko) * 1987-03-09 1995-09-11 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 전자 장치 및 그 제조 방법
JPS63314850A (ja) * 1987-06-18 1988-12-22 Fujitsu Ltd 半導体装置
CN1017110B (zh) * 1987-08-13 1992-06-17 株式会社半导体能源研究所 一种超导器件
JP2553101B2 (ja) * 1987-09-04 1996-11-13 株式会社東芝 半導体装置
GB2215548B (en) * 1988-02-26 1991-10-23 Gen Electric Co Plc A method of fabricating superconducting electronic devices
CA2054597C (en) * 1990-10-31 1997-08-19 Hiroshi Inada Superconducting circuit and a process for fabricating the same
DE4038894C1 (ja) * 1990-12-06 1992-06-25 Dornier Gmbh, 7990 Friedrichshafen, De
CN115440879B (zh) * 2022-06-16 2023-04-25 合肥本源量子计算科技有限责任公司 超导硅片及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507852A (en) * 1983-09-12 1985-04-02 Rockwell International Corporation Method for making a reliable ohmic contact between two layers of integrated circuit metallizations
JPH0648733B2 (ja) * 1984-01-25 1994-06-22 株式会社日立製作所 極低温用半導体装置
JP2855614B2 (ja) * 1987-03-30 1999-02-10 住友電気工業株式会社 超電導回路の形成方法
DE3854238T2 (de) * 1987-04-08 1996-03-21 Hitachi Ltd Verfahren zur Herstellung eines supraleitenden Elements.
JPS63276822A (ja) * 1987-05-06 1988-11-15 Furukawa Electric Co Ltd:The 超電導薄膜のパタ−ニング方法
WO1988010011A1 (en) * 1987-06-12 1988-12-15 Siemens Aktiengesellschaft Process for manufacturing conductive regions from an oxide-ceramic superconducting material having a high conductivity-change temperature
JPS63314850A (ja) * 1987-06-18 1988-12-22 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
EP0299163A2 (en) 1989-01-18
EP0299163B1 (en) 1993-12-15
JPS6420638A (en) 1989-01-24
DE3886286D1 (de) 1994-01-27
DE3886286T2 (de) 1994-03-31
EP0299163A3 (en) 1989-09-06

Similar Documents

Publication Publication Date Title
US4596604A (en) Method of manufacturing a multilayer semiconductor device
EP0051249A2 (en) Process for forming epitaxially extended polycrystalline structures
JPH0235468B2 (ja)
JPH1064822A (ja) 半導体素子のための緩衝化基板
US6541789B1 (en) High temperature superconductor Josephson junction element and manufacturing method for the same
JPH079905B2 (ja) 半導体装置の配線方法
US5183800A (en) Interconnection method for semiconductor device comprising a high-temperature superconductive material
JP4310076B2 (ja) 結晶性薄膜の製造方法
US6383851B2 (en) Method to fabricate an intrinsic polycrystalline silicon film thin film transistor
CA2052378C (en) Superconducting device and a method for manufacturing the same
JPH088347B2 (ja) 室温で生成しうる銅−半導体複合体及びその形成方法
JP3287834B2 (ja) 多結晶半導体薄膜の熱処理方法
JPS58124222A (ja) 半導体装置用基体
JPH01205579A (ja) 超伝導薄膜および超伝導薄膜素子の形成法
US20020197829A1 (en) Method of manufacturing polycrystalline film and semiconductor device
JPH04275470A (ja) 超電導体／絶縁体層構造からなる製品、およびその製品の製造方法
JPH0524884A (ja) Ｃｕ系カルコパイライト膜の製造方法
JP2831918B2 (ja) 超電導素子の製造方法
JPH03257818A (ja) 半導体装置の製造方法
JP2670554B2 (ja) 酸化物超電導材料の作製方法
KR20230076109A (ko) 비정질 실리콘의 재결정화 방법 및 이를 이용한 반도체 소자의 게이트 형성방법
JPH01171249A (ja) 半導体装置の製造方法
JP2614941B2 (ja) 超電導素子および作製方法
JPS59198765A (ja) 絶縁ゲ−ト型電界効果トランジスタ
JP2641971B2 (ja) 超電導素子および作製方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees