JPH0634412B2 - 超電導体装置 - Google Patents

超電導体装置

Info

Publication number
JPH0634412B2
JPH0634412B2 JP62081487A JP8148787A JPH0634412B2 JP H0634412 B2 JPH0634412 B2 JP H0634412B2 JP 62081487 A JP62081487 A JP 62081487A JP 8148787 A JP8148787 A JP 8148787A JP H0634412 B2 JPH0634412 B2 JP H0634412B2
Authority
JP
Japan
Prior art keywords
oxide
superconductor
semiconductor
superconducting
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62081487A
Other languages
English (en)
Other versions
JPS63245975A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP62081487A priority Critical patent/JPH0634412B2/ja
Priority to US07/174,790 priority patent/US4960751A/en
Priority to KR1019880003574A priority patent/KR960006207B1/ko
Priority to CN88102047A priority patent/CN1033543C/zh
Priority to EP88302957A priority patent/EP0285445B1/en
Priority to DE3889762T priority patent/DE3889762T2/de
Publication of JPS63245975A publication Critical patent/JPS63245975A/ja
Priority to US07/798,841 priority patent/US5274268A/en
Publication of JPH0634412B2 publication Critical patent/JPH0634412B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】 「発明の利用分野」 本発明はセラミック系超電導材料を用いた超電導装置に
関する。本発明は超電導体装置において特に、半導体装
置の相互配線の一部または全部を超電導材料で形成する
とともに、この半導体装置を70〜100k好ましくは77Ｋ以
上の温度で動作せしめんとするものである。
「従来の技術」 従来、超電導材料はNb-Ge 系（例えばNb3Ge）等の金属
材料を線材として用い、超電導マグネットとして用いら
れるに限られていた。
また最近はセラミック材料で超電導を呈し得ることが知
られていた。しかしこれもインゴット構造であり、薄膜
の超電導材料の形成はまったく提案されていない。
いわんや、この薄膜をフォトリソグラフィ技術によりパ
ターニングする方法も、またこれをさらに半導体装置の
相互配線の一部に用いることもまったく知られていな
い。
他方、半導体集積回路を含めた複数の素子を同一基板に
設けた半導体装置が知られている。しかしこの半導体装
置を液体窒素温度(77K) の如き低温で動作させる試みは
まったく知られてない。
「従来の問題点」 半導体集積回路は近年益々微細化するとともに高速動作
を要求されている。また微細化とともに半導体素子の発
熱による信頼性低下また発熱部の動作速度の低下が問題
となっていた。
このため、もし半導体素子を液体窒素温度で動作させん
とすると、その素子での電子およびホールの移動度は室
温のそれに比べて３〜４倍も高めることができ、ひいて
は素子の周波数特性を向上できる。
またかかる問題点を解決するため、本発明人の出願（昭
和62年３月９日出願 超伝導半導体装置）を用いんとし
たものである。かかる超電導体半導体装置において、そ
のリード線はセラミック材料の超電導材料よりなる。か
かる材料は被形成面上に材料を形成した後、酸化物雰囲
気で長時間の酸化をしなければならない。そのため、そ
の下地の絶縁物を酸化物特に酸化珪素絶縁膜とすると、
この酸化珪素と酸化反応を起こしてしまうことが判明し
た。
「問題を解決すべき手段」 本発明はかかる問題点を解決するため、半導体装置にお
ける相互配線に極低温(20〜100K好ましくは77K 以上の
温度)で超電導を呈するセラミック材料を用いるもので
ある。その際、かある材料の下面は非酸化物特に好まし
くは耐熱性の窒化物を設けたものである。
本発明は半導体特に好ましくは耐熱性を有する半導体、
例えば単結晶シリコン半導体基板を用いて、この半導体
に複数の素子、例えば絶縁ゲイト型電界効果トランジス
タ、バイポーラ型トランジスタ、SIT(静電誘導型トラン
ジスタ)、抵抗、キャパシタを設ける。そしてこの上
に、またその上面の絶縁膜を耐熱非酸化物絶縁材料特に
好ましくは耐熱性窒化物を設け、この窒化物上に電気抵
抗が零または零に近くする超電導材料を形成する。これ
をフォトリソグラフィ技術により選択エッチをしてパタ
ーニングをする。更にその工程の前または後に500 〜10
00℃で熱アニールを特に酸素、窒素等の酸化性雰囲気で
１〜20時間もの長時間行うことにより、超電導現象を極
低温で呈すようにセラミック材料の結晶構造を変成す
る。これらの工程を１回または複数回繰り返すことによ
り、１層または各層の相互配線を電気抵抗が零の材料に
より形成する。
「作用」 かかる半導体装置を液体窒素温度とすると、その電子ま
たはホール移動度は３〜４倍に向上させることができ
る。加えて、そのリード、電極の電気抵抗を零または零
に等しくすることが可能となる。周波数特性の遅れを示
すCR時定数におけるＲ（抵抗）を零とすることができ、
そのためきわめて高速動作をさせることが可能となる。
かかる半導体装置において、液体窒素温度以上の温度で
動作させる材料を用いる際、本発明の耐熱性絶縁材料、
特に窒化物によりセラミック材料を30μｍ以下好ましく
は0.1 〜１μｍの厚さでも超電導を呈する材料とするこ
とが可能である。
以下に本発明の実施例を図面に従って説明する。
「実施例１」 第１図は本発明の超電導半導体装置の製造工程の実施例
を示す。
第１図(A) において、シリコン半導体基板(1) 上に絶縁
膜(2) を形成し、ここにフォトリソグラフィ技術により
開穴(8) を形成する。
第１図(A) における半導体基板(1) 内にはIGFET（絶縁
ゲイト型半導体装置）、バイポーラトランジスタの如き
アクティブ型素子または抵抗、キャパシタの如きパッシ
ブ型素子が予め設けられている。そしてこれらのアクテ
ィブ型またはパッシブ型の素子が設けられ、その下面に
は絶縁膜が設けられている。本発明の実施例では絶縁膜
として半導体上に酸化珪素を形成し、さらにその上に耐
熱性非酸化物である窒化珪素を形成した。そしてこの絶
縁膜には電極用コンタクト部が前記した開穴に対応して
設けられている。
第１図(B) においてはこれらの上面に超電導を呈すべき
材料を薄膜状に形成する。この薄膜はスパッタ法で形成
した。スクリーン印刷法、真空蒸着法または気相法(CVD
法)で行ってもよい。
スパッタ装置はターゲットとして元素周期表IIａ、III
ａおよび銅の酸化物よりなる化合物であり一般的には(A
1-XBx)CuzOw,x＝０〜1,y＝２〜４好ましくは2.5 〜3.5,
z ＝1.0 〜4.0 好ましくは1.5 〜3.5,w ＝4.0 〜10.0好
ましくは６〜８である。ＡとしてBa,Sr,Ca、ＢとしてＹ
またはYb等のランタノイド元素を用いる。例えばｘ＝0.
67,y＝3,z ＝3,w ＝６〜８で示される(YBa2)Cu3O6〜８
を用いた。
スパッタに際してはその実施例として、基板温度450
℃、アルゴン雰囲気、周波数50Hz、出力100Ｗで行っ
た。かかる場合のセラミック材料の膜厚を0.2 〜2 μm
、例えば１μｍの厚さとして、この後酸素中700 ℃(10
時間) でアニールを行い、その後この薄膜がより結晶
を成長させやすくすべくTcオンセット＝95K(抵抗は95K
より下がりはじめ、実験的には79K で抵抗は実質的に零
になった)の超電導薄膜を作ることができた。
この後、この薄膜をフォトリソグラフィ技術で所定のパ
ターニングを行った。かくして素子の電極および入力、
出力端子との接続を含む相互配線用の電極およびリード
を構成すべくフォトレジストコートし、酸溶液例えば硫
酸または硝酸で選択除去（エッチ）を行い第１図(C) を
得た。
このパターニングは前記した超電導用薄膜を形成した後
に行い、さらにその後に熱アニールを行ってパターニン
グした相互作用部のみ選択的に結晶化を行うことは有効
である。
この場合は初期状態において結晶粒径が小さいためより
相互配線の微細パターンが可能である。
第１図(D) はこの後多層配線を必要に応じて行った。特
に半導体装置との外部のリードの接合のためにはセラミ
ック超電導体より金属が連結をしやすい。このため層間
絶縁物(6) を酸化珪素、PIQ（ポリイミド樹脂）で形成
し、アルミニュームで(7),(7′)を形成した。
即ち、本発明は素子の相互配線の１層または多層配線を
超電導材料で形成した。さらに外部引き出電極はその密
着性をよくするため金属パッドを設けこれを用いた。も
ちろんこの外部引き出し電極との密着性を向上できる場
合はこのパッド部も超電導材料を用いてもよい。
「実施例２」 第２図は本発明の他の実施例を示す。
図面はC/MOS(相補型IGFET)の部分のみ拡大して示したも
のである。
図面は熱アニールに十分耐え得るシリコン半導体基板
(1) を用いた。さらにＰ型井戸(15)を埋置して酸化珪素
(11)を設け、一方のIGFET(20) はゲイト電極(12)、ソー
ス(13)、ドレイン(14)をＰチャネルIGFET として設け
た。他方のIGFET(21) はゲイト電極(12′)、ソース(1
3′)、ドレイン(14′)として設け、Ｎチャネル型IGFET
とした。ゲイト電極(12),(12′)は多結晶シリコンまな
はシリサイドとし、これらの連絡その他の相互配線(5),
(7) を実施例１と同様の超電導材料で形成した。
この実施例において超電導セラミックス(5) の下面の絶
縁膜(6) においてセラミックスに密接する側は少なくと
も非酸化物材料特に窒化珪素または炭化珪素よりなって
いる。またこの超電導材料(5) の上面を覆って他の絶縁
材料(6′)も非酸化物材料により設けている。またこの
層間絶縁膜(6′)もその上の他の超電導材料(7) の下面
に密着し、耐熱性非酸化物材料よりなっている。
この超電導材料を気相法等で作り、下側基板に設けられ
たアクティブ素子に対し何らの損傷を与えない場合はゲ
イト電極も超電導材料で形成してもよい。
本発明の実施例においては窒化珪素を主として示した。
しかし他の窒化物であるAlN,TiN 等を用いてもよい。ま
た炭化物であるSiC,TiC 等を用いてもよい。本発明は酸
化物セラミックスの長時間の焼成の際、下地材料と1000
Å以下の厚さしかないため、互いが化合または混合しあ
わない耐熱性の非酸化物であることが重要である。
「効果」 本発明によりこれらを半導体装置を室温ではなく、冷却
して形成する場合において実用化が初めて可能となっ
た。
特に半導体は液体窒素温度に冷却することにより周波数
特性を向上させることができる。そして他方、低温にす
ることにより抵抗が増してしまう金属を用いることな
く、本発明は超電導材料を用いた。しかもかかる超電導
材料が有効が用いられるべくその下面に接する絶縁材料
は非酸化物材料とした。
そのため、本発明の技術思想を発展させることにより、
16M 〜1Gビット等の超々LSI に対する応用も可能となっ
た。
本発明において、半導体はシリコンではなくGaAs等の化
合物半導体であってもよい。またシリコン半導体上にGa
As等のIII−Ｖ化合物半導体をヘテロエピタキシャル成
長をせしめ、この半導体薄膜を用いてもよい。かくする
ことにより超高速動作を指せることが可能となる。しか
しアニールの温度を下げ、アニール中に半導体基板を劣
化しないように工夫する必要がある。
本発明は超電導材料を銅の酸化物の超電導材料とした。
しかし微細パターンができる他の超電導材料を用いるこ
とも有効である。
本発明において、基板としてはアクティブ素子が設けら
れた半導体材料と、その上面に非酸化物材料が設けられ
たものを用いた。しかしこの基板としてYSZ(イットリュ
ーム・スタビライズド・ジルコン) 等の熱膨張係数の概
略同一のセラミック材料を用い、その上面に50〜5000Å
の厚さの窒化珪素膜を用いたものを基板としてもよい。
すると熱膨張係数を合わせられるため作りやすい。しか
し他方、かかる材料を用いる場合はアクティブ素子は別
途設けられなければならず、超高集積回路化も成就しに
くいという欠点を有する。
【図面の簡単な説明】
第１図は本発明の製造工程を示す。 第２図は本発明の他の実施例を示す。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に酸化物超電導体を設けるに
    際し、該超電導体の下面は非酸化物材料に密接して設け
    られたことを特徴とする超電導体装置。
  2. 【請求項２】特許請求の範囲第１項において、非酸化物
    材料は窒化物材料よりなることを特徴とする超電導体装
    置。
  3. 【請求項３】特許請求の範囲第１項において、非酸化物
    材料は炭化物材料よりなることを特徴とする超電導体装
    置。
  4. 【請求項４】特許請求の範囲第１項において、酸化物超
    電導体は元素周期表におけるIIａ族およびIIIａ族の元
    素を含む銅酸化物よりなることを特徴とする超電導体装
    置。
  5. 【請求項５】半導体基板内に複数の半導体素子を設け、
    前記半導体素子間または前記半導体素子と外部電気信号
    の入力および出力端子との電気的連結を酸化物超電導体
    を用いて連結し、前記超電導体の下面は非酸化物材料に
    密接して設けられたことを特徴とする超電導体装置。
JP62081487A 1987-04-01 1987-04-01 超電導体装置 Expired - Fee Related JPH0634412B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP62081487A JPH0634412B2 (ja) 1987-04-01 1987-04-01 超電導体装置
US07/174,790 US4960751A (en) 1987-04-01 1988-03-29 Electric circuit having superconducting multilayered structure and manufacturing method for same
KR1019880003574A KR960006207B1 (ko) 1987-04-01 1988-03-31 전자 장치 및 그 제작 방법
CN88102047A CN1033543C (zh) 1987-04-01 1988-03-31 具有多层超导结构的电路及其制造方法
EP88302957A EP0285445B1 (en) 1987-04-01 1988-03-31 Electric circuit having superconducting multilayered structure and manufacturing method for same
DE3889762T DE3889762T2 (de) 1987-04-01 1988-03-31 Elektrische Schaltung mit supraleitender Mehrschichtstruktur und Herstellungsverfahren dafür.
US07/798,841 US5274268A (en) 1987-04-01 1991-11-25 Electric circuit having superconducting layered structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62081487A JPH0634412B2 (ja) 1987-04-01 1987-04-01 超電導体装置

Publications (2)

Publication Number Publication Date
JPS63245975A JPS63245975A (ja) 1988-10-13
JPH0634412B2 true JPH0634412B2 (ja) 1994-05-02

Family

ID=13747760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62081487A Expired - Fee Related JPH0634412B2 (ja) 1987-04-01 1987-04-01 超電導体装置

Country Status (1)

Country Link
JP (1) JPH0634412B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2961544B2 (ja) * 1988-04-20 1999-10-12 セイコーエプソン株式会社 半導体集積回路装置
JPH04206785A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 超電導三端子素子及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116869A (en) * 1980-02-18 1981-09-12 Shunpei Yamazaki Inductive reduced pressure gaseous phase method
JPS57174446A (en) * 1981-04-20 1982-10-27 Nippon Telegr & Teleph Corp <Ntt> Manufacture of thin nitride film
JPS58112378A (ja) * 1981-12-26 1983-07-04 Fujitsu Ltd ジヨセフソン集積回路
JPS5978585A (ja) * 1982-10-27 1984-05-07 Hitachi Ltd ジヨセフソン集積回路
JPS6047478A (ja) * 1983-08-26 1985-03-14 Hitachi Ltd ジヨセフソン接合素子

Also Published As

Publication number Publication date
JPS63245975A (ja) 1988-10-13

Similar Documents

Publication Publication Date Title
KR920005540B1 (ko) 초전도체의 배선을 가지는 반도체 장치
KR960006207B1 (ko) 전자 장치 및 그 제작 방법
US5051396A (en) Method of manufacturing superconducting patterns by adding impurities
JPH0199242A (ja) 超伝導体相互接続を有する半導体デバイス
KR950010206B1 (ko) 전자 장치 및 그 제조 방법
US5877124A (en) Superconducting ceramic pattern and its manufacturing method
US5283465A (en) Superconducting lead on integrated circuit
US5212150A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
JPH0634412B2 (ja) 超電導体装置
US5274268A (en) Electric circuit having superconducting layered structure
JP2678232B2 (ja) 超電導体装置
US5227361A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
JP2747557B2 (ja) 超電導体装置
JPH01125957A (ja) 超電導体装置
JPH0736404B2 (ja) 超電導体装置の作製方法
JPH0577312B2 (ja)
JPH01125958A (ja) 超電導体装置
JPS63220544A (ja) 超伝導半導体装置
JPS63250882A (ja) 酸化物超電導材料の絶縁化方法
JPS63220545A (ja) 超伝導半導体装置の作製方法
CN1020830C (zh) 制作超导器件的方法
JPS63220546A (ja) 超伝導装置の作製方法
JPS63250880A (ja) 酸化物超電導材料
Miyashiro The Possibilities for Applying Superconductive Ceramics to HMT (Hybrid Microelectronics Technology)
JPH01152747A (ja) 電子装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees