JPH01218044A - 配線の形成方法 - Google Patents

配線の形成方法

Info

Publication number
JPH01218044A
JPH01218044A JP63044904A JP4490488A JPH01218044A JP H01218044 A JPH01218044 A JP H01218044A JP 63044904 A JP63044904 A JP 63044904A JP 4490488 A JP4490488 A JP 4490488A JP H01218044 A JPH01218044 A JP H01218044A
Authority
JP
Japan
Prior art keywords
film
wiring
substrate
contact hole
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63044904A
Other languages
English (en)
Inventor
Toru Mogami
徹 最上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63044904A priority Critical patent/JPH01218044A/ja
Publication of JPH01218044A publication Critical patent/JPH01218044A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体集積回路の配線の形成方法に関するもの
である。
(従来の技術) 半導体集積回路の配線材料としては、通常、AIまたは
Al−8i合金が使用されている。また半導体集積回路
においては、素子の微細化に伴い、配線幅やコンタクト
ホール径はlpm程度かそれ以下と微細化されている。
この結果、コンタクトホールのアスペクト比(深さl直
径)は、約1かそれ以上となりつつある。
(発明が解決しようとする課題) 前記半導体集積回路の配線材料として用いられているA
IまたはAl−8i合金の電気抵抗率は、2〜旬Ω・c
mと、金属薄膜においては、比較的低抵抗である。
しかしながら、半導体集積回路の高集積化と大容量化に
伴い、総配線長が著しく増加した結果、より低抵抗な配
線材料が要求されつつある。イツトリウム・バリウム・
銅混合酸化セラミックは、最近77に以上で超伝導状態
になることが報告されている。
従って、該セラミックスは、前記半導体集積回路の配線
材料として有望視される。しかしながら、該セラミック
ス膜を77に以上で良好な超伝導特性(高い臨界電流密
度)を有する薄膜とする為には、超伝導薄膜堆積後、高
温熱処理を行なう必要があるが、第2図に示すように、
熱処理時に該セラミックス膜7がシリコン1と接触して
いる場合には、該セラミックス膜とシリコンが反応し、
77に以上で良好な超伝導特性を有する薄膜を形成でき
ないだけでなくコンタクト抵抗は実用上許容できない値
に増大する。また、半導体集積回路のコンタクトホール
のアスペクト比の増加に伴い、通常のスパッタ法で薄膜
を形成した場合には、第3図に示すように、スパッタ薄
膜8においては段差被覆性が悪く、信頼性の高い配線を
形成することはできない。
本発明の目的は、超伝導セラミックス薄膜を半導体集積
回路の配線として使用し、かつ、該セラミックス薄膜と
半導体素子とのコンタクトを自己整合的に形成できる配
線の形成方法を提供することである。
(課題を解決するための手段) 本発明は、基板表面に半導体素子を形成した後、表面の
絶縁膜上にコンタクトホールを形成する工程と、五塩化
タンタルガスとジクロルシランガスを用いた減圧CVD
法により、タンタルシリサイド膜を該コンタクトホール
内にのみ選択的に堆積する工程と、基板上に酸化物セラ
ミック超伝導薄膜を形成する工程と、該超伝導薄膜をパ
ターニングする工程とを含むことを特徴とする配線の形
成方法である。
(作用) 本発明においては、酸化物セラミックス膜は、下地半導
体基板と直接接触しない状態で、熱処理を施されるので
、下地基板と反応せずに超伝導膜を形成できる。さらに
、五塩化タンタルガスとジクロルシランガスを用いた減
圧CVD法により、タンタルシリサイド膜を堆積するの
で基板上でシリコンの露出しているコンタクトホール底
面領域にのみ、タンタルシリサイド膜を堆積できる。そ
の為、コンタクトホール内のみをタンタルシリサイド膜
で埋め込むことができ、酸化物超伝導膜と半導体装置と
の接触を、表面が平坦な形状で実現できる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
第1図(a)〜(C)は、本発明の一実施例を工程を順
に示した模式的断面図である。第1図(a)は、シリコ
ン基板1上に、MO8型半導体装置2を形成した後、基
板表面に厚さll1m(7)CVDSiO□膜3を堆積
し、さらに、通常のホトレジスト工程とドライエツチン
グ工程によりコンタクトホールを形成した状態を示す。
次いで、第1図(b)に示すように、基板温度=650
°C1真空度:0.5mbarなる条件において、水素
ガスをキャリアガスとした五塩化タンタルガスとジクロ
ルシランカスの混合ガスを用いた減圧CVD法により、
基板上でシリコンが露出しているコンタクトホール底部
にのみタンタルシリサイド膜5を堆積し、コンタクトホ
ール内を、タンタルシリサイド膜5で埋め込む。
次いで、第1図(C)に示すように、通常のスパッタ法
により、イツトリウム・バリウム・銅セラミックス膜6
を約0.5pm堆積した後、酸素雰囲気中において、8
00°01数時間熱処理を行ない、イツトリウム・バリ
ウム・銅酸化物超伝導膜6を形成する。その後、塩素ガ
スを用いた反応性イオンビームエツチング法により酸化
物超伝導膜6をパターニングする。
前記実施例においては、酸化物超伝導膜として、イツト
リウム・バリウム・銅酸化物セラミックス膜を用いたが
、これに限る必要はなく、イツトリウムをイッテルビウ
ム、ユーロピウム、ジスプロシウム、ホルミウム、エル
ビウム等の希土類元素で置換した希土類元素、バリウム
・銅酸化物超伝導膜も用いることができる。
(発明の効果) 本発明の方法を用いることにより、超伝導セラミックス
膜を配線として使用できる為、従来、At又はAl−S
i合金を配線として用いた半導体装置において問題であ
った配線信号遅延を大幅に小さくすることができた。ま
た、コンタクト部を選択CVD法によりタンタルシリサ
イド膜堆積により形成した為、配線コンタクト部の信頼
性を大幅に向上できた。
【図面の簡単な説明】
第1図(a)〜(C)は、本発明の一実施例を工程を追
って順次水した模式的断面図、第2図は、従来の半導体
装置の配線をイツトリウム・バリウム・銅セラミックス
膜に置き換えた場合に、イツトリウム・バリウム・銅セ
ラミックスを超伝導体化する為に熱処理した後に、該セ
ラミックスがシリコンと反応した結果、超伝導体となら
ない事を示した半導体装置の模式的断面図、第3図は、
従来のスパッタ法により、薄膜を急峻な側面を有するコ
ンタクトホールの形成された基板上に堆積した場合のコ
ンタクトホール部の模式的断面図である。 1・・・シリコン基板、2・・・MO8型電界効果トラ
ンジスタ、3・・・シリコン酸化膜、4・・・コンタク
トホール、5・・・タンタルシリサイド膜、6・・・イ
ツトリウム・バリウム・銅超伝導セラミックス膜、7・
・・シリコンと反応したイツトリウム・バリウム・銅セ
ラミックス膜、8・・・スパッタ薄膜 第1図

Claims (1)

    【特許請求の範囲】
  1.  基板表面に半導体素子を形成した後、表面の絶縁膜上
    にコンタクトホールを形成する工程と、五塩化タンタル
    ガスとジクロルシランガスを用いた減圧CVD法により
    、タンタルシリサイド膜を該コンタクトホール内にのみ
    選択的に堆積する工程と、基板上に酸化物セラミック超
    伝導薄膜を形成する工程と、該超伝導薄膜をパターニン
    グする工程とを含むことを特徴とする配線の形成方法。
JP63044904A 1988-02-26 1988-02-26 配線の形成方法 Pending JPH01218044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63044904A JPH01218044A (ja) 1988-02-26 1988-02-26 配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63044904A JPH01218044A (ja) 1988-02-26 1988-02-26 配線の形成方法

Publications (1)

Publication Number Publication Date
JPH01218044A true JPH01218044A (ja) 1989-08-31

Family

ID=12704458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63044904A Pending JPH01218044A (ja) 1988-02-26 1988-02-26 配線の形成方法

Country Status (1)

Country Link
JP (1) JPH01218044A (ja)

Similar Documents

Publication Publication Date Title
US4398335A (en) Multilayer metal silicide interconnections for integrated circuits
US4884123A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JPS6173370A (ja) 半導体装置及びその製造方法
EP0076105A2 (en) Method of producing a bipolar transistor
US4845050A (en) Method of making mo/tiw or w/tiw ohmic contacts to silicon
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
US20020070456A1 (en) Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof
US4488166A (en) Multilayer metal silicide interconnections for integrated circuits
JPH06181212A (ja) 半導体装置の製造方法
JP2004000006U6 (ja) 半導体装置
JPH06244185A (ja) 配線構造とその製法
JP2587335B2 (ja) 金属薄膜の平坦化形成方法
US5641993A (en) Semiconductor IC with multilayered Al wiring
US5274268A (en) Electric circuit having superconducting layered structure
WO1993011558A1 (en) Method of modifying contact resistance in semiconductor devices and articles produced thereby
US5212150A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
US5714767A (en) Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby
JPH01218044A (ja) 配線の形成方法
JPH0283978A (ja) 半導体装置
JPH01218043A (ja) 配線の形成方法
JPH01218046A (ja) 配線の形成方法
JP2677996B2 (ja) 半導体装置
US5227361A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
JP2678232B2 (ja) 超電導体装置
JPS63300538A (ja) 配線の形成方法