JPH10209157A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 高アスペクト比の溝内に空洞を生じることな
く安全にかつ効率的に配線を形成することが困難であ
る。 【解決手段】 銅、白金、金のいずれか、又はこれを主
成分とする合金からなる導電体層を、低温での膜形成と
この膜形成に続く高温での熱処理を複数回繰り返して形
成することにより達成される。 【効果】 高アスペクト比の溝内に空洞を生じることな
く安全にかつ効率的に配線を形成することが可能になる
という効果がある。また、前記効果により、半導体装置
の信頼性を高めることが可能になるという効果がある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、銅若しくは銅合金
からなる配線を有する半導体装置の製造技術に適用して
有効な技術に関するものである。

【０００２】

【従来の技術】従来、ＬＳＩ(大規模集積回路)の配線材
料として、アルミニウム又はアルミニウム合金が主流で
あった。しかし、アルミニウムは融点が低く(６６０
℃)、耐マイグレーション性に劣るため、ＬＳＩの高集
積化、高速化に対応困難である。

【０００３】これに対して、銅はアルミニウムより融点
が高く(１０８３℃)、電気抵抗率も低いため(バクル値
でアルミニウムの約２／３)、次世代ＬＳＩ配線材料と
して有力である。しかし、銅配線の実現にはいくつかの
課題があり、その１つに微細加工の実現がある。銅配線
の加工方法の１つとして、絶縁膜に溝を形成し、その
後、前記溝内に銅を埋め込み、その後、余分な銅を除去
することにより銅配線を形成する方法が提案されている
(特公平６−１０３６８１)。この方法を用いて銅配線を
形成した例として、「プロシーディングス第１０回イン
ターナショナル・ブイエルエスアイ・マルチレベル・イ
ンタコネクション・コンファレンス（１９９３年）第３
５３頁から第３５８頁」（Ｐroceeding Ｔenth Ｉntern
ational ＶＬＳＩ Ｍultilevel Ｉnterconnection Ｃon
ference（１９９３)ｐｐ．３５３−３５８，Ｎ．Ｍisaw
a et al．，“Ｈigh Ｐerformance Ｐlanarized ＣＶＤ
−ＣuＭulti−interconnection”)には、ドライエッチ
ング法を用いて、酸化シリコン膜に０．２５〜８［μ
ｍ］幅、０．３［μｍ］深さの溝を堀り、ＣＶＤ（Ｃhe
mical Ｖapor Ｄeposition：化学的気相成長）法を用い
て、膜厚５０［ｎｍ］の窒化チタン膜、膜厚０．５［μ
ｍ］の銅膜を順次成膜して溝を埋め、余分な窒化チタ
ン、銅膜をＣＭＰ(Ｃhemical Ｍechanical Ｐolishin
g：化学的機械研磨)法により除去して銅配線を形成した
結果について報告されている。しかし、ＣＶＤ法により
形成された銅膜は表面の凸凹が激しいため、銅配線の内
部に空洞ができるおそれがある。

【０００４】そこで、前述の問題点を解決する技術が、
「１９９４年春期第４２回応用物理学関係連合講演会、
講演予稿集（１９９５年）第８１０頁、講演番号３０ａ
−Ｋ−６」（Ｅxtended Ａbstracts（Ｔhe ４２nd Ｓpr
ing Ｍeeting，１９９５）；Ｔhe Ｊapan Ｓociety of
Ａpplied Ｐhysics and Ｒelated Ｓocietes（１９９
５）ｐｐ．８１０（３０ａ−Ｋ−６），Ｍ．Ｈasunum
a，Ｓ．Ｉto and Ｈ．Ｋaneko，“Ｃopper Ｒeflow Ｐr
ocess ｗith Ｒedox Ｃycle Ｒeaction”)に記してあ
る。この方法では、溝を有する酸化シリコン膜の表面上
にスパッタリング法で形成した銅膜を酸素と水素の混合
ガス雰囲気中において、４００℃で３０分間の熱処理を
行うことにより、溝の内部を空洞なく埋め込むことを可
能にしている。

【０００５】

【発明が解決しようとする課題】しかしながら、前述の
ように、酸素と水素の混合ガス雰囲気中で熱処理する方
法では爆発の恐れがあり、その使用には十分な配慮が必
要であるので安全性に問題がある。

【０００６】また、前述のように、１度の熱処理で高ア
スペクト比の溝の埋め込みを行うためには長距離スパッ
タ法などの指向性スパッタ法を用いる必要がある。この
指向性スパッタ法は成膜速度が遅いので、銅の埋め込み
を効率的に行うことができない。

【０００７】本発明の目的は、高アスペクト比の溝内に
空洞を生じることなく安全にかつ効率的に配線を形成す
ることが可能な技術を提供することにある。

【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【０００９】

【課題を解決するための手段】前記目的は、銅、白金、
金のいずれか、又はこれを主成分とする合金からなる導
電体層を、低温での膜形成とこの膜形成に続く高温での
熱処理を複数回繰り返して形成することにより達成され
る。

【００１０】また、前記導電体層を形成する際に、希ガ
スと、水素、炭素、酸素、窒素及びその化合物からなる
ガスとの混合ガスを用いて高温スパッタすることにより
達成される。

【００１１】また、前記導電体層を形成する際に、希ガ
スと、水素、炭素、酸素、窒素及びその化合物からなる
ガスとの混合ガスを用いて膜形成し、その後に熱処理す
ることにより達成される。

【００１２】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態について説明する。なお、各図面は模式的
に描いており、説明に不用な箇所は省略している。

【００１３】（実施形態１）図１は、本発明の半導体装
置の製造工程を示す断面図である。以下、順を追って説
明する。

【００１４】まず、例えば単結晶珪素基板からなる基体
１００を用意し、その後、前記基体１００の素子形成面
に半導体素子を形成する。

【００１５】次に、前記基体１００上に４００［ｎｍ］
の膜厚の絶縁膜２００を形成し、その後、前記絶縁膜２
００に開口部を形成する。

【００１６】次に、前記第１の絶縁膜２００に形成され
た開口部内にＣＶＤ法でタングステン・プラグ３００を
形成し、その後、前記タングステン・プラグ３００上を
含む前記絶縁膜２００上に５００［ｎｍ］の膜厚の絶縁
膜２０１を形成し、その後、前記絶縁膜２０１に開口部
４００を形成する。ここまでの工程を図１（ａ）に示
す。

【００１７】次に、前記絶縁膜２０１上に前記開口部４
００を覆って第１の導電体層である窒化チタニウム膜３
０１を５０［ｎｍ］の膜厚で形成する。窒化チタニウム
膜３０１は、基体１００の温度が３００℃の温度条件下
においてスパッタリング法で形成する。

【００１８】次に、前記窒化チタニウム膜３０１上に銅
膜３０２を４００［ｎｍ］の膜厚で形成する。銅膜３０
２は基体１００の温度が２５℃の温度条件下においてス
パッタリング法で形成する。また、銅膜３０２は前記窒
化チタニウム膜３０１を形成した後に連続的に形成す
る。

【００１９】次に、前記銅膜３０２を形成した後、真空
を破らずに基体１００を熱処理用チャンバに搬送し、基
体１００の温度が４５０℃の温度条件下において２分間
の熱処理を行う。ここまでの工程を図１(ｂ)に示す。

【００２０】次に、真空を破らずに前記基体１００を再
び成膜用チャンバに搬送し、前記熱処理が施された銅膜
３０２上に銅膜３０２Ａを４００［ｎｍ］の膜厚で形成
する。この銅膜３０２Ａは、基体１００の温度が２５℃
の温度条件下においてスパッタリング法で形成する。

【００２１】次に、前記銅膜３０２Ａを形成した後、真
空を破らずに基体１００を再び熱処理用チャンバに搬送
し、基体１００の温度が４５０℃の温度条件下において
２分間の熱処理を行う。ここまでの工程を図１(ｃ)に示
す。

【００２２】次に、ＣＭＰ法を使用し、前記開口部４０
０以外の領域の窒化チタニウム膜３０１、銅膜３０２、
銅膜３０２Ａを除去して、前記開口部４００内に銅膜３
０２、銅膜３０２Ａの夫々からなる銅配線３０３を形成
する。ここまでの工程を図１(ｄ）に示す。

【００２３】次に、前記配線３０３上を含む絶縁膜２０
１上に最終保護膜を形成することにより、本実施形態の
半導体装置がほぼ完成する。

【００２４】本実施形態の製造方法を用いて試料を作成
し、また、この試料の他に、銅膜の形成とその後の熱処
理を１度だけしか行わない試料を銅膜の膜厚を変えて複
種類作成し、これらの試料の銅配線の断面をＳＥＭ(走
査型電子顕微鏡)で観察したところ、本実施形態の製造
方法を用いて作成した試料では、アスペクト比が０．５
から２．１の開口部(溝)内において銅膜に空洞を生じる
ことなく作成することが出来た。一方、銅膜の形成とそ
の後の熱処理を１度だけしか行わない試料では、図２に
斜線で示した領域でのみ、開口部(溝)内において銅膜に
空洞を生じることなく作成することが出来た。

【００２５】次に、本実施形態の製造方法を用い、銅膜
の膜形成温度を変えて複種類の試料を作成し、ＣＭＰ工
程を施す前にこの試料の断面(溝のアスペクト比＝１)を
ＳＥＭで観察したところ、図３に示すように、銅膜の膜
形成温度が低いほど銅膜表面の凸凹が低くなる傾向が見
られた。また、ＣＭＰ工程を行った後の銅配線の断面を
ＳＥＭで観察したところ、銅膜の膜形成温度が２００℃
以下において、銅配線に空洞が生じていなかった。

【００２６】つまり、本発明の実施形態に従い、低温で
の銅の膜形成とこの膜形成に続く高温での熱処理を複数
回繰り返して窒化チタニウム膜３０１上に導電体層を形
成することにより、高アスペクト比の開口部（溝）内に
空洞を生じることなく安全にかつ効率的に銅配線を形成
することが可能となる。

【００２７】本実施形態では、銅膜の膜形成を室温で行
ったが、特にこの温度に限定される訳ではなく、２００
℃以下の温度であれば空洞を生じることなく銅配線の形
成が可能である。また、ウェハ冷却機構を備えた装置で
あれば、室温以下の温度で銅膜を成膜することもなんら
問題とはならない。

【００２８】また、本実施形態では、銅膜形成後の熱処
理を４５０℃で行ったが、特に、この温度に限定される
わけではなく、他のプロセス条件が許せば温度が高いほ
ど銅膜の埋め込みに要する時間は短くなる。また、４５
０℃以下の温度でも時間をかければ埋め込みは可能であ
るが、３００℃より低い温度での熱処理は時間がかかり
すぎてスループットが悪くなる。

【００２９】また、本実施形態では、銅膜成膜後に真空
を破らずに熱処理を行ったが、銅膜形成後に一度大気に
取り出し、別の装置で熱処理することも可能である。

【００３０】また、本実施形態では、銅膜３０２の直下
に窒化チタニウム膜３０１を設けたが、窒化チタニウム
に限らずタングステン、タンタル、ニオブ、バナジウ
ム、ニッケル、コバルトのいずれか、又はこれを主成分
とする合金、化合物であってもよい。更に、形成方法は
スパッタリング法には限らず、ＣＶＤ法により形成して
も良い。

【００３１】（実施形態２）図４は、本発明の半導体装
置の製造工程を示す断面図である。

【００３２】まず、例えば単結晶珪素基板からなる基体
１００を用意し、その後、前記基体１００の素子形成面
に半導体素子を形成する。

【００３３】次に、前記基体１００上に４００［ｎｍ］
の膜厚の絶縁膜２００を形成し、その後、前記絶縁膜２
００に開口部を形成する。

【００３４】次に、前記第１の絶縁膜２００に形成され
た開口部内にＣＶＤ法でタングステン・プラグ３００を
形成し、その後、前記タングステン・プラグ３００上を
含む前記絶縁膜２００上に５００［ｎｍ］の膜厚の絶縁
膜２０１を形成し、その後、前記絶縁膜２０１に開口部
４００を形成する。

【００３５】次に、前記絶縁膜２０１上に前記開口部４
００を覆って第１の導電体層である窒化チタニウム膜３
０１を５０［ｎｍ］の膜厚で形成する。窒化チタニウム
膜３０１は、基体１００の温度が３００℃の温度条件下
においてスパッタリング法で形成する。

【００３６】次に、前記窒化チタニウム膜３０１上に銅
膜３０２を５００［ｎｍ］の膜厚で形成する。銅膜３０
２は、基体１００の温度が室温の温度条件下において、
０．５％の窒素を含むアルゴンを用いたスパッタリング
法で形成する。ここまでの工程を図４(ａ)に示す。

【００３７】次に、前記銅膜３０２を形成した後、真空
を破らずに基体１００を熱処理用チャンバに搬送し、基
体１００の温度が４５０℃の温度条件下において２分間
の熱処理を行う。ここまでの工程を図４(ｂ)に示す。

【００３８】次に、ＣＭＰ法を使用し、前記開口部４０
０以外の領域の窒化チタニウム膜３０１、銅膜３０２、
を除去して、前記開口部４００内に銅膜３０２からなる
銅配線３０３を形成する。ここまでの工程を図４(ｃ）
に示す。

【００３９】次に、前記銅配線３０３上を含む絶縁膜２
０１上に最終保護膜を形成することにより、本実施形態
の半導体装置がほぼ完成する。

【００４０】本実施形態の製造方法を用いて試料を作成
し、また、この試料の他に、熱処理の時間を１０分、２
０分と変えた試料、及び窒素の比率を０％、１％と変え
た試料を合計９種類作成し、これらの試料においてＣＭ
Ｐ工程を施す前の断面をＳＥＭで観察したところ、図５
に示したように、アルゴンのみで形成した銅膜を平坦に
するには熱処理時間が３０分必要だが、アルゴンと窒素
の混合ガスを用いて銅膜を形成すると、銅膜表面が平坦
になるのに要する熱処理時間を短縮することができる。

【００４１】このように本発明の実施形態に従い、アル
ゴンと窒素の混合ガスで銅膜を形成することにより、高
アスペクト比の開口部（溝）内に空洞を生じることなく
安全にかつ効率的に銅配線を形成することが可能とな
る。

【００４２】本実施形態では、アルゴンと窒素を用いて
銅膜の成膜を行ったが、窒素のかわりに水素、炭素、酸
素及びその化合物からなるガス又はその混合ガスでも良
い。

【００４３】また、アルゴンのかわりに、他の希ガスを
用いても同様の効果が得られる。

【００４４】また、本実施形態では、窒素の割合を０か
ら１％の間で変化させたが、窒素の割合を１％以上に増
やしても銅膜の埋め込みは可能である。しかし、窒素の
割合を１０％以上に増やすと銅配線の抵抗が上がる恐れ
があるので、窒素の割合を１０％以下程度に押えるのが
望ましい。

【００４５】また、本実施形態では、銅配線３０３の材
料として純銅を用いたが、銅に異種元素を添加した銅合
金を用いることも可能であり、また、銅膜３０３の直下
に窒化チタニウム膜３０１を設けたが、窒化チタニウム
に限らずタングステン、タンタル、ニオブ、バナジウ
ム、ニッケル、ゴバルトのいずれか、又はこれを主成分
とする合金、化合物であってもよい。更に形成方法はス
パッタリング法には限らず、ＣＶＤ法により形成しても
良い。

【００４６】また、本実施形態では、銅膜成膜後に真空
を破らずに熱処理を行ったが、銅膜形成後に一度大気に
取り出し、別の装置で熱処理することも可能である。

【００４７】また、本実施形態では、銅膜の形成とその
後の熱処理を１度のみ行っているが、実施形態１に倣い
銅膜の膜形成とこの膜形成に続く熱処理を複数回繰り返
すことにより、アスペクト比の大きな開口部(溝)内に銅
配線を迅速に形成することも可能である。

【００４８】（実施形態３）図６は、本発明の半導体装
置の製造工程を示す断面図である。

【００４９】まず、例えば単結晶珪素基板からなる基体
１００を用意し、その後、前記基体１００の素子形成面
に半導体素子を形成する。

【００５０】次に、前記基体１００上に４００［ｎｍ］
の膜厚の絶縁膜２００を形成し、その後、前記絶縁膜２
００に開口部を形成する。

【００５１】次に、前記第１の絶縁膜２００に形成され
た開口部内にＣＶＤ法でタングステン・プラグ３００を
形成し、その後、前記タングステン・プラグ３００上を
含む前記絶縁膜２００上に５００［ｎｍ］の膜厚の絶縁
膜２０１を形成し、その後、前記絶縁膜２０１に開口部
４００を形成する。

【００５２】次に、前記絶縁膜２０１上に前記開口部４
００を覆って第１の導電体層である窒化チタニウム膜３
０１を５０［ｎｍ］の膜厚で形成する。窒化チタニウム
膜３０１は、基体１００の温度が３００℃の温度条件下
においてスパッタリング法で形成する。

【００５３】次に、前記窒化チタニウム膜３０１上に銅
膜３０２を５００［ｎｍ］の膜厚で形成する。銅膜３０
２は、基体１００の温度が４５０℃の温度条件下におい
て、０．５％の窒素を含むアルゴンを用いたスパッタリ
ング法で形成する。ここまでの工程を図６(ａ)に示す。

【００５４】次に、ＣＭＰ法を使用し、前記開口部４０
０以外の領域の窒化チタニウム膜３０１、銅膜３０２、
を除去して、前記開口部４００内に銅膜３０２からなる
銅配線３０３を形成する。ここまでの工程を図６(ｂ）
に示す。

【００５５】次に、前記銅配線３０３上を含む絶縁膜２
０１上に最終保護膜を形成することにより、本実施形態
の半導体装置がほぼ完成する。

【００５６】本実施形態の製造方法を用いて試料を作成
し、この試料においてＣＭＰ工程を施す前の断面をＳＥ
Ｍで観察したところ、図７に示したように、アルゴンと
窒素の混合ガスを用いて銅膜を高温スパッタすると、銅
膜表面の凸凹が減少する傾向が得られた。また、ＣＭＰ
後の試料断面をＳＥＭで観察したところ、アルゴンに窒
素を添加して銅膜を形成した場合には配線内に空洞が生
じなかった。

【００５７】このように本発明の実施形態に従い、アル
ゴンと窒素の混合ガスで銅膜を高温スパッタすることに
より、高アスペクト比の開口部（溝）内に空洞を生じる
ことなく安全にかつ効率的に銅配線を形成することが可
能となる。

【００５８】本実施形態では、アルゴンと窒素を用いて
銅膜の成膜を行ったが、窒素のかわりに水素、炭素、酸
素及びその化合物からなるガス又はその混合ガスでも良
い。また、アルゴンのかわりに、他の希ガスを用いても
同様の効果が得られる。

【００５９】また、本実施形態では、銅配線３０３の材
料として純銅を用いたが、銅に異種元素を添加した銅合
金を用いることも可能であり、また、銅膜３０３の直下
に窒化チタニウム膜３０１を設けたが、窒化チタニウム
に限らずタングステン、タンタル、ニオブ、バナジウ
ム、ニッケル、コバルトのいずれか、又はこれを主成分
とする合金、化合物であってもよい。更に形成方法はス
パッタリング法には限らず、ＣＶＤ法により形成しても
良い。

【００６０】本実施形態の方法では、実施形態２、３の
ように銅膜の成膜とその後の熱処理を別々に行う必要が
ない。したがって、成膜と熱処理を別個に行う場合と比
較してより迅速に銅配線を形成することが可能である。

【００６１】なお、実施形態１、２及び３は銅配線につ
いて説明したが、白金、金のいずれか、又はこれを主成
分とする合金からなる配線を形成する場合においても同
様の効果が得られる。

【００６２】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。

【００６３】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００６４】本発明によれば、高アスペクト比の溝内に
空洞を生じることなく安全にかつ効率的に配線を形成す
ることが可能になるという効果がある。

【００６５】また、前記効果により、半導体装置の信頼
性を高めることが可能になるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施形態１である半導体装置の製造工
程を示す要部断面図である。

【図２】埋め込み可能アスペクト比の銅膜厚依存性を示
す図である。

【図３】熱処理後銅膜表面の凸凹の成膜温度依存性を示
す図である。

【図４】本発明の実施形態２である半導体装置の製造工
程を示す要部断面図である。

【図５】銅膜平坦化に要する時間の窒素分率依存性を示
す図である。

【図６】本発明の実施形態３である半導体装置の製造工
程を示す要部断面図である。

【図７】熱処理後銅膜表面の凸凹の窒素分率依存性を示
す図である。

【符号の説明】

１００…基体、２００…第１の絶縁膜、２０１…第２の
絶縁膜、３００…タングステン・プラグ、３０１…第１
の導電体層、３０２…銅膜、３０２Ａ…第２の銅膜、３
０３…銅配線、４００…開口部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 誠一 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 佐久間 憲之 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体素子が形成された基体上に絶縁膜
   を形成し、前記絶縁膜に開口部を形成し、前記絶縁膜上
   に前記開口部を覆って第１の導電体層を形成し、前記第
   １の導電体層の直上に第２の導電体層を形成し、熱処理
   により前記第２の導電体層をリフローする工程におい
   て、前記第２の導電体層は、膜形成とこの膜形成に続く
   熱処理を複数回繰り返して形成することを特徴とする半
   導体装置の製造方法。
2. 【請求項２】 請求項１に記載の半導体装置の製造方法
   において、前記膜形成は前記基板の温度を第１の温度以
   下に保った状態で行い、前記熱処理は前記第１の温度よ
   り高い第２の温度以上に保った状態で行うことを特徴と
   する半導体装置の製造方法。
3. 【請求項３】 請求項２に記載の半導体装置の製造方法
   において、前記第１の温度は２００℃であり、前記第２
   の温度は３００℃であることを特徴とする半導体装置の
   製造方法。
4. 【請求項４】 半導体素子が形成された基体上に絶縁膜
   を形成し、前記絶縁膜に開口部を形成し、前記絶縁膜上
   に前記開口部を覆って第１の導電体層を形成した後、前
   記第１の導電体の直上に第２の導電体層を形成し熱処理
   するか、若しくは高温スパッタ法により前記第２の導電
   体層を形成する工程において、希ガスからなる第１のガ
   スと、水素、炭素、酸素、窒素及びその化合物からなる
   群より選ばれる第２のガスとの混合ガスを用いて前記第
   ２の導電体層を形成することを特徴とする半導体装置の
   製造方法。
5. 【請求項５】 請求項１乃至請求項４のうちいずれか１
   項に記載の半導体装置の製造方法において、前記第１の
   導電体層はタングステン、チタン、タンタル、ニオブ、
   バナジウム、ニッケル、コバルトのいずれか、またはこ
   れを主成分とする合金、化合物であり、前記第２の導電
   体層は銅、白金、金のいずれか、又はこれを主成分とす
   る合金であることを特徴とする半導体装置の製造方法。