KR100215831B1 - 반도체 소자의 배선 형성방법 - Google Patents
반도체 소자의 배선 형성방법 Download PDFInfo
- Publication number
- KR100215831B1 KR100215831B1 KR1019960065659A KR19960065659A KR100215831B1 KR 100215831 B1 KR100215831 B1 KR 100215831B1 KR 1019960065659 A KR1019960065659 A KR 1019960065659A KR 19960065659 A KR19960065659 A KR 19960065659A KR 100215831 B1 KR100215831 B1 KR 100215831B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- alloy layer
- conductive layer
- aluminum alloy
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자의 배선 제조방법에 대한 것으로 일렉트로미그레이션(ElectronmigrÅtion) 및 스트레스 미그레이션에 대한 저항성을 증대시켜 신뢰성 있는 배선을 제공하는 데 목적이 있다. 상기와 같은 문제를 해결하기 위한 반도체 소자의 배선 제조방법은 반도체 기판에 게이트 산화막을 구비한 게이트 전극을 형성하는 공정과, 게이트전극 양측 기판에 불순물 영역을 형성하는 공정과, 게이트 전극 일측의 불순물 영역에 콘택홀을 갖는 평탄보호막을 형성하는 공정과, 콘택홀 및 상기 평탄보호막 상에 제 1 도전층과 제 2 도전층을 형성하는 공정과, 콘택홀 내에 콘택 플러그를 형성하는 공정과, 제 2 도,전층과 콘택 플러그상에 제 3 도전층을 형성하는 공정과, 제 3 도전층 상에 샌드위치 모양으로 다른 두께를 갖는 알루미늄합금층을 형성하는 공정과, 알루미늄 합금층상에 제 4 도전층과 제 5 도전층을 차례로 형성하여 제조한다.
Description
도 1Å 내지 1g는 종래 반도체 소자의 배선 형성방법을 나타낸 단면도
도 2Å 내지 2g는 본 발명 반도체 소자의 배선 형성방법을 나타낸 단면도
도면의 주요부분에 대한 부호의 설명
20 : 반도체 기판 21 : 필드절연막
22 : 게이트 산화막 23 : 게이트 전극
24 : LDD영역 25 : 측벽절연막
26 : 소오스/드레인 영역 27 : 평탄보호막
28 : 제 1 Ti층 29 : 제 1 TiN층
30 : 텅스텐 플러그 31 : 제 2 Ti층
32 : 제 1 알루미늄 합금층 33 : 제 2 알루미늄 합금층
34 : 제 3 알루미늄 합금층 35 : 제 3 Ti층
36 : 제 2 TiN층
[발명의 상세한 설명]
[발명의 목적]
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은 반도체 소자에 대한 것으로 특히 일렉트로미그레이션 및 스트레스미그레이션에 대한 저항성을 증대시켜 신뢰싱 있는 반도체 소자의 배선 제조방법에 관한 것이다.
이하 첨부 도면을 참조하여 종래 반도체 소자의 배선 제조방법을 설명하면 다음과 같다.
도 1Å 내지 1g는 종래 반도체 소자의 배선 형성방법을 나타낸 단면도이다. 먼저 도 1Å에 도시한 바와 같이 반도체 기판(1)의 활성영역과 필드영역을 정의하여 필드영역에 필드절연막(2)을 형성하고 상기 활성영역의 일영역에 게이트산화막(3)과 게이트 전극(4)을 적층하여 형성한다. 그리고 게이트 전극(4) 양측면에 측벽절연막(5)을 형성하고 게이트 전극(4) 양측 반도체 기판(1)에 LDD구조의 소오스/드레인 영역(6)을 형성한다. 이후에 전면에 평탄보호막(7)을 증착한 후 게이트전극(4) 일측의 소오스/드레인 영역(6)이 드러나도록 평탄보호막(7)을 이방성 식각하여 콘택홀을 형성한다.
도 1b에 도시한 바와 같이 콘택홀 및 층간절연막 상에 오믹 콘택 및 콘택 저항 감소를 위하여 스퍼터법으로 제 1 Ti층(8)을 증착하고 확산 방지막을 위한 제 1TiN층(9)을 형성한 후 급속열처리나 또는 퍼니스(furnÅce)로 열처리하여 TiSi2를형성하거나 상기 제 1 TiN층(9)의 확산 방지막의 역할을 증대시킨다.
도 1c에 도시한 바와 같이 전면에 텅스텐층을 스퍼터법으로 증착한 후 에치백하여 상기 콘택홀 내에 텅스텐 플러그를 형성한다. 에치백할 때 상기 제 1 TiN층(9)이 남도록 한다.
도 1d에 도시한 바와 같이 전면에 스퍼터법으로 제 2 Ti층(11)을 증착한다. 상기 제 2 Ti층(11)은 차후의 알루미늄 합금층의 배선의 결정방위를 (111)이 되게하기 위하여 증착하는 것으로 알루미늄 합금층의 배선 결정방위가 (111)일때 일레트로미그레이션(ElectromigrÅtion:EM)저항성이 가장 좋기 때문이다.
도 1e에 도시한 바와 같이 상기 제 2 Ti층(11)상에 A1-Si-Cu 또는 A1-Cu와같은 알루미늄 합금층(12)을 증착한다.
도 1f에 도시한 바와 같이 반사방지층(ÅRC:Ånti-Reflecting CoÅting)으로 제3 Ti층(13)과 제 2 TiN층(14)을 연속으로 증착한다.
도 1g에 도시한 바와 같이 사진 식각으로 제 1 Ti층(8)과 제 1 TiN층(9)과제 2 Ti층(11)과 알루미늄 합금층(12)과 제 3 Ti층(13)과 제 2 TiN층(14)을 이방성식각하여 배선을 형성한다.
이후에 400∼450℃ 사이의 온도에서 열처리를 하여 종래에 따른 반도체 소자의 배선 제조공정을 완료한다.
[발명이 이루고자 하는 기술적 과제]
상기와 같은 종래의 반도체 소자의 배선 제조방법은 다음과 같은 문제가 있다.
배선을 사진식각하여 형성한 후 400∼450℃ 사이의 온도에서 열처리를 하는데 이때 알루미늄 합금층(12)과 제 3 Ti층(13)이 반응하여 TiA13 화합물이 생성되므로 배선의 신뢰성이 저하된다.
알루미늄 합금층으로 A1-Si-Cu을 사용할 경우에는 알루미늄과 Ti층과의 반응성은 다소 억제되지만 A1-Cu를 사용할 때 보다는 EM 특성이 좋지 못하고 실리콘혹 즉, 실리콘 노즐(nodule)이 형성되므로써 스트레스 미그레이션 특성도 좋지 못하여 배선의 신뢰성을 확보하는 데 한계가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 막의 스트레스를 최소로 하여 신뢰성있는 반도체 소자의 배선 제조방법을 제공하는데 그 목적이 있다.
[발명의 구성 및 작용]
상기와 같은 목직을 달성하기 위한 본 발명 반도체 소자의 배선 제조방법은 반도체 기판에 게이트 산화막을 구비한 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측 기판에 불순물 영역을 형성하는 공정과, 상기 게이트 전극 일측의 불순물 영역에 콘택흘을 갖는 평탄보호막을 형성하는 공정과, 상기 콘택홀 및 상기평탄보호막 상에 제 1 도전층과 제 2 도전층을 형성하는 공정과, 상기 콘택홀 내에 콘택 플러그를 형싱하는 공정과, 상기 제 2 도전층과 콘택 플러그상에 제 3 도전층을 형성하는 공정과, 상기 제 3 도전층 상에 샌드위치 모양으로 다른 두께를 갖는 알루미늄 합금층을 형성하는 공정과, 상기 알루미늄 합금층상에 제 4 도전층과 제 5 도전층을 차례로 형성함을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명 반도체 소자의 배선 제조방법을 설명하면 다음과 같다.
도 2Å 내지 2g는 본 발멍 반도체 소자의 배선 형성방법을 나타낸 단면도이다.
먼저 도 2Å에 도시한 바와 같이 반도체 기판(20)의 활성영역과 필드영역을 정의하여 필드영역에 필드절연막(21)을 형성하고 상기 활성영역의 일영역에 게이트산화막(22)과 게이트 전극(23)을 적층하여 형성한다. 그리고 게이트 전극(23) 양측면에 저농도의 불순물 이온을 주입하여 LDD영역(24)을 형성한다.
이후에 게이트 전극(23) 양측면에 측벽절연막(25)을 형성하고 게이트 전극(23) 양측 반도체 기판(20)에 고농도 불순물 이온을 주입하여 소오스/드레인 영역(26)을 형성한다.
전면에 평탄보호막(27)을 증착한 후 이방성 식각으로 게이트 전극(23) 일측의 소오스/드레인 영역(26)이 드러나도록 콘택홀을 형성한다.
도 2b에 도시한 바와 같이 근택흘 및 핑탄보호막(27) 상에 오믹 콘택 및 콘택 저항 감소를 위하여 스퍼터빕으로 제 1 Ti층(28)을 증착하고, 확산 방지막을 위한 제 1 TiN층(29)을 형성한다. 이후에 급속얼치리나 또는 퍼니스(furnÅce)로 열처리하여 TiSi2를 형성하거나, 상기 제 1TiN층(29)의 확산 방지막의 역할을 증대시킨다.
도 2c에 도시한 바와 같이 전면에 텅스텐층을 스퍼터법으로 증착한 후 에치
백하여 상기 콘택홀 내에 팅스텐 플러그(30)를 형성한다. 텅스텐층을 에치백할 때는 제 1TiN층(19)이 남도록 한다.
도 2d에 도시한 바와 같이 전면에 스퍼터법으로 제 2 Ti층(31)을 증착한다.
여기서 상기 제 2 Ti층(31)은 차후에 형성될 알루미늄 합금층의 배선 결정방위가(111)일때 일레트로미그레이션(ElectromigrÅtion:EM) 저항성이 가장 좋기 때문에 알루미늄 합금층 배선의 결정방위를 (111)이 되게 하기 위하여 증착하는 것이다.
도 2e에 도시한 바와 같이 제 2 Ti층(31)상에 스퍼터법으로 1000Å정도의 두께를 갖도록 A1-Si-Cu층으로 구성된 제 1 알루미늄 합금층(32)을 증착하고, 다음에 3000Å 정도의 두께를 갖도록 A1-Cu층으로 구성된 제 2 알루미늄 합금층(33)을 증착하고, 다시 1000Å 정도의 두께를 갖도록 Al-Si-Cu층으로 구성된 제 3 알루미늄 합금층(34)을 차례로 증착한다. 여기에서 Ti층과 만나는 제 1 알루미늄 합금층(32)과 제 3 알루미늄 합금층(34)을 A1-Si-Cu층으로 형성하므로써 알루미늄과 Ti층과의 반응을 최데한 억제하였고, 또한 가운데 알루미늄 합금층을 A1-Cu층으로 전체 3 알루미늄 합금층의 丁깅도의 두께를 갖도록 두낍게 형성하므로써 EM 저항성을 극대로 하였다. 그리고 상기의 A1-Si-Cu층은 Al을 기군으로 Si 10.5∼2%, Cu가 0.4∼2%의 조성을 갖도록 형성하고 또한 A1-Cu층은 A1을 기준으로 Cu가 O.4∼2% 범위의 조성을 갖도록 형성힌다.
그리고 상기 제 1, 제 2, 제 3 알루미늄 합금층(32,33,34)의 전체 두께는 0.4Um∼1Unl정도를 갖도록 형성한다.
이때 상기 제 1 알루미늄 합금층(32)과 제 3 알루미늄 합금층(34)을 구성하는 A1-Si-Cu층은 A1-Si-Cu-Mg층 또는 Al-Si-Cu-Mg-Ni층으로 대체할 수 있으며, 또한 제 2 알루미늄 합금층(33)을 구성하고 있는 A1-Cu층은 A1-Ti, A1-Cu-Mg-Ni, A1-Cu-Fe-Mg, A1-Ag, A1 Mn 또는 A1-Mg층으로 대치할 수 있다.
도 2f에 도시한 바와 같이 전면에 반사방지층(ARC:Anti-Reflecting CoÅting)으로 제 3 Ti층(35)과 제 2 TiN층(36)을 연속으로 증착한다.
도 2g에 도시한 바와 같이 사진 식각으로 제 1 Ti층(28)과 제 1 TiN층(29)과 제 2 Ti층(31)과 제 1 알루미늄 합금층(32)과 제 2 알루미늄 합금층(33)과 제 3 알루미늄 합금층(34)과 제 3 Ti층(35)과 제 2 TiN층(36)을 이방성 식각하여 본 발명에 따른 반도체 소자의 배선을 형성한다.
[발명의 효과]
상기와 같이 제조되는 본 발명 반도체 소자의 배선 제조방법은 다음과 같은 효과가 있다.
Ti층과 만나는 일루미늄 합금층을 A1-Si-Cu로 형성하므로써 TiA13 화합물이 형성되는 것을 최대한 억제하여 배선의 신뢰성 저하를 방지할 수 있으며 또한 알루미늄 합금층을 A1-Si-Cu과 A1-Cu과 Al-Si-Cu의 샌드위치 구조로 형성하고 가운데 A1-Cu층의 두께를 가장 두껍게 형성하므로써 EM 저항성을 극대로 하여 배선의 신뢰성을 증대시킬 수 있다.
Claims (12)
- 반도체 기판에 게이트 산화막을 구비한 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측 기판에 불순물 영역을 형성하는 공정과; 상기 게이트 전극 일측의 불순물 영역에 콘택홀을 갖는 평탄보호막을 형성하는 공정과, 상기 콘택홀 및 상기 평탄보호막 상에 제 1 도전층과 제 2 도전층을 형성하는 공정과, 상기 콘택홀 내에 콘택 플러그를 형성하는 공정과, 상기 제 2 도전층과 곤택 플러그상에 제 3 도전층을 형성하는 공정과,상기 제 3 도전층 상에 섄드위치 모양으로 다른 두께를 갖는 알루미늄 합금층을 형성하는 공정과, 상기 알루미늄 합금층상에 제 4 도전층과 제 5 도전층을 차례로 형성함을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제 1 항에 있이서, 상기 제 1 도전층과 제 3 도전층과 제 4 전도층은 Ti를 사용하여 스퍼터 증착함을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제 1 항에 있어서, 상기 제 2 도전층과 제 5 전도층은 TiN을 사용하여 스퍼터 증착함을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제 1 항에 있어서, 상기 콘택 플러그는 텅스텐을 전면에 증착한 후 에치백하여 형성함을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제 1 항에 있어서, 상기 알루미늄 합금층은 A1-Si-Cu 합금층과 A1-Cu 합금층과 A1-Si-Cu 합금층을 차례로 스퍼터 증착하어 형성함을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제 5 항에 있어서, 상기 Al-Si-Cu 합금층의 A1을 기준으로 Si이 0.5∼2%, Cu가 0.4∼2%의 조성을 갖도록 형성함을 특징으로 하는 반도체 소자의 배신 제조방법.
- 제 5 항에 있어서, 상기 A1-Cu 합금층의 A1을 기준으로 Cu가 O.4∼2% 범위의 조성을 갖도록 형성함을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제 1 항에 있어서, 상기 알루미늄 합금층의 진체 두께는 0.4㎛∼1㎛정도를 갖도록 형성함을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제 5 항에 있어서, 상기 알루미늄 합금층의 상,하부를 이루는 A1-Si-Cu 합금층의 두께는 전체 알루미늄 합금층의 정도로 1/5형성함을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제 5 항에 있어시, 상기 알루미늄 합금층의 가운데 층인 A1-Cu의 두께는정도로 형성함을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제 5 항에 있이서; 상기 A1-Si-Cu 합금층은 A1-Si-Cu-Mg 합금층 또는Al-Si-Cu-Mg-Ni 합금층으로 대체할 수 있음을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제 5 항에 있어시, 상기 A1-Cu 합금층은 A1-Ti, A1-Cu-Mg-Ni, Al-Cu-Fe-Mg, A1-Åg, Al Mn 또는 Al- Mg 합금층으로 대체할 수 있음을 특징으로하는 반도체 소자의 배선 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960065659A KR100215831B1 (ko) | 1996-12-14 | 1996-12-14 | 반도체 소자의 배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960065659A KR100215831B1 (ko) | 1996-12-14 | 1996-12-14 | 반도체 소자의 배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980047200A KR19980047200A (ko) | 1998-09-15 |
| KR100215831B1 true KR100215831B1 (ko) | 1999-08-16 |
Family
ID=19487814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960065659A KR100215831B1 (ko) | 1996-12-14 | 1996-12-14 | 반도체 소자의 배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100215831B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133712A (ja) * | 1998-08-18 | 2000-05-12 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR100443514B1 (ko) * | 2001-12-22 | 2004-08-09 | 주식회사 하이닉스반도체 | 확산방지막 형성 방법 |
| KR100780245B1 (ko) * | 2006-08-28 | 2007-11-27 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
-
1996
- 1996-12-14 KR KR1019960065659A patent/KR100215831B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980047200A (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0383610B1 (en) | Manufacturing method of semiconductor device | |
| KR0152370B1 (ko) | 적층 구조의 배선을 갖고 있는 반도체 디바이스 및 그 제조 방법 | |
| KR940010520B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100243286B1 (ko) | 반도체 장치의 제조방법 | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| US5451545A (en) | Process for forming stable local interconnect/active area silicide structure VLSI applications | |
| US4141022A (en) | Refractory metal contacts for IGFETS | |
| US5656860A (en) | Wiring structure for semiconductor device and fabrication method therefor | |
| US4910578A (en) | Semiconductor device having a metal electrode interconnection film with two layers of silicide | |
| US5278099A (en) | Method for manufacturing a semiconductor device having wiring electrodes | |
| US5342806A (en) | Method for fabricating a semiconductor device having a conductor structure with a plated layer | |
| US6359160B1 (en) | MOCVD molybdenum nitride diffusion barrier for CU metallization | |
| JPS61226959A (ja) | 半導体装置およびその製造方法 | |
| US5739046A (en) | Method of making a reliable barrier layer | |
| US20030054628A1 (en) | Method of forming a low resistance multi-layered TiN film with superior barrier property using poison mode cycling | |
| US5652183A (en) | Method for fabricating semiconductor device containing excessive silicon in metal silicide film | |
| KR0129985B1 (ko) | 반도체장치 및 그의 제조방법 | |
| KR100215831B1 (ko) | 반도체 소자의 배선 형성방법 | |
| EP0209654B1 (en) | Semiconductor device having wiring electrodes | |
| JPH0361346B2 (ko) | ||
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| KR19980075835A (ko) | 반도체장치의 금속배선 형성방법 | |
| EP1164630A2 (en) | Graded/stepped silicide process to improve MOS transistor | |
| KR100316030B1 (ko) | 반도체장치의알루미늄배선형성방법 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |