KR950004841B1 - 반도체 금속배선의 절연막 및 보호막 증착방법 - Google Patents
반도체 금속배선의 절연막 및 보호막 증착방법 Download PDFInfo
- Publication number
- KR950004841B1 KR950004841B1 KR1019920008141A KR920008141A KR950004841B1 KR 950004841 B1 KR950004841 B1 KR 950004841B1 KR 1019920008141 A KR1019920008141 A KR 1019920008141A KR 920008141 A KR920008141 A KR 920008141A KR 950004841 B1 KR950004841 B1 KR 950004841B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- metal
- film
- insulating film
- deposition method
- Prior art date
Links
- 238000000151 deposition Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000002161 passivation Methods 0.000 title abstract 2
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims abstract description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 4
- 230000001681 protective effect Effects 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000005365 phosphate glass Substances 0.000 claims 2
- 239000002253 acid Substances 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- 239000005360 phosphosilicate glass Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 13
- 230000008021 deposition Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 208000036366 Sensation of pressure Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
내용 없음.
Description
제1도의 (a)(b)(c)(d)(e)는 본 발명에 따른 절연막 및 보호막 증착공정도
제2도의 (a)(b)(c)(d)는 종래의 절연막 및 보호막 증착공정도.
본 발명은 고집적 회로의 이층 또는 다층 금속 배선 제조시 층간의 완전한 절연을 유지하는 고품질 절연층을, 또는 외부로부터의 물리적 충격이나 화학적 침해로 부터 반도체 회로를 보호하는 보호막을 감압산화막 증착 방법과 상압산화막 증착 방법을 통해 3중 구조로 형성함으로써 힐록(HILLOCK)에 의한 금속간의 쇼트(SHORT)와 부식현상을 방지하여 제품의 품질과 신뢰성 향상에 기여할 수 있도록 한 절연막 및 보호막 증착방법에 관한 것이다.
종래의 경우에는 절연막이나 보호막을 증착시키기 위하여 감압산화막 증착방법(LPCVD)만을 이용하였는바,, 그 증착구조는 반도체 표면의 안정화등에 사용되는 대표적인 인규산유리(PHOSPHO-SILICATE GLASS,이하 PSG라함)와 순수산화막으로된 이중구조를 갖는 것이었으나(제2도 절연막의 경우 금속 열처리시에 발생하는 힐록에 의해 금속 층간의 전기적 쇼트를 유발하고 보호막의 경우 역시 힐록에 의해 보호막이 뚫려 수분침투가 용이하고 PSG에 함유되어 있는 인과 침투한 습기에 의해 금속이 부식되는 고온 고압 고습 시험(PRESS URE COOKING TEST)의 불량 요인이 되어 신뢰성이 있는 제품을 제조하기 어려웠다.
금속의 힐록현상은 금속과 실리콘의 접속 저항을 감소시키기 위하여 430℃정도의 열처리 공정에서 금속의 열팽창에 의해 나타나며 감압산화막장비에서 산화막과 PSG를 증착할 경우 장비 구조상 약 2-3시간이 소요되는데 이때에도 금속의 열팽창에 의해 힐록이 발생하게 된다.
한편 금속 표면에 PSG가 직접 접촉하여 증착되므로 수분이 침투하게될 경우 금속의 부식 즉 종래의 경우에는 금속표면상에 PSG를 감압산화막 증착방법으로 10,000Å 증착시키고 동일 장비에서 순수산화막 15000Å을 연속적으로 적층시킨 구조인 것이다.
본 발명은 금속의 힐록현상을 억제하여 금속배선의 층간 쇼트를 방지하고 수분침투에 따른 금속부식을 방지하는 새로운 절연막 및 보호막 공정으로 고품질의 제품을 제공하고 신뢰성 향상에 기여코자한 것인바, 금속표면상에 최초 순수산화막을 상압산화막 증착(APCVD)으로 하고, PSG 및 순수산화막을 감압산화막 증착방법으로 순차 증착시키는 것으로 이하 첨부도면(제1도)와 관련하여, 본 발명의 산화막증착방법을 구체적으로 설명하면 다음과 같다.
반도체 금속배선의 표면상에 첫번째 층인 순수산화막을 상압산화막 증착방법(APCVD)으로써 제1도의 (b)도와 같이 1300Å의 순수산화막을 빠른 시간내에 (5분이내)증착하고, 불순물인 인(P)이 3.5% 함유된 두번째 층의 PSG(인규산유리)를 감압산화막 증착방법(LPCVD)으로 9200Å증착하며, 세번째 층인 순수산화막을 감압산화막 증착방법으로 1500Å를 재차증착한 것이다.
여기서 상압산화막 증착 두께가 1000Å이하이면 힐록현상이 나타나고 또한 상압산화막 증착 두께가 4000Å이상이면 순수산화막의 균열이 발생할 가능성이 증가하게 된다.
상기한 바와같이 본 발명은 상압산화막 증착방법으로써 일차적으로 빠른 시간내에 순수산화막을 1300Å증착시켜 힐록생성시간을 최소화하였는바, 단시간내에 APCVD장비에서 형성된 순수산화막은 장시간의 LPCVD 진행중 발생하는 금속힐록(METAL HILLOCK)을 억제하여 다층금속배선의 층간절연의 내압을 증대시키고 쇼트 현상을 방지한다.
또한 금속층 바로 상층에 순수산화막이 존재하므로 제품의 고온고압 고습실험(PCT)진행중이나 제품의 실제사용시 외부로 부터 침투한 수분이 PSG 층의 인(P) 과 반응하여 금속을 부식시키는 형상을 방지할 수 있는 2중 효과가 있는 것이다.
이상에서와 같이 본 발명은 상압산화막 증착방법에 의한 순수산화막을 단시간(5분)내에 1차 증착하고 PSG 층과 순수산화막의 2,3차층은 감압산화막 증착방법에 이해 연속적인 공정으로 증착시킴으로서 금속의 힐록현상을 방지하고 외부로 부터의 수분침투에 따른 금속의 부식현상을 방지할 수 있게 되어 고품질, 고신뢰성이 요구되는 반도체 제품의 다층 금속배선의 절연층제조와 보호막 제조에 동일하게 적용할 수 있는 대단히 유용성이 큰 발명인 것이다.
Claims (1)
- 반도체 금속배선의 표면에 순수산화막과 인규산유리(PSG)의 보호막을 증착함에 있어서, 상기 금속표면에 순수산화막을 상압산화막 증착방법(APCVD)에 의해 단시간(5분)내에 1300Å 증착하고, 순차적으로 인규산유리와 순수산화막을 감압산화막 증착방법(LPCVD)에 의해 각각에 소정의 두께로 연속 증착하여서 됨을 특징으로 하는 반도체 금속배선의 절연막 및 보호막 증착방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920008141A KR950004841B1 (ko) | 1992-05-14 | 1992-05-14 | 반도체 금속배선의 절연막 및 보호막 증착방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920008141A KR950004841B1 (ko) | 1992-05-14 | 1992-05-14 | 반도체 금속배선의 절연막 및 보호막 증착방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930024114A KR930024114A (ko) | 1993-12-22 |
| KR950004841B1 true KR950004841B1 (ko) | 1995-05-13 |
Family
ID=19333067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920008141A KR950004841B1 (ko) | 1992-05-14 | 1992-05-14 | 반도체 금속배선의 절연막 및 보호막 증착방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950004841B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100315010B1 (ko) * | 1994-12-14 | 2003-08-02 | 주식회사 하이닉스반도체 | 반도체소자의층간절연막형성방법 |
-
1992
- 1992-05-14 KR KR1019920008141A patent/KR950004841B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930024114A (ko) | 1993-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63179548A (ja) | 半導体集積回路装置の配線構造 | |
| US4582745A (en) | Dielectric layers in multilayer refractory metallization structure | |
| KR950004841B1 (ko) | 반도체 금속배선의 절연막 및 보호막 증착방법 | |
| KR0144228B1 (ko) | 다층 금속배선의 층간 절연막 형성 방법 | |
| WO1987002828A1 (en) | Glass intermetal dielectric | |
| JPH01293632A (ja) | 半導体装置 | |
| KR910000793B1 (ko) | 반도체 장치의 보호막 형성방법 | |
| US6566263B1 (en) | Method of forming an HDP CVD oxide layer over a metal line structure for high aspect ratio design rule | |
| KR100372653B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100212009B1 (ko) | 반도체 소자의 금속배선 보호막 형성방법 | |
| JPS61161740A (ja) | 多層金属化集積回路およびその製造方法 | |
| JPS59217341A (ja) | 半導体集積回路装置の製造方法 | |
| KR20010058941A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH0669361A (ja) | 半導体装置とその製造方法 | |
| KR19980084723A (ko) | 반도체 소자의 다층 금속배선 및 그 형성방법 | |
| KR100424389B1 (ko) | 반도체 장치의 콘택/비아 제조방법 | |
| KR930010731B1 (ko) | 다층 금속배선방법 및 그 구조 | |
| KR100221607B1 (ko) | 다층금속 배선시 층간절연막 형성방법 | |
| KR19980057055A (ko) | 반도체 금속배선의 배리어 메탈 및 그 형성방법 | |
| KR100265837B1 (ko) | 반도체장치의장벽금속막형성방법 | |
| KR100372658B1 (ko) | 반도체소자의금속배선간평탄화절연막형성방법 | |
| JP2711530B2 (ja) | 半導体素子の金属配線形成方法 | |
| KR19990042448A (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPS61142757A (ja) | 半導体装置 | |
| KR970052961A (ko) | 반도체 소자의 금속 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19990430 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |